特許 6068165 半導体光学装置、および半導体光学装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6068165

(24)【登録日】2017年1月6日

(45)【発行日】2017年1月25日

(54)【発明の名称】半導体光学装置、および半導体光学装置の製造方法

(51)【国際特許分類】

   H01L 33/32 20100101AFI20170116BHJP

   H01L 33/38 20100101ALI20170116BHJP

   H01L 33/22 20100101ALI20170116BHJP

【ＦＩ】

   H01L33/32

   H01L33/38

   H01L33/22

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2013-13859(P2013-13859)

(22)【出願日】2013年1月29日

(65)【公開番号】特開2014-146672(P2014-146672A)

(43)【公開日】2014年8月14日

【審査請求日】2015年12月4日

(73)【特許権者】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】100091340

【弁理士】

【氏名又は名称】高橋 敬四郎

(74)【代理人】

【識別番号】100141302

【弁理士】

【氏名又は名称】鵜飼 伸一

(72)【発明者】

【氏名】斎藤 竜舞

【審査官】 小濱 健太

(56)【参考文献】

【文献】 特開２００９−２６７４１８（ＪＰ，Ａ）

【文献】 特開昭６１−１８１１７７（ＪＰ，Ａ）

【文献】 特開２０１１−１１９３８３（ＪＰ，Ａ）

【文献】 特開平０９−１２０９４３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

成長基板上に、第１面を有する第１導電型の第１半導体層と、第２面を有する、第１導電型と逆の第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層に挟まれた活性層とを有する半導体積層をエピタキシャル成長する工程と、
前記第２面上に第２導電型側電極を形成する工程と、
前記第２面から、前記第２半導体層、前記活性層を貫通し、前記第１半導体層に入り込む、深さと共に幅が狭くなり、外側に向かって拡がる形状の第１分離溝を形成する工程と、
前記第２導電型側電極上に支持体を貼り合わせる工程と、
前記成長基板を除去する工程と、
露出した前記第１面上に第１導電型側電極を形成する工程と、
前記支持体から前記半導体積層を分離する工程と、
前記半導体積層を溶媒中に浸漬し、超音波を印加して、前記第１分離溝の位置で、前記半導体積層を分割する工程と、
を含む半導体光学装置の製造方法。

【請求項2】

前記成長基板を除去する工程の後、前記第１分離溝に対向する位置で、前記第１面から、前記第１半導体層に入り込み、前記第１分離溝との間に間隙を残す、外側に向かって拡がる形状の第２分離溝を形成する工程を含む、請求項１に記載の半導体光学装置の製造方法。

【請求項3】

前記半導体積層が、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体で形成されている、請求項１又は２に記載の半導体光学装置の製造方法。

【請求項4】

前記第１半導体層の第１面に、マイクロコーン構造を形成する工程を含む、請求項１〜３のいずれか１項に記載の半導体光学装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体光学装置、および、半導体光学装置の製造方法に関する。

【背景技術】

【0002】

半導体光学装置として、発光ダイオード等の半導体発光素子とフォトダイオード等の半導体受光素子が知られている。発光ダイオード、フォトダイオードは、半導体チップ内に、ｎ型領域、ｐ型領域、さらに多くの場合にはこれらの領域の間に配置された活性領域を含んで構成される。個別半導体チップ（ダイ）をそれぞれパッケージに実装したものが主であった。光学活性面を形成しようとする場合も、点としての個別半導体チップを分布配置することで面を構成する場合が多い。以下、発光ダイオード等の半導体発光素子を例にとって説明する。
発光ダイオードを所定面内に配置すると、点光源の集合となる。例えば、多数の発光ダイオードが円状の領域内に分布配置された交通信号燈が用いられている。近くの観察者は、円状発光領域内に多数の発光ダイオードが配置されているのを認識できる。円状の発光領域を均一に発光させることができれば、より望ましいであろう。広い面積を一様に照明する用途等においては、面状の発光源が望まれる。例えば液晶表示装置のバックライトとして発光ダイオードを用いる場合、発光ダイオードから発した光を光散乱機能を有する拡散板に導入し、面光源化している。

【0003】

ＧａＮ（窒化ガリウム）等の窒化物半導体を用いた発光ダイオード（ＬＥＤ）は、紫外光ないし青色光を発光でき、蛍光体を利用することにより３原色の光や、白色光を発光できる。発光ダイオードは、少なくとも、ｎ型半導体層と、発光のための活性層と、ｐ型半導体層とを含む半導体積層を有する。半導体積層に窒化物系半導体を用いる場合、その窒化物系半導体を成長させる成長基板として、たとえばサファイア基板が用いられる。エピタキシャル成長の難易度の点から、通常成長基板上にまずｎ型層が成長され、その上に活性層、ｐ型層が成長される。

【0004】

サファイア基板は、熱伝導率が低いので放熱性に劣り、大電流を投入する高出力ＬＥＤのようなデバイスには不向きである。近年、窒化物半導体積層をサファイア成長基板上に成長し、ｐ型層の上にｐ側電極を形成し、その上に放熱性が高いシリコン等の支持基板を貼り付けた後、サファイア成長基板側からレーザ光を照射し、エピタキシャル層を一部分解してサファイア成長基板を剥離するレーザリフトオフが用いられる（たとえば特許文献１）ようになった。シリコン等の不透明な支持基板を用いる場合、出力光はｎ型層側から取り出す。サファイア成長基板を剥離すると露出するｎ型半導体層上にｎ側電極を形成できる。この場合、半導体積層の厚さ方向に電流を流せるので、電流経路の抵抗低減に有効である。

【0005】

ｐ型電極としては、例えば、ｐ型半導体層の発光領域のほぼ全域にわたってｐ側透明電極および反射電極を形成する。支持基板に向かう発光を反射することで、光取り出し効率を向上できる。ｎ側電極は、例えば、光出射面となるｎ型半導体層表面の少なくとも一部に形成される。活性層で発光した光は、一部は直接ｎ型半導体層より放出され、一部はｐ型半導体層上に形成したｐ側透明電極を透過し、反射電極で反射され、ｎ型半導体層側から放出される。

【0006】

発光ダイオードは、通常、構造の一部に成長基板又は支持基板を含む。ある程度以上の面積を持つ発光ダイオードを、エピタキシャル層のみで構成しようとすると、通常強度が不足する。成長基板を剥離する場合は、通常、支持基板を貼り合わせる。

【0007】

発光ダイオードのベアチップを、従来の典型的な最小のサイズ（３００μｍ×３００μｍ）よりも小さくして、エピタキシャル積層のみを扱う提案もある（例えば特許文献２）。複数の単結晶半導体薄膜を所定面内に配列し、光源の集合体として面を構成する。例えばサイズ１００μｍの発光部をピッチを２００μｍで配置したり、サイズ１０μｍの発光部をピッチ２０μｍで配置する。発光領域の面が所望の形状となるようにする。
各発光部は、成長基板上に犠牲層を介して半導体積層を成長し、メサエッチングして島状台形パターンに成形し、犠牲層を選択的にエッチングして半導体積層を基板から剥離して形成される。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００６−１２８７１０号公報

【特許文献2】特開２０１１−７７４４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

新規な構成を有し、光学活性面の設計自由度を高めることの可能な半導体光学素子を提供する。

【課題を解決するための手段】

【0011】

実施例の第１の観点によれば、
成長基板上に、第１面を有する第１導電型の第１半導体層と、第２面を有する、第１導電型と逆の第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層に挟まれた活性層とを有する半導体積層をエピタキシャル成長する工程と、
前記第２面上に第２導電型側電極を形成する工程と、
前記第２面から、前記第２半導体層、前記活性層を貫通し、前記第１半導体層に入り込む、深さと共に幅が狭くなり、外側に向かって広がる形状の第１分離溝を形成する工程と、
前記第２導電型側電極上に支持体を貼り合わせる工程と、
前記成長基板を除去する工程と、
露出した前記第１面上に第１導電型側電極を形成する工程と、
前記支持体から前記半導体積層を分離する工程と、
前記半導体積層を溶媒中に浸漬し、超音波を印加して、前記第１分離溝の位置で、前記半導体積層を分割する工程と、
を含む半導体発光装置の製造方法が提供される。

【発明の効果】

【0012】

新規な構成の半導体光学装置が提供される。

【0013】

微細な半導体光学装置を用いることにより、光学活性面の設計自由度を向上することができる。

【図面の簡単な説明】

【0014】

【図1】図１Ａ、図１ＡＢは、第１の実施例による発光ダイオードの構成を示す概略断面図、概略平面図であり、図１Ｂは第２の実施例による発光ダイオードの概略断面図、図１Ｃ，１Ｄは変形例を示す概略断面図である。

【図2-1】、

【図2-2】、

【図2-3】および、

【図2-4】図２Ａ〜図２Ｎは、実施例による半導体発光素子を製造する工程を示す断面図、図２ＡＢは多重量子井戸構造を示す概略断面図である。

【発明を実施するための形態】

【0015】

図１Ａ、図１ＡＢは、第１の実施例による半導体発光素子を示す断面図及び平面図である。図１Ａに示すように、外部に向かう第１面を持つｎ型ＧａＮ層２４、外部に向かう第２面を持つｐ型ＧａＮ層２８、ｎ型ＧａＮ層２４とｐ型ＧａＮ層２８に挟まれたＧａＮ活性層２６が半導体積層２０を構成する。ｐ型ＧａＮ層２８の第２面上にはｐ側電極３０が形成され、ｎ型ＧａＮ層の第１面上にはｎ側電極４０が形成される。

【0016】

図１ＡＢに示すように、半導体積層２０は、矩形の平面形状を有する。１辺の寸法は５０μｍ以下である。１辺の寸法の下限は、特にないが、切り代とエピタキシャル層の有効利用を考えると、１０μｍ以上が好ましい。即ち、正方形の平面形状の場合、１０μｍ四方から５０μｍ四方の寸法範囲となる。なお、任意の平行４辺形、例えば矩形を選ぶことも可能である。ｐ側電極３０の図中下面からｎ側電極４０の図中上面までの寸法は、４μｍ〜１０μｍである。即ち、典型的に、厚さ４μｍ〜１０μｍ、面内寸法１０μｍ〜５０μｍ平方の発光ダイオードである。面内寸法５０μｍ以下のＧａＮ半導体積層は、小さいことにより、応力、歪みを解放し易く、割れ難くなる。４μｍ程度の厚さでも、十分な自己保持能力を有する。

【0017】

図１Ａに示すように半導体積層２０の側面は、ｐ型ＧａＮ層２８の第２面から、ｐ型ＧａＮ層２８、ＧａＮ活性層２６を貫通し、ｎ型ＧａＮ層２４内に達する第１分離溝Ｇ１の側面２と、ｎ型ＧａＮ層２４の第１面から第１分離溝Ｇ１に対向する位置で、第１分離溝との間に２μｍ〜４μｍの間隙を残すように、ｎ型ＧａＮ層２４の途中の深さまで形成された第２分離溝Ｇ２の側面４を含む。これらの側面２，４はエッチングされた面（粗面）である。なお、第１分離溝Ｇ１、第２分離溝Ｇ２は、エッチングで形成されると、外面から厚さ方向内部に向かうに従って、幅が狭くなる。半導体積層の面内寸法で言えば、外面から厚さ方向内部に向かうに従って面内寸法が大きくなる。半導体積層にチップ形状を画定する分離溝Ｇ２，Ｇ１が上下面から形成され、残る厚さが小さいと、外力により、残る厚さを割ることが容易に行える。中間の側面６は、外力により割れた面である。外力としては超音波やピンチローラを用いることができる。

【0018】

図１Ｂは第２の実施例による、半導体発光ダイオードの断面図である。第１の実施例と異なる点を主に説明する。第１の実施例では半導体積層２０において、ｐ型ＧａＮ層２８の第２面から第１分離溝Ｇ１、ｎ型ＧａＮ層２４の第１面から第２分離溝Ｇ２を形成し、中間に分離溝が形成されていない領域を残したが、第２の実施例では第２分離溝Ｇ２は形成しない。半導体積層２０のｐ型ＧａＮ層２８の第２面から、ｐ型ＧａＮ層２８、ＧａＮ活性層２６を貫通し、さらにｎ型ＧａＮ層２４に侵入し、第１面との間に２μｍ〜４μｍの間隙を残すように、第１分離溝Ｇ１が形成される。残る厚さを外力で割ってチップを分割する。従って、半導体積層２０の側面は、エッチングされた分離溝の側面２と割られた側面６とで構成される。

【0019】

図１Ａの実施例であれ、図１Ｂの実施例であれ、複数の素子を溶媒中に分散させる場合、素子同士が衝突する可能性がある。側面は突出部のない曲面に近い形状の方が衝突に対しては強い形状となる。図１Ａにおいては、側面２，４，６が、図１Ｂにおいては側面２，６があることにより、角部の角度を大きく(例えば鈍角に）でき、それぞれ衝突に有利な構造となっている。側面６が存在することにより、素子同士の衝突に強い構造となっている。

【0020】

第１の実施例、第２の実施例は、エピタキシャル積層のみでチップを構成し、側面がエッチング面と結晶の割れ面とで構成されていることを特徴とする。

【0021】

図１Ｃは、ｐ側電極３０の構成例を示す。ｐ型ＧａＮ層２８の表面に、例えばＩＴＯ（インジウム錫酸化物）等の透明電極３１、Ａｇ（銀）等の反射電極３２を積層し、反射電極の露出した表面、側面を覆うようにＴｉＷ（チタンタングステン)／Ｔｉ／Ｐｔ（白金）／Ａｕ（金）の積層等で金属キャップ層３３で覆う。反射電極３２は、Ａｇ、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、これらの合金等で形成することができる。

【0022】

図１Ｄは、ｎ型ＧａＮ層２４表面の構成例を示す。ｎ型ＧａＮ層２４の表面には、光取り出し効率を向上させるマイクロコーン２３が形成されている。積層構造は、種々の公知例を任意に採用することができる。

【0023】

図２Ａ−図２Ｎを参照して、第１の実施例による発光ダイオードの製造プロセスを説明する。まず、成長基板上にＭＯＣＶＤ（有機金属化学気相成長）を用いて半導体積層を形成する工程を行う。

【0024】

図２Ａに示すように、Ｃ面サファイア基板１０上に、バッファ層２１と下地層２２を介して、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を含む半導体デバイス積層２０を成長する。各層はＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（アルミニウム・インジウム・ガリウム・窒素、０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ（シリコン）、ｐ型ドーパントとしてＭｇ（マグネシウム）等を添加する。

【0025】

例えば、ＭＯＣＶＤ装置内でサファイア基板１０を、水素雰囲気中で１０００℃、１０分間加熱し、サーマルクリーニングを行う。次に、約５００℃で、ＴＭＧ（トリメチルガリウム）：１０．４μmol/min、ＮＨ_３：３．３ＳＬＭを３分間供給し、サファイア基板１０上にＧａＮ低温バッファ層２１を形成する。温度を１０００℃まで昇温し、３０秒間保持することで、ＧａＮ低温バッファ層２１を結晶化する。そのままの温度で、ＴＭＧ（トリメチルガリウム）：４５μmol/min、ＮＨ_３：４．４ＳＬＭを２０分間供給し、下地ＧａＮ層２２を約１μｍ成長する。温度１０００℃で、ＴＭＧ（トリメチルガリウム）：４５μmol/min、ＮＨ_３：４．４ＳＬＭ、ＳｉＨ_４：２．７×１０^−９μmol/minを１２０分間供給し、ｎ型ＧａＮ層２４を厚さ約７μｍ成長する。活性層２６は、例えば、多重量子井戸構造で形成する。

【0026】

図２ＡＢに示すように、温度７００℃で、基板上に、ＴＭＧ：３．６μmol/min、ＴＭＩ（トリメチルインジウム）：１０μmol/min、ＮＨ_３：４．４ＳＬＭを、３３秒供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層２６ｗを成長する。ＴＭＩの供給を停止し、基板上に、ＴＭＧ：３．６μmol/min、ＮＨ_３：４．４ＳＬＭを３２０秒供給し、膜厚約１５ｎｍのＧａＮ障壁層２６ｂを成長する。井戸層２６ｗと障壁層２６ｂの対を５周期分繰り返し成長する。

【0027】

図２Ａに戻り、温度を８７０℃まで昇温し、基板上に、ＴＭＧ：８．１μmol/min、ＴＭＡ（トリメチルアルミニウム）：７．５μmol/min、ＮＨ_３：４．４ＳＬＭ、ＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム）：２．９×１０^−７μmol/minを、５分間供給し、ｐ型ＡｌＧａＮクラッド層２８ａを膜厚約４０ｎｍ成長する。そのままの温度で、ＴＭＡの供給を停止し、基板上に、ＴＭＧ：１８μmol/min、ＮＨ_３：４．４ＳＬＭ、ＣＰ２Ｍｇ：２．９×１０^−７μmol/minを７分間供給し、膜厚約１５０ｎｍのｐ型ＧａＮ層２８ｂを成長する。ｐ型ＡｌＧａＮクラッド層２８ａとｐ型ＧａＮ層２８ｂをまとめてｐ型層２８と呼ぶこともある。

【0028】

図２Ｂに示すように、ｐ型ＧａＮ層２８ｂの上に、ｐ側電極パターニング用のフォトレジストパターンＰＲ１を形成する。フォトレジストパターンＰＲ１を介して、ｐ型ＧａＮ層２８ｂ上に、膜厚１ｎｍのＰｔ層３２ｂ、膜厚１５０ｎｍのＡｇ層３２ｒを含むｐ側反射電極３２を電子ビーム蒸着で堆積する。その後、フォトレジストパターンＰＲ１を除去し、その上の電極層をリフトオフする。

【0029】

図２Ｃに示すように、ｐ側反射電極３２の周囲に間隙を画定するフォトレジストパターンＰＲ２をｐ型ＧａＮ層２８ｂ上に形成し、Ｔｉ：１００ｎｍ／Ｐｔ：１００ｎｍ／Ａｕ：２００ｎｍを含む金属キャップ層３３を電子ビーム蒸着、又はスパッタリングで形成する。その後、フォトレジストパターンＰＲ２を除去し、その上の金属キャップ層３３をリフトオフする。Ａｇ層３２ｒの底面は、Ｐｔ層が覆い、側面、上面は金属キャップ層３３が覆い、Ａｇの拡散が抑制される。

【0030】

図２Ｄに示すように、ｐ側反射電極３２を覆う金属キャップ層３３を覆い、隣接する金属キャップ層３３間に分離溝領域を開口するフォトレジストパターンＰＲ３を形成する。フォトレジストパターンＰＲ３から露出した半導体積層２０をｐ型ＧａＮ層２８ｂから活性層２６を貫通し、ｎ型ＧａＮ層２４に入り込むまで、Ｃｌ_２ガスを用いた反応性イオンエッチング（ＲＩＥ）でエッチングし、第１分離溝Ｇ１を形成する。例えば、プロセス圧力：０．５Ｐａ，アンテナパワー：５５０Ｗ，バイアスパワー：５００Ｗ，Ｃｌ_２供給量：２０ｓｃｃｍで２分間エッチングする。この時、ＧａＮ膜のエッチング速度は４４０ｎｍ／ｍｉｎ程度であり、エッチング深さが約１μｍ程度になるように設定した。第１分離溝Ｇ１側面には、活性層２６が露出する。第１分離溝Ｇ１は、深さと共に幅が狭くなり、外側に向かって広がる形状となり、溝の斜面は、半導体積層表面との間に鈍角を形成する(図１Ａ参照)。その後、フォトレジストパターンＰＲ３は除去する。

【0031】

図２Ｅに示すように、ｐ側反射電極３２を覆う金属キャップ層３３を覆い、第１分離溝Ｇ１を露出するフォトレジストパターンＰＲ４を形成し、第１分離溝Ｇ１表面を覆う酸化シリコン等の絶縁保護膜３を膜厚１００ｎｍ〜６００ｎｍ程度スパッタリング等により堆積する。その後、フォトレジストパターンＰＲ４をその上に堆積した絶縁保護膜と共に除去する。

【0032】

図２Ｆに示すように、Ｉｎ等の融着層５２を形成した、Ｓｉ等の支持基板５１をサファイア基板１０上の金属キャップ層３３上方に配置し、融着層５２を溶融して金属キャップ層３３に結合する。なお、融着層５２は物理的支持力を発揮でき、その後エッチング等で除去できるものであればよい。

【0033】

図２Ｇに示すように、サファイア基板１０側から例えばＫｒＦエキシマレーザ光ＥＬを照射し、サファイア基板１０を剥離する。レーザ光ＥＬはサファイア基板１０を透過し、ＧａＮ層で吸収される。サファイア基板１０に接するＧａＮ層である、低温バッファ層２１（および下地ＧａＮ層２２）は、レーザ光を吸収して分解し、サファイア基板１０を剥離する。基板剥離後に残るＧａなどは、熱水等により洗浄する。

【0034】

図２Ｈに示すように、半導体積層２０のｎ型ＧａＮ層２４表面を５０℃〜１００℃のアルカリ溶液に浸漬し、マイクロコーンと呼ばれる凹部２３を形成する。浸漬時間に応じてマイクロコーンのサイズは増大する。処理時間はおよそ１分〜１５分程度である。

【0035】

図２Ｉに示すように、ｎ側電極パターニング用のフォトレジストパターンＰＲ５をｎ型ＧａＮ層２４上に形成する。フォトレジストパターンＰＲ５を介して、半導体積層２０のｎ型ＧａＮ層２４上にＩＴＯ（インジウム錫酸化物）等の透明電極４１を形成する。フォトレジストパターンＰＲ５をその上の透明電極と共にリフトオフ除去する。ＲＴＡ（ラピッドサーマルアニール）等により透明電極４１をアニールする。

【0036】

図２Ｊに示すように、同様のリフトオフ法により、Ｔｉ／Ａｌ等のｎ側電極４２を例えば環状に形成する。

【0037】

図２Ｋに示すように、ｎ側電極４２が少なくとも一部直接ｎ型ＧａＮ層２４に接するように透明電極４１をパターニングしてもよい。

【0038】

図２Ｌに示すように、第１分離溝Ｇ１に対応する位置に開口を有するフォトレジストパターンＰＲ６を形成する。このフォトレジストパターンＰＲ６をマスクとして、半導体積層２０のｎ型ＧａＮ層２４をＣｌ_２ガスを用いたＲＩＥによってエッチングし、深さ１μｍ〜５μｍ程度の第２分離溝Ｇ２を形成する。第１分離溝Ｇ１と第２分離溝Ｇ２との間に２μｍ〜４μｍ程度の厚さを残す。第２分離溝Ｇ２は、深さと共に幅が狭くなり、外側に向かって広がる形状となり、溝の斜面は、ｎ型半導体層２４表面との間に鈍角を形成する(図１Ａ参照)。その後、フォトレジストパターンＰＲ６は除去する。

【0039】

図２Ｍに示すように、張り合わせた支持基板５１を剥離し、エピタキシャルウエハ５５を得る。剥離はエッチング、溶融などで行なえる。融着層５２をＩｎで形成した時は、塩酸などでエッチングできる。加熱してＩｎを溶融して剥離してもよい。

【0040】

図２Ｎに示すように、ＩＰＡ（イソプロピルアルコール）等の溶媒にエピタキシャルウエハ５５を浸漬し、超音波を加えることにより、キャビテーションでエピタキシャルウエハを分離溝Ｇ１，Ｇ２に沿って分解する。微小ＬＥＤ構造５７が得られる。このようにして、微細な寸法を有する発光ダイオードチップが形成される。なお、溶媒はＩＰＡに限らず、悪影響のないものであれば何を用いてもよい。

【0041】

尚、第２分離溝Ｇ２の形成は透明電極パターニング後でなく、図２Ｈのマイクロコーン形成前に行ってもよい。この場合、第２分離溝Ｇ２もマイクロコーン形成に用いられるアルカリ溶液にさらされることになる。その為、第２分離溝Ｇ２によって形成される図１Ａの側面４にもマイクロコーンが形成されることになる。第２分離溝Ｇ２にマイクロコーンが形成されるのは、エピタキシャル層を水平に配置した状態で、分離溝の斜面がなす角度θ(図１Ａ参照)が６０度より大きく、７５度より小さい場合である。側面４においてもマイクロコーンの形成は光取り出しに優位に働く。但し、溶媒中における素子同士の衝突を考慮すると、あえてマイクロコーンの角が砕けやすくなるため、あえて第２分離溝Ｇ２の斜面を６０度以下、７５度以上にすることで、ｎ型ＧａＮ層２４表面にはマイクロコーンを形成しつつ、側面４にはマイクロコーンを形成することを避けることもできる。

【0042】

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【符号の説明】

【0043】

２ エッチング面、
４ エッチング面、
６ 割れ面、
１０ 成長基板、
２０ 半導体積層、
２４ ｎ型層、
２６ 活性層、
２８ ｐ型層、
５１ 支持基板、
５２ 融着層、
Ｇ１ 第１溝、
Ｇ２ 第２溝、
２１ バッファ層、
２２ 下地層、
３０ ｐ側電極、
３１ 透明電極、
３２ 反射電極、
３３ キャップ層、
４０ ｎ側電極、

【図1】

【図2-1】

【図2-2】

【図2-3】

【図2-4】