特許 6070263 ＤＣ−ＡＣ変換装置及び制御回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6070263

(24)【登録日】2017年1月13日

(45)【発行日】2017年2月1日

(54)【発明の名称】ＤＣ−ＡＣ変換装置及び制御回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20170123BHJP

   H02M 7/48 20070101ALI20170123BHJP

【ＦＩ】

   H02M3/28 HZHV

   H02M7/48 E

   H02M3/28 S

【請求項の数】9

【全頁数】23

(21)【出願番号】特願2013-36063(P2013-36063)

(22)【出願日】2013年2月26日

(65)【公開番号】特開2014-166068(P2014-166068A)

(43)【公開日】2014年9月8日

【審査請求日】2015年9月24日

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(73)【特許権者】

【識別番号】000183406

【氏名又は名称】住友電装株式会社

(73)【特許権者】

【識別番号】395011665

【氏名又は名称】株式会社オートネットワーク技術研究所

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】廣田 将義

(72)【発明者】

【氏名】泉 達也

【審査官】 坂東 博司

(56)【参考文献】

【文献】 特開２００８−２６３６８３（ＪＰ，Ａ）

【文献】 特開２００１−２０４１７０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

フルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置であって、
前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、
該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と、
前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部と
を備えるＤＣ−ＡＣ変換装置。

【請求項2】

前記フルブリッジ回路は、
直列接続された正極側の第１スイッチング素子及び負極側の第２スイッチング素子を有する第１のレグと、
直列接続された正極側の第３スイッチング素子及び負極側の第４スイッチング素子を有し、前記第１のレグに並列接続された第２のレグと
を備え、
前記短絡制御部は、
前記第１及び第４スイッチング素子をオン状態、前記第２及び前記第３スイッチング素子をオフ状態にした通電状態と、前記第１及び第４スイッチング素子をオフ状態、前記第２及び前記第３スイッチング素子をオン状態にした通電状態との相互切り換えに先だって一時的に、前記第１及び第２スイッチング素子をオン状態（又はオフ状態）、並びに前記第３及び第４スイッチング素子をオフ状態（又はオン状態）にする
請求項１に記載のＤＣ−ＡＣ変換装置。

【請求項3】

前記フルブリッジ回路のレグを短絡させる時間ΔＴは下記式（１）で表される
請求項１又は請求項２に記載のＤＣ−ＡＣ変換装置。
ΔＴ＝ΔＴ₀ ＋Ａ・ｓｉｎ（４πｆｔ）・・・（１）
但し、
ΔＴ：フルブリッジ回路のレグを短絡させる時間
ΔＴ₀ ：所定時間
Ａ：時間Δｔの変動振幅
ｆ：双方向ＤＣ−ＡＣ変換回路から出力される交流電圧の周波数
ｔ：時間

【請求項4】

前記短絡時間変動部は、
前記ＤＣ−ＡＣ変換回路が出力する交流電圧の位相を反転させるタイミングと、前記フルブリッジ回路のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる
請求項３に記載のＤＣ−ＡＣ変換装置。

【請求項5】

前記ＤＣ−ＡＣ変換回路から出力される交流電圧を検出する電圧検出部を備え、
前記短絡時間変動部は、
前記電圧検出部が検出した交流電圧のゼロクロス点と、前記フルブリッジ回路のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる
請求項３に記載のＤＣ−ＡＣ変換装置。

【請求項6】

前記短絡時間変動部は、
前記フルブリッジ回路のレグを短絡させる時間の変動振幅を変化させる振幅変化部を備える
請求項３から請求項５までのいずれか１項に記載のＤＣ−ＡＣ変換装置。

【請求項7】

前記ＤＣ−ＡＣ変換回路から供給される電力と、前記変動振幅とを対応付けた情報を記憶する記憶部と、
前記ＤＣ−ＡＣ変換回路から出力される交流電圧及び交流電流に基づく電力を算出する電力算出部と、
該電力算出部が算出した電力及び前記記憶部が記憶する情報に基づいて、前記変動振幅を決定する振幅決定部と
を備える請求項１から請求項６までのいずれか１項に記載のＤＣ−ＡＣ変換装置。

【請求項8】

前記直流端子対に入力する電流を検出する電流検出部を備え、
前記振幅変化部は、
前記電流検出部にて検出した電流に含まれるリップル電流が前記ＤＣ−ＡＣ変換回路から出力される交流電圧と同相である場合、前記変動振幅を大きく、リップル電流が前記ＤＣ−ＡＣ変換回路から出力される交流電圧と逆相である場合、前記変動振幅を小さくする
請求項１から請求項７までのいずれか１項に記載のＤＣ−ＡＣ変換装置。

【請求項9】

フルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置の動作を制御する制御回路であって、
前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、
該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と、
前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部と
を備える制御回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フルブリッジ回路のスイッチング制御によって直流電圧を交流電圧に変換するＤＣ−ＡＣ変換装置、及び該ＤＣ−ＡＣ変換装置の動作を制御する制御回路に関する。

【背景技術】

【0002】

家庭用の商用電源から供給された交流電圧を直流電圧に変換するＡＣ−ＤＣ変換装置を搭載し、該ＡＣ−ＤＣ変換装置にて変換された直流電圧でバッテリを充電するプラグインハイブリッド車（PHEV:Plug-in Hybrid Electric Vehicle）及び電気自動車（EV:electric vehicle）が普及している。

【0003】

近年、プラグインハイブリッド車及び電気自動車のバッテリを災害用又は非常用電源として利用することが期待されている。バッテリを非常用電源として利用するためには、交流電圧から直流電圧への変換と、直流電圧から交流電圧への変換とを双方向に行う必要がある。

【0004】

特許文献１には、交流電圧及び直流電圧を双方向に交直変換する双方向ＡＣ−ＤＣ変換装置が開示されている。該双方向ＡＣ−ＤＣ変換装置は、バッテリ充電時には力率改善回路、放電時にはインバータ回路として機能する変換回路と、絶縁型の双方向ＤＣ−ＤＣ変換回路とを備えている。双方向ＤＣ−ＤＣ変換回路は、変圧器の両側に設けられた２つのフルブリッジ回路を備えており、各フルブリッジ回路はインバータ及び整流回路として機能する。具体的には、バッテリの充電時においては、交流電源側のフルブリッジ回路はインバータ、バッテリ側のフルブリッジ回路は整流回路として機能する。バッテリの放電時においては、バッテリ側のフルブリッジ回路がインバータ、交流電源側のフルブリッジ回路は整流回路として機能する。また、バッテリ側のフルブリッジ回路には充電時の平滑用ないし放電時のデカップリング用のコンデンサが設けられている。

【0005】

しかしながら、特許文献１の双方向ＡＣ−ＤＣ変換装置においては、バッテリを充電する場合、コンデンサに過大なリップル電流が流れ、コンデンサが破損してしまう恐れがあった。

【0006】

かかる問題を解決する双方向ＡＣ−ＤＣ変換装置が特許文献２に開示されている。特許文献２の双方向ＡＣ−ＤＣ変換装置は、特許文献１と同様の回路構成に加え、バッテリ側のフルブリッジ回路と、コンデンサとの間にコイルを備える。該コイルにはリレーが並列接続され、双方向ＡＣ−ＤＣ変換装置は該リレーによって充電時と、放電時とで経路を切り換えるように構成されている。バッテリを充電する場合には、コイルに電流が流れるようにすることで、スイッチングによる過大なリップル電流がコンデンサに流れ込まないようにすることができる。バッテリを放電する場合には、リレーをオンにすることで、コイルにエネルギーが蓄積されないようにし、スイッチング制御によってコイルから過大なサージ電圧が発生し、該フルブリッジ回路が破損することを防ぐことができる。

【0007】

更に、特許文献３には特許文献１と同様の回路構成に加え、バッテリ側のフルブリッジ回路にコイルが設けられた双方向ＡＣ−ＤＣ変換装置が開示されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１０−１７８５６６号公報

【特許文献2】特開２０１２−７０５１８号公報

【特許文献3】特許第４６７０５８２号

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、特許文献２においては、リレーを追加する必要があり、構成が複雑になってしまうという問題があった。
また、従来の双方向ＤＣ−ＤＣ変換回路においては、デューティ比制御による電圧変換が行えず、双方向ＡＣ−ＤＣ変換装置に入出力される交流電圧及び直流電圧の電圧値に規定がある場合、問題になることがある。フルブリッジ回路に印加される電圧をＰＷＭ（pulse width modulation）制御したとしても、ＰＷＭ制御のオン期間においてオフ状態になっているスイッチング素子の寄生容量に電荷が蓄えられるため、電圧がオフの期間になっても該寄生容量に蓄えられた電荷によって電流が保持される。このため、ＰＷＭ制御による電圧変換が行えない。もちろん変圧器を構成するコイルの巻数比を変更することにより、出力する電圧値を変更することができるが、出力可能な直流電圧の電圧値を高く設定すれば、出力可能な交流電圧が低くなってしまい、規定の電圧値を満たすような電圧変換ができない場合がある。
一方、特許文献３においては、スイッチング制御によってコイルに蓄えられたエネルギーがサージ電圧としてフルブリッジ回路に印加され、該フルブリッジ回路が破損するおそれがある。

【0010】

斯かる事情の下、本願発明者は双方向ＡＣ−ＤＣ変換装置の直流入出力側にコイルを介してコンデンサが設けられたフルブリッジ回路を備え、所定のスイッチング制御を行うことにより、リップル電流でコンデンサが破損することを防ぎ、かつリレーのような部品を追加すること無く、サージ電圧でフルブリッジ回路が破損することを防ぐことができ、しかも出力する交流電圧を昇圧することができるという着想を得た。
ところが、双方向ＡＣ−ＤＣ変換装置の直流入出力側にコンデンサ及びコイルを備えた場合、負荷が大きくなるにつれてバッテリから出力される電流に含まれるリップル電流が大きくなり、力率が低下するという問題が生じる。また、リップル電流の増大はバッテリ寿命の低下を招くという問題が生ずる。なお双方向ＡＣ−ＤＣ変換装置から出力される交流電圧の周波数が６０Ｈｚの場合、１２０Ｈｚのリップル電流が発生する。一般には、デカップリング用のコンデンサの容量を増やすことで、リップル電流を低減できるが、コスト増になるという問題がある。リップル電流の問題は、双方向ＡＣ−ＤＣ変換装置に限る問題では無く、上述のコンデンサ及びコイルを直流電圧入力側に備えたＤＣ−ＡＣ変換装置も同様の問題を有する。

【0011】

本発明は斯かる事情に鑑みてなされたものであり、その目的は、直流入力側にコイルを介してコンデンサが設けられたフルブリッジ回路を備えた構成で、該コンデンサの容量を増大させること無く、所定のスイッチング制御を行うことにより、バッテリから出力されるリップル電流を低減することができるＤＣ−ＡＣ変換装置及び制御回路を提供することにある。

【課題を解決するための手段】

【0012】

本願発明は、フルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置であって、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と、前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部とを備えるＤＣ−ＡＣ変換装置である。

【発明の効果】

【0013】

本発明によれば、直流入力側にコイルを介してコンデンサが設けられたフルブリッジ回路を備えた構成で、該コンデンサの容量を増大させること無く、所定のスイッチング制御を行うことにより、バッテリから出力されるリップル電流を低減することができる。

【図面の簡単な説明】

【0014】

【図1】本実施の形態に係る双方向ＤＣ−ＡＣ変換装置の一構成例を示す回路図である。

【図2】制御回路の一構成例を示すブロック図である。

【図3】スイッチング制御の方法を示したタイミングチャートである。

【図4】第２フルブリッジ回路の一動作例を示した説明図である。

【図5】変圧器に印加される交流電圧を示したタイミングチャートである。

【図6】短絡状態から、交流電圧の位相を反転させた状態への切り換え方法を示した動作説明図である。

【図7】バッテリから出力されるリップル電流を示す波形図である。

【図8】短絡時間の変化を示すグラフである。

【図9】短絡時間の変動によるリップル電流の変化を示す波形図である。

【図10】スイッチング制御に係る制御部の処理手順を示すフローチャートである。

【図11】スイッチング制御に係る制御部の処理手順を示すフローチャートである。

【図12】短絡時間の変動に係る制御部の処理手順を示すフローチャートである。

【図13】短絡時間の変動に係る制御部の他の処理手順を示すフローチャートである。

【図14】第２フルブリッジ回路の他の動作例を示した説明図である。

【図15】第２フルブリッジ回路の他の動作例を示した説明図である。

【図16】双方向ＤＣ−ＡＣ変換装置の昇圧作用を示す動作説明図である。

【発明を実施するための形態】

【0015】

［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
（１）実施形態に係るＤＣ−ＡＣ変換装置は、フルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置であって、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と、前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部とを備える。

【0016】

本実施形態にあっては、制御回路は、交流入出力部から出力する交流電圧の位相を反転させる為に、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する。つまり、フルブリッジ回路のスイッチングによって電流の流れが一時的に遮断されるようなことはなく、ＤＣ−ＡＣ変換時において、コイルに蓄えられたエネルギーがサージ電圧としてフルブリッジ回路に印加されることは無い。
また、フルブリッジ回路のレグが短絡する所定時間の間、コイルにはエネルギーが蓄えられ、該コイルのエネルギーを用いて、交流電圧を昇圧することが可能である。
更に、フルブリッジ回路のレグを短絡させる時間をＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させることにより、バッテリからフルブリッジ回路の直流端子対に出力されるリップル電流を低減することができる。傾向として、概ね負荷電流増加時に短絡時間を長く、負荷電流減少時に短絡時間を短くすることにより、リップル電流が低減される。
特に、双方向ＤＣ−ＡＣ変換装置の場合、コンデンサの一端と、フルブリッジ回路との間にはコイルが介装されているため、ＡＣ−ＤＣ変換時に、フルブリッジ回路からコンデンサに過大なリップル電流が流れ込むことは無い。

【0017】

（２）実施形態に係るＤＣ−ＡＣ変換装置は、前記フルブリッジ回路は、直列接続された正極側の第１スイッチング素子及び負極側の第２スイッチング素子を有する第１のレグと、直列接続された正極側の第３スイッチング素子及び負極側の第４スイッチング素子を有し、前記第１のレグに並列接続された第２のレグとを備え、前記短絡制御部は、前記第１及び第４スイッチング素子をオン状態、前記第２及び前記第３スイッチング素子をオフ状態にした通電状態と、前記第１及び第４スイッチング素子をオフ状態、前記第２及び前記第３スイッチング素子をオン状態にした通電状態との相互切り換えに先だって一時的に、前記第１及び第２スイッチング素子をオン状態（又はオフ状態）、並びに前記第３及び第４スイッチング素子をオフ状態（又はオン状態）にする。

【0018】

本実施形態にあっては、前記第１及び第４スイッチング素子をオン状態、前記第２及び前記第３スイッチング素子をオフ状態にした通電状態と、前記第１及び第４スイッチング素子をオフ状態、前記第２及び前記第３スイッチング素子をオン状態にした通電状態との相互切り換えに先立って、所定時間、前記第１及び第２スイッチング素子をオン状態（又はオフ状態）、前記第３及び第４スイッチング素子をオフ状態（又はオン状態）にすることにより、一時的な短絡状態を実現する。

【0019】

（３）実施形態に係るＤＣ−ＡＣ変換装置は、前記フルブリッジ回路のレグを短絡させる時間ΔＴは下記式（１）で表される。
ΔＴ＝ΔＴ₀＋Ａ・ｓｉｎ（４πｆｔ）・・・（１）
但し、
ΔＴ：フルブリッジ回路のレグを短絡させる時間
ΔＴ₀ ：所定時間
Ａ：時間Δｔの変動振幅
ｆ：双方向ＤＣ−ＡＣ変換回路から出力される交流電圧の周波数
ｔ：時間

【0020】

本実施形態にあっては、フルブリッジ回路のレグを短絡させる時間ΔＴを正弦波状に変動させることにより、他の波形で時間ΔＴを変動させる場合に比べて、効果的にリップル電流を低減することが可能である。

【0021】

（４）実施形態に係るＤＣ−ＡＣ変換装置は、前記短絡時間変動部は、前記ＤＣ−ＡＣ変換回路が出力する交流電圧の位相を反転させるタイミングと、前記フルブリッジ回路のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる。

【0022】

本実施形態にあっては、ＤＣ−ＡＣ変換回路の制御タイミングに同期させて、レグを短絡させる時間の変動を制御する。ＤＣ−ＡＣ変換回路の制御タイミングは、ＤＣ−ＡＣ変換装置が把握しているため、交流電圧を検出して位相を特定し、同期タイミングを制御する場合に比べて、短絡させる時間の変動制御が容易である。

【0023】

（５）実施形態に係るＤＣ−ＡＣ変換装置は、前記ＤＣ−ＡＣ変換回路から出力される交流電圧を検出する電圧検出部を備え、前記短絡時間変動部は、前記電圧検出部が検出した交流電圧のゼロクロス点と、前記フルブリッジ回路のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる。

【0024】

本実施形態にあっては、検出した交流電圧のゼロクロス点に、フルブリッジ回路を短絡させる時間を同期させる構成であるため、ＤＣ−ＡＣ変換回路の制御タイミングと、出力される交流電圧の位相との間にずれがあっても、効果的にリップル電流を低減することができる。例えば、商用交流系統と連携させるような場合、位相のずれが生ずる。

【0025】

（６）実施形態に係るＤＣ−ＡＣ変換装置は、前記短絡時間変動部は、前記フルブリッジ回路のレグを短絡させる時間の変動振幅を変化させる振幅変化部を備える。

【0026】

本実施形態にあっては、フルブリッジ回路のレグを短絡させる時間の変動振幅を変化させることにより、リップル電流の低減量を制御できる。

【0027】

（７）実施形態に係るＤＣ−ＡＣ変換装置は、前記ＤＣ−ＡＣ変換回路から供給される電力と、前記変動振幅とを対応付けた情報を記憶する記憶部と、前記ＤＣ−ＡＣ変換回路から出力される交流電圧及び交流電流に基づく電力を算出する電力算出部と、該電力算出部が算出した電力及び前記記憶部が記憶する情報に基づいて、前記変動振幅を決定する振幅決定部とを備える。

【0028】

本実施形態にあっては、ＤＣ−ＡＣ変換回路から供給される電力に基づいて、フルブリッジ回路のレグを短絡させる時間の変動振幅を決定する構成であるため、リップル電流を検出可能な電流検出部を備えること無く、リップル電流の低減量を制御することができる。

【0029】

（８）実施形態に係るＤＣ−ＡＣ変換装置は、前記直流端子対に入力する電流を検出する電流検出部を備え、前記振幅変化部は、前記電流検出部にて検出した電流に含まれるリップル電流が前記ＤＣ−ＡＣ変換回路から出力される交流電圧と同相である場合、前記変動振幅を大きく、リップル電流が前記ＤＣ−ＡＣ変換回路から出力される交流電圧と逆相である場合、前記変動振幅を小さくする。

【0030】

本実施形態にあっては、リップル電流を直接検出し、リップル電流が小さくなるように、フルブリッジ回路のレグを短絡させる時間の変動振幅を変化させる構成であるため、リップル電流を検出しない構成に比べて、より正確にリップル電流の低減量を制御し、効果的にリップル電流を低減することが可能である。

【0031】

（９）実施形態に係る制御回路は、フルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置の動作を制御する制御回路であって、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と、前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部とを備える。
（１０）実施形態に係る制御方法は、交流端子対が変圧器に接続されたフルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置の動作を制御する制御方法であって、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御し、前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御し、前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる。
（１１）実施形態に係る制御プログラムは、交流端子対が変圧器に接続されたフルブリッジ回路を有し、該フルブリッジ回路の直流端子対に印加された直流電圧の電圧を変換して出力するＤＣ−ＤＣ変換回路と、該ＤＣ−ＤＣ変換回路から出力された直流電圧を交流電圧に変換し、変換された交流電圧を出力するＤＣ−ＡＣ変換回路と、前記直流端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記直流端子対の他端子の間に接続されたコンデンサとを備えるＤＣ−ＡＣ変換装置の動作をコンピュータに制御させる制御プログラムであって、コンピュータを、前記フルブリッジ回路のレグが一時的に短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部、該短絡制御部が前記フルブリッジ回路のレグを一時的に短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部、及び前記フルブリッジ回路のレグを短絡させる時間を、前記ＤＣ−ＡＣ変換回路から出力される交流電圧の周期に応じた特定周期で変動させる短絡時間変動部として機能させる。

【0032】

本実施形態にあっては、上述のＤＣ−ＡＣ変換装置と同様の作用を有する。

【0033】

［本願発明の実施形態の詳細］
以下、本発明をその実施形態を示す図面に基づいて詳述する。

【0034】

図１は双方向ＤＣ−ＡＣ変換装置１の一構成例を示す回路図である。本実施の形態に係る双方向ＤＣ−ＡＣ変換装置１は、例えば、プラグインハイブリッド車及び電気自動車に搭載され、交流及び直流を双方向に交直変換する絶縁型である。双方向ＤＣ−ＡＣ変換装置１は、ノイズフィルタ（Ｎ／Ｆ）３と、交流入出力端子Ｔ１，Ｔ２及び直流入出力端子Ｔ３，Ｔ４と、ＰＦＣ（Power Factor Correction）機能付き双方向ＤＣ−ＡＣ変換回路４と、双方向ＤＣ−ＤＣ変換回路５と、各変換回路のスイッチング制御を行う制御回路９とを備える。双方向ＤＣ−ＤＣ変換回路５は、例えばコンデンサＣ２、第１フルブリッジ回路６、変圧器７及び第２フルブリッジ回路８とで構成される。

【0035】

交流入出力端子Ｔ１，Ｔ２には交流電源又は負荷が交換可能に接続される。交流入出力端子Ｔ１，Ｔ２に交流電源が接続され、交流電圧が印加された場合、交流は直流に交直変換され、交直変換された直流電圧が直流入出力端子Ｔ３，Ｔ４から出力される。直流入出力端子Ｔ３，Ｔ４にはバッテリ２が接続されており、直流入出力端子Ｔ３，Ｔ４から出力された直流によって該バッテリ２は充電される。交流入出力端子Ｔ１，Ｔ２に負荷が接続された場合、バッテリ２によって直流入出力端子Ｔ３，Ｔ４に印加された直流電圧が交流に交直変換され、交直変換された交流が交流入出力端子Ｔ１，Ｔ２を介して負荷に給電される。このように交流及び直流を双方向に交直変換する双方向ＤＣ−ＡＣ変換装置１を車両に搭載することにより、バッテリ２を災害用又は非常用電源として利用することが可能になる。

【0036】

ノイズフィルタ３は、交流入出力端子Ｔ１，Ｔ２に接続されている。ノイズフィルタ３は交流入出力端子Ｔ１，Ｔ２に印加された交流電圧に含まれる高周波ノイズを除去し、ノイズ除去した交流電圧を双方向ＤＣ−ＡＣ変換回路４に印加する回路である。

【0037】

双方向ＤＣ−ＡＣ変換回路４は、フルブリッジ回路のスイッチング制御によって交流及び直流を双方向に交直変換する回路である。双方向ＤＣ−ＡＣ変換回路４はコンデンサＣ１、コイルＬ１，Ｌ２、並びにフルブリッジ回路を構成する第１乃至第４スイッチング素子４１，４２，４３，４４及びダイオード４５，４６，４７，４８を備える。第１乃至第４スイッチング素子４１，４２，４３，４４は例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等のパワーデバイスである。以下、本実施の形態では第１乃至第４スイッチング素子４１，４２，４３，４４をＩＧＢＴとして説明する。交流入出力端子Ｔ１，Ｔ２にはノイズフィルタ３の一端子対がそれぞれ接続され、ノイズフィルタ３の他端子対にはコンデンサＣ１の各端が接続されている。また、前記他端子対の一端子にはコイルＬ１の一端が接続され、コイルＬ１の他端は第１スイッチング素子４１のエミッタと、第２スイッチング素子４２のコレクタとに接続している。前記他端子対の他端子にはコイルＬ２の一端が接続され、コイルＬ２の他端は第３スイッチング素子４３のエミッタと、第４スイッチング素子４４のコレクタとに接続している。
第１及び第３スイッチング素子４１，４３のコレクタは、第１フルブリッジ回路６に接続している。第１及び第３スイッチング素子４１，４３のエミッタはそれぞれ第２及び第４スイッチング素子４２，４４のコレクタに接続し、第２及び第４スイッチング素子４２，４４のエミッタは、第１フルブリッジ回路６に接続している。第１乃至第４スイッチング素子４１，４２，４３，４４のコレクタには、第１乃至第４ダイオード４５，４６，４７，４８のカソードが接続し、第１乃至第４ダイオード４５，４６，４７，４８のアノードは第１乃至第４スイッチング素子４１，４２，４３，４４のエミッタに接続している。

【0038】

第１及び第３スイッチング素子４１，４３のコレクタにはコンデンサＣ２の一端が接続され、該コンデンサＣ２の他端は第２及び第４スイッチング素子４２，４４のエミッタに接続されている。

【0039】

第１フルブリッジ回路６は、第１フルブリッジ回路６のスイッチング制御によって交流及び直流を双方向に交直変換する回路である。第１フルブリッジ回路６は第１フルブリッジ回路を構成する第１乃至第４スイッチング素子６１，６２，６３，６４及びダイオード６５，６６，６７，６８を備える。第１及び第３スイッチング素子６１，６３のコレクタは第１及び第３スイッチング素子４１，４３のコレクタに接続している。第１及び第３スイッチング素子６１，６３のエミッタはそれぞれ第２及び第４スイッチング素子６２，６４のコレクタに接続し、第２及び第４スイッチング素子６２，６４のエミッタは第２及び第４スイッチング素子４２，４４のエミッタに接続している。第１乃至第４スイッチング素子６１，６２，６３，６４のコレクタには、ダイオード６５，６６，６７，６８のカソードが接続し、各ダイオード６５，６６，６７，６８のアノードは第１乃至第４スイッチング素子６１，６２，６３，６４のエミッタに接続している。

【0040】

変圧器７は、磁気結合した複数のコイル、例えば第１コイル及び第２コイルを備える。第１コイルの端子対は第１スイッチング素子６１及び第３スイッチング素子６３のエミッタにそれぞれ接続されている。第１フルブリッジ回路６から出力された交流電圧が第１コイルに印加されると、該第１コイルにて交番磁束が発生し、該交番磁束によって第２コイルに変圧された交流電圧が生ずる。

【0041】

第２フルブリッジ回路８は、第２フルブリッジ回路８のスイッチング制御によって交流及び直流を双方向に交直変換する回路である。第２フルブリッジ回路８はコンデンサＣ３、コイルＬ３、並びに第２フルブリッジ回路８を構成する第１乃至第４スイッチング素子８１，８２，８３，８４及びダイオード８５，８６，８７，８８を備える。変圧器７を構成する第２コイルの一端は第１スイッチング素子８１のエミッタと、第２スイッチング素子８２のコレクタとに接続し、前記第２コイルの他端は第３スイッチング素子８３のエミッタと、第４スイッチング素子８４のコレクタとに接続している。
第１及び第３スイッチング素子８１，８３のコレクタは、第２フルブリッジ回路８の直流端子対の一端子８０ａに相当し、該一端子８０ａはコイルＬ３の一端に接続し、コイルＬ３の他端は直流入出力端子Ｔ３に接続している。第１及び第３スイッチング素子８１，８３のエミッタはそれぞれ第２及び第４スイッチング素子８２，８４のコレクタに接続している。第２及び第４スイッチング素子８２，８４のエミッタは第２フルブリッジ回路８の直流端子対の他端子８０ｂに相当し、該他端子８０ｂは直流入出力端子Ｔ４に接続している。第１乃至第４スイッチング素子８１，８２，８３，８４のコレクタには、ダイオード８５，８６，８７，８８のカソードが接続し、各ダイオード８５，８６，８７，８８のアノードはスイッチング素子８１，８２，８３，８４のエミッタに接続している。また第２フルブリッジ回路８の一端子８０ａにはコンデンサＣ３の一端が接続され、該コンデンサＣ３の他端は第２フルブリッジ回路８の他端子８０ｂに接続されている。
コンデンサＣ３は、第２フルブリッジ回路８から出力される直流電圧を平滑化するための素子である。コンデンサＣ３は、ＤＣ−ＡＣ変換時にデカップリングコンデンサとして機能する。コイルＬ３は、第１乃至第４スイッチング素子８１，８２，８３，８４のスイッチングによるリップル電流がコンデンサＣ３に流れ込むことを抑制し、コンデンサＣ３が破損することを防止するための素子である。

【0042】

また、双方向ＤＣ−ＡＣ変換装置１は、双方向ＤＣ−ＡＣ変換回路４に入出力する交流電圧を検出するＡＣ電圧検出部９０ａを備える。ＡＣ電圧検出部９０ａは、交流入出力端子Ｔ２と、ノイズフィルタ３が有する一端子対の一端子とを接続する導線に設けられており、該導線の電圧、つまり双方向ＤＣ−ＡＣ変換回路４に印加される交流電圧に相当する信号を制御回路９へ出力するものである。例えば、ＡＣ電圧検出部９０ａは前記導線に接続された整流回路、該整流回路で整流された直流電圧を分圧する分圧抵抗を含み、分圧された電圧を制御回路９へ出力する回路である。なお、分圧された電圧を増幅器で増幅して制御回路９へ出力しても良いし、電圧をＡＤ変換し、ＡＤ変換された電圧値を制御回路９に出力するように構成しても良い。
また双方向ＤＣ−ＡＣ変換装置１は、双方向ＤＣ−ＡＣ変換回路４に入出力する電流を検出するＡＣ電流検出部９０ｂを備える。ＡＣ電流検出部９０ｂはノイズフィルタ３が有する他端子対の一端子と、コイルＬ２とを接続する導線に設けられており、双方向ＤＣ−ＡＣ変換回路４から入出力する電流に相当する信号を制御回路９に出力するものである。ＡＣ電流検出部９０ｂは例えばカレントトランスを含み、該カレントトランスによって変換された電流を電圧に変換して制御回路９へ出力する回路である。
更に、双方向ＤＣ−ＡＣ変換装置１は、バッテリ２に入出力する電流を検出するＤＣ電流検出部９０ｃを備える。ＤＣ電流検出部９０ｃは第２フルブリッジ回路８の他端子８０ｂと、直流入出力端子Ｔ４とを接続する導線に設けられており、バッテリ２に入出力する電流に相当する信号を制御回路９に出力するものである。

【0043】

図２は制御回路９の一構成例を示すブロック図である。制御回路９は、該制御回路９の各構成部の動作を制御するＣＰＵ（Central Processing Unit）等の制御部９１を備える。制御部９１には、バスを介して、ＲＡＭ９２、記憶部９３、通信部９４、インタフェース９５、スイッチング制御のタイミングを計時するための計時部９６が接続されている。

【0044】

記憶部９３は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等の不揮発性メモリであり、本実施の形態に係るスイッチング制御を行うための制御プログラム９８、所定時間及びテーブル９３ａを記憶している。テーブル９３ａは、双方向ＤＣ−ＡＣ変換回路４から供給される電力と、後述する短絡時間の変動振幅を対応付けて記憶している。記憶部９３は内容の消去、書込が可能であり、必要に応じて所定時間を変更することも可能である。
また、制御プログラム９８は、コンピュータ読み取り可能に記録された可搬式メディアであるＣＤ（Compact Disc）−ＲＯＭ、ＤＶＤ（Digital Versatile Disc）−ＲＯＭ、ＢＤ（Blu-ray Disc）、ハードディスクドライブ又はソリッドステートドライブ等の記録媒体９７に記録されており、制御部９１が記録媒体９７から、制御プログラム９８を読み出し、記憶部９３に記憶させても良い。
更に、通信網に接続されている図示しない外部コンピュータから本発明に係る制御プログラム９８を、通信部９４を介して取得し、記憶部９３に記憶させても良い。

【0045】

ＲＡＭ９２は、ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）等のメモリであり
、制御部９１の演算処理を実行する際に記憶部９３から読み出された制御プログラム９８及び所定時間、また制御部９１の演算処理によって生ずる各種データを一時記憶する。

【0046】

通信部９４は、交流電圧から直流電圧への変換を指示する充電指示、直流電圧から交流電圧への変換を指示する放電指示、終了指示等を受信する回路である。

【0047】

インタフェース９５には、双方向ＤＣ−ＡＣ変換回路４、第１及び第２双方向変換回路６，８を構成する第１乃至第４スイッチング素子４１，・・・，４４，６１，・・・，６４，８１，・・・，８４，のゲートが接続されており、該ゲートに電圧を与えることにより、各回路のスイッチング制御を行う。
また、インタフェース９５には、ＡＣ電圧検出部９０ａ、ＡＣ電流検出部９０ｂ及びＤＣ電流検出部９０ｃが接続されており、各検出部で検出された電流及び電圧が入力する。

【0048】

制御部９１は通信部９４にて充電指示を受信した場合、スイッチング制御によって双方向ＤＣ−ＡＣ変換回路４を力率改善回路及びＡＣ−ＤＣ変換回路、第１フルブリッジ回路６をＤＣ−ＡＣ変換回路、第２フルブリッジ回路８をＡＣ−ＤＣ変換回路として動作させる。また、制御部９１は通信部９４にて放電指示を受信した場合、スイッチング制御によって第２フルブリッジ回路８をＤＣ−ＡＣ変換回路、第１フルブリッジ回路６をＡＣ−ＤＣ変換回路、双方向ＤＣ−ＡＣ変換回路４をＤＣ−ＡＣ変換回路として動作させる。

【0049】

図３はスイッチング制御の方法を示したタイミングチャート、図４は第２フルブリッジ回路８の一動作例を示した説明図、図５は変圧器７に印加される交流電圧を示したタイミングチャートである。図３及び図５に示す横軸は時間ｔ、図３に示す縦軸は第１乃至第４スイッチング素子８１，８２，８３，８４に印加されるゲート電圧、図５に示す縦軸は変圧器７に印加される交流電圧Ｖｔｒを示している。ここでは特に本発明の特徴部分である放電時における第２フルブリッジ回路８の動作を説明する。制御回路９は、図３及び図４に示すように第２フルブリッジ回路８から変圧器７へ出力する交流電圧の位相を反転させる場合、第２フルブリッジ回路８が一時的に短絡するように該第２フルブリッジ回路８のスイッチングを制御する。例えば、制御回路９は、第１及び第４スイッチング素子８１，８４をオン状態、第２及び第３スイッチング素子８２，８３をオフ状態にした通電状態と、第１及び第４スイッチング素子８１，８４をオフ状態、第２及び第３スイッチング素子８２，８３をオン状態にした通電状態との相互切り換えに先だって、一時的に第１及び第２スイッチング素子８１，８２をオン状態（又はオフ状態）、並びに第３及び第４スイッチング素子８３，８４をオフ状態（又はオン状態）にする。

【0050】

以下、より具体的に説明する。ここでは時間をｔ、第１スイッチング素子８１のオンオフの周期をＴ、第２フルブリッジ回路８を短絡させる短絡時間ΔＴとする。周期Ｔは例えば２０μｓｅｃである。短絡時間ΔＴは約１μｓｅｃであり、後述するように周期的に変動する時間である。まず制御回路９は、図３Ａ，図３Ｂ及び図４Ａに示すように第１及び第２スイッチング素子８１，８２をオン状態にして、第２フルブリッジ回路８を短絡時間ΔＴにわたって短絡させる。第２フルブリッジ回路８を短絡させることによって、コイルＬ３にエネルギーを蓄積することができる。短絡状態においては、図５に示すように変圧器７から出力される交流電圧Ｖｔｒは約０Ｖである。次いで、第１スイッチング素子８１をオン状態にしてから短絡時間ΔＴが経過した場合、制御回路９は図３Ｂ乃至図３Ｄに示すように第２スイッチング素子８２をオフ状態に切り換え、第４スイッチング素子８４をオン状態に切り換える。この切り換えによって、図４Ｂに示すように第１及び第４スイッチング素子８１，８４がオン状態、第２及び第３スイッチング素子がオフ状態になる。変圧器７の第２コイルには電流が流れ、図５に示すように正の電圧が出力される。かかる通電状態に切り換えられた際、コイルＬ３に蓄えられたエネルギーが放出され、変圧器７から出力される交流電圧は昇圧される。

【0051】

第１スイッチング素子８１をオン状態にしてから半周期Ｔ／２が経過した場合、制御回路９は図３Ａ、図３Ｃ及び図４Ｃに示すように第１スイッチング素子８１をオフ状態に切り換え、第３スイッチング素子８３をオン状態に切り換えることにより、第２フルブリッジ回路８を短絡させる。第２フルブリッジ回路８を短絡させることによって、コイルＬ３にエネルギーを蓄積することができる。

【0052】

次いで、第１スイッチング素子８１をオン状態にしてから（ΔＴ＋Ｔ／２）が経過した場合、制御回路９は図３Ｂ及び図３Ｄに示すように第２スイッチング素子８２をオン状態に切り換え、第４スイッチング素子８４をオフ状態に切り換える。この切り換えによって、図４Ｄに示すように第２及び第３スイッチング素子８２，８３がオン状態、第１及び第４スイッチング素子８１，８４がオフ状態になる。変圧器７の第２コイルには電流が流れ、図５に示すように負の電圧が出力される。図４Ｄに示す電流の向きは、図４Ｂに示す電流の向きと逆方向である。かかる通電状態に切り換えられた場合、コイルＬ３に蓄えられたエネルギーが放出され、変圧器７から出力される交流電圧は昇圧される。

【0053】

第１スイッチング素子８１をオン状態にしてから周期Ｔが経過した場合、制御回路９は図３Ａ、図３Ｃ及び図４Ａに示すように第１スイッチング素子８１をオン状態に切り換え、第３スイッチング素子８３をオフ状態に切り換えることにより、第２フルブリッジ回路８を短絡させる。以下同様にして、第２フルブリッジ回路８のスイッチング制御を行うことによって、昇圧された交流電圧を変圧器７に出力することができる。

【0054】

図４Ａ、図４Ｃに示した短絡状態と、出力される交流電圧の位相が反転した通電状態との切り換え手順の詳細を説明する。制御回路９は、前記短絡状態及び通電状態を切り換える際、第１及び第３スイッチング素子８１，８３のいずれか一方と、第２及び第４スイッチング素子８２，８４のいずれか一方とがそれぞれ常にオン状態になるように、スイッチング制御を行っている。

【0055】

図６は短絡状態から、交流電圧の位相を反転させた状態への切り換え方法を示した動作説明図である。例えば、図４Ａに示した短絡状態から、図４Ｂに示した通電状態に切り換える場合、制御回路９は、図６に示すようにまず先に第４スイッチング素子８４をオン状態にし、次いで、第２スイッチング素子８２をオフ状態にするようにスイッチング制御を行う。他の前記短絡状態及び通電状態を切り換える際も同様にして、先にオン制御を行い、次いでオフ制御を行うことにより、第２フルブリッジ回路８が閉じないように制御する。

【0056】

次に短絡時間ΔＴの変動制御について説明する。
図７はリップル電流を示す波形図である。横軸は時間であり、縦軸は電圧又は電流を示している。バッテリ２から出力される電圧Ｖｉｎは直流であり、定電圧である。交流入出力端子Ｔ１，Ｔ２に接続される負荷が小さい場合、出力される電流Ｉｉｎも定電流であるが、負荷が大きい場合、図７に示すようにリップル電流が生ずる。バッテリ２から出力されるリップル電流は力率の低下、バッテリ寿命の低下を招く。
そこで、制御回路９は、第２フルブリッジ回路８の短絡時間ΔＴを双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧の周期に応じた特定周期で変動させ、リップル電流を低減させる制御を行う。例えば、短絡時間ΔＴを双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧の周期の略２倍の周期で変動させる。なお、略２倍は例示であり、リップル電流を低減させることが可能な限り、他の周波数、例えば前記交流電圧の偶数倍の周期で短絡時間ΔＴを変動させても良い。また、負荷電流増加時に短絡時間が平均的に長く、負荷電流減少時に短絡時間が平均的に短くなるような周期で短絡時間ΔＴを変動させると良い。双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧の周期が６０Ｈｚである場合、短絡時間ΔＴを１２０Ｈｚで変動させる。

【0057】

図８は短絡時間の変化を示すグラフである。横軸は時間である。上図の縦軸は双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧Ｖｏｕｔを示し、下図の縦軸は短絡時間ΔＴの変化を示すグラフである。第２フルブリッジ回路８のレグの短絡時間ΔＴは下記式（１）で表される。なお、下記式（１）は先の実施形態の説明で示した数式と同じである。
ΔＴ＝ΔＴ₀ ＋Ａ・ｓｉｎ（４πｆｔ）・・・（１）
但し、
ΔＴ：第２フルブリッジ回路８のレグを短絡させる時間
ΔＴ₀ ：所定時間
Ａ：時間Δｔの変動振幅
ｆ：双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧の周波数
ｔ：時間

【0058】

制御回路９は、双方向ＤＣ−ＡＣ変換回路４から出力される交流電圧のゼロクロス点と、第２フルブリッジ回路８の短絡時間の変動量の変化率が最大になるタイミングとを同期させる。つまり、制御回路９は、前記交流電圧のゼロクロス点で４πｆｔが２π・Ｎ（但し、Ｎは整数）になるように、短絡時間ΔＴの位相を制御している。
また、制御回路９は、リップル電流の大きさによって、第２フルブリッジ回路８の短絡時間ΔＴの変動振幅Ａを変化させることにより、リップル電流の低減量を制御する。

【0059】

図９は短絡時間の変動によるリップル電流の変化を示す波形図である。横軸は時間、縦軸は電流Ｉｉｎである。電流Ｉｉｎはバッテリ２から第２フルブリッジ回路８に入力する電流である。短絡時間ΔＴの変動振幅Ａが０μｓである場合、電流変動幅が約１．０Ａ〜５．０Ａのリップル電流が発生している。短絡時間ΔＴの変動振幅Ａを０．０５μｓにした場合、電流変動幅が約１．８Ａ〜３．４Ａに低減されている。更に、短絡時間ΔＴの変動振幅Ａを大きく、０．１０μｓにした場合、リップル電流の位相は、短絡時間ΔＴが０〜０．０５μｓのときのリップル電流の位相と逆になっている。これは変動振幅Ａが長すぎたためであり、短絡時間ΔＴの変動振幅Ａを０．０７〜０．０８程度に調整することによって、リップル電流を低減することができる。

【0060】

以上説明した制御方法を実施するための制御プログラム９８にて動作する制御回路９の処理手順を具体的に説明する。
図１０及び図１１はスイッチング制御に係る制御部９１の処理手順を示すフローチャートである。制御部９１は、記憶部９３から制御プログラム９８及び短絡時間ΔＴとして、所定時間ΔＴ₀ をＲＡＭ９２に読み出し、各種初期設定を行う（ステップＳ１１）。なお、初期状態として図４Ａに示すように第１及び第２スイッチング素子８１，８２をオン状態にしてから、以下の処理を実行しても良い。

【0061】

次いで、制御部９１は、現在の時間ｔがｎＴであるか否かを判定する（ステップＳ１２）。但し、ｎは整数である。時間ｔがｎＴであると判定した場合（ステップＳ１２：ＹＥＳ）、制御部９１は、第１スイッチング素子８１をオン状態に制御し（ステップＳ１３）、第３スイッチング素子８３をオフ状態に制御する（ステップＳ１４）。

【0062】

ステップＳ１４の処理を終えた場合、又はステップＳ１２で時間ｔがｎＴでないと判定した場合（ステップＳ１２：ＮＯ）、制御部９１は、時間ｔがｎＴ＋ΔＴであるか否かを判定する（ステップＳ１５）。時間ｔがｎＴ＋ΔＴであると判定した場合（ステップＳ１５：ＹＥＳ）、制御部９１は、第４スイッチング素子８４をオン状態に制御し（ステップＳ１６）、第２スイッチング素子８２をオフ状態に制御する（ステップＳ１７）。

【0063】

ステップＳ１７の処理を終えた場合、又はステップＳ１５で時間ｔがｎＴ＋ΔＴでないと判定した場合（ステップＳ１５：ＮＯ）、制御部９１は、時間ｔが（ｎ＋１／２）Ｔであるか否かを判定する（ステップＳ１８）。時間ｔが（ｎ＋１／２）Ｔであると判定した場合（ステップＳ１８：ＹＥＳ）、制御部９１は、第３スイッチング素子８３をオン状態に制御し（ステップＳ１９）、第１スイッチング素子８１をオフ状態に制御する（ステップＳ２０）。

【0064】

ステップＳ２０の処理を終えた場合、又はステップＳ１８で時間ｔが（ｎ＋１／２）Ｔでないと判定した場合（ステップＳ１８：ＮＯ）、制御部９１は、時間ｔが（ｎ＋１／２）Ｔ＋ΔＴであるか否かを判定する（ステップＳ２１）。時間ｔが（ｎ＋１／２）Ｔ＋ΔＴであると判定した場合（ステップＳ２１：ＹＥＳ）、制御部９１は、第２スイッチング素子８２をオン状態に制御し（ステップＳ２２）、第４スイッチング素子８４をオフ状態に制御する（ステップＳ２３）。

【0065】

ステップＳ２３の処理を終えた場合、又はステップＳ２１で時間ｔが（ｎ＋１／２）Ｔ＋ΔＴでないと判定した場合（ステップＳ２１：ＮＯ）、制御部９１は、双方向ＤＣ−ＡＣ変換回路４及び第１フルブリッジ回路６のスイッチング制御を行う（ステップＳ２４）。具体的には制御回路９は、スイッチング素子６１のエミッタに正の電圧が印加されている期間、第１フルブリッジ回路６の第１及び第４スイッチング素子６１，６４をオン状態、第２及び第３スイッチング素子６２，６３をオフ状態に制御し、第３スイッチング素子６３のエミッタに負の電圧が印加されている期間、第１及び第４スイッチング素子６１，６４をオフ状態、第２及び第３スイッチング素子６２，６３をオン状態に制御する。また、制御回路９は、双方向ＤＣ−ＡＣ変換回路４の第１及び第４スイッチング素子６１，６４をオン状態、第２及び第３スイッチング素子６２，６３をオフ状態にした通電状態と、第１及び第４スイッチング素子６１，６４をオフ状態、第２及び第３スイッチング素子６２，６３をオン状態にした通電状態とを交互に切り換えることによって、直流電圧を交流電圧にＤＣ−ＡＣ変換する。

【0066】

次いで、制御部９１は、交直変換制御を終了するか否かを判定する（ステップＳ２５）。制御部９１は、通信部９４にて終了指示を受信した場合、交直変換制御を終了する。終了すると判定した場合（ステップＳ２５：ＹＥＳ）、制御部９１は処理を終える。終了しないと判定した場合（ステップＳ２５：ＮＯ）、制御部９１は短絡時間ΔＴを変動させ（ステップＳ２６）、処理をステップＳ１２に戻し、上述のスイッチング制御を継続的に実行する。

【0067】

図１２は短絡時間の変動に係る制御部９１の処理手順を示すフローチャートである。制御部９１は、双方向ＡＣ−ＤＣ変換回路から出力される交流電圧をＡＣ電圧検出部９０ａにて検出する（ステップＳ３１）。また、制御部９１は、双方向ＡＣ−ＤＣ変換回路から出力される交流電流をＡＣ電流検出部９０ｂにて検出する（ステップＳ３２）。そして、制御部９１は、双方向ＡＣ−ＤＣ変換回路から供給される電力を算出する（ステップＳ３３）。次いで、制御部９１は、記憶部９３が記憶するテーブル９３ａと、ステップＳ３３で算出した電力とに基づいて、該電力に対応する短絡時間ΔＴの変動振幅Ａを決定する（ステップＳ３４）。

【0068】

次いで、制御部９１は双方向ＡＣ−ＤＣ変換回路から出力される交流電圧の位相を特定する（ステップＳ３５）。そして、制御部９１は、交流電圧に同期させて短絡時間ΔＴを変動させ（ステップＳ３６）、短絡時間ΔＴの変動に係る処理を終える。つまり、図８に示すように、電圧検出部が検出した交流電圧のゼロクロス点と、第２フルブリッジ回路８を短絡させる短絡時間ΔＴの変動量の変化率が最大になるタイミングとを同期させ、短絡時間ΔＴの値を上記式（１）で算出する。

【0069】

図１３は短絡時間の変動に係る制御部９１の他の処理手順を示すフローチャートである。制御部９１はバッテリ２から出力される電流をＤＣ電流検出部９０ｃにて検出する（ステップＳ１３１）。次いで、制御部９１は、双方向ＡＣ−ＤＣ変換回路から出力される交流電圧と同相のリップル電流がステップＳ１３１で検出した電流に含まれているか否かを判定する（ステップＳ１３２）。同相のリップル電流があると判定した場合（ステップＳ１３２：ＹＥＳ）、制御部９１は短絡時間ΔＴの変動振幅Ａを増大させる（ステップＳ１３３）。

【0070】

ステップＳ１３３の処理を終えた場合、又は同相のリップル電流が無いと判定した場合（ステップＳ１３２：ＮＯ）、制御部９１はステップＳ１３１で検出した電流に逆相のリップル電流が含まれているか否かを判定する（ステップＳ１３４）。逆相のリップル電流があると判定した場合（ステップＳ１３４：ＹＥＳ）、制御部９１は短絡時間ΔＴの変動振幅Ａを減少させる（ステップＳ１３５）。ステップＳ１３５の処理を終えた場合、又は逆相のリップル電流が無いと判定した場合（ステップＳ１３４：ＮＯ）、制御部９１は、双方向ＤＣ−ＡＣ変換回路４の動作に同期させて短絡時間ΔＴを変動させ（ステップＳ１３６）、短絡時間の変動に係る処理を終える。ステップＳ１３６では、制御部９１は、双方向ＤＣ−ＡＣ変換回路４が出力する交流電圧の位相を反転させるタイミングと、第２フルブリッジ回路８のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる。つまり、制御部９１が双方向ＤＣ−ＡＣ変換回路４のスイッチングを行うタイミングと、第２フルブリッジ回路８のレグを短絡させる時間の変動量の変化率が最大になるタイミングとを同期させる。
以上のように、短絡時間ΔＴを変動させることにより、バッテリ２から出力されるリップル電流を低減させることが可能になる。

【0071】

一方、図１０及び図１１で説明した第２フルブリッジ回路８の制御方法は一例であり、出力する交流電圧の位相を反転させる際、第２フルブリッジ回路８が一時的に短絡するように該第２フルブリッジ回路８のスイッチングを制御する構成であれば、他の手順で第２フルブリッジ回路８を短絡させても良い。
図１４は第２フルブリッジ回路８の他の動作例を示した説明図である。例えば、図１４Ｂ〜図１４Ｄに示すように、第１及び第４スイッチング素子８１，８４をオン状態、第２及び第３スイッチング素子８２，８３をオフ状態にした通電状態から、第１及び第４スイッチング素子８１，８４をオフ状態、第２及び第３スイッチング素子８２，８３をオン状態にした通電状態への切り換えに先だって、一時的に、第１及び第２スイッチング素子８１，８２をオン状態、並びに第３及び第４スイッチング素子８３，８４をオフ状態にする。また図１４Ｄ〜図１４Ｂに示すように、第１及び第４スイッチング素子８１，８４をオフ状態、第２及び第３スイッチング素子８２，８３をオン状態にした通電状態から、第１及び第４スイッチング素子８１，８４をオン状態、第２及び第３スイッチング素子８２，８３をオフ状態にした通電状態への切り換えに先だって、一時的に、第１及び第２スイッチング素子８１，８２をオフ状態、並びに第３及び第４スイッチング素子８３，８４をオン状態にする。
このようにスイッチング制御することにより、図１０及び図１１で説明したスイッチング制御と同様の作用効果が得られる。

【0072】

図１５は第２フルブリッジ回路８の他の動作例を示した説明図である。例えば、図１５Ｂ〜図１５Ｄに示すように、第１及び第４スイッチング素子８１，８４をオン状態、第２及び第３スイッチング素子８２，８３をオフ状態にした通電状態から、第１及び第４スイッチング素子８１，８４をオフ状態、第２及び第３スイッチング素子８２，８３をオン状態にした通電状態への切り換えに先だって、一時的に、第１及び第２スイッチング素子８１，８２をオフ状態、並びに第３及び第４スイッチング素子８３，８４をオン状態にする。図１４Ｄ〜図１４Ｂに示すように、第１及び第４スイッチング素子８１，８４をオフ状態、第２及び第３スイッチング素子８２，８３をオン状態にした通電状態から、第１及び第４スイッチング素子８１，８４をオン状態、第２及び第３スイッチング素子８２，８３をオフ状態にした通電状態への切り換えに先だって、一時的に、第１及び第２スイッチング素子８１，８２をオフ状態、並びに第３及び第４スイッチング素子８３，８４をオン状態にする。
このようにスイッチング制御することにより、図１０及び図１１で説明したスイッチング制御と同様の作用効果が得られる。

【0073】

このように構成された双方向ＤＣ−ＡＣ変換装置１は、コンデンサＣ３の容量を増大させること無く、所定のスイッチング制御を行うことにより、バッテリ２から出力されるリップル電流を低減することができる。

【0074】

また、短絡時間ΔＴを正弦波状に変動させることにより、他の波形で時間ΔＴを変動させる場合に比べて、効果的にリップル電流を低減することが可能である。

【0075】

更に、双方向ＤＣ−ＡＣ変換装置１から出力される交流電圧のゼロクロス点に、第２フルブリッジ回路８を短絡させる時間を同期させる構成にした場合、双方向ＤＣ−ＡＣ変換回路４の制御タイミングと、出力される交流電圧の位相との間にずれがあっても、効果的にリップル電流を低減することができる。

【0076】

更にまた、双方向ＤＣ−ＡＣ変換回路４の制御タイミングに同期させて、短絡時間ΔＴｎの変動を制御することにより、出力される交流電圧を検出して位相を特定し、同期タイミングを制御する場合に比べて、短絡時間の変動を容易に制御することができる。

【0077】

更にまた、第２フルブリッジ回路８のレグを短絡させる時間の変動振幅を変化させることにより、リップル電流の低減量を制御できる。
特に双方向ＤＣ−ＡＣ変換回路４から供給される電力に基づいて、短絡時間ΔＴの変動振幅を決定するように構成した場合、リップル電流を検出可能なＤＣ電流検出部９０ｃを備えること無く、リップル電流の低減量を制御することができる。
また、リップル電流をＤＣ電流検出部９０ｃにて直接検出し、リップル電流が小さくなるように、短絡時間ΔＴの変動振幅を変化させるように構成した場合、リップル電流を検出しない構成に比べて、より正確にリップル電流の低減量を制御し、効果的にリップル電流を低減することができる。

【0078】

また、制御方法、制御回路９及び制御プログラム９８によれば、第２フルブリッジ回路８と、コンデンサＣ３との間にコイルＬ３が介装されているため、バッテリ２の充電時にリップル電流がコンデンサＣ３に流れることを抑制することができる。従って、リップル電流によってコンデンサＣ３が破損することを防止することができる。

【0079】

更に、放電時においては、交流電圧の位相反転時に第２フルブリッジ回路８を一時的に短絡させるように構成してあり、第２フルブリッジ回路８の第１及び第３スイッチング素子８１，８３のいずれか一方と、第２及び第４スイッチング素子８２，８４のいずれか一方とがそれぞれ常にオン状態になる。従って、電流の流れが一時的に遮断されるようなことはなく、コイルＬ３に蓄えられたエネルギーがサージ電圧として第２フルブリッジ回路８に印加されることは無い。サージ電圧によって第２フルブリッジ回路８が破損することを防止することができる。

【0080】

更にまた、第２フルブリッジ回路８の第１及び第２スイッチング素子８１，８２をオン状態、第３及び第４スイッチング素子８３，８４をオフ状態にした短絡状態と、第１及び第２スイッチング素子８１，８２をオフ状態、第３及び第４スイッチング素子８３，８４をオン状態にした短絡状態とが交互に生ずるため、特定のスイッチング素子に長時間電流が流れることを防ぐことができる。

【0081】

更にまた、一時的に第２フルブリッジ回路８を短絡させることによってコイルＬ３にエネルギーを蓄え、交流電圧の位相反転時に該コイルＬ３に蓄えたエネルギーを放出することによって、交流電圧を昇圧することが可能になる。

【0082】

図１６は双方向ＤＣ−ＡＣ変換装置１の昇圧作用を示す動作説明図である。例えば、入出力する交流電圧の実行値が２４０Ｖｒｍｓ、入出力する直流電圧が３００Ｖに規定されているとする。放電する場合を考えると、変圧器７の巻数比Ｎ１／Ｎ２は大きい方が良い。実行値２４０Ｖｒｍｓを出力するためには第１フルブリッジ回路６から出力される直流電圧の電圧を約４００Ｖｄｃに昇圧する必要があるためである。一方、変圧器７の巻数比Ｎ１／Ｎ２が大き過ぎると、第２フルブリッジ回路８から出力される直流電圧が降圧してしまい、バッテリ２を充電できなくなってしまう。
本実施の形態によれば、放電する際、第２フルブリッジ回路８のスイッチング制御によってバッテリ２の直流電圧を昇圧して交流電圧に変換できるため、変圧器７の巻数比Ｎ１／Ｎ２を大きく設定することができる。また、昇圧レベルは記憶部９３に記憶させる所定時間ΔＴ₀ の値を変更することによって調整することができる。このように、変圧器７の巻数比Ｎ１／Ｎ２及び所定時間を調整することにより、規定の交流電圧及び直流電圧を入出力することが可能になる。

【0083】

開示された本実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0084】

１ 双方向ＤＣ−ＡＣ変換装置
２ バッテリ
３ ノイズフィルタ
４ 双方向ＤＣ−ＡＣ変換回路
５ 双方向ＤＣ−ＤＣ変換回路
６ 第１フルブリッジ回路
７ 変圧器
８ 第２フルブリッジ回路
９ 制御回路
４１，６１，８１ 第１スイッチング素子
４２，６２，８２ 第２スイッチング素子
４３，６３，８３ 第３スイッチング素子
４４，６４，８４ 第４スイッチング素子
４５…４８，６５…６８，８５…８８ ダイオード
８０ａ 直流端子対の一端子
８０ｂ 直流端子対の他端子
９０ａ ＡＣ電圧検出部
９０ｂ ＡＣ電流検出部
９０ｃ ＤＣ電流検出部
９１ 制御部
９２ ＲＡＭ
９３ 記憶部
９３ａ テーブル
９４ 通信部
９５ インタフェース
９６ 計時部
９７ 記録媒体
９８ 制御プログラム
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｌ１，Ｌ２，Ｌ３ コイル
Ｔ１，Ｔ２ 交流入出力端子
Ｔ３，Ｔ４ 直流入出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】