(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6070828
(24)【登録日】2017年1月13日
(45)【発行日】2017年2月1日
(54)【発明の名称】埋込可能刺激デバイスでパルスを生成するためのタイミングチャネル回路
(51)【国際特許分類】
A61N 1/36 20060101AFI20170123BHJP
【FI】
A61N1/36
【請求項の数】11
【全頁数】16
(21)【出願番号】特願2015-508976(P2015-508976)
(86)(22)【出願日】2013年3月20日
(65)【公表番号】特表2015-514550(P2015-514550A)
(43)【公表日】2015年5月21日
(86)【国際出願番号】US2013033111
(87)【国際公開番号】WO2013162793
(87)【国際公開日】20131031
【審査請求日】2014年12月26日
(31)【優先権主張番号】13/847,676
(32)【優先日】2013年3月20日
(33)【優先権主張国】US
(31)【優先権主張番号】61/654,603
(32)【優先日】2012年6月1日
(33)【優先権主張国】US
(31)【優先権主張番号】61/639,814
(32)【優先日】2012年4月27日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】507213592
【氏名又は名称】ボストン サイエンティフィック ニューロモデュレイション コーポレイション
(74)【代理人】
【識別番号】100092093
【弁理士】
【氏名又は名称】辻居 幸一
(74)【代理人】
【識別番号】100082005
【弁理士】
【氏名又は名称】熊倉 禎男
(74)【代理人】
【識別番号】100088694
【弁理士】
【氏名又は名称】弟子丸 健
(74)【代理人】
【識別番号】100103609
【弁理士】
【氏名又は名称】井野 砂里
(74)【代理人】
【識別番号】100095898
【弁理士】
【氏名又は名称】松下 満
(74)【代理人】
【識別番号】100098475
【弁理士】
【氏名又は名称】倉澤 伊知郎
(74)【代理人】
【識別番号】100130937
【弁理士】
【氏名又は名称】山本 泰史
(72)【発明者】
【氏名】グリフィス ポール ジェイ
(72)【発明者】
【氏名】マルンフェルト ヨーラン エヌ
(72)【発明者】
【氏名】パラモン ホルディ
【審査官】
中村 一雄
(56)【参考文献】
【文献】
特開昭61−290964(JP,A)
【文献】
米国特許出願公開第2012/0095519(US,A1)
【文献】
米国特許出願公開第2012/0092031(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
A61N 1/36
(57)【特許請求の範囲】
【請求項1】
埋込可能刺激器デバイスであって、
周期パルスにおける複数のパルス位相を定めるパルスパラメータを格納するためのメモリを含み、前記メモリは、患者の組織を刺激するための電極での前記パルス位相の形成のために前記パルスパラメータを刺激回路にデータバスを通じて提供するようにアドレスバスを通じてアドレス可能であり、
前記パルス位相の各々のための前記パルスパラメータは、前記メモリ内の複数のアドレスに格納され、各パルス位相のための前記複数のアドレスは、そのパルス位相のためのパルスパラメータが格納されたアドレスの数を示す指令を更に含み、
前記メモリから前記指令を受信し、前記指令を格納する第1のレジスタを更に含み、
前記パルスパラメータの少なくとも一部が、第2のレジスタに提供され、
前記第2のレジスタは、前記パルスパラメータの少なくとも一部を前記刺激回路にパラレルに提供する、
ことを特徴とする埋込可能刺激器デバイス。
【請求項2】
前記複数のパルス位相のための前記パルスパラメータは、前記メモリ内の同じ番号のアドレスを含まないことを特徴とする請求項1に記載の埋込可能刺激器デバイス。
【請求項3】
アドレスの数を示す指令は、前記メモリ内で、各パルス位相のための前記複数のアドレスの第1のアドレスに格納されており、
前記複数のパルス位相の各々のための前記第1のアドレスが、予め定められたデータ構造を含むことを特徴とする請求項1に記載の埋込可能刺激器デバイス。
【請求項4】
前記複数のパルス位相の各々のための前記第1のアドレスは、パルス位相の持続時間を含むことを特徴とする請求項3に記載の埋込可能刺激器デバイス。
【請求項5】
前記複数のパルス位相の各々のための前記第1のアドレスは、次のパルス位相のための前記メモリ内のアドレスを更に含むことを特徴とする請求項4に記載の埋込可能刺激器デバイス。
【請求項6】
前記パルスパラメータは、前記複数のパルス位相の少なくとも一部について、振幅データ並びに活性電極及び電極極性データを含むことを特徴とする請求項1に記載の埋込可能刺激器デバイス。
【請求項7】
前記パルスパラメータは、前記複数のパルス位相の少なくとも一部について、振幅データ並びに活性電極及び電極極性データを含まないことを特徴とする請求項6に記載の埋込可能刺激器デバイス。
【請求項8】
各パルス位相について、前記複数のアドレスは、クロックに従って前記メモリから順次読み出されることを特徴とする請求項1に記載の埋込可能刺激器デバイス。
【請求項9】
前記複数のパルス位相は、前記電極で電流を能動的に提供する能動位相と、蓄積された電荷を回収するが、該電極で電流を能動的に提供しない回復位相と、該電極で電流を能動的に提供しない静的位相とで構成された群から選択されることを特徴とする請求項1に記載の埋込可能刺激器デバイス。
【請求項10】
前記能動位相、前記回復位相、及び前記静的位相は、前記メモリ内の異なる番号のアドレスに格納されることを特徴とする請求項9に記載の埋込可能刺激器デバイス。
【請求項11】
周期パルスにおける複数のパルス位相を定めるパルスパラメータを格納するためのメモリであって、前記複数のパルス位相の各々のための前記パルスパラメータが、前記メモリ内の少なくとも1つのアドレスに格納される前記メモリと、
前記パルス位相の各々のための前記メモリ内の前記少なくとも1つのアドレスの第1のアドレスから第1のデータを受信するための第1のレジスタと、
前記パルス位相の各々のための前記メモリ内のアドレスが複数存在する場合、前記第1のアドレス以外の他のアドレスから第2のデータを受信するための第2のレジスタと、
前記複数のパルス位相の各々の持続時間を含む前記第1のデータを受信するための制御回路と、
患者の組織を刺激するための電極で前記パルス位相を形成するように刺激回路を構成する前記第2のデータを受信するための前記刺激回路と、
を含むことを特徴とする埋込可能刺激器デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
〔関連出願への相互参照〕
この国際出願は、引用によって全体が本明細書に組み込まれる2013年3月20日出願の米国特許出願出願番号第13/847,676号、2012年6月1日出願の第61/654,603号、及び2012年4月27日出願の第61/639,814号に対する優先権を主張するものである。
【0002】
本発明は、一般的に埋込可能医療デバイスに関し、より具体的には、埋込可能刺激デバイスにおいてパルスを生成するための改良されたタイミングチャネル回路に関する。
【背景技術】
【0003】
埋込可能刺激デバイスは、心不整脈を処置するペースメーカー、心細動を処置する除細動器、難聴を処置する蝸牛刺激器、盲目を処置する網膜刺激器、協働四肢運動を引き起こす筋刺激器、慢性疼痛を処置する脊髄刺激器、運動及び精神障害を処置する皮質及び脳深部刺激器、及び尿失禁、睡眠時無呼吸、肩関節亜脱臼、その他を処置する他の神経刺激器のような様々な生物学的障害の治療のために神経及び組織に対して電気刺激を発生させて送出する。以下の説明は、一般的に、米国特許第6,516,227号明細書に開示されたような「脊髄刺激(SCS)」システム内の本発明の使用に着目することになる。しかし、本発明は、あらゆる埋込可能刺激器に適用性を見出すことができる。
【0004】
図1A及び
図1Bに示すように、SCSシステムは、典型的には、例えば、チタンのような導電材料から形成された生体適合性デバイスケース30を含む「埋込可能パルス発生器(IPG)」100を含む。ケース30は、典型的には、IPGに給電するための回路及びバッテリを保持するが、IPGはまた、外部RFエネルギを通して及びバッテリなしに給電することができる。IPG100は、いくつかの電極106を格納する少なくとも1つの電極アレイ102を含む。電極106は、各電極に結合された個々の電極リード112を同じく収容する可撓性本体108上に担持される。図示の実施形態において、アレイ102上にE
1−E
8としてラベル付けした8つの電極が存在するが、アレイ及び電極の数は、用途特定であり、従って、変わる可能性がある。アレイ102は、非導電性ヘッダ材料36に固定されて例えばエポキシを含むことができるリードコネクタ38を使用してIPG100に結合する。通信コイル13は、公知のように、患者に対して外部のデバイスからIPG100への及びそこからのデータのテレメトリを可能にする。同じく公知のように、バッテリを外部デバイスから再充電することを可能にするために、追加のコイルが存在する場合がある。
【0005】
図2A〜
図2Cは、IPG100のようなIPGに使用する典型的なパルスと、パルスを構成するのに使用する回路とを示している。
図2Aに示されているのは、電極E1及びE2の間で与えられた振幅(amp)及びパルス幅(pw)の一定電流を送出する2相電流パルスである。各パルスは、複数のパルス位相を含み、周波数fで、ある周期で繰り返される。パルスの振幅、パルス幅、及び周波数は、患者依存であるとすることができ、経験により、すなわち、患者に良好な治療を与えることに基づいて到達することができる。
【0006】
パルスを生成するための回路は、
図2Bに示されており、デジタルバス155を通して結合されたタイミングチャネル回路150及び刺激回路160を含む。刺激回路160は、電流ソース(PDAC)83、電流シンク(NDAC)84、スイッチングマトリックス85、及び受動回復スイッチ86を含み、これらの各々は、後で説明する。PDAC83及びNDAC83は、それらがソース又はシンクになるアナログ電流の振幅がデジタル的に制御可能であるので(従って、これらは「デジタル/アナログコンバータ」又はDACである)、かつそれらが典型的にそれぞれPチャネル及びNチャネルトランジスタから作られるのでそのように呼ばれる。
【0007】
図2Aの例示的パルスの治療的に意味のある位相を位相1から始めて最初に以下に説明する。位相1において、電極E1は、電流パルスのカソード又はシンクとして作用するが、電極E2は、電流パルスのアノード又はソースとして作用する。従って、望ましい振幅のソース電流は、スイッチングマトリックス85の適切なスイッチを閉じることによってPDAC83からE2に送出されるが、その同じ振幅のシンク電流は、スイッチングマトリックス85において適切なスイッチを閉じることによってE1からNDAC84の中に引きこまれる。それによって患者の組織(R)を通してE2からE1に電流を流すようにする。位相1中のE1及びE2におけるパルスは、過度の電荷が患者の組織Rに蓄積しないように同じ振幅(反対の極のものであるが)及び同じパルス幅(pw)を有することに注意されたい。
【0008】
パルスは、2相性であるので、位相1の後に最終的に第2の位相(位相2)が続き、第2の位相は、この例においては、2つの電極でのパルスの極性の反転を含む。従って、位相2において、電流がここでは反対方向に組織Rを通して流れるように、E1は、ここではアノードとして、E2は、カソードとして作用する。位相2は、公知のように、それぞれ電極E1及びE2(
図2B)に結合された滅結合コンデンサC1及びC2のような電流経路内のいずれかのキャパシタンス上で形成されたかもしれないあらゆる過剰電荷を回復させるのに有用である。滅結合コンデンサC1−CNを電極E1−ENに接続することは、安全手段として作用し、患者の中への直接のDC電流の注入を防止する。しかし、電流の供給中のこのようなコンデンサにわたる電荷の蓄積は、一般的には望ましくない。位相2中にこれらのキャパシタンスを通る電流を逆にすることは、このような蓄積された電荷を能動的に回復することを求めるものであり、従って、位相2は、場合によっては「能動回復」位相と呼ばれる。このように蓄積された電荷を能動的に回復させるために、位相1を通った時と同じ量の電荷が位相2を通ることが好ましく、これは、位相1に等しい位相2の振幅及びパルス幅を作ることによって最も容易に(かつ対称的に)行われる。しかし、位相1及び位相2におけるパルスの間の対称性は、厳密には必要ではないことを当業者は認めるであろう。例えば、位相2におけるより低い振幅及びより長いパルス幅のパルスも、位相1中に通る同じ量の電荷と同等とすることができる。位相2におけるパルスの極性反転は、スイッチングマトリックス85によって達成することができ、スイッチングマトリックス85は、位相2において、E1をPDAC83にかつE2をNDAC84に結合することになる。
【0009】
あらゆる蓄積された電荷の完全な回復を保証するために、
図2Aに示すように、能動回復位相(位相2)の後に受動回復位相が続く。この受動回復位相において、以前の活性電極E1及びE2に接続された滅結合コンデンサC1−C2は、受動回復スイッチ86(
図2B)を通して共通の電位に短絡される。図示の例において、この共通の電位Vbatは、IPG100内のバッテリの電圧を含むが、他の基準電圧を使用することもできる。コンデンサをVbatに短絡することは、患者の組織を通してこれらを実質的に短絡させ、従って、あらゆる蓄積された電荷を釣り合わせて電荷回復を補助する。一部のアーキテクチャは、以前の活性電極のみを、これらの電極に結合された受動回復スイッチ86のみを閉じることによって短絡させることができ、一方、他のアーキテクチャは、電極の全てを受動回復スイッチ86の全てを閉じることによって短絡させることになる。
【0010】
各期間における他のパルス位相は、
図2Aに示されている。パルス1に先行するのは、プレパルス位相であり、これは、低振幅及び長持続時間のものであり、かつそれに続く位相1パルスとは異なる極性のものである。実験は、このようなプレパルスの使用が、SCS用途においてより深い神経を回復させるのを助けることができることを示唆しているが、このようなプレパルスの使用は、厳密に必要であるということではない。短持続時間の位相1及び2間のinterパルス期間又はパルス間期間は、位相1において刺激された後で神経が安定化することを可能にする。quiet位相又は静的位相が、受動回復位相に続き、かつ本質的にパルス送出の次の期間の前の待機位相として作用する。quiet位相の持続時間は、その期間においてそれに先行する位相の持続時間、並びにその期間が送出する周波数(f)に依存することになる。異なる目的のための他のパルス位相が存在する場合があり、
図2Aに示す位相は、単に典型的なものである。
【0011】
再度
図2Bを参照して、各期間の様々な位相は、タイミングチャネル回路150によって制御され、タイミングチャネル回路150は、デジタルバス155を通して刺激回路160の様々な要素をデジタル的に制御する。与えられたIPG100において作動して、恐らくは他の電極上に同時に送出された他のパルスシーケンスを定めるいくつかのタイミングチャネル回路150が存在する可能性がある。しかし、簡単にするために1つのタイミングチャネル回路150のみが示されている。タイミングチャネル回路150は、各パルス期間において様々な位相を定めるのに必要なデータを受信して格納する。このようなパルスパラメータは、デジタルバス115を通して制御回路(例えば、マイクロコントローラ)からタイミングチャネル回路150に提供される。制御回路110は、次に、典型的には、外部コントローラのような外部デバイスから無線でパルスパラメータを受信する。外部コントローラは、典型的には、振幅、パルス幅、周波数のようなパルスパラメータ、使用すべき電極、及びこれらがアノード又はカソードとして作用することになるか否かを選択するように患者又はその臨床医によって使用可能な手持ち式デバイスである。
【0012】
図2Cは、タイミングチャネル回路150の更なる詳細を示している。図示しているのは、タイマ170及びレジスタバンク180である。タイマ170は、その期間における位相の持続時間(パルス幅)を格納し、一方、レジスタバンク180は、複数の位相について、制御情報、振幅、活性電極、及び電極極性情報を格納する。従って、タイマ170の第1のレジスタは、その期間における第1のパルス位相のパルス幅(
図2Aの例のプレパルス(pw
pp))を格納し、レジスタバンク180の対応する第1のレジスタは、その制御情報(cntl
pp)、振幅(amp
pp)、活性電極、及び電極極性を格納する。タイマ170の第2のレジスタは、次のパルス位相のパルス幅(位相1(pw
p1))を格納し、レジスタバンク180の対応する第2のレジスタは、位相1について、制御情報(cntl
p1)、振幅(amp
p1)、活性電極、及び電極極性を格納する。その後のパルス位相のためのデータ(inter位相(ip)、位相2(p2)、受動回復(pr)、及びquiet(q))は、タイマ170及びレジスタバンク180に同様に格納される。タイマ170は、一例において状態機械を含むことができる。
【0013】
レジスタ(cntl
x)内の制御データは、各位相について、刺激回路160の適切な制御に必要な情報を含む。例えば、受動回復位相中に、制御データ(cntl
pr)は、ある受動回復スイッチ86を閉じるように命令し、PDAC83及びNDAC84を無効にする。これに対して、能動位相中に、制御データは、受動回復スイッチ86に開くように命令し、PDAC83及びNDAC84を有効にする。
【0014】
レジスタバンク180内の各レジスタは、一例において、長さが96ビットであり、最初の16ビットに位相のための制御データ、次の16ビットに指定された位相の振幅、次に、各電極のために8ビットずつを有する。8個の電極ビットの各々は、次に、単一ビットの電極の極性(P)を指定し、残りの7ビットは、その電極が受け入れることになる振幅のパーセント(%)を指定する。従って、プレパルス位相について、E1のための極性ビットPは、電極がアノードとして作用することを指定する「1」であり、従って、指定された振幅(amp
pp)のソース電流をPDAC83から受け入れる。E1のための残りの7ビットは、E1がプレパルス位相中にソース電流の全体を受け入れることを示す100%をデジタル的に表す。(より複雑な例において、ソース又はシンク電流は、電極間で共有することができ、従って、より小さいパーセントが、これらの電極のための後続の7ビットに示されるであろう。)プレパルス位相中のE2のための極性ビットPは、電極がカソードとして作用することを指定する「0」であり、従って、NDAC84によって制御される時の電流のシンクであることになる。ここでもまた、E2のための残りの7ビットは、E2がプレパルス位相中にシンク電流の全体を受け入れることを示す100%をデジタル的に表す。
【0015】
レジスタバンク180内の他のレジスタは、各位相に対して同様にプログラムされる。例えば、レジスタの全てにおけるE3−E8のためのビットの全ては、これらの電極が関与していないので、
図2Aの例示的パルス位相に対するゼロに設定される。inter位相に対する振幅(amp
ip)、受動回復位相に対する振幅(amp
pr)、及びquiet位相に対する振幅(amp
q)は、これらの位相があらゆる電流を能動的に送出するのにPDAC83又はNDAC84を必要としないのでゼロに設定される。
【0016】
タイミングチャネル回路150の目的は、適切な時点にレジスタバンク180内の適切なレジスタから刺激回路160にデータを送ることであり、これは、タイマ170の制御によって行われる。上述したように、様々な位相のためのパルス幅は、タイマ170に格納される。同じくタイマに格納されるのは周波数fであり、その逆数(1/f)は、各期間の持続時間を含む。この期間を知ると、タイマ170は、パルス幅の各々の持続時間を通して循環し、かつレジスタバンク180のデータを適切な時間に刺激回路160に送ることができる。従って、期間の開始時に、タイマ170は、マルチプレクサ190がプレパルスのための第1のレジスタに格納された値をバス155に渡すことを可能にし、バス155は、刺激回路160が電極E1及びE2においてプレパルスを確立することを可能にする。時間pw
ppが過ぎた後に、タイマ170は、この時点でマルチプレクサ190が、位相1のための第2のレジスタに格納された値を刺激回路160に通し、電極での位相1パルスを確立することを可能にする。他のレジスタは、これらのデータを適切な時間に送るようにタイマ170によって同様に制御される。様々なパルス位相を通して循環するこの処理は継続され、最終的にquiet位相の終わりに、すなわち、pw
qの終わりに、タイマ170は、ここでもまたプレパルスデータを有効にし、パルスの新しい期間が確立される。
【0017】
パルス期間の各位相に従って刺激回路160を制御するためのこの手法は、妥当であるが、本発明者は、この手法もある欠点を有することを見出した。重大な欠点は、より複雑なパルスを定めるためにタイミングチャネル回路150が与える柔軟性の欠如である。例えば、
図3に示すパルスを考える。このパルスは、一般的に、
図2Aに示すものと同じ位相を含むが、治療的に意味のある位相(位相1及び2)中に指定される電流は、一定電流ではなく、代わりにランプパルスを含む。実験は、ある状況でこのようなランプパルスが治療的に有用である可能性があることを示唆している。しかし、
図2Cに示すようなタイミングチャネル回路150は、レジスタバンク180内で一定振幅のみを各位相に対して指定することができるので、このタイプのランプパルスを生成するように刺激回路160に指示することができない。
【0018】
本発明者は、
図3の電極E1に対する位相1及び2上に重ね合わせて示すような階段状様式でランプを定める一定電流を各々が有する複数のより短い位相にランプパルス位相を分解することにより、
図2Cのアーキテクチャを使用してランプパルスを近似することができるであろうと認識している。しかし、これは、その期間内の位相の数の増加を伴うためにレジスタバンク180の拡張を必要とすると考えられる。例えば、適正に滑らかなランプを形成するのに位相1及び2の両方を10のより小さい位相に分解することが必要であろうと仮定する。期間は、次に、24の異なる位相を含むと考えられ、この20の位相は、位相1及び2、プレパルス位相、interパルス位相、受動回復位相、及びquiet位相の各々に必要である。レジスタバンク180は、その期間内で各位相に対してレジスタを含む必要があるので、そのバンク180は、次に、24の異なるレジスタを必要とするであろう。バンク180内の各レジスタに必要な96ビットは、典型的にフリップフロップを含み、従って、この例において、2304(96
*24)のフリップフロップ、又はIPG100が更なる数の電極をサポートする場合にはそれよりも多くが必要になると考えられる。集積回路の設計が予め固定され、かつ24未満のレジスタを含む場合に、上で仮定したランプパルスの階段状近似は、容易にその設計において実現することができないであろう。要するに、集積回路設計者は、潜在的に将来の複雑なパルスの設計を取り扱うためにレジスタバンク180に必要以上の数の面積集約型レジスタを提供しなければならないか、又は限定された数のこのようなレジスタを提供し、このような複雑なパルスの使用を控えるかのいずれかであり、いずれの選択肢も望ましくない。
【0019】
更に、フリップフロップは、刺激回路160が典型的に形成される集積回路上にかなりのレイアウト面積を必要とし、これは、望ましくない。更に、フリップフロップは、それらが計時される時に電力を消費し、これは、節電するためにクロックを開閉する際に複雑性をもたらす可能性がある。過度のレイアウト空間の問題は、上述したように、デバイス内で作動する1つよりも多いタイミングチャネル回路150が存在する場合があるという事実によって悪化する。集積回路の設計が予め固定され、かつ24未満のレジスタを含む場合に、上で仮定したランプパルスの階段状近似は、単純に、その設計で実現することができないであろう。要するに、集積回路設計者は、潜在的に将来の複雑なパルスの設計を取り扱うためにレジスタバンク180に必要以上の数の面積集約型レジスタを提供しなければならないか、又は限定された数のこのようなレジスタを提供し、このような複雑なパルスの使用を控えるかのいずれかであり、いずれの選択肢も望ましくない。
【0020】
マルチプレクサ190も、かなりのレイアウト及び制御を取る。マルチプレクサ190は、一般的に、各レジスタから全ての96ビットを受け入れなければならず、従って、
図2Cのマルチプレクサ190に入力されている合計576(96
*6)のビットが存在する。マルチプレクサ190は、次に、96の選択されたビットの全てを刺激回路160まで駆動しなければならず、これは、システムに電力制約を課す。ここでもまた、1つよりも多いタイミングチャネル回路150がある場合に、このような複雑性及び電力問題が倍増する。
【0021】
本発明者の意見として同じく残念なことは、パルス内の特定の位相に応じて、レジスタバンク180内のレジスタ値のあるものが必然的に重要でなくなるという事実である。例えば、振幅及び電極値は、図示のinterパルス、受動回復、及びquiet位相に対して必然的にゼロ(又は無関係な値)であることになる。様々な位相の機能が予め既知である場合に、レジスタバンクに必要なフリップフロップの数(及び従ってマルチプレクサ190への入力の総数)は、低減することができると考えられる。例えば、第3のレジスタが、inter位相のためのデータを常に保持することになり、第5のレジスタが、常に受動回復のためのデータを保持することになり、第6のレジスタが、常にquiet位相のためのデータを保持することになることが予め既知である場合に、これらのレジスタは、振幅及び電極値を保持するためのフリップフロップを含む必要はない。しかし、与えられたレジスタ内のフリップフロップの数を低減することは、デバイスの将来の柔軟性を制限する。例えば、上述したばかりのレジスタが仮により小さくされた場合に、これらのレジスタは、将来において能動的刺激相に対して使用することができないであろう。
【先行技術文献】
【特許文献】
【0022】
【特許文献1】米国特許第6,516,227号明細書
【特許文献2】米国特許第7,444,190号明細書
【特許文献3】米国特許第6,993,384号明細書
【特許文献4】米国特許第7,890,182号明細書
【発明の概要】
【発明が解決しようとする課題】
【0023】
従って、より良好な解決法が上述の問題に対して必要であり、かつ本発明の開示によって与えられる。
【図面の簡単な説明】
【0024】
【
図1A】従来技術による埋込可能パルス発生器(IPG)及びIPGに結合された電極アレイを示す図である。
【
図1B】従来技術による埋込可能パルス発生器(IPG)及びIPGに結合された電極アレイを示す図である。
【
図2A】
図1の従来技術のIPG100によって作り出された例示的パルスを示す図である。
【
図2B】パルスパラメータを刺激回路に送るのに使用するタイミングチャネル回路を示す図である。
【
図2C】パルスパラメータを刺激回路に送るのに使用するタイミングチャネル回路を示す図である。
【
図3】
図2B及び
図2Cのタイミングチャネル回路によって容易に処理されないランプパルスを示す図である。
【
図4】パルスパラメータを保持するためのメモリを使用する改良タイミングチャネル回路を示す図である。
【
図5】
図2Aのパルスを形成するようにデータをメモリにポピュレートする方法を示す図である。
【
図6】
図3のランプパルスを形成するようにデータをメモリにポピュレートする方法を示す図である。
【
図7】複数のタイミングチャネルへの改良タイミングチャネル回路の拡張を示す図である。
【発明を実施するための形態】
【0025】
埋込可能刺激器内の刺激回路を制御するための改良タイミングチャネル回路を開示する。タイミングチャネル回路は、アドレスバスによってアドレス可能なメモリを含む。所望のパルスの様々な位相のためのデータは、一例として、位相内のワードの数を示す指令と、メモリに格納された次の位相のための次のアドレスと、現在の位相のためのパルス幅又は持続時間とを少なくとも含む異なる数のワードを使用してメモリに格納される。現在の位相のためメモリに格納された追加のワードは、刺激回路のための制御データ、パルス振幅、及び電極データを含むことができる。指令データは、アドレスバスを通じて現在の位相内のワードを通してアドレス指定するのに使用され、そのワードは、刺激回路のための制御レジスタにデータバスによって送られ、刺激回路は、データに応じて、電極でのパルス位相を形成することができる。現在の位相のためのパルス幅の持続時間が経過した後に、格納された次のアドレスがアドレスバスに出力され、メモリに格納された次の位相のためのデータにアクセスし、処理を繰り返して次のパルス位相を形成する。メモリは、典型的にはパルス位相の各々のためのデータを格納するのに使用されるレジスタよりも1ビット当たり物理的に小さく、従って、より多数のパルス位相を受け入れることができ、これは、より複雑なパルスの生成を可能にする。各位相について格納されたデータは、一般的に、刺激を必要としない位相のための電極データのような不要なデータは含まず、これは、メモリ内における位相のためのデータのストレージを更に節約する。データは、データバスを通じて1回に1ワードで制御レジスタに順次送られるので、多重化及び制御の複雑性が低減される。
【0026】
IPG100に対する新しいタイミングチャネル回路200は、
図4の最初の例に示されている。様々なパルスパラメータは、例えばランダムアクセスメモリを含むことができるデュアルポートメモリ202に格納される。当業者が理解するように、デュアルポートメモリは、同時に実行することができる2つのデータバス及びアドレスバスとインタフェースで接続することができる。図示のように、バス115は、第1のアドレス/データバスを含み、パルスパラメータは、制御回路110からメモリ202の中にこのバス115を通して書き込まれる。第2のアドレス/データバスは、回路の作動をより良く示すためにデータバス204及びアドレスバス224として別々に示されている。データバス204及びアドレスバス224の基本的な目的は、格納されたパルスパラメータをメモリ202から読み取ること、及びこれらを正しい時間に刺激回路160に送って所望のパルス位相を形成することである。
【0027】
パルス位相の各々のためのデータは、異なるアドレスでメモリ202にワードで格納され、位相の各々は、その位相の機能に応じて異なる数のワードを含むことができる。図示の例において、各ワードは、32ビットであり、例示的な位相4において、4つのアドレス(addr(x)−addr(x+3))は、その位相のための4つのデータのワード(word1−word4)を保持するように示されている。アドレス指定された時に、これらのワードの各々のためのデータは、データバス204を通してレジスタ208又は210のうちの一方に渡される。具体的には、最初のワード(word1)のためのデータは、レジスタ210に通されるが、その後のワード(word2−word4)のためのデータは、レジスタ206に通される。
【0028】
ワードの各々は、各位相について、それらがメモリ202に格納される特定の予め定められたデータ構造及び順序を有する。各位相内の最初のワード(word1)は、指令(cmd)を定める8ビット、次の位相についてのメモリ202内のアドレス(以下で更に説明する「次のアドレス」又はnaddr)を定める8ビット、及び、その位相についてのパルス幅(pw)を含む。各位相内の次のワード(word2)は、刺激回路160の制御(cntl)を定める16ビットと、その位相についてのパルスの振幅(amp)を定める16ビットとを含む。次のワードは、その位相についての電極及びパルスの極性データを含む。すなわち、word3は、電極E1−E4の各々のための8ビットを収容し、各々は、従来技術に関連して上述したように、極性ビットと電極が受け入れる振幅のパーセントを定める7つの後続ビットとを含む。word4は、同じく電極E5−E8についての類似のデータを収容する。
【0029】
各位相のためのデータは、以下のように作動する刺激コントローラ214によってレジスタ206及び210に書き込まれる。各位相内の最初のワードがアドレス指定された時に(例えば、addr(x))、レジスタ210には、指令(cmd)、次のアドレス(naddr)、及びパルス幅(pw)が追加される。次のアドレスnaddrは、次のパルス位相のためのメモリ202内のアドレスを含む次のアドレスレジスタ220に格納される。例えば、位相4のためのデータが現在読み取られていると仮定すると、naddrは、位相5の最初のワードのためのメモリ202内のアドレスを含む。指令データ(cmd)は、刺激コントローラ214に送られる。
図5に関してより詳細に以下に説明するように、指令は、様々である可能性がある、その位相について格納されたワードの数を示す。刺激コントローラ214は、このワードの数(216)を決定し、アドレスバス224を通じてメモリ202をアドレス指定するようにマルチプレクサ(mux)218を制御する。例えば、
図4の例におけるcmdは、現在の位相が更に3つのワード(word2−word4)から構成されることを刺激コントローラ214に通知するであろう。
【0030】
現在のアドレス(addr(x))は、同じく刺激コントローラ214によっても受信されるシステムクロック(Clk)に従って増分又はインクリメントされる(222)。Mux218は、その位相内の残りのワードの全てをアドレス指定するのに必要なだけの回数だけこの増分したアドレスをアドレスバス224に渡す。すなわち、この例におけるMux218は、addr(x+1)−addr(x+3)をメモリ202に渡すように制御され、これは、word2−word4が、システムクロックClkのその後のサイクルにおいてレジスタ206の中に順次ロードされることをもたらす。このようなデータは、ラッチされた状態で、刺激回路160のための制御レジスタ208までユニゾンで通すことができる。レジスタ206及び208はまた、単一回路の中に折り畳むことができる。いずれにしても、その位相内の全てのワードがアドレス指定されてロードされると、刺激コントローラ214は、バス155を通して適切なデータを刺激回路160に出して電極での適切なパルス位相(位相4)を形成するように、制御レジスタ208を有効化する(en)ことができる。バス155を通じて刺激回路160に送られたデータは、従来技術の回路に使用されたものと同じであり(cntl、amp、E1−E8)、その結果、刺激回路160は不変のままであることに注意されたい。
【0031】
パルス位相が刺激回路160で確立されると、刺激コントローラ214は、その位相の持続時間が経過するまで更に別のアクションを取るのを待つ。これは、図示の例において、パルス幅カウンタ212の使用により行われ、これはレジスタ210から現在の位相のためのパルス幅(pw)を受信する。システムクロックClkの周期が既知であるので、カウンタ212は、パルス幅の持続時間が満了した時を知ることができ、その時点で、それは、パルス幅終了の指令を刺激コントローラ214に出す。これが起こった時に、刺激コントローラ214は、ここで、既にレジスタ210に格納されていた次のアドレス(naddr)をアドレスバス224に渡すようにMux218を制御する。上述したように、この次のアドレスは、次の位相(位相5)内の最初のワードのアドレスを含む。
【0032】
メモリ202が、次の位相(位相5)のこの第1のアドレスを受信した時に、上述の処理を繰り返す。すなわち、次のアドレス(位相6のための)、新しい指令(これは、位相5に対して格納されたワードの数に関して通知する)、及び新しいパルス幅(位相5のための)を含む位相5のための新しいword1が、レジスタ210の中にロードされる。刺激コントローラ214の制御下でMux218は、アドレス増分器222に助けられて位相5内の残りのワードのためのアドレスを提供する。これらの新しいアドレスは、位相5のための適切なデータをレジスタ206にポピュレートし、このデータは、次に、刺激回路160に渡されて位相5のパルスその他を確立する。
【0033】
システムクロックClkは、典型的に、「メガヘルツ」又はそれよりも速い程度であり、従って、システムクロックの周期(マイクロ秒未満)は、典型的に、種々のパルス位相のパルス幅の持続時間(数10マイクロ秒又はそれよりも長い程度)と比較して短い。その結果、タイミングチャネル回路200は、基本的にメモリ202から刺激回路160にパルスパラメータを瞬時に提供するように機能する。
【0034】
図5は、メモリ202の更なる詳細と、
図2Aに示す例示的パルスを形成するためにそれをポピュレートすることができる方法とを示している。上述したように、
図2Aのパルスは6つの位相を収容し、これら位相の各々のためのデータは、図示のように格納される。PDAC83及びNDAC84にパルス(プレパルス、位相1、及び位相2のような)を発生させることを要求する能動位相は、それらの最初のワード内の指令cmd1により示されている。この指令は、上述したように、アドレス指定を制御することができるように、これらの位相に関連付けられた3つの追加のワードが存在することを刺激コントローラ214に通知する。これら追加のワードは、上述したように、制御データ、振幅、並びに、電極極性及びパーセントを含む。
【0035】
各位相の最初のワードに格納された次のアドレスは、次の位相内の最初のワードを指しており、これは、上述したように刺激コントローラ214がこのような次の位相をアドレス指定することを可能にすることに注意されたい。すなわち、プレパルス位相(addr(1)内)に対して格納された次のアドレスは、位相1の第1のアドレス(addr(5))を指している。位相1(addr(5)内)に対して格納された次のアドレスは、inter位相に対する第1のアドレス(addr(9))を指す等々である。
【0036】
電流の能動的発生ではなく遅延だけを要求するinter位相及びquiet位相のような位相は、それらの最初のワード内の指令cmd0によって示される。このような位相は、刺激回路160に影響を与えないので、それらは、メモリ202に格納され、かつそれらの持続時間及び次のアドレスを含む単に単一ワードとして刺激コントローラ214によって解釈される。
【0037】
受動回復位相は、その最初のワード内の指令cmd2により示され、図示の例において2つのワードを必要とする。この位相は、(能動位相のword3及びword4に見出されるような)電極データを必要としないが、受動回復スイッチ86のあるものを閉じるように刺激回路160に通知する制御データ(cntl
pr)を必要とする(
図2B)。受動回復は、振幅と関連しないので、word2内のそのフィールドは、無関係な値でポピュレートするか、又は単にゼロに設定することができる。
【0038】
他の指令(cmd)が可能であるが、図示していない。例えば、他の指令は、刺激中又は刺激のない期間中のいずれかに電極での電圧を測定するように刺激回路160に命令する。このような測定は、インピーダンス測定を行うのに(例えば、電極の連続性を点検するのに)、DAC83及び84(
図2B)に対して電源電圧(V+)を設定するのに、又は患者の組織内の電気活動(脳深部刺激用途における発作のような)をモニタするのに有用であり得る。例えば、米国特許第7,444,190号明細書及び第6,993,384号明細書を参照されたい。他の指令は、刺激回路160に電極での電流をバーストさせること、すなわち、パルスを分割してより高い周波数のマイクロパルスにすることによってバーストさせることができる。例えば、米国特許第7,890,182号明細書を参照されたい。そのような他の指令は、刺激回路160のどの態様が制御を必要とするか応じて、メモリ202内に異なる数のワードと異なる制御データ(cntl)とを必要とする。
【0039】
改良タイミングチャネル回路200の例を理解すると、「背景技術」に説明する従来技術に勝る利点を認めることができる。最初に、メモリ202内のメモリセルは、一般的に、従来技術(180)のレジスタバンク180に使用されるフリップフロップよりも小さく、従って、より多数のメモリ位置を与えてパルスパラメータを保持かつ定義することができる。従って、メモリ202は、より複雑な形状を有するパルスを生成するより大きい柔軟性を提供する。例えば
図3のランプパルスを考えてみると、上述したように、これはレジスタバンク180内の必要以上の数のレジスタなしには従来技術で生成するのは実現不可能であった。このようなランプパルスは、
図6に示すようにメモリ202内により容易に格納することができ、
図6はランプ位相1のパルスのためのデータを示している。ランプパルスは、10msの持続時間にわたって3mAから7.5mAに増加し、従って、1msの10個のより小さい位相(位相1−1から1−10)は、毎回0.5mAだけ振幅を増分される。メモリ202内の増加した数のメモリ位置によって提供される追加の柔軟性は、多くの形状のパルスの提供を可能にする。臨床医は、より良い治療を患者に与えることになるパルス形状を見出す実験を絶えず行っており、従って、このような柔軟性は、そのような実験を可能にする。
【0040】
これに加えて、タイミングチャネル回路200は、パルスパラメータを刺激回路160に経路指定するのに、数百の信号を処理かつ駆動し且つかなりのレイアウト面積及び駆動する電力を使わなければならない個別のマルチプレクサ(
図2Cの190)を必要としない。各パルス位相のためのデータは、32ビットワードに分けられるので、データバス204は、図示の例では32ビット幅だけ必要とし、これは、駆動及び制御するのにより容易である。
【0041】
タイミングチャネル回路200の別の有意な利点は、各位相に対して格納されるデータを低減して無関係な値を排除することができることである。上述したように、従来技術において、全ての位相は、たとえある位相が、interパルス、受動回復、及びquiet位相のための振幅及び電極値のような、レジスタ内の全ての値の使用を必要としなくても、一般的に、レジスタバンク180(
図2C)内の完全なレジスタを必要とする(ある専用レジスタが、上述したように短くされていないと仮定すると)。各位相のためのデータをワードに分け、かつ各位相のためのワードの数を定める指令を使用することは、ある位相のためのデータをレジスタバンク180内のレジスタに対して指定された96ビットその他から狭くすることを可能にする。
図5に関して上述したように、非能動位相(inter位相、quiet)は、メモリ202に1ワード(32ビット)のみのストレージを必要とし、受動回復は、2ワード(64ビット)を必要とするだけである。このようにして位相データを低減する効率は、更に多い数の電極を有するIPGアーキテクチャにおいてより実質的になる。しかし、厳密にはこのようにして位相データを低減するのではなく、代わりに、全てのパルス位相は、たとえこのデータの一部がある位相に対して有用でなくても、メモリ202に設定数のワードを含むことができる。その状況において、次の位相のためのアドレスは予め既知であり、従って、上述したように、word1に次のアドレスを格納する必要はないであろう。
【0042】
開示する回路の利益は、タイミングチャネル回路200が拡張されて1つよりも多いタイミングチャネルをサポートする時に倍増し、4つのタイミングチャネルへの拡張が
図7に示されている。図示のように、各々が添字付きで表示されているタイミングチャネル150のためのパルスパラメータの全てを保持するのに1つのメモリ202のみが必要である。ある回路250(
図4で点線のボックスで示されている)は、各タイミングチャネルに対して繰り返されるが、制御レジスタ208及び刺激コントローラ214のような他の回路は、各タイミングチャネルによって共有することができる。
【0043】
タイミングチャネル回路200に対して修正を行うことができる。例えば、メモリ202は、制御回路110と通信するバス115と刺激回路160と通信するバス204/224とである2つのアドレス/データバスをサポートするデュアルポートRAMである必要はない。代わりに、単一アドレス/データバス上の通信は、時分割することができると考えられる。これに加えて、データバス204及びアドレスバス224はまた、単一の時分割バスを含むことができるであろう。
【0044】
メモリ202は、好ましくは、静的又は動的ランダムアクセスメモリのようなランダムアクセスメモリを含む。しかし、フラッシュメモリのようなプログラマブル/消去可能不揮発性メモリも同様に使用することができると考えられる。パルスパラメータを変更する場合にプログラミング及び消去は追加のコストを必要とするが、そのような治療変更は、高い頻度で起こるわけでなく、消去及び再プログラミングは、患者の観点からは適切に迅速である。
【0045】
タイミングチャネル回路200は、刺激回路160がその上に通常製作される同じ集積回路に実施することができるが、そこから個別のものとすることもできる。個別の回路ハードウエアブロックとして
図4に示すが、回路の態様の多くは、当業者が認めるように同じくソフトウエア又はファームウエアに実施することができる。
【0046】
タイミングチャネル回路200は、多くの異なる方法でスケーリングすることができる。追加の電極は、図示の8つを超えてサポートすることができる。例えば、IPG100が16の電極を収容する場合に、能動位相のような電極データを必要とする各位相に対する追加のワードをメモリ202に含めることができる。あるいは、メモリ202の幅は、例えばより長い64ビットワードを受け入れるように増大させることができる。
【0047】
本発明の特定の実施形態を図示して説明したが、以上の説明は、本発明をそれらの実施形態に限定するように意図していないことを理解しなければならない。本発明の精神及び範囲から逸脱することなく様々な変形及び修正を行うことができることは、当業者に明らかであろう。すなわち、本発明は、特許請求の範囲によって定められるような本発明の精神及び範囲に該当する場合がある代替物、修正物、及び均等物を網羅するように意図している。
【符号の説明】
【0048】
110 マイクロコントローラ
160 刺激回路
200 タイミングチャネル回路
212 パルス幅カウンタ
214 刺激コントローラ