特許 6073908 反射相殺のための装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6073908

(24)【登録日】2017年1月13日

(45)【発行日】2017年2月1日

(54)【発明の名称】反射相殺のための装置

(51)【国際特許分類】

   G11B 5/09 20060101AFI20170123BHJP

   G11B 5/02 20060101ALI20170123BHJP

【ＦＩ】

   G11B5/09 311B

   G11B5/02 Q

【請求項の数】6

【全頁数】10

(21)【出願番号】特願2014-538979(P2014-538979)

(86)(22)【出願日】2012年10月25日

(65)【公表番号】特表2014-531105(P2014-531105A)

(43)【公表日】2014年11月20日

(86)【国際出願番号】US2012061803

(87)【国際公開番号】WO2013063198

(87)【国際公開日】20130502

【審査請求日】2015年10月19日

(31)【優先権主張番号】13/281,278

(32)【優先日】2011年10月25日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ株式会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】ラジャルシ ムコパディヤイ

(72)【発明者】

【氏名】スコット ジー ソレンソン

(72)【発明者】

【氏名】マルコ コルシ

(72)【発明者】

【氏名】ポール エム エメルソン

【審査官】 斎藤 眞

(56)【参考文献】

【文献】 特開２０１１−１２９２４０（ＪＰ，Ａ）

【文献】 特開２００６−１６４３１２（ＪＰ，Ａ）

【文献】 特開２００５−２６９３３６（ＪＰ，Ａ）

【文献】 特開２００４−０７９１４７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｂ ５／０２

Ｇ１１Ｂ ５／０９

(57)【特許請求の範囲】

【請求項1】

伝送端子と、
前記伝送端子に結合されるトランスミッタと、
補償器と、
を含む装置であって、
前記補償器が、
前記伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、
前記伝送端子に結合される反射センサと、
前記反射相殺ドライバと前記反射センサとに結合されるプリドライバと、
を有し、
キャリブレーションモードにおいて補償遅延を判定するために前記プリドライバが前記遅延を反復的に調節し、前記補償遅延において供給された電流が前記伝送端子により受信される反射電流を実質的に補償し、
前記トランスミッタが、前記プリドライバと、前記プリドライバと前記伝送端子との間に結合される伝送ドライバとを更に含み、
前記反射相殺ドライバが、前記伝送端子に結合される第１の調節可能な電流源と、前記伝送端子に結合される第２の調節可能な電流源とを更に含み、前記第１及び第２の調節可能な電流源が前記プリドライバにより制御され、
前記伝送端子が第１の伝送端子と第２の伝送端子とを更に含み、
前記伝送ドライバが、前記第１の伝送端子に結合される第１の伝送ドライバと、前記第２の伝送端子に結合される第２の伝送ドライバとを更に含み、
前記反射相殺ドライバが、前記第１の伝送端子に結合される第１の反射相殺ドライバと、前記第２の伝送端子に結合される第２の反射相殺ドライバとを更に含み、
前記反射センサが、前記第１及び第２の伝送端子を介して結合される差動増幅器と、前記差動増幅器と前記プリドライバとの間に結合されるアナログデジタルコンバータ（ＡＤＣ）と、前記差動増幅器と前記ＡＤＣとの間に結合されるサンプリング回路と、前記プリドライバと前記サンプリング回路との間に結合されるロジックとを更に含み、
前記ロジックが、前記プリドライバに結合される遅延回路と、前記遅延回路と前記プリドライバと前記サンプリング回路とに結合されるロジックゲートとを更に含み、
前記サンプリング回路が、前記差動増幅器と前記ＡＤＣとの間に結合されるスイッチと、前記スイッチ及び前記ＡＤＣに結合されるキャパシタとを更に含む、装置。

【請求項2】

伝送端子と、
前記伝送端子に結合されるトランスミッタと、
補償器と、
を含む装置であって、
前記補償器が、
前記伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、
前記伝送端子に結合される反射センサと、
前記反射相殺ドライバと前記反射センサとに結合されるプリドライバと、
を有し、
キャリブレーションモードにおいて補償遅延を判定するために前記プリドライバが前記遅延を反復的に調節し、前記補償遅延において供給された電流が前記伝送端子により受信される反射電流を実質的に補償し、
前記トランスミッタが、前記プリドライバと、前記プリドライバと前記伝送端子との間に結合される伝送ドライバとを更に含み、
前記反射相殺ドライバが、前記伝送端子に結合される第１の調節可能な電流源と、前記伝送端子に結合される第２の調節可能な電流源とを更に含み、前記第１及び第２の調節可能な電流源が前記プリドライバにより制御され、
前記伝送端子が第１の伝送端子と第２の伝送端子とを更に含み、
前記伝送ドライバが、前記第１の伝送端子に結合される第１の伝送ドライバと、前記第２の伝送端子に結合される第２の伝送ドライバとを更に含み、
前記反射相殺ドライバが、前記第１の伝送端子に結合される第１の反射相殺ドライバと、前記第２の伝送端子に結合される第２の反射相殺ドライバとを更に含み、
前記反射センサが、前記第１及び第２の伝送端子を介して結合される差動増幅器と、前記差動増幅器と前記プリドライバとの間に結合されるアナログデジタルコンバータ（ＡＤＣ）と、前記差動増幅器と前記ＡＤＣとの間に結合されるサンプリング回路とを更に含み、
前記サンプリング回路が、第３の調節可能な電流源と、前記第３の調節可能な電流源に結合されるキャパシタとを更に含む、装置。

【請求項3】

請求項２に記載の装置であって、
反射センサが、前記差動増幅器と前記第３の調節可能な電流源との間に結合されるコンパレータを更に含む、装置。

【請求項4】

磁気ヘッドと、
前記磁気ヘッドに結合される相互接続と、
書き込みドライバと、
を含む装置であって、
前記書き込みドライバが、
プリドライバと、
前記相互接続と前記プリドライバとに結合される第１の伝送端子と、
前記相互接続と前記プリドライバとに結合される第２の伝送端子と、
前記第１の伝送端子に結合される第１の調節可能な電流源と、
前記第１の伝送端子に結合される第２の調節可能な電流源と、
前記第２の伝送端子に結合される第３の調節可能な電流源と、
前記第２の伝送端子に結合される第４の調節可能な電流源と、
前記第１及び第２の伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、
前記第１及び第２の伝送端子に結合される反射センサと、
を有し、
前記第１、第２、第３及び第４の調節可能な電流源が前記プリドライバにより制御され、
キャリブレーションモードにおいて補償遅延を判定するため前記プリドライバが前記遅延を反復的に調節し、前記補償遅延において供給される電流が前記第１及び第２の伝送端子により受信される反射電流を実質的に補償し、
前記反射センサが、前記第１及び第２の伝送端子を介して結合される差動増幅器と、前記差動増幅器と前記プリドライバとの間に結合されるＡＤＣと、前記差動増幅器と前記ＡＤＣとの間に結合されるサンプリング回路と、前記プリドライバと前記サンプリング回路との間に結合されるロジックとを更に含み、
前記ロジックが、前記プリドライバに結合される遅延回路と、前記遅延回路と前記プリドライバと前記サンプリング回路とに結合されるロジックゲートとを更に含み、
前記サンプリング回路が、前記差動増幅器と前記ＡＤＣとの間に結合されるスイッチと、前記スイッチ及び前記ＡＤＣに結合されるキャパシタとを更に含む、装置。

【請求項5】

磁気ヘッドと、
前記磁気ヘッドに結合される相互接続と、
書き込みドライバと、
を含む装置であって、
前記書き込みドライバが、
プリドライバと、
前記相互接続と前記プリドライバとに結合される第１の伝送端子と、
前記相互接続と前記プリドライバとに結合される第２の伝送端子と、
前記第１の伝送端子に結合される第１の調節可能な電流源と、
前記第１の伝送端子に結合される第２の調節可能な電流源と、
前記第２の伝送端子に結合される第３の調節可能な電流源と、
前記第２の伝送端子に結合される第４の調節可能な電流源と、
前記第１及び第２の伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、
前記第１及び第２の伝送端子に結合される反射センサと、
を有し、
前記第１、第２、第３及び第４の調節可能な電流源が前記プリドライバにより制御され、
キャリブレーションモードにおいて補償遅延を判定するため前記プリドライバが前記遅延を反復的に調節し、前記補償遅延において供給される電流が前記第１及び第２の伝送端子により受信される反射電流を実質的に補償し、
前記反射センサが、前記第１及び第２の伝送端子を介して結合される差動増幅器と、前記差動増幅器と前記プリドライバとの間に結合されるＡＤＣと、前記差動増幅器と前記ＡＤＣとの間に結合されるサンプリング回路とを更に含み、
前記サンプリング回路が、第５の調節可能な電流源と、前記第５の調節可能な電流源に結合されるキャパシタとを更に含む、装置。

【請求項6】

請求項５に記載の装置であって、
前記反射センサが、前記差動増幅器と前記第５の調節可能な電流源との間に結合されるコンパレータを更に含む、装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概してインピーダンスマッチングに関し、更に特定して言えば、反射相殺に関連する。

【背景技術】

【0002】

図１に移ると、ハードディスクドライブ（ＨＤＤ）のための従来の書き込みシステム１００の一例を見ることができる。図示するように、書き込みドライバ１０２（インピーダンスＺ_０を有する）が、相互接続１０４及び１０６を介して磁気ヘッド１０８に結合される。この配置では、書き込みドライバ１０２は、磁気ヘッド１０８においてデータ（即ち、ビット）をＨＤＤプラッタに「書き込み」させるようにシェーピングされる電流パルスを生成する。しかし、この配置に関する問題点は、書き込みドライバ１０２及び相互接続１０４及び１０６間のインピーダンスマッチングが困難となり得、インピーダンスミスマッチを有する結果、（図２に図示するように）反射電流が、書き込みドライバ１０２により生成される電流信号を歪ませる恐れがある点にある。従って、電流反射を補償する書き込みドライバが求められている。

【0003】

従来のシステムの一例が下記文献に記載されている。

【特許文献1】米国特許番号第７，３７３，１１４号

【発明の概要】

【0004】

従って、本発明の例示の実施例は或る装置を提供する。この装置は、伝送端子、伝送端子に結合されるトランスミッタ、及び補償器を含む。補償器は、伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、伝送端子に結合される反射センサと、反射相殺ドライバ及び反射センサに結合されるプリドライバとを有する。キャリブレーションモードにおいて、補償遅延を判定するため反射相殺プリドライバが遅延を反復的に調節し、補償遅延において供給された電流が、伝送端子により受信される反射電流を実質的に補償する。

【0005】

一実施例において、トランスミッタは、プリドライバ、及びプリドライバと伝送端子との間に結合される伝送ドライバを更に含む。

【0006】

一実施例において、反射相殺回路は、伝送端子に結合される第１の調節可能な電流源、及び伝送端子に結合される第２の調節可能な電流源を更に含む。第１及び第２の調節可能な電流源はプリドライバにより制御される。

【0007】

一実施例において、伝送端子は、第１の伝送端子及び第２の伝送端子を更に含む。伝送ドライバは、第１の伝送端子に結合される第１の伝送ドライバ、及び第２の伝送端子に結合される第２の伝送ドライバを更に含む。反射相殺回路は、第１の伝送端子に結合される第１の反射相殺回路、及び第２の伝送端子に結合される第２の反射相殺回路を更に含む。

【0008】

一実施例において、反射センサは、第１及び第２の伝送端子を介して結合される差動増幅器、及び差動増幅器とプリドライバとの間に結合されるアナログデジタルコンバータ（ＡＤＣ）を更に含む。

【0009】

一実施例において、反射センサは、差動増幅器とＡＤＣとの間に結合されるサンプリング回路を更に含む。

【0010】

一実施例において、反射センサは、プリドライバとサンプリング回路との間に結合されるロジックを更に含む。

【0011】

一実施例において、ロジックは、プリドライバに結合される遅延回路と、遅延回路、反射相殺プリドライバ、及びサンプリング回路に結合されるロジックゲートとを更に含む。

【0012】

一実施例において、サンプリング回路は、差動増幅器とＡＤＣとの間に結合されるスイッチ、及びスイッチ及びＡＤＣに結合されるキャパシタを更に含む。

【0013】

一実施例において、サンプリング回路は、第３の調節可能な電流源と、第３の調節可能な電流源に結合されるキャパシタとを更に含む。

【0014】

一実施例において、測定回路が、差動増幅器と第３の調節可能な電流源との間に結合されるコンパレータを更に含む。

【0015】

一実施例において或る方法が提供される。この方法は、遅延を所定の最小値に設定する工程、伝送ラインを介して入力パルスを伝送する工程、遅延後に補償電流を印加する工程、測定値を生成するため伝送ラインからの反射をデジタル化する工程、補償電流が反射を実質的に補償するか否かを測定値から判定する工程、及び補償電流が反射を実質的に補償しない場合、遅延を調節し、更に、補償電流が反射を実質的に補償するまで、設定する工程、伝送する工程、印加する工程、デジタル化する工程、及び判定する工程を反復することを含む。

【0016】

一実施例において、この方法は、タイミング回路を、伝送端子により受信される反射電流を実質的に補償する遅延に設定することを更に含む。

【0017】

一実施例において、伝送ラインは、第１の伝送ライン及び第２の伝送ラインを更に含む。

【0018】

一実施例において、デジタル化する工程は、第１及び第２の伝送ライン間の電圧差を増幅すること、及び増幅された電圧差を或るサンプリングインスタントでサンプリングすることを更に含む。

【0019】

一実施例において、サンプリングする工程は、複数のサンプリングインスタントでサンプリングすることを更に含む。

【0020】

一実施例において或る装置が提供される。この装置は、磁気ヘッド、磁気ヘッドに結合される相互接続、及び書き込みドライバを含む。書き込みドライバは、プリドライバと、相互接続に及びプリドライバに結合される第１の伝送端子と、相互接続に及びプリドライバに結合される第２の伝送端子と、第１の伝送端子に結合される第１の調節可能な電流源と、第１の伝送端子に結合される第２の調節可能な電流源と、第２の伝送端子に結合される第３の調節可能な電流源と、第２の伝送端子に結合される第４の調節可能な電流源と、伝送端子に結合され、遅延において電流を供給する反射相殺ドライバと、伝送端子に結合される反射センサとを有する。第１、第２、第３、及び第４の調節可能な電流源はプリドライバにより制御される。キャリブレーションモードにおいて、補償遅延を判定するためプリドライバが遅延を反復的に調節する。補償遅延において供給される電流は、第１及び第２の伝送端子により受信される反射電流を実質的に補償する。

【図面の簡単な説明】

【0021】

【図1】図１は、従来のシステムの一例の図である。

【0022】

【図2】図２は、図１のシステムを用いた反射電流からの干渉を示す図である。

【0023】

【図3】図３は、一実施例における書き込みドライバの一例の図である。

【0024】

【図4】図４は、図３のハーフ回路伝送ドライバの図である。

【0025】

【図5】図５は、図３の補償器の例の図である。

【図6】図６は、図３の補償器の例の図である。

【図7】図７は、図３の補償器の例の図である。

【0026】

【図8】図８は、従来の書き込みドライバ及び図３の書き込みドライバを用いて図１のシステムを比較する図である。

【発明を実施するための形態】

【0027】

図３は、書き込みドライバ２００の例示の実施例を図示する。図示するように、書き込みドライバ２００は概して、トランスミッタ２０１及び補償器２０３を含む。トランスミッタ２０１は、プリドライバ２０２（これは伝送プリドライバとして機能する）及びハーフ回路伝送ドライバ２０４−１及び２０４−２の利用を介してシェーピングされた電流（これは書き込みを示す）を生成する。これらの伝送ドライバ２０４−１及び２０４−２の各々は、Ｈブリッジの２分の１を形成し、インピーダンス制御３０２及び調節可能な電流源３０４−１及び３０４−２として表され得る（図４に図示するように、伝送ドライバ２０４−１及び２０４−２は２０４で示される）。トランスミッタ２０１とは対照的に、補償器２０３は、反射（これらは、相互接続１０４及び１０６において主であるが、必ずしもそうである必要はない）を測定及び補償することができ、これは概して、プリドライバ２０２を反射相殺プリドライバとして再利用することを介して達成される。プリドライバ２０２を再利用することに加えて、補償器２０３は更に、ハーフ回路反射相殺ドライバ２０６−１及び２０６−２、及び反射センサ２０８で概して構成される。伝送ドライバ２０４−１及び２０４−２と同様に、反射相殺ドライバ２０６−１及び２０６−２は概してＨブリッジを形成し、これは、図５〜図７に示すように、調節可能な電流源４０１−１〜４０１−４で表わされ得る。その後、これらの調節可能な電流源４０１−１〜４０１−４に対するインピーダンス制御がプリドライバ２０２によって提供され得る。

【0028】

典型的に、書き込みドライバ２００は、キャリブレーション及びオペレーショナルの２つのモードを有する。キャリブレーションモードの間、プリドライバ２０２は、キャリブレーション遅延を判定することができる。好ましくは、プリドライバ２０２は、相殺電流を送信するための遅延を所定の最小値（即ち、１０ｐｓ）に設定し得る。その後書き込み信号が伝送され得、遅延が経過した後、相殺電流（これもシェーピングされた電流パルスとし得る）が続く。反射センサ２０８は、プリドライバ２０２が、遅延が補償遅延（即ち、反射電流を補償する）として動作するために充分であるかを判定し得るように、反射を測定する及びデジタル化する。充分でない場合、補償遅延が判定されるまで遅延が反復的に増大される（即ち、各反復で１０ｐｓ増大する）。この補償遅延が判定されると、書き込みドライバ２００オペレーショナルモードで動作することができ、このモードではプリドライバ２０２及び伝送ドライバ２０４−１及び２０４−２は、電流シェーピングされた書き込み信号を生成する。このオペレーショナルモードにおいて、補償遅延及び補正電流は、伝送ドライバ２０４−１及び２０４−２を制御するために用いられるパルス幅変調（ＰＷＭ）信号の調節により含まれ得る。

【0029】

反射センサを実装する際幾つかの配置がある。図５において、反射センサ２０８−Ａは概して、差動増幅器４０２、サンプリング回路（これは概して、スイッチＳ及びキャパシタＣ１を含むサンプルアンドホールド回路を含む）、アナログデジタルコンバータ（ＡＤＣ）４０４−Ａ、及びロジック（これは概して、遅延回路４０６及びＡＮＤゲート４０８を含む）を含む。この配置では、ＡＤＣ４０４−Ａは、例えば、プリドライバ２０２内に含まれる逐次比較レジスタ（ＳＡＲ）ＡＤＣとし得る。ロジック（即ち、遅延回路４０６及びＡＮＤゲート４０８）は、サンプル信号を生成し、このサンプル信号により、複数の測定又はサンプリングインスタントが可能となる（即ち、１０ｐｓ分離される）。この配置では、差動増幅器４０２は電流振幅を提供し、ＡＤＣ４０４−Ａ（これはスローＳＡＲ ＡＤＣとし得る）はこの出力をデジタル化する。

【0030】

図６及び図７に移ると、反射センサ２０８（これらは２０８−Ｂ及び２０８−Ｃで示される）のための他の例示の実装を見ることができる。反射センサ２０８−Ｂでは、ＡＤＣ２０８−Ｂは概して、読出しチャネルＡＤＣ（これは読み出しチャネルの一部であり得る）又はプリドライバＡＤＣ（これはプリドライバ２０２の一部であり得る）であり、これらは差動増幅器４０２からの電流振幅をデジタル化し得る。反射センサ２０８−Ｃでは、コンパレータ４１０が、差動増幅器４０２からの電流振幅を基準電圧ＲＥＦ（これは概して、プリドライバ２０２により制御される）と比較する。コンパレータ４１０の出力は、調節可能な電流源４１２（これはキャパシタＣ２と共にサンプリング回路を形成する）を制御するために用いられる。ＡＤＣ４０４−Ｃはその後、このサンプリングされた信号をプリドライバ２０２のためデジタル化する。

【0031】

図８において、ドライバ１００及び２００の性能の比較を見ることができる。この補償器２０３を用いた結果、書き込みドライバ２００の性能が書き込みドライバ１００に比して改善される。また、書き込みドライバ２００はそれを環境に動的に適合させることができ、時間にわたる変化を補償することができる。

【0032】

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】