【実施例1】
【0038】
本発明の均等化回路
図7は、
図3の多段倍電圧整流回路と、
図4aのハーフブリッジ型セルと、
図5aの直列共振回路とを接続することにより構成される、本発明の均等化回路の一実施形態を示している。
図7の均等化回路中に存在するスイッチは2つのみで、その他は全て受動部品により構成されている。必要となるスイッチは蓄電セルの直列数に関係なく2つであり、各種従来方式の均等化回路と比較して回路構成が飛躍的に簡素化されている。また回路内に存在する磁性素子はインダクタLrのみであり、すなわち必要となる磁性素子も蓄電セルの直列接続数に関係なく1つであるため、各種従来方式の均等化回路と比較して回路の小型化を図ることが容易である。
【0039】
本発明の均等化回路による均等化動作
以下、本発明の均等化回路による蓄電セル電圧の均等化動作を、
図8〜
図20を用いて詳しく説明する。
【0040】
なお、
図8〜
図20中では共振回路内キャパシタCrが描かれていないが、これは、
図7中、キャパシタCrとキャパシタC1〜C6とからなるキャパシタ群を、
図8中でキャパシタC1〜C6に統合して描いたためである。具体的には、
図7中のキャパシタCrの容量をC
r、キャパシタC1〜C6の容量をC
i(i=1〜6)としたときに、以下の式
1/C’
i=1/C
r+1/C
i …(1)
により計算される合成容量C’
iをキャパシタCiの容量として扱うことにより、キャパシタCrの存在を無視して動作を説明することが可能となる。
【0041】
また、
図8中、符号S
aはスイッチQ1とフライホイールダイオードDaとから構成される双方向スイッチセルS
aを表し、符号S
bはスイッチQ1とフライホイールダイオードDbとから構成される双方向スイッチセルS
bを表す。符号v
DSa,v
DSb、及び符号i
Sa,i
Sbは、これらスイッチセルS
a,S
bに印加された電圧、及びこれらを流れる電流を表し、符号i
LrはインダクタLrを流れる電流を表し、符合i
C1〜i
C6は、キャパシタC1〜C6を流れる電流を表し、符号V
SC1〜V
SC6は、蓄電セルSC1〜SC6に印加された電圧を表す。
【0042】
なお、
図8中では蓄電セルSC1〜SC6に対して定電圧の外部充電器V
extが接続されているが、これは、本発明の均等化回路が動作するために必須の要素ではない。
【0043】
動作開始時点において、蓄電セルSC1〜SC6にはそれぞれ任意の電圧が印加されているものとする。スイッチQ1,Q2の両端には、それら蓄電セルに印加された電圧の合計電圧、及び外部充電器V
extからの定電圧が印加されている。スイッチQ1のゲート電圧v
GSaとして所定の電圧を印加することにより、スイッチQ1をオンとし、スイッチQ2のゲート電圧v
GSbをゼロとしてスイッチQ2をオフとする状態と、スイッチQ1のゲート電圧v
GSaをゼロとしてスイッチQ1をオフとし、スイッチQ2のゲート電圧v
GSbとして所定の電圧を印加することによりスイッチQ2をオンとする状態と、の間で接続状態を経時的に切り替えることにより、時間に依存する電圧v
DSbが共振回路へと入力される。蓄電セルSC1〜SC6の容量がキャパシタC1〜C6の容量等に比較して十分大きく、スイッチングの1周期に亘って蓄電セル電圧V
SC1〜V
SC6がほぼ一定であるとすれば、スイッチQ1,Q2の両端に印加される電圧もスイッチングの1周期に亘ってほぼ一定であり、共振回路への入力電圧v
DSbは
図9に示すとおり矩形状の電圧となる。以下、スイッチングの周波数が共振回路の共振周波数よりも高い場合と低い場合とのそれぞれに関して、スイッチングの1周期を4つの期間に分割し、それぞれの期間に対応する動作のモード1〜4(
図9中、v
GSaのグラフ参照。)を説明する。
【0044】
スイッチングの周波数が共振周波数よりも高い場合
便宜上、まずモード2の動作を説明する。モード2の期間中においては、
図9中、v
GSa,v
GSbのグラフが示すとおり、スイッチQ1がオンとされ、スイッチQ2がオフとされており、インダクタLrを含む共振回路に対して、ほぼ一定の正電圧(
図8中、v
Dsbを示す矢印の向きに上昇する電圧。
図9中、v
DSbのグラフ参照。)が出力される。これによりインダクタLrに正の電流(
図8中、i
Lrを示す矢印の向きに流れる電流。蓄電セルSC1〜SC6から、オン状態のスイッチQ1を通ってインダクタLrへと流れ込む。)が流れ、さらにこの電流が、キャパシタC1〜C6、ダイオードD2,D4,D6,D8,D12、及び蓄電セルSC2〜SC6を通って
図10に示すとおりの経路を流れる。なお、インダクタLrとキャパシタC1〜C6の共振現象により、インダクタLrを流れる電流i
Lrは正弦波状に変化する(
図9中、i
Lrのグラフ参照。)。この電流i
Lrは、
図10から明らかなとおり、スイッチセルS
aを流れる電流i
Saに等しい(
図9中、i
Saのグラフ参照。)。なお、
図10に示されるとおり、オフ状態のスイッチQ2に電流は流れず、すなわちスイッチセルS
bを流れる電流i
Sbはゼロである(
図9中、i
Sbのグラフ参照。)。また、同じく
図10に示されるとおり、インダンクタLrを流れる電流i
LrはダイオードD2,D4,D6,D8,D12を通るよう分流されるため、偶数番号のダイオードを流れる電流i
D2iは定性的にi
Lrと同様の波形を示し、さらに奇数番号のダイオードに流れる電流i
D(2i-1)はゼロである(
図9中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0045】
多段倍電圧整流回路に対する入力電圧v
vmは、スイッチセルS
bの電圧V
DsbとインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。v
vmの最大値をV
VM-Eとし、各々のダイオードによる降下電圧をV
Dとすれば、スイッチQ2(
図4a中、端子B,A)、インダクタLr、キャパシタC1、ダイオードD2、及び蓄電セルSC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC2、ダイオードD4、及び蓄電セルSC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC3、ダイオードD6、及び蓄電セルSC3,SC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC4、ダイオードD8、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC5、ダイオードD10、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC6、ダイオードD12、及び蓄電セルSC6,SC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、以下の(2)式で表すことができる。
【0046】
スイッチQ1をオフとすることにより、モード2においてスイッチQ1を流れていた電流がフライホイールダイオードDbへと転流し、動作はモード3へと移行する。このとき、共振回路に入力される電圧V
Dsbはゼロとなるが(
図9中、V
DSbのグラフ参照。)、共振現象により、インダクタLrを流れる電流i
Lrは引き続き正弦波状に変化する(
図9中、i
Lrのグラフ参照。)。共振周波数よりも高い周波数でスイッチングを行っているため、モード3への移行時において、インダクタLrを流れる電流i
Lrは依然として正である。インダクタLrが誘導性素子であるため、電流i
Lrはモード3への移行時において連続である一方、モード2においてi
Lrと等しかった電流i
Saは、モード3への移行と同時にゼロとなる(
図9中、i
Saのグラフ参照。)。これに対応して、モード2においてゼロであった電流i
Sbが、モード3への移行と同時にi
Lrと等しい大きさを有することとなる(
図8に示すとおり電流i
Sbの極性を定義しているため、電流i
Sbと電流i
Lrの正負は逆となる。
図9中、電流i
Sb,i
Lrのグラフ参照。)。
【0047】
モード3の期間中において流れる電流の経路を
図11に示す。インダクタLrの電流i
LrはダイオードD2,D4,D6,D8,D12を通るよう分流されるため、偶数番号のダイオードを流れる電流i
D2iは定性的にi
Lrと同様の波形を示し、さらに奇数番号のダイオードに流れる電流i
D(2i-1)はゼロである(
図9中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0048】
モード3の期間中に、スイッチQ2がオンとされる。インダクタLrの電流i
Lrが負に切り替わるタイミングで、動作はモード4へと移行する。
【0049】
モード4の期間中においては、モード3の期間中と同様に、共振回路に入力される電圧V
Dsbはゼロであるが(
図9中、V
DSbのグラフ参照。)、共振現象により、インダクタLrを流れる電流i
Lrは引き続き正弦波状に変化する(
図9中、i
Lrのグラフ参照。)。電流i
Lrは負であり、さらにこの電流が、スイッチQ2、蓄電セルSC1〜SC5、ダイオードD1,D3,D5,D7,D9,D11、及びキャパシタC1〜C6を通って
図12に示すとおりの経路を流れる。電流i
Lrは、
図12から明らかなとおり、スイッチセルS
bを流れる電流i
Sbと大きさが等しく、極性が逆である(
図9中、i
Sbのグラフ参照。)。なお、
図12に示されるとおり、オフ状態のスイッチQ1に電流は流れず、すなわちスイッチセルS
aを流れる電流i
Saはゼロである(
図9中、i
Saのグラフ参照。)。また、同じく
図12に示されるとおり、この電流i
LrはダイオードD1,D3,D5,D7,D9,D11を通るよう分流されるため、奇数番号のダイオードを流れる電流i
D(2i-1)は定性的にi
Lrと同様の波形を示し、さらに偶数番号のダイオードに流れる電流i
D2iはゼロである(
図9中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0050】
多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、スイッチQ2(
図4a中、端子B,A)、インダクタLr、キャパシタC1、ダイオードD1を通る経路と、スイッチQ2、インダクタLr、キャパシタC2、ダイオードD3、及び蓄電セルSC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC3、ダイオードD5、及び蓄電セルSC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC4、ダイオードD7、及び蓄電セルSC3,SC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC5、ダイオードD9、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、スイッチQ2、インダクタLr、キャパシタC6、ダイオードD11、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、以下の(3)式で表すことができる。
【0051】
スイッチQ2をオフとすることにより、モード4においてスイッチQ2を流れていた電流がフライホイールダイオードDaへと転流し、動作はモード1へと移行する。このとき、インダクタLrを含む共振回路に対して、ほぼ一定の正電圧v
DSbが出力される(
図9中、v
DSbのグラフ参照。)。共振周波数よりも高い周波数でスイッチングを行っているため、モード1への移行時においてインダクタLrを流れる電流i
Lrは負であるが、上記正電圧v
DSb、及び共振現象により経時的に上昇する。インダクタLrが誘導性素子であるため、電流i
Lrはモード1への移行時において連続である一方、モード4においてi
Lrと等しかった電流i
Sbは、モード1への移行と同時にゼロとなる(
図9中、i
Sbのグラフ参照。)。これに対応して、モード4においてゼロであった電流i
Saが、モード1への移行と同時にi
Lrと等しくなる(
図9中、電流i
Sa,i
Lrのグラフ参照。)。
【0052】
モード1の期間中において流れる電流の経路を
図13に示す。インダクタLrの電流i
LrはダイオードD1,D3,D5,D7,D9,D11を通るよう分流されるため、奇数番号のダイオードを流れる電流i
D(2i-1)は定性的にi
Lrと同様の波形を示し、さらに奇数番号のダイオードに流れる電流i
D2iはゼロである(
図9中、i
D(2i-1)及びi
D2iのグラフ参照。)。
【0053】
モード1の期間中に、スイッチQ1がオンとされる。インダクタLrの電流i
Lrが正に切り替わるタイミングで、動作はモード2へと移行する。
【0054】
上記(2)式、及び(3)式を用いれば、スイッチングの1周期の間にキャパシタC1〜C6において生じる電圧変動ΔV
C1=V
C1E−V
C1O〜ΔV
C6=V
C6E−V
C6Oを、以下の(4)式により表すことができる。
【0055】
一般に、任意の時間tの間にキャパシタを介して運ばれる電荷量ならびにその際における電荷移動の等価抵抗R
eqを、以下の(5)式で表すことができる。
ただし、Qは電荷量、Iは時間tに亘って流れる平均電流、Cはキャパシタの容量、Vは時間tの間にキャパシタに生じる電圧変動である。ここにおいて時間tがスイッチングの1周期に等しいとすれば、その逆数1/tはスイッチングの周波数fである。
【0056】
(5)式中のIとして、キャパシタC1〜C6を経由して流れる、スイッチングの1周期における平均電流I
C1〜I
C6を用い、Vとしてスイッチングの1周期におけるキャパシタC1〜C6の電圧変動ΔV
C1〜ΔV
C6を用いれば、各キャパシタを介した電荷移動の等価抵抗R
eq1〜R
eq6を、以下の(6)式で表すことができる。
【0057】
式(6)とオームの法則から、
図8に示す均等化回路の、スイッチングの1周期に亘って平均化された動作を説明するための回路として、
図14に示すとおりの直流等価回路が得られる。この直流等価回路において、蓄電セルSC1〜SC6は2つのダイオードと1つの等価抵抗を介してV
VM-E−V
VM-Oの電圧値を持つ電圧源に接続されている。よって、蓄電セルSC1〜SC6の電圧は、いずれも(V
VM-E−V
VM-O)−2V
Dで表される電圧へ向かって調整されることになるため、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。
【0058】
蓄電セル均等化動作の実験結果
インダクタLrとしてはインダクタンスが10μHのインダクタを、キャパシタC1〜C6としては容量が10μFのコンデンサを、蓄電セルSC1〜SC6としては容量が500Fの電気二重層キャパシタを用いて、
図8に示す構成の均等化回路を作製した。さらに、この均等化回路を用いて、スイッチングの周波数を100kHzとし、スイッチQ1,Q2の時比率を0.45とし、蓄電セルSC1〜SC6の初期電圧をそれぞれ1V、1.3V、1.6V、1.9V、2.2V、2.5Vとばらつかせた状態から均等化動作の実験を行った。ただし、外部電源V
extとして、蓄電セルSC1〜SC6の初期電圧の合計電圧に等しい、10.5Vの定圧電源を接続した。実験の結果を
図15に示す。時間の経過とともに蓄電セル電圧のばらつきが小さくなっていることがわかる。最終的には蓄電セル電圧の標準偏差が約5mVまで低下しており、ばらつきはほぼ解消されたといえる。
【0059】
スイッチングの周波数が共振周波数よりも低い場合
次に、スイッチングの周波数が共振周波数よりも低い場合の、
図8に示す均等化回路の動作を説明する。
【0060】
便宜上、まずモード2の動作を説明する。モード2の期間中においては、
図16中、v
GSa,v
GSbのグラフが示すとおり、スイッチQ1がオンとされ、スイッチQ2がオフとされており、インダクタLrを含む共振回路に対して、ほぼ一定の正電圧(
図16中、v
DSbのグラフ参照。)が出力される。これによりインダクタLrに正の電流(蓄電セルSC1〜SC6から、オン状態のスイッチQ1を通ってインダクタLrへと流れ込む。)が流れ、さらにこの電流が、キャパシタC1〜C6、ダイオードD2,D4,D6,D8,D12、及び蓄電セルSC2〜SC6を通って
図17に示すとおりの経路を流れる。なお、インダクタLrとキャパシタC1〜C6の共振現象により、インダクタLrを流れる電流i
Lrは正弦波状に変化する(
図16中、i
Lrのグラフ参照。)。この電流i
Lrは、
図17から明らかなとおり、スイッチセルS
aを流れる電流i
Saに等しい(
図16中、i
Saのグラフ参照。)。なお、
図17に示されるとおり、オフ状態のスイッチQ2に電流は流れず、すなわちスイッチセルS
bを流れる電流i
Sbはゼロである(
図16中、i
Sbのグラフ参照。)。また、同じく
図17に示されるとおり、この電流i
LrはダイオードD2,D4,D6,D8,D12を通るよう分流されるため、偶数番号のダイオードを流れる電流i
D2iは定性的にi
Lrと同様の波形を示し、さらに奇数番号のダイオードに流れる電流i
D(2i-1)はゼロである(
図16中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0061】
多段倍電圧整流回路に対する入力電圧v
vmは、スイッチセルS
bの電圧V
DsbとインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。v
vmの最大値をV
VM-Eとし、各々のダイオードによる降下電圧をV
Dとすれば、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、スイッチングの周波数が共振周波数よりも高い場合と同様にキルヒホッフの第二法則を適用することにより上記(2)式で表すことができる。
【0062】
スイッチングの周波数よりも共振周波数が高いため、スイッチQ1をオフとする前に電流i
Lrが負となる(
図16中、i
Lrのグラフ参照。)。これと同時に動作はモード3へと移行する。モード3において流れる電流の経路を
図18に示す。モード3への移行時において電流i
Lrは連続であるが、モード2とは異なり、この電流i
LrはダイオードD1,D3,D5,D7,D9,D11を通るよう分流されるため、奇数番号のダイオードを流れる電流i
D(2i-1)は定性的にi
Lrと同様の波形を示し、さらに偶数番号のダイオードに流れる電流i
D2iはゼロである(
図16中、i
D(2i-1)及びi
D2iのグラフ参照。)。
【0063】
モード3の期間中に、スイッチQ1がオフとされる。このとき、スイッチQ1を流れていた電流はフライホイールダイオードDaへと転流する。スイッチQ2をオンとすることにより、動作はモード4へと移行する。
【0064】
モード4の期間中においては、共振回路に入力される電圧V
Dsbはゼロであるが(
図16中、V
DSbのグラフ参照。)、共振現象により、インダクタLrを流れる電流i
Lrは引き続き正弦波状に変化する(
図16中、i
Lrのグラフ参照。)。電流i
Lrは負であり、さらにこの電流が、スイッチQ2、蓄電セルSC1〜SC5、ダイオードD1,D3,D5,D7,D9,D11、及びキャパシタC1〜C6を通って
図19に示すとおりの経路を流れる。電流i
Lrは、
図19から明らかなとおり、スイッチセルS
bを流れる電流i
Sbと大きさが等しく、極性が逆である(
図16中、i
Sbのグラフ参照。)。なお、
図19に示されるとおり、オフ状態のスイッチQ1に電流は流れず、すなわちスイッチセルS
aを流れる電流i
Saはゼロである(
図16中、i
Saのグラフ参照。)。また、同じく
図19に示されるとおり、この電流i
LrはダイオードD1,D3,D5,D7,D9,D11を通るよう分流されるため、奇数番号のダイオードを流れる電流i
D(2i-1)は定性的にi
Lrと同様の波形を示し、さらに偶数番号のダイオードに流れる電流i
D2iはゼロである(
図16中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0065】
多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、スイッチングの周波数が共振周波数よりも高い場合と同様にキルヒホッフの第二法則を適用することにより上記(3)式で表すことができる。
【0066】
スイッチングの周波数よりも共振周波数が高いため、スイッチQ2をオフとする前に電流i
Lrが正となる(
図16中、i
Lrのグラフ参照。)。これと同時に動作はモード1へと移行する。モード1において流れる電流の経路を
図20に示す。モード1への移行時において電流i
Lrは連続であるが、モード4とは異なり、この電流i
LrはダイオードD2,D4,D6,D8,D10,D12を通るよう分流されるため、偶数番号のダイオードを流れる電流i
D2iは定性的にi
Lrと同様の波形を示し、さらに奇数番号のダイオードに流れる電流i
D(2i-1)はゼロである(
図16中、i
D2i及びi
D(2i-1)のグラフ参照。)。
【0067】
モード1の期間中に、スイッチQ2がオフとされる。このとき、スイッチQ2を流れていた電流はフライホイールダイオードDbへと転流する。スイッチQ1をオンとすることにより、動作はモード2へと移行する。
【0068】
上述のとおり、スイッチングの周波数が共振周波数よりも低い場合においても(2)式と(3)式とが成り立つのであり、これらの式を用いれば、スイッチングの1周期の間にキャパシタC1〜C6において生じる電圧変動を上記(4)式で表すことができる。したがって、スイッチングの周波数が共振周波数よりも低い場合においても、
図8に示す均等化回路の、スイッチングの1周期に亘って平均化された動作を説明するための回路として、
図14に示すとおりの直流等価回路が得られる。蓄電セルSC1〜SC6の電圧は、いずれも(V
VM-E−V
VM-O)−2V
Dで表される電圧へ向かって調整されることになるため、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。
【実施例2】
【0069】
既に述べたとおり、本発明の均等化回路において、入力回路は、定電圧が入力されたときに矩形状の電圧を出力する任意の回路であってよい。一例として、
図4bに示すフルブリッジ型セルを入力回路として用いたときの均等化回路の構成を、
図21に示す(キャパシタCrはキャパシタC1〜C6に統合されている。)。なお、
図21においては、
図6aに示されるようなトランスを用いて、フルブリッジ回路と多段倍電圧整流回路との電圧レベルを独立させている。このような構成をとれば、二次巻線側のグラウンドとSC1〜SC6のグラウンドとの接続を確保しつつ、スイッチQ3がオンとなったときに蓄電セルSC1〜SC6がショートすることを回避できる。この均等化回路を用いて、スイッチQ1及びQ4をオンとする状態と、スイッチQ2及びQ3をオンとする状態と、の間で接続状態を経時的に切り替えたとき、共振回路に対してはピーク電圧V
in、ボトム電圧−V
inの矩形状の電圧が出力される。インダクタLrとキャパシタC1〜C6の共振現象により、インダクタLrを流れる電流i
Lrは、
図9に示すi
Lrのグラフと同様の交流電流となる。
【0070】
共振周波数よりも高い周波数で上記接続状態の切り替えを行ったとき、モード2,3,4,及び1の期間中において多段倍電圧整流回路内を流れる電流の経路は、それぞれ
図10,
図11,
図12,
図13に示されるものと同一である。多段倍電圧整流回路に対する入力電圧v
vmは、端子A,B間の電圧とインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。実施例1と同様に、端子B,A、インダクタLr、キャパシタC1、ダイオードD2、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD4、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD6、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD8、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD10、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD12、及び蓄電セルSC6,SC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、上記(2)式で表すことができる。同じく、実施例1と同様に、多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、端子B,A、インダクタLr、キャパシタC1、ダイオードD1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD3、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD5、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD7、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD9、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD11、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、上記(3)式で表すことができる。したがって、
図21に示す均等化回路の動作も
図14の直列等価回路によって説明することができるのであり、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。
【0071】
共振周波数よりも低い周波数で上記接続状態の切り替えを行ったときも、モード2,3,4,及び1の期間中において多段倍電圧整流回路内を流れる電流の経路は、それぞれ
図17、
図18、
図19、及び
図20に示されるものと同一である。多段倍電圧整流回路に対する入力電圧v
vmは、端子A,B間の電圧とインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。実施例1と同様に、端子B,A、インダクタLr、キャパシタC1、ダイオードD2、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD4、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD6、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD8、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD10、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD12、及び蓄電セルSC6,SC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、上記(2)式で表すことができる。同じく、実施例1と同様に、多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、端子B,A、インダクタLr、キャパシタC1、ダイオードD1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD3、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD5、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD7、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD9、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD11、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、上記(3)式で表すことができる。したがって、
図21に示す均等化回路の動作も
図14の直列等価回路によって説明することができるのであり、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。入力回路としてその他の回路を用いたときも同様である。
【実施例3】
【0072】
また、既に述べたとおり、本発明の均等化回路において、共振回路は、
図5aに限らず、1以上の誘導性素子を備えた任意の回路であってよい。一例として、
図5bに示す並列共振回路を共振回路として用いたときの均等化回路の構成を、
図22に示す。この均等化回路を用いて、スイッチQ1をオンとする状態と、スイッチQ2をオンとする状態と、の間で接続状態を経時的に切り替えたとき、共振回路に対してはピーク電圧V
in、ボトム電圧ゼロの矩形状の電圧が出力される。インダクタLr、共振回路内キャパシタCr、及びキャパシタC1〜C6の共振現象により、インダクタLrを流れる電流i
Lrは、
図9に示すi
Lrのグラフと同様の交流電流となる。
【0073】
共振周波数よりも高い周波数で上記接続状態の切り替えを行ったとき、モード2,3,4,及び1の期間中において回路内を流れる電流の経路は、それぞれ
図10,
図11,
図12,
図13に示されるものと同一である(但し、各モードにおいてキャパシタCrにも電流は流れるのであり、またこの電流の向きは、キャパシタCrの容量に依存して同一モード中でも随時変化する。)。多段倍電圧整流回路に対する入力電圧v
vmは、端子A,B間の電圧とインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。実施例1と同様に、端子B,A、インダクタLr、キャパシタC1、ダイオードD2、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD4、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD6、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD8、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD10、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD12、及び蓄電セルSC6,SC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、上記(2)式で表すことができる。同じく、実施例1と同様に、多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、端子B,A、インダクタLr、キャパシタC1、ダイオードD1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD3、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD5、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD7、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD9、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD11、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、上記(3)式で表すことができる。したがって、
図22に示す均等化回路の動作も
図14の直列等価回路によって説明することができるのであり、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。
【0074】
共振周波数よりも低い周波数で上記接続状態の切り替えを行ったときも、モード2,3,4,及び1の期間中において回路内を流れる電流の経路は、それぞれ
図17、
図18、
図19、及び
図20に示されるものと同一である(但し、各モードにおいてキャパシタCrにも電流は流れるのであり、またこの電流の向きは、キャパシタCrの容量に依存して同一モード中でも随時変化する。)。多段倍電圧整流回路に対する入力電圧v
vmは、端子A,B間の電圧とインダクタLrによる誘導起電力との合計電圧であり、モード2の期間中に最大値をとる。実施例1と同様に、端子B,A、インダクタLr、キャパシタC1、ダイオードD2、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD4、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD6、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD8、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD10、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD12、及び蓄電セルSC6,SC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最大値V
VM-EをとるときのキャパシタC1〜C6の電圧V
C1E〜V
C6Eを、上記(2)式で表すことができる。同じく、実施例1と同様に、多段倍電圧整流回路に対する入力電圧v
vmは、モード4の期間中に最小値をとる。v
vmの最小値をV
VM-Oとすれば、端子B,A、インダクタLr、キャパシタC1、ダイオードD1を通る経路と、端子B,A、インダクタLr、キャパシタC2、ダイオードD3、及び蓄電セルSC1を通る経路と、端子B,A、インダクタLr、キャパシタC3、ダイオードD5、及び蓄電セルSC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC4、ダイオードD7、及び蓄電セルSC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC5、ダイオードD9、及び蓄電セルSC4,SC3,SC2,SC1を通る経路と、端子B,A、インダクタLr、キャパシタC6、ダイオードD11、及び蓄電セルSC5,SC4,SC3,SC2,SC1を通る経路と、にそれぞれキルヒホッフの第二法則を適用することにより、v
vmが最小値V
VM-OをとるときのキャパシタC1〜C6の電圧V
C1O〜V
C6Oを、上記(3)式で表すことができる。したがって、
図22に示す均等化回路の動作も
図14の直列等価回路によって説明することができるのであり、蓄電セルSC1〜SC6の電圧は均等化される方向に向かう。共振回路としてその他の回路を用いたときも同様である。