(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0010】
以下、図面を参照して本発明の実施例について説明する。
【0011】
図1は本発明の一実施例に係る7レベルインバータ装置のブロック構成図である。
【0012】
図1において3相3レベルインバータ1は3レベルの直流電圧を出力し、その3相出力は各々単相5レベルインバータ2U、2V及び2Wを介して交流電動機3を駆動するように接続されている。すなわち、3相3レベルインバータ1の各々の相電圧は、単相5レベルインバータ2U、2V及び2Wの出力電圧で昇圧され、夫々交流電動機3のU、V、W相の端子に接続されている。
【0013】
3相3レベルインバータ1及び単相5レベルインバータ2U、2V及び2Wを構成するスイッチング素子のゲート信号は主制御装置4から与えられている。また、制御用のフィードバック信号として、3相3レベルインバータ1内に3レベルの直流電圧信号を検出する電圧検出器5が設けられ、その検出電圧を主制御装置4に与えている。同様に単相5レベルインバータ2U、2V、2W内に3レベルの直流電圧信号を検出する電圧検出器5U、5V、5Wが夫々設けられ、それらの検出電圧を主制御装置4に与えている。また、交流電動機3のU相及びW相の入力電流は夫々電流検出器6U、6Wで検出され、これらの検出電流Iu及びIwも主制御装置4に与えられている。
【0014】
図2は3相3レベルインバータ1の内部構成図である。正側直流電源10Pと負側直流電源10Nの直列回路で構成される3レベルの直流電源と並列にスイッチングレグ11U、11V及び11Wが接続されている。スイッチングレグ11Uは直列接続されたスイッチング素子CU1、CU2、CU3、及びCU4から構成されている。各々のスイッチグ素子には還流ダイオードが逆並列に接続されている。スイッチング素子CU1とCU2の接続点、スイッチング素子CU3とCU4の接続点は夫々正側及び負側のクランプダイオードにより中点の電位にクランプされている。そしてスイッチング素子CU2とCU3の接続点がU相の交流出力端子UCとなる。スイッチングレグ11V、11Wの構成は基本的にスイッチングレグ11Uと同一であるのでこれらの説明は省略する。
【0015】
3レベル電圧のうち、正側直流電圧VdcP及び負側直流電圧VdcNは電圧検出器5で検出され、その検出電圧を主制御装置4に与えている。また、スイッチング素子CU1、CU2、CU3、及びCU4に対して主制御装置4からゲート信号Gate-Uが、スイッチング素子CV1、CV2、CV3、及びCV4に対して主制御装置4からゲート信号Gate-Vが、スイッチング素子CW1、CW2、CW3、及びCW4に対して主制御装置4からゲート信号Gate-Wが夫々与えられている。
【0016】
図3は単相5レベルインバータ2Uの内部構成図である。この単相5レベルインバータ2Uは、前述の3相3レベルインバータ1のU相の出力端子UCと出力端子UAを接続し、この出力を昇圧して相出力端子UBを得る所謂昇圧インバータである。単相5レベルインバータ2V、2Wは基本的に単相5レベルインバータ2Uと同一の内部構成であるので、その図示、説明は省略し、以下単相5レベルインバータ2Uの内部構成について説明する。
【0017】
正側直流電源20UPと負側直流電源20UNの直列回路で構成される3レベルの直流電源と並列に、スイッチングレグ21UO、21UIが接続されている。スイッチングレグ21UOは直列接続されたスイッチング素子BU1、BU2、BU3、及びBU4から構成されている。各々のスイッチグ素子には還流ダイオードが逆並列に接続されている。スイッチング素子BU1とBU2の接続点、スイッチング素子BU3とBU4の接続点は夫々正側及び負側のクランプダイオードにより中点の電位にクランプされている。そしてスイッチング素子BU2とBU3の接続点がU相の出力端子UBとなり、交流電動機3のU相端子に接続されている。
【0018】
同様に、スイッチングレグ21UIは直列接続されたスイッチング素子AU1、AU2、AU3、及びAU4から構成されている。各々のスイッチグ素子には還流ダイオードが逆並列に接続されている。スイッチング素子AU1とAU2の接続点、スイッチング素子AU3とAU4の接続点は夫々正側及び負側のクランプダイオードにより中点の電位にクランプされている。そしてスイッチング素子AU2とAU3の接続点が出力端子UAとなって3レベルインバータ1のU相の出力端子UCと接続ざれている。
【0019】
単相5レベルインバータ2Uの3レベル電圧のうち、正側直流電圧VdcuP及び負側直流電圧VdcuNは電圧検出器5Uで検出され、その検出電圧を主制御装置4に与えている。また、スイッチング素子BU1、BU2、BU3、BU4、並びにスイッチング素子AU1、AU2、AU3、及びAU4に対して主制御装置4からゲート信号Gate-uが与えられている。
【0020】
以上説明した3相3レベルインバータ1の3相出力の各々を単相5レベルインバータ2U、2V、2Wによって昇圧したインバータの相電圧について考える。今、正側直流電圧VdcP及び正側直流電圧VdcuPが同一の+E、負側直流電圧VdcN及び負側直流電圧VdcuNが同一の−Eである場合を想定すると、3相3レベルインバータ1のスイッチングレグ11UのU相出力電圧の取り得る値は+E、0、−Eの3通りとなる。そして、単相5レベルインバ−タ2Uのスイッチングレグ21UI及びスイッチングレグ21UOのU相出力電圧の取り得る値は夫々+E、0、−Eの3通りとなる。従って昇圧されたインバータのU相出力電圧の取り得る値は+3E、+2E、+E、0、−E、−2E、−3Eの7通りとなる。V相、W相についても同様となるので、3相3レベルインバータ1の3相出力の各々を単相5レベルインバータ2U、2V、2Wによって昇圧したインバータは7レベルインバータとなることが分かる。また、ここで単相5レベルインバ−タ2Uのスイッチングレグ21UI及びスイッチングレグ21UOのU相出力電圧の取り得る値は夫々+E、0、−Eの3通りとなるので単相5レベルインバ−タ2Uの相出力電圧は、+2E、+E、0、−E、−2Eの5通りとなることも分かる。以下においては、単相5レベルインバ−タを単に5レベルインバータと呼称する。
【0021】
次に7レベルインバータの制御、特にパルス幅制御について
図4乃至
図12を参照して説明する。
図4は主制御装置4の内部構成図である。電動機制御部7によって得られた3相の電圧基準VU_REF、VV_REF、VW_REFは夫々パルス幅制御部8U、8V、8Wに与えられる。電動機制御部7は、例えば交流電動機3を速度制御する場合、交流電動機3の速度フィードバック信号が所望の速度基準となるように速度制御を行い、その出力である電流基準に電流フィードバック信号が一致するような電圧基準を出力するような電流制御を行うのが普通であるが、これらの図示は省略している。
【0022】
パルス幅制御部8Uには3相3レベルインバータ1の正側直流電圧VdcP及び負側直流電圧VdcN、5レベルインバ−タ2Uの正側直流電圧VdcuP及び負側直流電圧VdcuN、U相電流Iuが与えられ、3相3レベルインバータ1用のゲート信号Gate-U及び5レベルインバ−タ2U用のゲート信号Gate-uを出力する。同様にパルス幅制御部8Wには3相3レベルインバータ1の正側直流電圧VdcP及び負側直流電圧VdcN、5レベルインバ−タ2Wの正側直流電圧VdcwP及び負側直流電圧VdcwN、W相電流Iwが与えられ、3相3レベルインバータ1用のゲート信号Gate-W及び5レベルインバ−タ2W用のゲート信号Gate-wを出力する。また、パルス幅制御部8Vには3相3レベルインバータ1の正側直流電圧VdcP及び負側直流電圧VdcN、5レベルインバ−タ2Vの正側直流電圧VdcwP及び負側直流電圧VdcwN、V相電流Ivが与えられ、3相3レベルインバータ1用のゲート信号Gate-V及び5レベルインバ−タ2V用のゲート信号Gate-vを出力する。ここでV相電流IvはIv=−Iu―Iwの関係から演算によって求める。
【0023】
パルス幅制御部8U、8V、8Wは基本的に同一の動作を行う。従って以下、U相のパルス幅制御部8Uについて説明し、他相の説明は省略する。
【0024】
図5はパルス幅制御部8Uの内部ブロック構成図である。そして
図6はパルス幅制御部8UのPWMパルス生成に関する動作説明図である。
図6の上段に示すような正弦波のU相電圧基準VU_REFが
図5の電圧補正部81に与えられる。通常の7レベルインバータのパルス幅制御においては、
図6の上段に示すように、同位相の三角波キャリアに直流オフセットを加えたものを6段並べた仮想三角波キャリアを用いる。このような仮想三角波キャリアによって各スイッチング素子のゲートパルスを得ることも可能であるが、スイッチング素子毎に三角波キャリアを割り当てることになり、制御が複雑となる。このため、
図6の2段目以降に示したように、1つの三角波キャリアでゲートパルスが得られるようにU相電圧基準VU_REFを±1の範囲で正規化補正する。このように補正された電圧基準Vu_REF_Tを用い、
図5における三角波比較器82によって得られたPWMパターンVu_PWMに対し、キャリア選択CARu_SELを、
図5における加算器83で加算することによって、
図6の最下段に示すようなPWM電圧レベルVu_LVを得る。ここで、キャリア選択CARu_SELは、電圧補正部81で求められ、U相電圧基準VU_REFの大きさに応じて、
図6の上段及び下から2段目に示すように、−3から2までの7段階の整数となる。そして、補正された電圧基準Vu_REF_Tは、以下の式で表わせる。
【0025】
Vu_REF_T=6・VU_REF−2・CARu_SEL−1 ・・・(1)
PWM電圧レベルVu_LVは、状態遷移器84に与えられる。この状態遷移器84においては、与えられたPWM電圧レベルVu_LVを出力するための3相3レベルインバータ1のスイッチングレグ11U及び5レベルインバータ2Uの各スイッチング素子のスイッチング状態を順次決定する。状態遷移器84が各スイッチング素子のスイッチング状態を決定するための条件として、正側直流電圧VdcuP及び負側直流電圧VdcuNを平均値回路85Aで平均化したVDC5u、正側直流電圧VdcP及び負側直流電圧VdcNを平均値回路85Bで平均化したVDC3、及びU相電流Iuを正負判定回路86で正負判定した信号が状態遷移器84に与えられている。
【0026】
以下、状態遷移器84の動作について説明する。まず、3相3レベルインバータ1のスイッチングレグ11U並びに5レベルインバータ2Uの外側スイッチングレグ21UO及び内側スイッチングレグ21UIが取りうるスイッチング状態について考える。この取りうる状態は、前述の通り、各々が+E、0、−Eの3通りとなるので、3の3乗で27通りとなる。ここで、3相3レベルインバータ1のスイッチングレグ11U及び5レベルインバータ2Uの外側スイッチングレグ21UOの出力電圧が正のとき7レベルインバータのU相電圧は正に加算されるが、5レベルインバータ2Uの内側スイッチングレグ21UIの出力電圧が正のときには7レベルインバータのU相電圧が減算されるように見える。しかし、本願においてはスイッチングレグ21UIの出力電圧が正のとき7レベルインバータのU相電圧が正に加算されるように出力電圧の極性を定める。
【0027】
そして、
図7に示すように状態遷移ルールを定める。すなわち、ある相の出力電圧が正であるときには、3レベルインバータ当該相のスイッチングレグ並びに当該相の5レベルインバータの外側及び内側のスイッチングレグの全ての出力を+Eまたは0とし、−Eとなる状態は除外する。同様に、ある相の出力電圧が負であるときには、3レベルインバータ当該相のスイッチングレグ並びに当該相の5レベルインバータの外側及び内側のスイッチングレグの全ての出力を0または−Eとし、+Eとなる状態は除外する。そしてある相の出力電圧が0であるときには、3レベルインバータ当該相のスイッチングレグ並びに当該相の5レベルインバータの外側及び内側のスイッチングレグの全ての出力を0とし、+Eまたは−Eとなる状態を除外する。このような状態遷移ルールを定めることにより、3つのスイッチングレグの出力電力の変動が抑えられ、正負の電圧アンバランスによる制御の乱れも減少する。また、制御ロジックも簡略化される。
【0028】
図8は各相共通のパルス幅制御部の状態遷移に関する説明図である。相電圧の出力電圧レベルは−3Eから3Eまで7レベルあり、この各レベルに対応して取りうる状態の組合せを図の凡例に示したように図示している。すなわち、3レベルインバータのスイッチングレグ出力、5レベルインバータの外側スイッチングレグ出力、5レベルインバータの内側スイッチングレグ出力を、示された出力電圧レベル+2Eに対応して(+E、+E、0)のように記述している。出力電圧レベルが−3E、0、+3Eのときは、取りうる状態の組合せの選択肢は1つしかない。これに対して、出力電圧レベルが−2E、−E、+E、+2Eのときの選択肢は各々3通りある。尚、前述した状態遷移ルールを定めることによって、出力電圧レベルが0の選択肢が6通り、出力電圧レベルが−E、+Eのときの選択肢が各々3通り除外されて上記15通りとなっている。また、
図8において、どのスイッチングレグをスイッチングすると次の電圧レベルに遷移するかについても示している。すなわち、3は3レベルインバータ、5oは5レベルインバータの外側、5iは5レベルインバータの内側を示している。
【0029】
この実施例の状態遷移器84においては、選択肢が3通りある場合、例えば
図5に示したU相5レベルインバータの直流電圧の平均値VDC5uと3レベルインバータの直流電圧平均値VDC3の差電圧が少なくなるように各スイッチングレグの状態の組合せを選択するようにする。この選択の方法を
図9のフローチャートに示す。
【0030】
まず、前回状態に対して、VuLVが大きいか、小さいかで今回の電圧レベルを決定する(ST1)。次に前回から今回の電圧レベルへ変遷するためにどのスイッチングレグをスイッチングさせるかの選択肢が複数あるかチェックする(ST2)。そして選択肢が唯一であれば、その選択肢を選択し(ST3)、今回の状態とスイッチングを行ったレグの情報を記憶して(ST9)フローを抜ける。ステップST2で選択肢が複数あるときには、VdcxP、VdcxNの平均値(Vdc5x)と、VdcP、VdcNの平均値(Vdc3)の差が閾値より大きいかどうか判定する(ステップST4)。ステップST2で差が閾値より小さければ、2乃至3通りの選択肢のうち、過去最も長時間スイッチングを行っていないレグをスイッチングする選択肢を選択する(ST5)。そして、ステップST4で電圧差が閾値より大きい場合は、VdcxP、VdcxNの平均値(Vdc5x)がVdcP、VdcNの平均値(Vdc3)より大きいかどうかをチェックする(ST6)。そしてステップST6でYESの場合はVdxP、VdcxNを放電、またはVdcP、VdcNを充電する状態を選択する(ST7)。逆にNOの場合はVdxP、VdcxNを充電、またはVdcP、VdcNを放電する状態を選択する(ST8)。
【0031】
上記において、ステップST7及びST8では直流電圧のバランスを制御するために、電圧の大きい側のスイッチングレグの電圧を下げる選択と電圧の小さい側のスイッチンレグの電圧を上げる選択があることになる。この場合何れを選択するかはその時点の相電流の極性に従うようにする。これを
図10及び
図11で説明する。
【0032】
図10は、出力電圧レベルが+2Eから+Eに遷移するとき、直流電圧の電圧差が閾値以上あってVDC3<Vdc5xの場合、すなわちステップST7の遷移例を示したものである。図示するように、相電流が正の場合は3のルートすなわち、3レベルインバータのレグ出力を+Eから0に遷移させることによって5レベルインバータ側の直流電荷を放電させ、逆に相電流が負の場合は5iのルートすなわち、5レベルインバータの内側レグ出力を+Eから0に遷移させることによって3レベルインバータ側の直流電荷を充電する。
【0033】
図11は、出力電圧レベルが+2Eから+Eに遷移するとき、直流電圧の電圧差が閾値以上あってVDC3>Vdc5xの場合、すなわちステップST8の遷移例を示したものである。図示するように、相電流が正の場合は5iのルートすなわち、すなわち、5レベルインバータの内側レグ出力を+Eから0に遷移させて3レベルインバータ側の直流電荷を放電させ、逆に相電流が負の場合は3のルートすなわち、3レベルインバータのレグ出力を+Eから0に遷移させて5レベルインバータ側の直流電荷を充電する。
【0034】
このように電流が正の場合は放電による電圧バランス制御、負の場合は充電による電圧バランス制御を選択することによって電位の変動を抑制する方向の制御が可能となる。
【0035】
以上説明した状態遷移器84の動作によって今回の状態が定まり、5レベルインバータ正側スイッチングレグのA_sts、負側のスイッチングレグのB_sts及び3レベルインバータのU相スイッチングレグのC_stsの各状態信号が得られ、これらの信号をデッドタイム導通状態決定器87へ与える。デッドタイム導通状態決定器87においては、
図12に示すように各々のスイッチング素子のオンオフ状態が変化するときにデッドタイム期間としてOFFの期間を設けるようにする。そしてデッドタイム期間を付与されたA_stsとB_stsとで5レベルインバータのゲート信号Gate−uが、C_stsから3レベルインバータのゲート信号Gate−Uが得られる。以上U相について説明したが、V相、W相についても全く同一である。
【0036】
以上、本発明の実施例ついて説明したが、この実施例は例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0037】
例えば、7レベルインバータの負荷は交流電動機に限らない。また、状態遷移器84については、3レベルインバータと5レベルインバータの直流電圧の差を少なくなるような遷移ルールを説明したが、これに限らず各々のスイッチングレグのスイッチング頻度の均等化を図るように遷移ルールを定めても良い。また3レベルインバータと5レベルインバータの直流電源は各々電池の記号で表示したが、交流からコンバータ回路を介して得る構成の直流電源であっても良い。