特許 6088203 ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6088203

(24)【登録日】2017年2月10日

(45)【発行日】2017年3月1日

(54)【発明の名称】ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法

(51)【国際特許分類】

   G09G 3/20 20060101AFI20170220BHJP

   G09G 3/36 20060101ALI20170220BHJP

   H04N 5/04 20060101ALI20170220BHJP

【ＦＩ】

   G09G3/20 612L

   G09G3/20 633D

   G09G3/20 633G

   G09G3/20 611E

   G09G3/36

   H04N5/04 Z

【請求項の数】22

【全頁数】19

(21)【出願番号】特願2012-237316(P2012-237316)

(22)【出願日】2012年10月26日

(65)【公開番号】特開2013-130859(P2013-130859A)

(43)【公開日】2013年7月4日

【審査請求日】2015年10月23日

(31)【優先権主張番号】10-2011-0137953

(32)【優先日】2011年12月20日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】特許業務法人共生国際特許事務所

(72)【発明者】

【氏名】金 敬 萬

(72)【発明者】

【氏名】ノ 鍾 鎬

【審査官】 中村 直行

(56)【参考文献】

【文献】 特開２００７−０７９１３２（ＪＰ，Ａ）

【文献】 特開２００２−１０８２６８（ＪＰ，Ａ）

【文献】 特開２０１１−１８８４０７（ＪＰ，Ａ）

【文献】 特開２００８−１９７６４６（ＪＰ，Ａ）

【文献】 特開２０１１−２４４３５６（ＪＰ，Ａ）

【文献】 特開２０１１−０８５８１０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／００ − ５／４２

Ｈ０４Ｎ ５／０４

(57)【特許請求の範囲】

【請求項1】

ディスプレイドライバーから出力された同期信号を受信し、前記同期信号を調節するための情報に基づいて前記同期信号の遅延及びパルス幅を調節し、該調節された同期信号を出力する調節回路と、
前記調節された同期信号に応答してディスプレイデータの伝送タイミングを制御し、前記伝送タイミングが調節されたディスプレイデータを前記ディスプレイドライバーに伝送する伝送タイミング制御回路と、を備えることを特徴とするディスプレイコントローラ。

【請求項2】

前記同期信号は、前記ディスプレイデータの伝送に関連する信号であることを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項3】

前記調節回路は、
前記同期信号を調節するための情報を保存する情報レジスタと、
前記情報を用いて前記同期信号の前記遅延及び前記同期信号の前記パルス幅を調節する調節ロジック回路と、を含むことを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項4】

前記伝送タイミング制御回路は、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して前記ディスプレイデータを前記ディスプレイドライバーに伝送することを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項5】

前記ディスプレイコントローラは、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して前記ディスプレイデータの伝送を準備し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースを更に含むことを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項6】

前記伝送インターフェースは、ＣＰＵインターフェース、ＲＧＢインターフェース、又はシリアルインターフェースであることを特徴とする請求項５に記載のディスプレイコントローラ。

【請求項7】

前記伝送インターフェースは、ＭＤＤＩ（Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ（登録商標、Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、Ｉ^２Ｃ（Ｉｎｔｅｒ ＩＣ）インターフェース、ＤＰ（Ｄｉｓｐｌａｙ Ｐｏｒｔ）、又はｅＤＰ（ｅｍｂｅｄｄｅｄ Ｄｉｓｐｌａｙ Ｐｏｒｔ）であることを特徴とする請求項５に記載のディスプレイコントローラ。

【請求項8】

前記ディスプレイコントローラは、
前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して第１制御信号を生成し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して第２制御信号を生成するタイミングコントローラと、
前記第１制御信号に応答して前記ディスプレイデータの伝送を準備し、前記第２制御信号に応答して前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースと、を更に含むことを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項9】

前記伝送タイミング制御回路は、前記調節された同期信号のレベル遷移タイミングと前記制御された伝送タイミングとの差に対応する差情報を生成し、
前記調節回路は、前記差情報を用いて前記同期信号を調節することを特徴とする請求項１に記載のディスプレイコントローラ。

【請求項10】

前記調節回路は、
前記差情報を保存するためのレジスタと、
前記差情報を用いて前記同期信号の遅延を調節する遅延調節回路と、
前記遅延調節回路から出力された遅延調節された同期信号のパルス幅を、前記差情報を用いて調節し、前記調節された同期信号を生成するパルス幅調節回路と、を含むことを特徴とする請求項９に記載のディスプレイコントローラ。

【請求項11】

ディスプレイドライバーから出力された同期信号を受信し、前記同期信号を調節するための情報に基づいて前記同期信号の遅延及びパルス幅を調節し、該調節された同期信号を出力する調節回路と、
前記調節された同期信号に応答してディスプレイデータの伝送タイミングを制御し、前記伝送タイミングが調節されたディスプレイデータを前記ディスプレイドライバーに伝送する伝送タイミング制御回路を含むディスプレイコントローラと、を備えることを特徴とするイメージデータ処理システム。

【請求項12】

前記調節回路は、前記ディスプレイドライバーの内部に具現されることを特徴とする請求項１１に記載のイメージデータ処理システム。

【請求項13】

前記調節回路は、前記ディスプレイコントローラの内部に具現されることを特徴とする請求項１１に記載のイメージデータ処理システム。

【請求項14】

前記調節回路は、
レジスタと、
前記レジスタに保存された情報を用いて前記遅延及び前記パルス幅を調節する調節ロジック回路と、を含むことを特徴とする請求項１１に記載のイメージデータ処理システム。

【請求項15】

前記ディスプレイコントローラは、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して前記ディスプレイデータの伝送を準備し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースを更に含むことを特徴とする請求項１１に記載のイメージデータ処理システム。

【請求項16】

前記伝送タイミング制御回路は、前記調節された同期信号のレベル遷移タイミングと前記制御された伝送タイミングとの差に対応する差情報を生成し、
前記調節回路は、
前記差情報を保存するレジスタと、
前記差情報を用いて前記同期信号の前記遅延を調節する遅延調節回路と、
前記遅延調節回路から出力された遅延調節された同期信号のパルス幅を、前記差情報を用いて調節し、前記調節された同期信号を生成するパルス幅調節回路と、を含むことを特徴とする請求項１１に記載のイメージデータ処理システム。

【請求項17】

ディスプレイドライバーから出力され、ディスプレイデータの伝送に関連する同期信号を受信する段階と、
前記同期信号を調節するための情報に基づいて前記同期信号の遅延及びパルス幅を調節し、該調節された同期信号を生成する段階と、
前記調節された同期信号に応答して前記ディスプレイデータの伝送タイミングを調節し、伝送タイミングが調節されたディスプレイデータを前記ディスプレイドライバーに伝送する段階と、
前記ディスプレイデータを処理し、該処理されたディスプレイデータをディスプレイにディスプレイする段階と、を有することを特徴とする携帯用装置のディスプレイデータ処理方法。

【請求項18】

前記調節された同期信号を生成する段階は、前記伝送タイミングを調節するディスプレイコントローラから出力された情報を用いて前記遅延及び前記パルス幅を調節し、前記調節された同期信号を生成することを特徴とする請求項１７に記載の携帯用装置のディスプレイデータ処理方法。

【請求項19】

前記情報は、前記調節された同期信号のレベル遷移タイミングと前記調節された伝送タイミングとの差によって決定される情報であることを特徴とする請求項１８に記載の携帯用装置のディスプレイデータ処理方法。

【請求項20】

前記携帯用装置は、携帯電話、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、及びタブレット（ｔａｂｌｅｔ）ＰＣのうちの何れか１つであることを特徴とする請求項１７に記載の携帯用装置のディスプレイデータ処理方法。

【請求項21】

ＣＰＵでモード転換命令を検出し、該検出された結果に対応する制御信号をディスプレイドライバーに伝送する段階と、
前記ディスプレイドライバーから出力され、ディスプレイデータの伝送に関連する同期信号を受信する段階と、
前記同期信号を調節するための情報に基づいて前記同期信号の遅延及びパルス幅を調節し、該調節された同期信号を生成する段階と、
前記調節された同期信号に応答して前記ディスプレイデータの伝送タイミングを調節し、伝送タイミングが調節されたディスプレイデータを前記ディスプレイドライバーに伝送する段階と、
前記ディスプレイデータを処理し、該処理されたディスプレイデータをディスプレイにディスプレイする段階と、を有し、
前記同期信号は、前記制御信号に基づいて生成されることを特徴とする携帯用装置のディスプレイデータ処理方法。

【請求項22】

前記調節された同期信号を生成する段階は、前記伝送タイミングを調節するディスプレイコントローラから出力された情報を用いて前記遅延及び前記パルス幅を調節し、前記調節された同期信号を生成することを特徴とする請求項２１に記載の携帯用装置のディスプレイデータ処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法に係り、特に、ティアリング（ｔｅａｒｉｎｇ）とフリッカーリング（ｆｌｉｃｋｅｒｉｎｇ）とを防止するために、同期信号を調節できる、ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法に関する。

【背景技術】

【0002】

スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）又はタブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などの携帯用装置のディスプレイの解像度（ｒｅｓｏｌｕｔｉｏｎ）の増加につれて、メモリ帯域幅の要求が増加すると共に、携帯用装置の電力消耗も増加している。

【0003】

従って、携帯用装置の省力化のための方法が切実に要求されている。また、携帯用装置のディスプレイの解像度の増加につれて、ディスプレイにディスプレイされる画面でのティアリング乃至フリッカーリングの発生可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする技術的な課題は、ティアリングとフリッカーリングとを防止できる装置と方法とを提供することである。

【課題を解決するための手段】

【0005】

本発明の実施形態によるディスプレイコントローラは、ディスプレイドライバーで生成された同期信号の遅延とパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号を出力する調節回路と、前記調節された同期信号に応答して、前記ディスプレイドライバーに伝送されるディスプレイデータの伝送タイミングを制御する伝送タイミング制御回路と、を含む。

【0006】

前記同期信号は、前記ディスプレイデータの伝送に関連した信号であり得る。
前記調節回路は、前記同期信号を調節するための情報を保存する情報レジスタと、前記情報を用いて、前記同期信号の前記遅延と前記同期信号の前記パルス幅とのうちの少なくとも１つを調節する調節ロジック回路と、を含み得る。
前記伝送タイミング制御回路は、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して、前記ディスプレイデータを前記ディスプレイドライバーに伝送し得る。
前記ディスプレイコントローラは、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して、前記ディスプレイデータの伝送を準備し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して、前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースをさらに含み得る。
前記伝送インターフェースは、ＣＰＵインターフェース、ＲＧＢインターフェース、又はシリアルインターフェースであり得る。前記伝送インターフェースは、ＭＤＤＩ（Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ（登録商標、Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、Ｉ^２Ｃ（Ｉｎｔｅｒ ＩＣ）インターフェース、ＤＰ（Ｄｉｓｐｌａｙ Ｐｏｒｔ）、又はｅＤＰ（ｅｍｂｅｄｄｅｄ Ｄｉｓｐｌａｙ Ｐｏｒｔ）であり得る。
前記ディスプレイコントローラは、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して、第１制御信号を生成し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して、第２制御信号を生成するタイミングコントローラと、前記第１制御信号に応答して、前記ディスプレイデータの伝送を準備し、前記第２制御信号に応答して、前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースと、をさらに含み得る。
前記伝送タイミング制御回路は、前記調節された同期信号のレベル遷移タイミングと前記制御された伝送タイミングとの差に対応する差情報を生成し、前記調節回路は、前記差情報を用いて、前記同期信号を調節し得る。
前記調節回路は、前記差情報を保存するためのレジスタと、前記差情報を用いて、前記同期信号の遅延を調節する遅延調節回路と、前記遅延調節回路から出力された遅延調節された同期信号のパルス幅を、前記差情報を用いて調節し、前記調節された同期信号を生成するパルス幅調節回路と、を含み得る。

【0007】

本発明の実施形態によるイメージデータ処理システムは、ディスプレイドライバーで生成された同期信号の遅延とパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号を出力する調節回路と、前記調節された同期信号に応答して、前記ディスプレイドライバーに伝送されるディスプレイデータの伝送タイミングを制御する伝送タイミング制御回路を含むディスプレイコントローラと、を含む。

【0008】

実施形態によって、前記調節回路は、前記ディスプレイドライバーの内部に具現され得る。
他の実施形態によって、前記調節回路は、前記ディスプレイコントローラの内部に具現され得る。
前記調節回路は、レジスタと、前記レジスタに保存された情報を用いて、前記遅延と前記パルス幅とのうちの少なくとも１つを調節する調節ロジック回路と、を含み得る。
前記ディスプレイコントローラは、前記調節された同期信号の立上りエッジと立下りエッジとのうちの何れか１つに応答して、前記ディスプレイデータの伝送を準備し、前記立上りエッジと前記立下りエッジとのうちの他の１つに応答して、前記ディスプレイデータを前記ディスプレイドライバーに伝送する伝送インターフェースをさらに含み得る。
前記伝送タイミング制御回路は、前記調節された同期信号のレベル遷移タイミングと前記制御された伝送タイミングとの差に対応する差情報を生成し、前記調節回路は、前記差情報を保存するレジスタと、前記差情報を用いて前記同期信号の前記遅延を調節する遅延調節回路と、前記遅延調節回路から出力された遅延調節された同期信号のパルス幅を、前記差情報を用いて調節して前記調節された同期信号を生成するパルス幅調節回路と、を含み得る。

【0009】

本発明の実施形態による携帯用装置のディスプレイデータ処理方法は、ディスプレイドライバーから出力され、ディスプレイデータの伝送に関連した同期信号を受信する段階と、前記同期信号の遅延とパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号を生成する段階と、前記調節された同期信号に応答して前記ディスプレイデータの伝送タイミングを調節し、伝送タイミング調節されたディスプレイデータを前記ディスプレイドライバーに伝送する段階と、前記ディスプレイデータを処理して該処理されたディスプレイデータをディスプレイにディスプレイする段階と、を含む。

【0010】

前記調節された同期信号を生成する段階は、前記伝送タイミングを調節するディスプレイコントローラから出力された情報を用いて、前記遅延と前記パルス幅とのうちの少なくとも１つを調節し、前記調節された同期信号を生成し得る。
前記情報は、前記調節された同期信号のレベル遷移タイミングと前記調節された伝送タイミングとの差によって決定された情報であり得る。
前記携帯用装置は、携帯電話、スマートフォン、及びタブレット（ｔａｂｌｅｔ）ＰＣのうちの何れか１つであり得る。

【0011】

本発明の他の実施形態による携帯用装置のディスプレイデータ処理方法は、ＣＰＵでモード転換命令を検出し、該検出結果に対応する制御信号をディスプレイドライバーに伝送する段階と、前記ディスプレイドライバーから出力され、ディスプレイデータの伝送に関連した同期信号を受信する段階と、前記同期信号の遅延とパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号を生成する段階と、前記調節された同期信号に応答して、前記ディスプレイデータの伝送タイミングを調節し、伝送タイミング調節されたディスプレイデータを前記ディスプレイドライバーに伝送する段階と、前記ディスプレイデータを処理して該処理されたディスプレイデータをディスプレイにディスプレイする段階と、を含み、前記同期信号は、前記制御信号に基づいて生成される。

【0012】

前記調節された同期信号を生成する段階は、前記伝送タイミングを調節するディスプレイコントローラから出力された情報を用いて、前記遅延と前記パルス幅とのうちの少なくとも１つを調節し、前記調節された同期信号を生成し得る。

【発明の効果】

【0013】

本発明の実施形態によれば、同期信号の遅延とパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号を出力できるので、ディスプレイコントローラは、動画データを前記調節された同期信号によって正確なタイミングでディスプレイドライバーに出力することができる。従って、前記装置と前記方法は、ディスプレイデータの静止映像データから動画データへの転換時に発生するティアリングとフリッカーリングとを防止できる。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態によるイメージデータ処理システムのブロック図である。

【図2】図１に示した調節回路のブロック図である。

【図3】図２に示した調節回路の動作タイミング図の一実施形態を示す。

【図4】図２に示した調節回路の動作タイミング図の他の実施形態を示す。

【図5】図１に示したタイミングコントローラのブロック図を示す。

【図6】図１に示した調節回路と伝送タイミング制御回路との動作を説明するタイミング図の一実施形態である。

【図7】図１に示した調節回路と伝送タイミング制御回路との動作を説明するタイミング図の他の実施形態である。

【図8】本発明の他の実施形態によるイメージデータ処理システムのブロック図である。

【図9】本発明のさらに他の実施形態によるイメージデータ処理システムのブロック図である。

【図10】図１、図８、又は図９に示したイメージデータ処理システムの動作を説明するフローチャートである。

【図11】本発明の実施形態によるディスプレイコントローラを含むイメージデータ処理システムのブロック図を示す。

【図12】本発明の実施形態によるモード転換命令を検出することができるイメージデータ処理システムの動作を説明するフローチャートである。

【発明を実施するための形態】

【0015】

以下、添付した図面を参照して、本発明を詳しく説明する。
本発明の多様な実施形態による同期信号の遅延とパルス幅とのうちの少なくとも１つを調節する調節回路は、ディスプレイコントローラの内部、ディスプレイコントローラとディスプレイドライバーとの間、又はディスプレイドライバーの内部に具現されうる。

【0016】

図１は、本発明の一実施形態によるイメージデータ処理システム１０Ａのブロック図である。図１を参照すると、イメージデータ処理システム（ｉｍａｇｅ ｄａｔａ ｐｒｏｃｅｓｓｉｎｇ ｓｙｓｔｅｍ）１０Ａは、アプリケーションプロセッサ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）１００、外部メモリ１６０、ディスプレイドライバー（ｄｉｓｐｌａｙ ｄｒｉｖｅｒ）２００、及びディスプレイ（ｄｉｓｐｌａｙ）３００を含む。各要素１００、１６０、及び２００は、別個のチップとして具現可能である。

【0017】

実施形態によって、アプリケーションプロセッサ１００とディスプレイドライバー２００は、１つのモジュール（ｍｏｄｕｌｅ）、１つのシステムオンチップ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）、又は１つのパッケージ（ｐａｃｋａｇｅ）、例えば、マルチチップパッケージ（ｍｕｌｔｉ−ｃｈｉｐ ｐａｃｋａｇｅ）として具現可能である。他の実施形態によって、ディスプレイドライバー２００とディスプレイ３００は、１つのモジュールとして具現可能である。

【0018】

イメージデータ処理システム１０Ａは、ＰＣ又は携帯用装置（ｐｏｒｔａｂｌｅ ｄｅｖｉｃｅ）として具現可能であり、さらに前記携帯用装置は、ラップトップコンピュータ（ｌａｐｔｏｐ ｃｏｍｐｕｔｅｒ）、携帯電話、スマートフォン、タブレットＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ＭＰ３プレーヤー、又はカーナビゲーション（ａｕｔｏｍｏｔｉｖｅ ｎａｖｉｇａｔｉｏｎ ｓｙｓｔｅｍ）などとして具現可能である。

【0019】

アプリケーションプロセッサ１００は、外部メモリ１６０及び／又はディスプレイドライバー２００を制御する。アプリケーションプロセッサ１００は、ディスプレイドライバー２００の同期信号生成回路２１０から出力される、ディスプレイデータＤＤＡＴＡの伝送に関連した同期信号ＤＳＹＮＣを受信し、同期信号ＤＳＹＮＣの遅延と同期信号ＤＳＹＮＣのパルス（ｐｕｌｓｅ）幅とのうちの少なくとも１つを調節し、該調節された同期信号ＡＤＳＹＮＣによって、ディスプレイデータＤＤＡＴＡの伝送タイミングを調節する。

【0020】

即ち、ティアリングとフリッカーリングとを除去するために、アプリケーションプロセッサ１００は、同期信号ＤＳＹＮＣの遅延と同期信号ＤＳＹＮＣのパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号ＡＤＳＹＮＣに応答して、ディスプレイデータＤＤＡＴＡの伝送タイミングを調節する。

【0021】

ここで、ティアリング又はスクリーンティアリング（ｓｃｒｅｅｎ ｔｅａｒｉｎｇ）は、２つ又はそれ以上の互いに異なるフレーム（ｆｒａｍｅｓ）に対応するイメージデータがディスプレイで１つの画面にディスプレイされる時に出現する視覚的な人工物（ｖｉｓｕａｌ ａｒｔｉｆａｃｔ）を意味する。

【0022】

アプリケーションプロセッサ１００は、バス（ｂｕｓ）１０１を通じて互いに通信できるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１０、メモリコントローラ１１２、及びディスプレイコントローラ１２０Ａを含む。ＣＰＵ１１０は、アプリケーションプロセッサ１００の動作を全般的に制御する。

【0023】

ＣＰＵ１１０の制御によって、メモリコントローラ１１２は、外部メモリ１６０から出力されたイメージデータ、例えば、動画データ又は静止映像データを、バス１０１を通じてディスプレイコントローラ１２０Ａに伝送する。外部メモリ１６０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような揮発性メモリ装置又はＮＡＮＤフラッシュ（ｆｌａｓｈ）メモリのような不揮発性メモリ装置として具現可能である。

【0024】

ＣＰＵ１１０の制御によって、ディスプレイコントローラ１２０Ａは、ディスプレイドライバー２００から出力された同期信号ＤＳＹＮＣの遅延と同期信号ＤＳＹＮＣのパルス幅とのうちの少なくとも１つを調節し、該調節された同期信号ＡＤＳＹＮＣに応答して、ディスプレイデータＤＤＡＴＡ、例えば、動画データ又は静止映像データの伝送タイミングを調節する。また、ディスプレイコントローラ１２０Ａは、ディスプレイデータＤＤＡＴＡの伝送に関連した少なくとも１つの制御信号の伝送タイミングを制御する。ディスプレイデータＤＤＡＴＡは、伝送インターフェース１４３のプロトコル（ｐｒｏｔｏｃｏｌ）に適したデータ又はデータパケット（ｄａｔａ ｐａｃｋｅｔ）として具現されることもある。

【0025】

ディスプレイコントローラ１２０Ａは、調節回路１３０、伝送タイミング制御回路１４０、及びイメージ処理ロジック回路１５０を含む。

【0026】

調節回路１３０は、ディスプレイドライバー２００から出力された同期信号ＤＳＹＮＣを受信して調節し、該調節された同期信号ＡＤＳＹＮＣを出力する。例えば、同期信号ＤＳＹＮＣは、ティアリングを除去するための制御信号、例えば、ティアリング効果（ｔｅａｒｉｎｇ ｅｆｆｅｃｔ）制御信号であり得る。

【0027】

例えば、ＣＰＵ１１０は、モード転換命令を検出し、該検出結果に対応する制御信号を、ディスプレイコントローラ１２０Ａを通じてディスプレイドライバー２００に伝送する。この際、ディスプレイドライバー２００の同期信号生成回路２１０は、前記制御信号に応答して、同期信号ＤＳＹＮＣを生成する。

【0028】

前記モード転換命令は、ユーザの行為（ｇｅｓｔｕｒｅ）、例えば、タッチ（ｔｏｕｃｈ）、ボタン（ｂｕｔｔｏｎ）クリック、音声、手振りなどによって周辺装置（図示せず）から生成される。

【0029】

例えば、前記モード転換命令は、第１モード（ｍｏｄｅ）から第２モードへの転換のための命令であり、前記第１モードは、静止映像データをディスプレイドライバー２００に伝送するモードであり、前記第２モードは、動画データをディスプレイドライバー２００に伝送するモードである。また、例えば前記第１モードは、スリープモード（ｓｌｅｅｐ ｍｏｄｅ）であり、前記第２モードは、正常モード（ｎｏｒｍａｌ ｍｏｄｅ）である。前記スリープモードは、アプリケーションプロセッサ１００とディスプレイドライバー２００とがイメージデータを処理しないモードであり、前記正常モードは、アプリケーションプロセッサ１００とディスプレイドライバー２００とがイメージデータを処理するモードであり得る。

【0030】

図２は、図１に示した調節回路１３０のブロック図である。調節回路１３０は、同期信号ＤＳＹＮＣの遅延と同期信号ＤＳＹＮＣのパルス幅とのうちの少なくとも１つを調節する。例えば、前記遅延と前記パルス幅は、調節回路１３０に入力されるクロック（ｃｌｏｃｋ）信号に基づいて調節される。

【0031】

調節回路１３０は、情報レジスタ（ｒｅｇｉｓｔｅｒ）１３０−１、遅延調節ロジック（ｌｏｇｉｃ）回路１３０−２、及びパルス幅調節ロジック回路１０３−３を含む。例えば、調節ロジック回路は、遅延調節ロジック回路１３０−２とパルス幅調節ロジック回路１０３−３とを含む。

【0032】

情報レジスタ１３０−１に保存される情報は、ディスプレイコントローラ１２０Ａによって設定される。即ち、情報レジスタ１３０−１に保存される情報は、外部からプログラム可能である。

【0033】

図３は、図２に示した調節回路の動作タイミング図の一実施形態を示す。図４は、図２に示した調節回路の動作タイミング図の他の実施形態を示す。

【0034】

遅延調節ロジック回路１３０−２とパルス幅調節ロジック回路１０３−３は、情報レジスタ１３０−１から出力されたイネーブル（ｅｎａｂｌｅ）信号ＥＮに応答して、イネーブル又はディセーブル（ｄｉｓａｂｌｅ）される。例えば、イネーブル信号ＥＮが、第１値、例えば、ロジック０、即ち、ローレベル（ｌｏｗ ｌｅｖｅｌ）である時、遅延調節ロジック回路１３０−２とパルス幅調節ロジック回路１０３−３は、ディセーブルされる。この際、遅延調節ロジック回路１３０−２とパルス幅調節ロジック回路１０３−３は、同期信号ＤＳＹＮＣを図３に示したようにバイパス（ｂｙｐａｓｓ）してＡＤＳＹＮＣとして出力するか、又は、同期信号ＤＳＹＮＣを図４に示したように遮断してＡＤＳＹＮＣとして出力しない。

【0035】

しかし、イネーブル信号ＥＮが、第２値、例えば、ロジック１、即ち、ハイレベル（ｈｉｇｈ ｌｅｖｅｌ）である時、遅延調節ロジック回路１３０−２とパルス幅調節ロジック回路１０３−３は、イネーブルされる。従って、遅延調節ロジック回路１３０−２は、情報レジスタ１３０−１から出力された遅延調節情報ＤＩに基づいて、同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹを調節し、遅延調節された同期信号を出力する。ここで、遅延調節情報ＤＩは、１ビット又はそれ以上のビットを含む。

【0036】

パルス幅調節ロジック回路１０３−３は、情報レジスタ１３０−１から出力されたパルス幅調節情報ＷＩに基づいて、遅延調節ロジック回路１３０−２から出力された信号のパルス幅ＷＩＤＴＨを調節し、最終的に調節された同期信号ＡＤＳＹＮＣを出力する。ここで、パルス幅調節情報ＷＩは、１ビット（ｂｉｔ）又はそれ以上のビットを含む。

【0037】

図２、図３、図４、図６、及び図７を参照すると、情報レジスタ１３０−１は、同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹと同期信号ＤＳＹＮＣのパルス幅ＷＩＤＴＨとのうちの少なくとも１つを調節するための情報、例えば、差情報ＩｎＦを保存する。前述したように、前記情報、例えば、差情報ＩｎＦは、同期信号ＤＳＹＮＣの遅延を調節する遅延調節情報ＤＩと同期信号ＤＳＹＮＣのパルス幅を調節するパルス幅調節情報ＷＩとを含む。

【0038】

図２では、説明の便宜上、差情報ＩｎＦを保存する情報レジスタ１３０−１が示されているが、実施形態によっては、調節回路１３０が、情報レジスタ１３０−１を含まない時、遅延調節ロジック回路１３０−２は、伝送タイミング制御回路１４０のタイミングコントローラ１４１（後述）から出力された差情報ＩｎＦに含まれた遅延調節情報ＤＩに基づいて、直接同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹを調節する。また、パルス幅調節ロジック回路１０３−３は、タイミングコントローラ１４１から出力された差情報ＩｎＦに含まれたパルス幅調節情報ＷＩに基づいて、同期信号ＤＳＹＮＣのパルス幅ＷＩＤＴＨを直接調節する。

【0039】

調節回路１３０は、調節された同期信号ＡＤＳＹＮＣをタイミングコントローラ１４１に伝送する。伝送タイミング制御回路１４０は、調節回路１３０から出力された調節された同期信号ＡＤＳＹＮＣに応答して、ディスプレイドライバー２００に伝送されるディスプレイデータＤＤＡＴＡの伝送タイミングを制御する。

【0040】

伝送タイミング制御回路１４０は、タイミングコントローラ１４１と伝送インターフェース（ｉｎｔｅｒｆａｃｅ）１４３とを含む。

【0041】

タイミングコントローラ１４１は、調節された同期信号ＡＤＳＹＮＣの立上りエッジ（ｅｄｇｅ）と立下りエッジとのうちの何れか１つのエッジ、例えば、立上りエッジに応答して、第１制御信号ＣＴＬＲ１を生成し、前記立上りエッジと前記立下りエッジとのうちから他の１つのエッジ、例えば、立下りエッジに応答して第２制御信号ＣＴＬＲ２を生成する。

【0042】

図５は、図１に示したタイミングコントローラのブロック図を示す。タイミングコントローラ１４１の制御信号生成器１４１−１は、第１制御信号ＣＴＬＲ１と第２制御信号ＣＴＬＲ２とを生成する。

【0043】

イメージ処理ロジック回路１５０と伝送インターフェース１４３のそれぞれは、第１制御信号ＣＴＬＲ１のレベル遷移に応答して、ディスプレイデータＤＤＡＴＡの伝送を準備する。

【0044】

第２制御信号ＣＴＬＲ２によって、伝送インターフェース１４３は、イメージ処理ロジック回路１５０から出力されたディスプレイデータＤＤＡＴＡをディスプレイドライバー２００の受信インターフェース２２０に伝送する。実施形態によって、低電力インターフェースとして具現された伝送インターフェース１４３は、ＣＰＵインターフェース、ＲＧＢインターフェース、又はシリアルインターフェース（ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ）として具現可能である。他の実施形態によって、伝送インターフェース１４３は、ＭＤＤＩ（Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ（登録商標、Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、Ｉ^２Ｃ（Ｉｎｔｅｒ ＩＣ）インターフェース、ＤＰ（Ｄｉｓｐｌａｙ Ｐｏｒｔ）、又はｅＤＰ（ｅｍｂｅｄｄｅｄ Ｄｉｓｐｌａｙ Ｐｏｒｔ）として具現可能である。

【0045】

受信インターフェース２２０は、伝送インターフェース１４３と同じインターフェースとして具現可能である。伝送インターフェース１４３は、ディスプレイデータＤＤＡＴＡの伝送タイミングについての情報ＴＩをタイミングコントローラ１４１に伝送する。

【0046】

タイミングコントローラ１４１の差情報生成器１４１−２は、調節された同期信号ＡＤＳＹＮＣのタイミングについての情報とディスプレイデータＤＤＡＴＡの伝送タイミングについての情報ＴＩとを用いて差情報ＩｎＦを生成し、該生成された差情報ＩｎＦを調節回路１３０の情報レジスタ１３０−１に保存する。前述したように、差情報ＩｎＦは、前記調節ロジック回路に直接入力されうる。

【0047】

差情報ＩｎＦは、調節された同期信号ＳＤＳＹＮＣのタイミングとディスプレイデータＤＤＡＴＡの伝送タイミングとの差に対応する情報であって、遅延調節情報ＤＩ、及び／又は、パルス幅調節情報ＷＩを含む。従って、調節回路１３０は、差情報ＩｎＦを用いて、同期信号ＤＳＹＮＣの遅延と同期信号ＤＳＹＮＣのパルス幅とのうちの少なくとも１つを調節できる。

【0048】

ディスプレイドライバー２００は、ディスプレイコントローラ１２０Ａから伝送されたディスプレイデータＤＤＡＴＡを受信して処理し、該処理されたディスプレイデータＤＤＡＴＡ２をディスプレイ３００に伝送する。ディスプレイドライバー２００は、同期信号ＤＳＹＮＣを生成する同期信号生成回路２１０を含む。ディスプレイドライバー２００の具体的な構造と動作は、図９を参照して詳しく説明される。ディスプレイ３００は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）ディスプレイ、又はＡＭＯＬＥＤ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ ＯＬＥＤ）ディスプレイとして具現可能である。

【0049】

図６は、図１に示した調節回路と伝送タイミング制御回路との動作を説明するタイミング図の一実施形態であり、図７は、図１に示した調節回路と伝送タイミング制御回路との動作を説明するタイミング図の他の実施形態である。

【0050】

図１から図７を参照すると、調節回路１３０は、第１時点Ｔ１でパルス幅Ｐ１を有する同期信号ＤＳＹＮＣを受信し、情報レジスタ１３０−１に保存された情報又は差情報ＩｎＦに基づいて、同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹと同期信号ＤＳＹＮＣのパルス幅ＷＩＤＴＨとのうちの少なくとも１つを調節し、該調節された同期信号ＡＤＳＹＮＣを生成する。タイミングコントローラ１４１の制御信号生成器１４１−１は、調節された同期信号ＡＤＳＹＮＣのレベル遷移（ｌｅｖｅｌ ｔｒａｎｓｉｔｉｏｎ）を検出し、該検出結果によって、第１制御信号ＣＴＲＬ１と第２制御信号ＣＴＲＬ２とを生成する。

【0051】

図６と図７とに示したように、第２時点Ｔ２で制御信号生成器１４１−１は、調節された同期信号ＡＤＳＹＮＣの立上りエッジに応答して、第１制御信号ＣＴＲＬを生成する。この際、イメージ処理ロジック回路１５０と伝送インターフェース１４３は、活性化された第１制御信号ＣＴＲＬ１によって、ディスプレイデータＤＡＴＡの伝送を準備する。次いで、伝送インターフェース１４３は、第３時点Ｔ３で活性化された第２制御信号ＣＴＲＬ２によって、ディスプレイデータＤＡＴＡをディスプレイドライバー２００に伝送する。即ち、第３時点Ｔ３で伝送インターフェース１４３は、調節された同期信号ＡＤＳＹＮＣの立下りエッジに応答して、ディスプレイデータＤＡＴＡをディスプレイドライバー２００に伝送する。

【0052】

図７の場合Ｉ（ＣＡＳＥ１）に示したように、第２時点Ｔ２で、調節された同期信号ＡＤＳＹＮＣが、ローレベルからハイレベルに遷移した後、ディスプレイデータ出力時間ＤＯＴが経つやいなや、即ち、第３時点Ｔ３で、ディスプレイコントローラ１２０ＡからディスプレイデータＤＡＴＡ、例えば、動画データが、ディスプレイドライバー２００に出力される時、ディスプレイ３００では、ティアリングとフリッカーリングとが発生しないと仮定する。

【0053】

また、ディスプレイデータ出力時間ＤＯＴは、固定された時間であると仮定する。即ち、ディスプレイコントローラ１２０Ａから出力されるディスプレイデータＤＤＡＴＡが、静止映像データから動画データに転換される時、フリッカーリングの発生可能性が高い。

【0054】

場合ＩＩ（ＣＡＳＥ２）を参照すると、ディスプレイデータＤＤＡＴＡ、例えば、動画データは、Ｔ３’’時点から出力されるので、ディスプレイ３００では、ティアリングとフリッカーリングとが発生する恐れがある。従って、ティアリングとフリッカーリングとを除去するために、ディスプレイコントローラ１２０Ａは、ディスプレイデータＤＤＡＴＡの出力時点をＴ３’’からＴ３に調節しなければならない。

【0055】

そのために調節回路１３０は、情報レジスタ１３０−１に保存された情報又は差情報ＩｎＦを用いて、調節された同期信号ＡＤＳＹＮＣの発生時点をＴ２’’からＴ２に調節する。例えば、調節回路１３０が、同期信号ＤＳＹＮＣの遅延（ＤＴ１又は図６のＤＥＬＡＹ）を調節すれば、伝送タイミング制御回路１４０は、遅延調節された同期信号ＡＤＳＹＮＣによって、Ｔ３時点に正確にディスプレイデータＤＤＡＴＡを出力できる。

【0056】

場合ＩＩＩ（ＣＡＳＥ３）を参照すると、ディスプレイデータＤＤＡＴＡ、例えば、動画データは、Ｔ３’時点から出力されるので、ディスプレイ３００では、ティアリングとフリッカーリングとが発生する恐れがある。従って、ティアリングとフリッカーリングとを除去するために、ディスプレイコントローラ１２０Ａは、ディスプレイデータＤＤＡＴＡの出力時点をＴ３’からＴ３に調節しなければならない。

【0057】

そのために、情報レジスタ１３０−１に保存された情報又は差情報ＩｎＦを用いて、調節回路１３０は、調節された同期信号ＡＤＳＹＮＣの発生時点をＴ２’からＴ２に調節する。例えば、調節回路１３０が、同期信号ＤＳＹＮＣの遅延（ＤＴ２又は図６のＤＥＬＡＹ）を調節すれば、伝送タイミング制御回路１４０は、遅延調節された同期信号ＡＤＳＹＮＣによって、Ｔ３時点に正確にディスプレイデータＤＤＡＴＡを出力できる。

【0058】

差情報ＩｎＦは、フレームごとにアップデートされうる。従って、ディスプレイコントローラ１２０Ａは、以前フレーム（ｐｒｅｖｉｏｕｓ ｆｒａｍｅ）についての差情報ＩｎＦを用いて、現在フレーム（ｃｕｒｒｅｎｔ ｆｒａｍｅ）に対応するディスプレイデータＤＤＡＴＡの伝送タイミングを調節できる。

【0059】

図８は、本発明の他の実施形態によるイメージデータ処理システム１０Ｂのブロック図である。図１と図８とを参照すると、調節回路１３０が、ディスプレイコントローラ１２０Ｂとディスプレイドライバー２００との間に存在することを除けば、図１のイメージデータ処理システム１０Ａの構造と図８のイメージデータ処理システム１０Ｂの構造は、実質的に同一である。図８では、説明の便宜上、各要素１０１、１１０、１１２、及び１６０は示していない。

【0060】

ディスプレイコントローラ１２０Ｂの伝送タイミング制御回路１４０は、制御回路１３０によって同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹとパルス幅ＷＩＤＴＨとのうちの少なくとも１つが調節された同期信号ＡＤＳＹＮＣによって、ディスプレイドライバー２００に伝送されたディスプレイデータＤＤＡＴＡの伝送タイミングを制御する。

【0061】

図９は、本発明のさらに他の実施形態によるイメージデータ処理システム１０Ｃのブロック図である。調節回路１３０が、ディスプレイドライバー２００Ｃの内部に存在することを除けば、図１のイメージデータ処理システム１０Ａの構造と図９のイメージデータ処理システム１０Ｃの構造は、実質的に同一である。

【0062】

ディスプレイドライバー２００Ｃは、調節回路１３０、同期信号生成回路２１０、受信インターフェース２２０、制御回路２３０、複数のスイッチ２４１と２４３、フレームバッファ２５０、メモリコントローラ２５１、選択回路２６０、及び出力回路２７０を含む。

【0063】

同期信号生成回路２１０は、受信インターフェース２２０を通じて入力されたデータ又は制御回路２３０から出力された制御信号によって、同期信号ＤＳＹＮＣを生成する。制御回路２３０は、受信インターフェース２２０を通じて入力されたディスプレイデータＤＤＡＴＡによって、複数のスイッチ制御信号ＳＷ１とＳＷ２、アクセス制御信号ＡＣＣ、及び選択信号ＳＥＬを生成する。

【0064】

第１スイッチ２４１は、第１スイッチ制御信号ＳＷ１に応答して、ディスプレイデータＤＤＡＴＡ、例えば、動画データを選択回路２６０に伝送する。この場合第１スイッチ２４１は、動画データの伝送を制御する制御回路の機能を行う。第２スイッチ２４３は、第２スイッチ制御信号ＳＷ２に応答して、ディスプレイデータＤＤＡＴＡ、例えば、静止映像データをフレームバッファ２５０に伝送する。この場合第２スイッチ２４３は、静止映像データの伝送を制御する制御回路の機能を行う。

【0065】

即ち、動画データ又は第１フレームレート（ｆｒａｍｅ ｒａｔｅ）を有するディスプレイデータは、フレームバッファ２５０を経由せず、選択回路２６０を通じて出力回路２７０に伝送される。静止映像データ又は第２フレームレートを有するディスプレイデータは、フレームバッファ２５０と選択回路２６０とを通じて出力回路２７０に伝送される。即ち、動画データと静止映像データのそれぞれは、互いに異なるデータ経路を通じて出力回路２７０に伝送される。

【0066】

前記第１フレームレートは、前記第２フレームレートより大きい。例えば、前記第１フレームレートと前記第２フレームレートは、一定のフレームレート、例えば、３０ｆｐｓ（ｆｒａｍｅｓ ｐｅｒ ｓｅｃｏｎｄ）を基準に分類されることもある。

【0067】

メモリコントローラ２５１は、アクセス制御信号ＡＣＣによって、フレームバッファ２５０に対するデータアクセス動作、例えば、データライト動作又はデータリード動作を制御することができる。フレームバッファ２５０は、例えばグラフィックスメモリ（ｇｒａｐｈｉｃｓ ｍｅｍｏｒｙ）を用いて具現可能である。選択回路２６０は、選択信号ＳＥＬによって、第１経路、即ち、第１スイッチ２４１を通じて伝送されたディスプレイデータ（例えば、動画データ）又は第２経路、即ち、フレームバッファ２５０から出力されたディスプレイデータ（例えば、静止映像データ）を出力回路２７０に伝送する。選択回路２６０は、例えばマルチプレクサを用いて具現可能である。

【0068】

出力回路２７０は、選択回路２６０から出力されたディスプレイデータを処理し、該処理されたディスプレイデータＤＤＡＴＡ２をディスプレイ３００に伝送する。

【0069】

図１０は、図１、図８、又は図９に示したイメージデータ処理システムの動作を説明するフローチャートである。図１から図１０を参照すると、調節回路１３０は、ディスプレイデータＤＤＡＴＡの伝送に関連した同期信号ＤＳＹＮＣを受信する（ステップＳ１０）。

【0070】

図６又は図７に示したように、調節回路１３０は、同期信号ＤＳＹＮＣの遅延ＤＥＬＡＹとパルス幅ＷＩＤＴＨとのうちの少なくとも１つを調節し、遅延ＤＥＬＡＹとパルス幅ＷＩＤＴＨとのうちの少なくとも１つが調節された同期信号ＡＤＳＹＮＣを出力する（ステップＳ２０）。実施形態によって、調節回路１３０は、情報レジスタ１３０−１に保存された情報又は差情報ＩｎＦを用いて、遅延ＤＥＬＡＹとパルス幅ＷＩＤＴＨとのうちの少なくとも１つを調節する。

【0071】

図６又は図７に示したように、伝送タイミング制御回路１４０は、調節された同期信号ＡＤＳＹＮＣに応答して、ディスプレイデータＤＤＡＴＡの伝送タイミングを制御する（ステップＳ３０）。伝送タイミング制御回路１４０は、調節された伝送タイミングによって、ディスプレイデータＤＤＡＴＡをディスプレイドライバー２００に伝送する（ステップＳ４０）。ディスプレイドライバー２００は、ディスプレイデータＤＤＡＴＡを処理し、該処理されたディスプレイデータＤＤＡＴＡ２をディスプレイ３００に伝送し、ディスプレイ３００は、処理されたディスプレイデータＤＤＡＴＡ２をディスプレイする（ステップＳ５０）。

【0072】

図１１は、本発明の実施形態によるディスプレイコントローラを含むイメージデータ処理システムのブロック図を示す。
図１１を参照すると、イメージデータ処理システム４００は、ＭＩＰＩ（登録商標）を使用又は支援できるＰＤＡ、ＰＭＰ、携帯電話、スマートフォン、又はタブレットＰＣのような携帯用装置として具現可能である。

【0073】

イメージデータ処理システム４００は、アプリケーションプロセッサ４１０、イメージセンサー４２０、及びディスプレイ４３０を含む。

【0074】

アプリケーションプロセッサ４１０に具現されたＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト４１２は、カメラシリアルインターフェースＣＳＩを通じてイメージセンサー４２０のＣＳＩ装置４２１とシリアル通信できる。実施形態によって、ＣＳＩホスト４１２には、デシリアライザ（ｄｅｓｅｒｉａｌｉｚｅｒ）ＤＥＳが具現され、ＣＳＩ装置４２１には、シリアライザ（ｓｅｒｉａｌｉｚｅｒ）ＳＥＲが具現される。アプリケーションプロセッサ４１０に具現されたＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト４１１は、ディスプレイシリアルインターフェースを通じてディスプレイ４３０のＤＳＩ装置４３１とシリアル通信することができる。実施形態によって、ＤＳＩホスト４１１には、シリアライザＳＥＲが具現され、ＤＳＩ装置４３１には、デシリアライザＤＥＳが具現される。

【0075】

イメージデータ処理システム４００は、アプリケーションプロセッサ４１０と通信できるＲＦチップ４４０をさらに含みうる。具体的には、イメージデータ処理システム４００のアプリケーションプロセッサ４１０内のＰＨＹ４１３とＲＦチップ４４０内のＰＨＹ４４１は、ＭＩＰＩ ＤｉｇＲＦによってデータを送受信する。

【0076】

イメージデータ処理システム４００は、ＧＰＳ受信器４５０、ＤＲＡＭのようなメモリ４５２、ＮＡＮＤフラッシュメモリのような不揮発性メモリとして具現されたデータ保存装置４５４、マイク４５６、又はスピーカー４５８を含みうる。また、イメージデータ処理システム４００は、少なくとも１つの通信プロトコル（又は、通信標準）、例えば、ＵＷＢ（Ｕｌｔｒａ−Ｗｉｄｅｂａｎｄ）４６０、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ ＬＡＮ）４６２、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒＭｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）４６４、又はＬＴＥＴＭ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）などを用いて外部装置と通信できる。

【0077】

実施形態によっては、ＤＳＩホスト４１１は、図１のディスプレイコントローラ１２０Ａの機能を行える。他の実施形態によっては、調節回路１３０は、ＤＳＩホスト４１１の外部に具現されうる。さらに他の実施形態によっては、調節回路１３０は、ディスプレイドライバー２００の機能を行うＤＳＩ装置４３１の内部に具現されうる。

【0078】

図１２は、本発明の実施形態によるモード転換命令を検出するイメージデータ処理システムの動作を説明するフローチャートである。図１から図１２を参照すると、ＣＰＵ１１０は、モード転換命令を検出し、該検出結果に対応する制御信号をディスプレイドライバー２００に伝送する（ステップＳ１１０）。ディスプレイドライバー２００は、前記制御信号に応答して、同期信号ＤＳＹＮＣを生成する（ステップＳ１２０）。同期信号ＤＳＹＮＣは、ディスプレイデータＤＤＡＴＡの伝送に関連した信号である。調節回路１３０は、同期信号ＤＳＹＮＣを受信する（ステップＳ１３０）。図１２の各段階Ｓ２０〜Ｓ５０は、図１０の各段階Ｓ２０〜Ｓ５０と同一である。

【産業上の利用可能性】

【0079】

本発明は、ディスプレイコントローラとイメージデータ処理システムとに使われる。

【符号の説明】

【0080】

１０Ａ、１０Ｂ、１０Ｃ イメージデータ処理システム
１００ アプリケーションプロセッサ
１１０ グラフィックプロセッシングユニット
１１２ メモリコントローラ
１２０ ディスプレイコントローラ
１３０ 調節回路
１３０−１ 情報レジスタ
１３０−２ 遅延調節ロジック回路
１３０−３ パルス幅調節ロジック回路
１４０ 伝送タイミング制御回路
１４１ タイミングコントローラ
１４１−１ 制御信号生成器
１４１−２ 差情報生成器
１４３ 伝送インターフェース
１５０ イメージ処理ロジック回路
２００ ディスプレイドライバー
２１０ 同期信号生成回路
２２０ 受信インターフェース
２３０ 制御回路
２４１、２４３ スイッチ
２５０ フレームバッファ
２５１ メモリコントローラ
２６０ 選択回路
２７０ 出力回路
３００ ディスプレイ
４００ イメージデータ処理システム
４１０ アプリケーションプロセッサ
４１１ ＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト
４１２ ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト
４１３ ＰＨＹフィジカルレイヤ
４２０ イメージセンサー
４２１ ＣＳＩ装置
４３０ ディスプレイ
４３１ ＤＳＩ装置
４４０ ＲＦチップ
４４１ ＰＨＹ（フィジカルレイヤ）
４５０ ＧＰＳ受信機
４５２ メモリ
４５４ データ保存装置
４５６ マイク
４５８ スピーカ
４６０ ＵＷＢ（Ｕｌｔｒａ−Ｗｉｄｅｂａｎｄ）
４６２ ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ ＬＡＮ）
４６４ ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】