特許 6092271 集積回路パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6092271

(24)【登録日】2017年2月17日

(45)【発行日】2017年3月8日

(54)【発明の名称】集積回路パッケージ

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20170227BHJP

   H01L 21/768 20060101ALI20170227BHJP

   H01L 23/522 20060101ALI20170227BHJP

   H01L 23/12 20060101ALI20170227BHJP

【ＦＩ】

   H01L21/88 T

   H01L23/12 501P

【請求項の数】20

【外国語出願】

【全頁数】16

(21)【出願番号】特願2015-12866(P2015-12866)

(22)【出願日】2015年1月27日

(65)【公開番号】特開2015-173256(P2015-173256A)

(43)【公開日】2015年10月1日

【審査請求日】2015年1月27日

(31)【優先権主張番号】14/205,093

(32)【優先日】2014年3月11日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】トルステン メイヤー

(72)【発明者】

【氏名】ゲラルト オフナー

(72)【発明者】

【氏名】テオドーラ オシアンダー

(72)【発明者】

【氏名】フランク ツードック

(72)【発明者】

【氏名】クリスティアン ガイスラー

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特開２０１１−０７１５４７（ＪＰ，Ａ）

【文献】 特開昭６４−０８１１８１（ＪＰ，Ａ）

【文献】 特開２０１２−１１４１４８（ＪＰ，Ａ）

【文献】 特開２０１２−１９１１２３（ＪＰ，Ａ）

【文献】 特表２００９−５２４２５４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８８

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

集積回路パッケージの組み立て方法であって：
非パターン化パッシベーション層を有するウエハを提供して、該ウエハに埋め込まれた金属導体の腐食を防ぐウエハ提供工程であり、前記金属導体は銅を有する、ウエハ提供工程；
前記パッシベーション層の上に誘電体材料を積層して誘電体層を形成する誘電体材料積層工程；
前記誘電体材料を選択的に除去して、前記金属導体の上に配置された前記パッシベーション層の一部を露出させる空隙を前記誘電体層に形成する誘電体材料選択的除去工程；及び
前記パッシベーション層の前記一部を除去して前記金属導体を露出させる開口部を形成するパッシベーション層一部除去工程であり、前記開口部は前記誘電体層の前記空隙によって定義される、パッシベーション層一部除去工程；
を含む方法。

【請求項2】

当該方法は、前記パッシベーション層一部除去工程の後に、ウエットエッチング処理を前記金属導体に施して、前記金属導体上に形成された酸化銅を除去する工程をさらに含む、請求項１に記載の方法。

【請求項3】

前記ウエットエッチング処理はリン酸及び過酸化水素を塗布することを含む、請求項２に記載の方法。

【請求項4】

前記誘電体材料積層工程は、前記パッシベーション層の上に前記誘電体材料をスピンコーティングすること及び前記誘電体材料を硬化させて前記誘電体材料を固めることを含む、請求項１〜３のいずれか１項に記載の方法。

【請求項5】

前記誘電体材料選択的除去工程はフォトリソグラフィ処理又はレーザードリル処理のいずれかを含む、請求項１〜４のいずれか１項に記載の方法。

【請求項6】

前記パッシベーション層一部除去工程は、前記パッシベーション層の前記一部にプラズマ処理を施して前記開口部を形成することを含む、請求項１〜５のいずれか１項に記載の方法。

【請求項7】

前記誘電体層及び前記金属導体上にバリア材を堆積してバリア層を形成する工程；及び前記バリア層の上にシード材を堆積してシード層を形成する工程；をさらに含む、請求項１〜６のいずれか１項に記載の方法。

【請求項8】

前記シード層の上にレジスト材を堆積してレジスト層を形成する工程；及び前記レジスト材の一部を選択的に除去して前記シード層を露出させる空隙を前記レジスト材に形成する工程；をさらに含む、請求項７に記載の方法。

【請求項9】

前記レジスト材の前記空隙内に再配線層又はアンダーバンプメタライゼーション層を堆積することをさらに含む、請求項８に記載の方法。

【請求項10】

前記再配線層又は前記アンダーバンプメタライゼーション層に半田を堆積して半田ボールを形成する工程をさらに含む、請求項９に記載の方法。

【請求項11】

集積回路（ＩＣ）パッケージであって：
埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触して該金属パッドの上に形成されたパッシベーション層を有するウエハであり、前記金属パッドは銅を有する、ウエハ；及び
前記パッシベーション層の表面上に配置された誘電体層であって、前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるように当該誘電体層内に形成された複数のビアを有する誘電体層；
を含み、
前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する、ＩＣパッケージ。

【請求項12】

前記金属パッドは、前記パッシベーション層の下で半径方向に広がり且つ前記パッシベーション層と前記金属パッドの表面との間に空隙を形成するアンダーエッチングされた側壁を有する、請求項１１に記載のＩＣパッケージ。

【請求項13】

前記誘電体層の表面上に配置され、前記誘電体層の表面上にバリア層を形成するバリア材をさらに含む、請求項１１又は１２に記載のＩＣパッケージ。

【請求項14】

前記バリア層はクロム又はチタンの１つ以上を含む、請求項１３に記載のＩＣパッケージ。

【請求項15】

前記バリア層の表面上に配置され、前記誘電体層の表面上にシード層を形成するシード材をさらに含む、請求項１３又は１４に記載のＩＣパッケージ。

【請求項16】

前記シード層は銅、金又はパラジウムの１つ以上を含む、請求項１５に記載のＩＣパッケージ。

【請求項17】

当該ＩＣパッケージはファンインウエハレベルパッケージ又はファンアウトウエハレベルパッケージである、請求項１１〜１６のいずれか１項に記載のＩＣパッケージ。

【請求項18】

パッケージアセンブリであって：
埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触して該金属パッドの上に形成されたパッシベーション層を有するウエハであり、前記金属パッドは銅を有する、ウエハと、前記パッシベーション層の表面上に配置された誘電体層であって、当該誘電体層は、前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるように当該誘電体層内に形成された複数のビアを有し、前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する、誘電体層と、前記金属パッドに電気的に結合された複数の入出力（Ｉ／Ｏ）相互接続構造体と、を含む集積回路（ＩＣ）パッケージ；及び
１つ以上のランドが配置された第１の側と、該第１の側の反対側に配置され、前記金属パッドに電気的に結合された１つ以上の電気ルーティング機構を有する第２の側とを含むパッケージ基板；
を含むパッケージアセンブリ。

【請求項19】

前記ＩＣパッケージはプロセッサである、請求項１８に記載のパッケージアセンブリ。

【請求項20】

前記パッケージ基板に結合されたアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）装置、コンパス、ガイガーカウンター、加速度計、ジャイロスコープ、スピーカー又はカメラのうちの１つ以上をさらに含み、
当該パッケージアセンブリは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバー、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレーヤー又はデジタルビデオレコーダーの一部である、請求項１９に記載のパッケージアセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は一般に集積回路（ＩＣ）の技術分野に関し、より具体的にはＩＣパッケージの製造コストを低減することに加えて、パッケージの接続部の整合性及び信頼性を高めることに関する。

【背景技術】

【0002】

集積回路（ＩＣ）パッケージの製造には一連の複雑な工程が用いられ得る。それらの工程の１つは、シリコン・ファウンドリにおいてバックエンド（ＢＥＯＬ）処理の一部としてウエハに保護層を適用し、適用した保護層に開口部を形成することである。この工程は、レジスト材をマスクとして用いて開口部を形成し、そして開口部を形成した後で係るレジスト材を除去することを伴い、コストのかかる工程となり得る。それに加えて、シリコン・ファウンドリにおいてパッシベーション層に開口部が形成されるため、係る開口部によって露出される金属接点又は金属パッドを容易に酸化しない材料で構成する必要がある。さらに、誘電体層を堆積する前にパッシベーション層に開口部が形成され得るため、誘電体層に形成されるビアがパッシベーション層の開口部と完全には整合しないことがある。

【0003】

ここで述べた背景技術の説明は、本開示の文脈を概説することを目的としたものである。特段定めがない限り、この項に記載した材料は本願の請求項の先行技術ではなく、この項に含めることで先行技術として認められない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＩＣパッケージの製造コストを低減することに加えて、パッケージの接続部の整合性及び信頼性を高める集積回路パッケージの組み立て方法、ＩＣパッケージ及びパッケージアセンブリを提供する。

【課題を解決するための手段】

【0005】

本開示に係る集積回路パッケージの組み立て方法は：非パターン化パッシベーション層を有するウエハを提供して、該ウエハに埋め込まれた金属導体の腐食を防ぐウエハ提供工程；前記パッシベーション層の上に誘電体材料を積層して誘電体層を形成する誘電体材料積層工程；前記誘電体材料を選択的に除去して、前記金属導体の上に配置された前記パッシベーション層の一部を露出させる空隙を前記誘電体層に形成する誘電体材料選択的除去工程；及び前記パッシベーション層の前記一部を除去して前記金属導体を露出させるパッシベーション層一部除去工程；を含む。

【0006】

本開示に係る集積回路（ＩＣ）パッケージは：埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触するパッシベーション層を有するウエハ；及び前記パッシベーション層の表面上に配置され、複数のビアを有する誘電体層であって、該複数のビアは前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるために形成されている、誘電体層；を含む。前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する。

【0007】

本開示に係るパッケージアセンブリは：埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触するパッシベーション層を有するウエハと、前記パッシベーション層の表面上に配置され、複数のビアを有する誘電体層であって、戦記複数のビアは前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるために形成され、前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する、誘電体層と、前記金属パッドに電気的に結合された複数の入出力（Ｉ／Ｏ）相互接続構造体とを含む集積回路（ＩＣ）パッケージ；及び１つ以上のランドが配置された第１の側と、該第１の側の反対側に配置され、前記金属パッドに電気的に結合された１つ以上の電気ルーティング機構を有する第２の側とを含むパッケージ基板；を含む。

【図面の簡単な説明】

【0008】

本開示の実施形態は、添付の図面と併せて下記の詳細な説明から容易に理解できる。この説明を容易にするために、同様の参照符号は同様の構造要素を示す。実施形態は一例として示しており、添付の図面の図に限定されない。特段定めがない限り、これらの図面は縮尺通りに描かれていない。それに加えて、これらの図面の一部は、図面内に含まれる特徴に注意を向けさせるために意図的に誇張して描かれていることがある。

【図1】図１は、本開示の一部の実施形態に係る例示の集積回路（ＩＣ）アセンブリの側断面図を概略的に図示する。

【図2】図２は、本開示の一部の実施形態に係る集積回路パッケージの製造方法の例示のフローチャートである。

【図3】図３は、本開示の一部の実施形態に係る図２に図示の集積回路パッケージの製造方法の段階を示す特定の工程の例示の断面図である。

【図4】図４は、本開示の一実施形態に係る集積回路パッケージを利用する組み立て工程の例示のフローチャートである。

【図5】図５は、本開示の一部の実施形態に係る集積回路パッケージを含むコンピュータ装置を概略的に図示する。

【発明を実施するための形態】

【0009】

本開示の実施形態では、より低コストでより信頼性が高い集積回路パッケージアセンブリのための技術及び構成を説明する。下記の説明では、例示の実施形態の様々な態様の作用の実態を他の当業者に伝えるために、当業者によって広く使用されている用語を使ってそれらの様々な態様を説明する。しかしながら、当業者であれば、説明する態様の一部のみで本開示の実施形態が実施され得ることが分かる。例示の実施形態が完全に理解されるようにするために、特定の数、材料及び構成を説明目的で記載している。しかしながら、当業者であれば本開示の実施形態は特定の詳細事項なしに実施され得ることが分かる。他の場合では、例示の実施形態が不明確にならないようにするために公知の特徴が省略されているか又は簡略化されている。

【0010】

下記の詳細な説明では、本願の一部を構成する添付の図面を参照する。添付の図面では、全体を通して同様の参照符号が同様の部分を示す。本開示の主題が実行され得る実施形態を例示する。なお、他の実施形態が使用され得る場合があり、本開示の範囲から逸脱することなく構造的又は論理的な変更が加えられ得る。従って、下記の詳細な説明を限定的に解釈すべきでなく、実施形態の範囲は添付の請求項及びそれらの同等物によって定義される。

【0011】

本開示のために、「Ａ及び／又はＢ」という表現は（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本開示のために、「Ａ、Ｂ及び／又はＣ」という表現は（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）又は（Ａ、Ｂ及びＣ）を意味する。

【0012】

下記の詳細な説明では、上面／底面、内／外、上／下等の視点に基づく（perspective-based）説明を使用し得る。係る説明は解説を容易にするために用いているに過ぎず、本明細書に記載の実施形態の適用を特定の向きに限定することを意図していない。

【0013】

下記の説明では「一実施形態では」又は「実施形態では」という表現を使用し得るが、これらの表現はそれぞれ同じ又は別の実施形態の１つ以上を意味し得る。さらに、本開示の実施形態との関連で使用している「構成する（comprising）」、「含む」、「有する」等の表現は同義語である。

【0014】

「結合された（coupled with）」という用語及びその派生語が本明細書で用いられ得る。「結合」とは次のうちの１つ以上を意味する。「結合」とは、２つ以上の要素が直接物理的又は電気的に接触していることを意味し得る。しかしながら、「結合」は２つ以上の要素の接触が非直接であるものの、互いに協働又は相互作用することも意味し、互いに結合しているとされる要素の間に１つ以上の他の要素が結合されているか又は接続されていることを意味し得る。「直接結合された」という用語は、２つ以上の要素が直接接触していることを意味し得る。

【0015】

様々な実施形態では、「第２の特徴の上に形成されたか、堆積されたか又はさもなければ配置された第１の特徴」という表現は、第１の特徴が第２の特徴の上に形成されているか、堆積されているか又は配置されており、第１の特徴の少なくとも一部が第２の特徴の少なくとも一部と直接接触しているか（例えば、直接の物理的及び／又は電気的接触）又は非直接的に接触している（例えば、第１の特徴と第２の特徴との間に１つ以上の他の特徴がある）ことを意味し得る。

【0016】

本明細書で使用の「モジュール」という用語は次に挙げるものを意味し得るか、次に挙げるものの一部であり得るか又は次に挙げるものを含み得る：１つ以上のソフトウエアプログラム又はファームウエアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、システムオンチップ（ＳｏＣ）、プロセッサ（共有、専用又はグループ）及び／又はメモリ（共有、専用又はグループ）、組み合わせ論理回路及び／又は上記の機能を提供する他の好適な構成要素。

【0017】

図１は、本開示の実施形態に係る例示の集積回路（ＩＣ）アセンブリの側断面図を概略的に図示する。例示のＩＣアセンブリは、回路基板１０４に電気的且つ物理的に結合されたＩＣパッケージ１０２を含む。本開示の実施形態では、ＩＣパッケージ１０２は、少なくとも部分的に封入材料に封入され得る１つ以上のチップ（dies）であり得るか又は係るチップを含み得る。

【0018】

本開示の実施形態では、ＩＣパッケージ１０２はファンインウエハレベルパッケージ（fan-in wafer level package）であるか又はファンアウトウエハレベルパッケージ（fan-out wafer level package）であり得る。ＩＣパッケージ１０２がファンアウトウエハレベルパッケージである実施形態では、１つ以上のチップが、それらを取り囲むファンアウト領域を形成する成形材料内に封入され得る。そのようなファンアウトウエハレベルパッケージは、１つ以上のチップの表面を担体に結合することによって製造され得る。成形材料は、１つ以上のチップの露出面（担体に結合されていない面）の上に配置され得る。そして、成形材料を硬化させて成形材料を固める。成形材料を硬化させた後、１つ以上のチップ及び硬化した成形材料によって形成されたファンアウト面から担体が分離され得る。硬化した成形材料のファンアウト面は、担体に結合していた１つ以上のチップの面に隣接し、係る面の周辺を形成し得る。

【0019】

他の実施形態では、ＩＣパッケージ１０２は埋め込みチップパッケージ（embedded die package）であり得る。そのような実施形態では、１つ以上のチップが、それらを取り囲むファンアウト領域を形成するラミネート層内に封入され得る。そのような埋め込みチップパッケージは１つ以上のチップの表面を担体に結合することによって製造され得る。ラミネート層は、１つ以上のチップの露出面（担体に結合されていない面）の上に配置され得る。そして、ラミネート層を押し付け、ラミネート層を硬化して固める。硬化の後、ラミネート層が、チップを埋め込み、担体に結合されていた１つ以上のチップの面に隣接し、係る面の周辺を形成し得る。

【0020】

一部の実施形態では、ＩＣパッケージ１０２は再配線層（ＲＤＬ）、例えば差し込み図１１０内のＲＤＬ１２０を有し得る。再配線層１２０は、１つ以上の金属パッド１１２を１つ以上の相互接続構造体（例えば半田ボール１０６）に電気的に結合するように構成され得る。相互接続構造体は、ＩＣパッケージ１０２をパッケージ基板又は回路基板（例えば回路基板１０４）に電気的且つ物理的に結合するように構成され得る。ＩＣパッケージ１０２は、フリップ構成を含む様々な好適な構成に従って回路基板１０４に取り付けられ得る。ここでは相互接続構造体を半田ボール１０６として図示しているが、相互接続構造体は、ＩＣパッケージ１０２を回路基板１０４に電気的に結合し得る半田ボール１０６に代えて又は半田ボール１０６に加えて、ピラー又は他の好適な構造体を含み得る。ＩＣパッケージ１０２は半導体材料からなる個別のチップ又はダイを表し、一部の実施形態ではプロセッサ、メモリ又はＡＳＩＣに含まれるか又はその一部を構成し得る。

【0021】

様々な実施形態に従って、ＩＣパッケージ１０２の一部を差し込み図１１０により詳細に示す。差し込み図１１０は、ＩＣアセンブリ１００に描かれた楕円が示す、ＩＣアセンブリ１００の一部の拡大図である。差し込み図１１０から分かるように、一部の実施形態ではＩＣパッケージ１０２は誘電体層１１６、パッシベーション層１１４及び半田停止層（solder stop layer）１１８を含み得る。パッシベーション層１１４は、例えば窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ）の層であり得る。ＩＣパッケージ１０２は、ＲＤＬ１２０が配置された金属パッド１１２も含み得る。一部の実施形態では、金属パッド１１２は銅又は銅合金であり得る。一部の実施形態では、ＲＤＬ１２０に代えてアンダーバンプメタライゼーションが用いられ得る。図から分かるように、ＲＤＬ１２０は誘電体層１１６に形成されたビア内に配置され得る。再配線層１２０はパッシベーション層１１４に形成された空隙内にも配置され得る。本開示の実施形態では、パッシベーション層１１４における空隙は、誘電体層１１６をマスクとして利用して形成され得る。そのため、図示するように、パッシベーション層１１４の空隙は誘電体層１１６に形成されたビアと完全に整合し得る。一部の実施形態では、ＩＣパッケージ１０２は、図２を参照して以下で説明する、図３に図示の製造方法により製造され得る。

【0022】

回路基板１０４は、エポキシ基板等の電気絶縁材料で構成されるプリント基板（ＰＣＢ）であり得る。例えば、回路基板１０４は、例えばポリテトラフルオロエチレン；難燃剤４（ＦＲ−４）、ＦＲ−１、コットン紙等のフェノールコットン紙；ＣＥＭ−１又はＣＥＭ−３等のエポキシ材料又はエポキシ樹脂プリプレグ材を用いて共に積層されたガラス織物等の材料で構成される電気絶縁層を含み得る。ビア等の構造物（図示せず）は、回路基板１０４を介してＩＣパッケージ１０２に電気信号を送るために又は回路基板１０４を介してＩＣパッケージ１０２から電気信号を送るために電気絶縁層を介して形成され得る。他の実施形態では、回路基板１０４は他の好適な材料で構成され得る。一部の実施形態では、回路基板１０４はマザーボード（例えば図５のマザーボード５０２）であり得る。

【0023】

図２は、図１のＩＣパッケージ１０２等のＩＣパッケージを製造するための製造方法２００の例示のフローチャートである。図３は、例示の実施形態に従って、ＩＣパッケージ製造方法２００の段階を説明する特定の工程の断面図を示す。そのため、図２及び図３を併用して説明する。この説明に役立つように、図２で行われる工程は、図３における工程から工程に移動する矢印を参照する。それに加えて、描写を過度に複雑化させないようにするために、図３の各工程には全ての参照符号を示していない。

【0024】

方法２００は工程２０２から始まり得る。工程２０２ではウエハ（例えば図３のウエハ３０２）が提供され得る。本開示の実施形態では、ウエハ３０２は埋め込まれた複数の金属導体（例えば図３の金属導体３０４）を有し得る。金属導体３０４には金属導体３０４の面と直接接触した硬質のパッシベーション層（例えばパッシベーション層３０６）が配置され得る。金属導体３０４は銅、銅合金、他の導電性金属又はその合金であり得る。パッシベーション層３０６は、例えば窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ）の層であり得る。一部の実施形態では、金属導体３０４が半導体材料３０８（例えばケイ素）内に埋め込まれ得る。そのような実施形態では、パッシベーション層３０６は半導体材料３０８の表面上に加えて金属導体３０４の表面上に配置され得る。パッシベーション層３０６は非パターン化（unpatterned）パッシベーション層であり得る。本明細書で用いる非パターン化パッシベーション層とは、空隙又は開口部が形成されていないパッシベーション層を意味し得る。

【0025】

工程２０４では、誘電体層（例えば図３の誘電体層３１０）がパッシベーション層３０６の表面上に配置され得る。誘電体層３１０は当該技術分野で周知な任意の組成を有し、任意の従来の方法でパッシベーション層の上に適用され得る。例えば、一部の実施形態では、誘電体層は、パッケージの信頼性要件を満たす好適な機械特性を提供するためにシリカ充填剤を有し得るポリマー（例えば、エポキシベースの樹脂、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等）を含み得る。誘電体層３１０は、パッシベーション層３０６の上に誘電体層３１０をスピンコーティングして硬化することにより又は誘電体層３１０をラミネートすることによりパッシベーション層３０６の表面上に配置され得る。

【0026】

工程２０６では、ビア（例えば図３のビア３１２）が誘電体層に形成され得る。ビア３１２は、金属導体３０４上に配置されたパッシベーション層３０６の一部がビア３１２を介して露出され得るように形成され得る。ビアは、例えばフォトリソグラフィ処理又はレーザードリル処理等の任意の従来の方法で形成され得る。

【0027】

工程２０８では、金属導体３０４の少なくとも一部を露出させる空隙がパッシベーション層３０６に形成され得る。一部の実施形態では、パッシベーション層３０６におけるこの空隙はプラズマエッチング処理により形成され得る。この工程では、誘電体層３１０に形成されたビア３１２によって定義されるパッシベーション層３０６の空隙を形成するために誘電体層３１０がマスクとして利用され得る。その結果、図３の３１４が示すように、パッシベーション層３０６の端部がビアの端部と整合し得るか又はビアの端部によって定義され得る。そのような実施形態では、ビアとパッシベーション層の空隙とが継ぎ目なく一致して整合し得る。

【0028】

工程２１０では、例えば酸化銅等の酸化が金属導体３０４の表面に形成されていれば、それがパッシベーション層３０６に形成された空隙によって露出された金属導体３０４の表面から除去され得る。これは、例えばウエットエッチング処理によって実現され得る。一部の実施形態では、そのようなウエットエッチング処理はリン酸（Ｈ_３ＰＯ_４）及び過酸化水素（Ｈ_２Ｏ_２）を塗布して酸化を除去することを含み得る。一部の実施形態では、そのようなウエットエッチング処理によって、円３１６で強調する領域内に示すようにパッシベーション層３０６の一部の下に広がり得るアンダーエッチング領域が得られる。一部の実施形態では、ウエットエッチング処理が必要になるほどの量の酸化物が金属導体３０４の表面上に存在しないことがあるため、ウエットエッチング処理を行う必要がない場合がある。そのような実施形態では、工程２１０が省略され得る。

【0029】

工程２１２では、誘電体層３１０の表面上及び金属導体３０４の露出表面上にバリア材を配置してバリア層（例えば図３のバリア層３１８）が形成され得る。そのようなバリア層３１８は、クロム、チタン、チタン−タングステン又は他の好適な材料等のバリア材を含み得る。円３１６内に示すように、金属導体３０４の側壁でアンダーエッチングが生じている場合、バリア層３１８は開口しているか又は連続していない場合がある。金属導体３０４の表面から酸化物を除去するのにウエットエッチング処理を必要としない実施形態では、そのようなアンダーエッチングが生じず、バリア層３１８は閉塞しているか又は連続している。バリア層３１８は、ある材料が周囲の材料内に拡散するのを防止するよう作用し得る。例えば、バリア層３１８を利用して、銅が誘電体層３１０内に拡散するのが防止され得る。バリア層３１８は、例えばスパッタ法により形成され得る。

【0030】

工程２１４では、バリア層３１８の表面上にシード材を配置してシード層（例えば図３のシード層３２０）を形成し得る。そのようなシード材は銅、金、パラジウム又は他の好適な材料を含み得る。円３１６内に示すように、シード層３２０はバリア層３１８と同様に開口しているか又は連続していない場合がある。バリア層３１８の場合と同様に、金属導体３０４の表面から酸化物を除去するのにウエットエッチング処理を必要としない実施形態では、アンダーエッチングが生じず、シード層３２０は閉塞しているか又は連続している。バリア層３１８は、金属導体３０４及び誘電体材料３１０の上に後で適用されるメタライゼーションのための付着促進剤としての役割も果たし得る。シード層３２０は、材料の付着を促進させるように選択され得る。また、シード層３２０は、シード層３２０の表面上に適用され得る材料に基づいて選択され得る。シード層３２０は、例えばスパッタ法により形成され得る。

【0031】

工程２１６では、シード層３２０の表面上にレジスト材を配置し構造化してレジスト層（例えばレジスト層３２２）が形成され得る。レジスト層３２２は、例えば電気めっき法で用いる金属がシード層の一部に付着するのを防止するよう作用し得る。工程２１８では、再配線層（ＲＤＬ）、例えば図１のＲＤＬ１２０又はアンダーバンプメタライゼーション（ＵＢＭ）層３２４がシード層３２０の表面上に配置され得る。一部の実施形態では、ＲＤＬ又はＵＢＭ層３２４は、ＩＣパッケージを基板又は回路基板に結合するための半田を適用するのに信頼性のある表面を提供し得る。他の実施形態では、ＲＤＬ又はＵＢＭ層の上に追加の誘電体層及び金属層を配置して、さらなる信号ブレイクアウト（signal breakout）を提供する。本開示の実施形態では、ＲＤＬ又はＵＢＭ層３２４を電気めっきした後でさらなる工程が行われ得る（明確性のために図示せず）。例えば、本開示の実施形態では、ＲＤＬを電気めっきした後で露出されるレジスト層３２２の部分が除去され得る。レジスト層３２２の係る部分を除去した後、ＲＤＬをマスクとして用いてシード材にエッチングを施し、その後ＲＤＬをマスクとして用いてバリア材にエッチングが施され得る。これらの工程が完了すると、さらなる信号ブレイクアウトのために追加の誘電体層及び金属層が任意の露出面の上に配置され得るか又は半田停止層（例えば図１の半田停止層１２４）がその上に配置され得る。

【0032】

図４は、本開示の実施形態に係るＩＣパッケージを用いる組立方法４００の例示のフローチャートである。そのようなＩＣパッケージは、図２を参照して上で説明した、図３に図示の例示の方法により製造され得る。

【0033】

組立方法４００は工程４０２から始まり得る。工程４０２では、所定の基板接続点において露出された表面仕上げを有するパッケージ基板を受け取り得る。そのため、例示の実施形態では、ＩＣパッケージをパッケージ基板に結合する前には、パッケージ基板の表面上には半田レジストが存在せず、半田が表面仕上げの上に配置されない。

【0034】

作業４０４では、半田バンプがパッケージ接続点に配置された状態のＩＣパッケージを受け取り得る。本開示の実施形態では、ＩＣパッケージは、図３に図示する上記のＩＣパッケージによって表され得る。工程４０６では、ＩＣパッケージの接続点を基板の接続点と合わせる。そして工程４０８でＩＣパッケージの半田を合金化して、ＩＣパッケージを基板の接続点に取り付けて、パッケージング４１０が完了し得る。

【0035】

本開示の実施形態を、任意の好適なハードウエア及び／又はソフトウエアを用いてシステムに組み入れて任意に構成してもよい。図５は、本明細書で説明したＩＣパッケージ、例えば図１〜図３に図示のＩＣパッケージを含むコンピュータ装置を概略的に図示する。コンピュータ装置５００はマザーボード５０２等の基板を収容し得る。マザーボード５０２は、限定されないがプロセッサ５０４及び少なくとも１つの通信チップ５０６を含む多数の構成要素を含み得る。プロセッサ５０４は物理的且つ電気的にマザーボード５０２に結合され得る。一部の実施形態では、少なくとも１つの通信チップ５０６も物理的且つ電気的にマザーボード５０２に結合され得る。さらなる実施形態では、通信チップ５０６はプロセッサ５０４の一部であり得る。

【0036】

コンピュータ装置５００はその用途に応じて、マザーボード５０２に物理的且つ電気的に結合されているか又は結合されていない他の構成要素を含み得る。これらの他の構成要素としては、限定されないが揮発性メモリ（例えばＤＲＡＭ）、非揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタルシグナルプロセッサ、クリプトプロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）装置、コンパス、ガイガーカウンター、加速度計、ジャイロスコープ、スピーカー、カメラ及び大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、ＤＶＤ等）が挙げられる。

【0037】

通信チップ５０６は、コンピュータ装置５００への／からのデータ伝送のための無線通信を可能にし得る。「無線」という用語及びその派生語は、非固体媒体による変調電磁放射を用いてデータの通信を行い得る回路、装置、システム、方法、技術、通信チャネル等を表すのに使用され得る。係る用語は、関連する装置がワイヤを全く含んでいないことを含意しないが、一部の実施形態ではワイヤを含まない場合もあり得る。通信チップ５０６は、多数の無線規格又はプロトコルの任意のものを実行し得る。多数の無線規格又はプロトコルとしては、限定されないが米国電気電子学会（ＩＥＥＥ）の規格が挙げられ、それらの規格としてはＷｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えばＩＥＥＥ８０２．１６−２００５修正規格）、ロングタームエボリューション（ＬＴＥ）プロジェクトとその修正規格、更新及び／又は改正版（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれる）等）。ＩＥＥＥ８０２．１６に準拠したＢＷＡネットワークは一般にＷｉＭＡＸ（Worldwide Interoperability for Microwave Accessの頭字語）ネットワークと呼ばれ、ＩＥＥＥ８０２．１６規格の適合及び相互運用テストに合格した製品のための認証マークである。通信チップ５０６はＧＳＭ（Global System for Mobile Communication）、ＧＰＲＳ（General Packet Radio Service）、ＵＭＴＳ（Universal Mobile Telecommunications System）、ＨＳＰＡ（High Speed Packet Access）、Ｅ−ＨＳＰＡ（Evolved HSPA）又はＬＴＥネットワークに従って動作し得る。通信チップ５０６は、ＥＤＧＥ（Enhanced Data for GSM Evolution）、ＧＥＲＡＮ（GSM EDGE Radio Access Network）、ＵＴＲＡＮ（Universal Terrestrial Radio Access Network）又はＥ−ＵＴＲＡＮ（Evolved UTRAN）に従って動作し得る。通信チップ５０６は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、ＤＥＣＴ（Digital Enhanced Cordless Telecommunications）、ＥＶ−ＤＯ（Evolution-Data Optimized）、その派生物に加えて、３Ｇ、４Ｇ、５Ｇ及びそれ以降として規定された他の任意の無線プロトコルに従って動作し得る。通信チップ５０６は他の実施形態における他の無線プロトコルに従って動作し得る。

【0038】

コンピュータ装置５００は複数の通信チップ５０６を含み得る。例えば、第１の通信チップ５０６は、Ｗｉ−ＦｉやＢｌｕｅｔｏｏｔｈ（登録商標）等の短距離無線通信専用であり、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等の長距離無線通信専用であり得る。

【0039】

コンピュータ装置５００のプロセッサ５０４は、ＩＣアセンブリに組み込まれたＩＣパッケージ（例えば図１のＩＣパッケージ１０２）であり得る。例えば、図１の回路基板１３０はマザーボード５０２であり、プロセッサ５０４は本明細書で説明したＩＣパッケージ１０２であり得る。プロセッサ５０４とマザーボード５０４とは、パッケージレベルの相互接続を用いて互いに結合され得る。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データをレジスタ及び／又はメモリに記憶され得る他の電子データに変換する任意の装置又は装置の一部を意味し得る。

【0040】

通信チップ５０６は、ＩＣアセンブリに組み込まれたＩＣパッケージ（例えばＩＣパッケージ１０２）であり得る。さらなる実施形態では、コンピュータ装置５００内に収容された他の構成要素（例えばメモリ装置又は他の集積回路装置）がＩＣアセンブリに組み込まれたＩＣパッケージ（例えばＩＣパッケージ１０２）であり得る。

【0041】

様々な実施形態では、コンピュータ装置５００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバー、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレーヤー又はデジタルビデオレコーダーであり得る。さらなる実施形態では、コンピュータ装置５００はデータを処理する他の任意の電子装置であり得る。

【0042】

様々な実施形態によれば、本開示は多数の例を記載する。例１は、集積回路パッケージの組み立て方法であって、当該方法は：非パターン化パッシベーション層を有するウエハを提供して、該ウエハに埋め込まれた金属導体の腐食を防ぐウエハ提供工程；前記パッシベーション層の上に誘電体材料を積層して誘電体層を形成する誘電体材料積層工程；前記誘電体材料を選択的に除去して、前記金属導体の上に配置された前記パッシベーション層の一部を露出させる空隙を前記誘電体層に形成する誘電体材料選択的除去工程；及び前記パッシベーション層の前記一部を除去して前記金属導体を露出させるパッシベーション層一部除去工程；を含む。

【0043】

例２は例１の主題を含み得るものであって、前記金属導体は銅を含み、ウエットエッチング処理を前記金属導体に施して、前記金属導体上に形成された酸化銅を除去する工程をさらに含む。

【0044】

例３は例２の主題を含み得るものであって、前記ウエットエッチング処理はリン酸及び過酸化水素を塗布することを含む。

【0045】

例４は例１〜３のいずれか１つの主題を含み得るものであって、前記誘電体材料積層工程は、前記パッシベーション層の上に前記誘電体材料をスピンコーティングすること及び前記誘電体材料を硬化させて前記誘電体材料を固めることを含む。

【0046】

例５は例１〜３のいずれか１つの主題を含み得るものであって、前記誘電体材料選択的除去工程はフォトリソグラフィ処理又はレーザードリル処理のいずれかを含む。

【0047】

例６は例１〜３のいずれか１つの主題を含み得るものであって、前記パッシベーション層一部除去工程は、前記パッシベーション層の前記一部にプラズマ処理を施して前記金属導体を露出させる開口部を前記パッシベーション層に形成することをさらに含み、前記パッシベーション層の前記開口部は前記誘電体層の前記空隙によって定義される。

【0048】

例７は例１〜３のいずれか１つの主題を含み得るものであって、前記誘電体層及び前記金属導体上にバリア材を堆積してバリア層を形成する工程；及び前記バリア層の上にシード材を堆積してシード層を形成する工程；をさらに含む。

【0049】

例８は例７の主題を含み得るものであって、前記シード層の上にレジスト材を堆積してレジスト層を形成する工程；及び前記レジスト材の一部を選択的に除去して前記シード層を露出させる空隙を前記レジスト材に形成する工程；をさらに含む。

【0050】

例９は例１〜３のいずれか１つの主題を含み得るものであって、前記レジスト材の前記空隙内に再配線層（ＲＤＬ）又はアンダーバンプメタライゼーション（ＵＢＭ）層を堆積することをさらに含む。

【0051】

例１０は例９の主題を含み得るものであって、前記再配線層又は前記アンダーバンプメタライゼーション層に半田を堆積して半田ボールを形成する工程をさらに含む。

【0052】

例１１は集積回路（ＩＣ）パッケージであって、当該ＩＣパッケージは：埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触するパッシベーション層を有するウエハ；及び前記パッシベーション層の表面上に配置され、複数のビアを有する誘電体層であって、該複数のビアは前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるために形成されている、誘電体層；を含み、前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する。

【0053】

例１２は例１１の主題を含み得るものであって、前記金属パッドは銅を含む。

【0054】

例１３は例１２の主題を含み得るものであって、前記金属パッドは、前記パッシベーション層の下で半径方向に広がり且つ前記パッシベーション層と前記金属バッドの表面との間に空隙を形成するアンダーエッチングされた側壁を有する。

【0055】

例１４は例１１〜１３のいずれか１つの主題を含み得るものであって、前記誘電体層の表面上に配置され、前記誘電体層の表面上にバリア層を形成するバリア材をさらに含む。

【0056】

例１５は例１４の主題を含み得るものであって、前記バリア層はクロム又はチタンの１つ以上を含む。

【0057】

例１６は例１４の主題を含み得るものであって、前記バリア層の表面上に配置され、前記誘電体層の表面上にシード層を形成するシード材をさらに含む。

【0058】

例１７は例１６の主題を含み得るものであって、前記シード層は銅、金又はパラジウムの１つ以上を含む。

【0059】

例１８は例１７の主題を含み得るものであって、前記ＩＣパッケージはファンインウエハレベルパッケージ又はファンアウトウエハレベルパッケージである。

【0060】

例１９はパッケージアセンブリであって、当該パッケージアセンブリは：埋め込まれた複数の金属パッドを有し、該金属パッドに直接接触するパッシベーション層を有するウエハと、前記パッシベーション層の表面上に配置され、複数のビアを有する誘電体層であって、前記複数のビアは前記パッシベーション層に形成された対応する複数の空隙を通して前記金属パッドの表面を露出させるために形成され、前記誘電体層に形成された前記複数のビアの端部が、前記パッシベーション層に形成された対応する前記複数の空隙の端部をそれぞれ定義する、誘電体層と、前記金属パッドに電気的に結合された複数の入出力（Ｉ／Ｏ）相互接続構造体とを含む集積回路（ＩＣ）パッケージ；及び１つ以上のランドが配置された第１の側と、該第１の側の反対側に配置され、前記金属パッドに電気的に結合された１つ以上の電気ルーティング機構を有する第２の側とを含むパッケージ基板；を含む。

【0061】

例２０は例１９の主題を含み得るものであって、前記ＩＣパッケージはプロセッサである。

【0062】

例２１は例２０の主題を含み得るものであって、前記パッケージ基板に結合されたアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）装置、コンパス、ガイガーカウンター、加速度計、ジャイロスコープ、スピーカー又はカメラのうちの１つ以上をさらに含み、前記パッケージアセンブリは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバー、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレーヤー又はデジタルビデオレコーダーの一部である。

【0063】

様々な実施形態は、連結的形態（conjunctive form）（及び）で上述した実施形態の代替的（又は）実施形態を含む上述の実施形態の任意の好適な組み合わせを含み得る（例えば、「及び」は「及び／又は」であり得る）。さらに、一部の実施形態は、実行された場合に上述した実施形態の何れかの動作をもたらす命令が記憶された１つ以上の製造物（例えば非一時的なコンピュータ可読媒体）を含み得る。さらに、一部の実施形態は、上述の実施形態の様々な動作を行うのに適した任意の手段を有する装置又はシステムを含み得る。

【0064】

要約書に記載の内容を含む例示の実施形態の上述した説明は完全であること又は開示した正確な形態に本開示の実施形態を限定することを意図していない。特定の実施形態及び実施例を例示目的で本明細書で説明したが、当業者であれば認識するように本開示の範囲内で様々な同等の変更を加えることが可能である。

【0065】

それらの変更は、上述した詳細な説明に照らして本開示の実施形態に加えられ得る。下記の請求項で使用している用語を、本開示の様々な実施形態を本明細書及び請求項に開示の特定の実施形態に限定するものであると解釈すべきでない。むしろ、本開示の範囲は、確立された請求項の解釈の原則に従って解釈される下記の請求項によって全体的に決定される。

【符号の説明】

【0066】

１００ ＩＣアセンブリ
１０２ ＩＣパッケージ
１０４ 回路基板
１０６ 半田ボール
１１０ 差し込み図
１１２ 金属パッド
１１４ パッシベーション層
１１６ 誘電体層
１１８ 半田停止層
１２０ 再配線層
３０２ ウエハ
３０４ 金属導体
３０６ パッシベーション層
３０８ 半導体材料
３１０ 誘電体層
３１２ ビア
３１６ アンダーエッチング領域
３１８ バリア層
３２０ シード層
３２２ レジスト層
３２４ アンダーバンプメタライゼーション層

【図1】

【図2】

【図3】

【図4】

【図5】