特許 6092648 ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6092648

(24)【登録日】2017年2月17日

(45)【発行日】2017年3月8日

(54)【発明の名称】ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子

(51)【国際特許分類】

   H01L 21/363 20060101AFI20170227BHJP

   C23C 14/08 20060101ALI20170227BHJP

【ＦＩ】

   H01L21/363

   C23C14/08 C

【請求項の数】4

【全頁数】27

(21)【出願番号】特願2013-24013(P2013-24013)

(22)【出願日】2013年2月12日

(65)【公開番号】特開2014-41992(P2014-41992A)

(43)【公開日】2014年3月6日

【審査請求日】2016年1月13日

(31)【優先権主張番号】特願2012-166835(P2012-166835)

(32)【優先日】2012年7月27日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】100091340

【弁理士】

【氏名又は名称】高橋 敬四郎

(74)【代理人】

【識別番号】100141302

【弁理士】

【氏名又は名称】鵜飼 伸一

(72)【発明者】

【氏名】斎藤 千寿

(72)【発明者】

【氏名】加藤 裕幸

(72)【発明者】

【氏名】佐野 道宏

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２０１０−０７４０６８（ＪＰ，Ａ）

【文献】 特開２００９−０４３９２０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３６３

Ｃ２３Ｃ １４／０８

(57)【特許請求の範囲】

【請求項1】

（ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体単結晶層であって、
前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、０．９≦［ＩＢ］／［ＩＩＩＢ］＜１００を満たし、かつ、［ＩＢ］が８．０×１０^１９／ｃｍ^３以上、［ＩＩＩＢ］が３．２×１０^１９／ｃｍ^３以上であるｐ型ＺｎＯ系半導体単結晶層。

【請求項2】

前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、２≦［ＩＢ］／［ＩＩＩＢ］≦５０を満たす請求項１に記載のｐ型ＺｎＯ系半導体単結晶層。

【請求項3】

ｎ型ＺｎＯ系半導体層と、
前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、
前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、
前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、
前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極と
を有し、
前記ｐ型ＺｎＯ系半導体層は単結晶層であって、
（ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、０．９≦［ＩＢ］／［ＩＩＩＢ］＜１００を満たし、かつ、［ＩＢ］が８．０×１０^１９／ｃｍ^３以上、［ＩＩＩＢ］が３．２×１０^１９／ｃｍ^３以上である
ＺｎＯ系半導体素子。

【請求項4】

前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、２≦［ＩＢ］／［ＩＩＩＢ］≦５０を満たす請求項３に記載のＺｎＯ系半導体素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子に関する。

【背景技術】

【0002】

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギを持つ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。

【0003】

しかしながらＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１−４８６９８号公報

【特許文献2】特開２００１−６８７０７号公報

【特許文献3】特開２００４−２２１１３２号公報

【特許文献4】特開２００９−２５６１４２号公報

【特許文献5】特許第４３６５５３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、たとえば実用的なｐ型導電性を有するＺｎＯ系半導体単結晶層を提供することである。

【0006】

また、該ｐ型ＺｎＯ系半導体単結晶層を備えるＺｎＯ系半導体素子を提供することである。

【課題を解決するための手段】

【0007】

本発明の一観点によれば、（ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体単結晶層であって、前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、０．９≦［ＩＢ］／［ＩＩＩＢ］＜１００を満たし、かつ、［ＩＢ］が８．０×１０^１９／ｃｍ^３以上、［ＩＩＩＢ］が３．２×１０^１９／ｃｍ^３以上であるｐ型ＺｎＯ系半導体単結晶層が提供される。

【0008】

また、本発明の他の観点によれば、ｎ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極とを有し、前記ｐ型ＺｎＯ系半導体層は単結晶層であって、（ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、０．９≦［ＩＢ］／［ＩＩＩＢ］＜１００を満たし、かつ、［ＩＢ］が８．０×１０^１９／ｃｍ^３以上、［ＩＩＩＢ］が３．２×１０^１９／ｃｍ^３以上であるＺｎＯ系半導体素子が提供される。

【発明の効果】

【0009】

本発明によれば、たとえば実用的なｐ型導電性を有するＺｎＯ系半導体単結晶層を提供することができる。

【0010】

また、該ｐ型ＺｎＯ系半導体単結晶層を備えるＺｎＯ系半導体素子を提供することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、ＭＢＥ装置を示す概略的な断面図である。

【図2】図２Ａは、アニール前試料の概略的な断面図であり、図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図２Ｃは、交互積層構造５４の概略的な断面図であり、図２Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図である。

【図3】図３は、アニール前試料の交互積層構造について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。

【図4】図４は、アニール後試料のＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。

【図5】図５は、２次イオン質量分析法による、アニール終了後のＣｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。

【図6】図６Ａは、第１実施例によるＺｎＯ系半導体発光素子の概略的な断面図であり、図６Ｂは、交互積層構造５Ａの概略的な断面図である。

【図7】図７は、交互積層構造を形成する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。

【図8】図８Ａは、第２実施例によるＺｎＯ系半導体発光素子の概略的な断面図であり、図８Ｂは、活性層１５の他の例を示す概略的な断面図であり、図８Ｃは、交互積層構造１６Ａの概略的な断面図である。

【図9】図９は、第３実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。

【図10】図１０は、第１実施例〜第３実施例によるＺｎＯ系半導体発光素子を製造するに当たっての、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶膜の成膜条件をまとめた表である。

【図11】図１１は、サンプル５の交互積層構造及びその対応位置について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。

【図12】図１２は、ＳＩＭＳによる、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。

【図13】図１３は、アニールした交互積層構造対応位置の導電性、Ｃｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び［Ｃｕ］／［Ｇａ］の値を示すグラフである。

【発明を実施するための形態】

【0012】

まず、ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び実施例では、結晶製造方法として分子線エピタキシ(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。

【0013】

図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６が備えられている。

【0014】

Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、及びＧａビームを出射する。

【0015】

Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ_２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。

【0016】

基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

【0017】

ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇ_ｘＺｎ_１−ｘＯにおいて、Ｍｇ組成ｘは、ウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、Ｍｇ_ｘＺｎ_１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。

【0018】

ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。

【0019】

真空チャンバ７１内に、水晶振動子を用いた膜厚計７９が備えられている。膜厚計７９で測定される付着速度から、各ビームのフラックス強度が求められる。

【0020】

真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８０、及び、ＲＨＥＥＤ像を映すスクリーン８１が取り付けられている。ＲＨＥＥＤ像から、基板７８上に形成された結晶層の表面平坦性や成長モードを評価することができる。

【0021】

結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。

【0022】

次に、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪ_Ｚｎ、Ｍｇビームのフラックス強度をＪ_Ｍｇ、Ｏラジカルビームのフラックス強度をＪ_Ｏと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。

【0023】

結晶へのＺｎの付着しやすさを示す付着係数をｋ_Ｚｎ、Ｍｇの付着しやすさを示す付着係数をｋ_Ｍｇ、Ｏの付着しやすさを示す付着係数をｋ_Ｏと表す。Ｚｎの付着係数ｋ_Ｚｎとフラックス強度Ｊ_Ｚｎの積ｋ_ＺｎＪ_Ｚｎ、Ｍｇの付着係数ｋ_Ｍｇとフラックス強度Ｊ_Ｍｇの積ｋ_ＭｇＪ_Ｍｇ、及び、Ｏの付着係数ｋ_Ｏとフラックス強度Ｊ_Ｏの積ｋ_ＯＪ_Ｏは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。

【0024】

ｋ_ＺｎＪ_Ｚｎとｋ_ＭｇＪ_Ｍｇの和に対するｋ_ＯＪ_Ｏの比であるｋ_ＯＪ_Ｏ／（ｋ_ＺｎＪ_Ｚｎ＋ｋ_ＭｇＪ_Ｍｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合は単にＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（あるいはＯリッチ条件）と呼ぶ。

【0025】

なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度８５０℃以下であれば、付着係数ｋ_Ｚｎ、ｋ_Ｍｇ及びｋ_Ｏを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪ_Ｏ／（Ｊ_Ｚｎ＋Ｊ_Ｍｇ）と表すことが可能である。

【0026】

ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。Ｚｎフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのＺｎの蒸着速度Ｆ_Ｚｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦ_Ｚｎ（ｎｍ／ｓ）からＪ_Ｚｎ（ａｔｏｍｓ／ｃｍ^２ｓ）に換算される。

【0027】

一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度Ｇ_ＺｎＯの近似式：Ｇ_ＺｎＯ＝［（ｋ_ＺｎＪ_Ｚｎ）^−１＋（ｋ_ＯＪ_Ｏ）^−１］^−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪ_Ｏが算出される。こうして得られたＺｎフラックスＪ_Ｚｎ及びＯラジカルフラックスＪ_Ｏから、ＶＩ／ＩＩフラックス比を算出することができる。

【0028】

本願発明者らは、先の出願（特願２０１２−４１０９６号）において、たとえばＺｎＯ系半導体にＣｕをドープする新規な技術を提案した。これはＺｎ、Ｏ及びＣｕを同時に供給し、ＭＢＥ法でＣｕドープＺｎＯ膜を成長させた場合、３次元成長が生じ、表面の粗い多結晶膜が得られ、Ｃｕが膜厚方向に均一にドープされないという実験結果等に基づいてなされた提案である。

【0029】

本願発明者らは、Ｚｎ、Ｏ及びＣｕを同時に供給したことによって、活性なＯラジカルとＣｕの反応が促進され、ＣｕがＺｎサイトを置換する以上に、ＣｕＯが別の結晶相として形成される結果、ＺｎＯの成長阻害が起こり多結晶化が生じたと考えた。

【0030】

Ｚｎ、Ｏラジカル、及びＣｕを同時に供給してＣｕドープＺｎＯ膜を成長させると、Ｃｕが活性なＯラジカルと容易に反応することに起因して、ＣｕＯ（ＩＩ）が形成されやすくなる、すなわち２価のＣｕ^２＋の形成が支配的になると考えられる。また、ＣｕＯ（ＩＩ）がＣｕ_２Ｏ（Ｉ）に熱分解する温度は、ＣｕドープＺｎＯ膜の成長温度よりも高いため、２価のＣｕ^２＋は１価のＣｕ^＋になりにくく、ＺｎＯ中でアクセプタとして機能しないＣｕが支配的になると考えられる。

【0031】

本願発明者らは、２価のＣｕ^２＋よりも１価のＣｕ^＋が生じやすく、ＣｕがＺｎサイトを置換しやすいＣｕドープＺｎＯ層の形成方法であれば、２次元成長やｐ型導電性が得られやすいであろうと考え、たとえばＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上にＣｕを供給する工程を交互に繰り返す、Ｃｕドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層の製造方法を、先の出願において提案した。先の出願に係る製造方法によれば、平坦性が高く、結晶性の良好なＣｕドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層を得ることができる。

【0032】

本願に係るｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子は、たとえば先の出願に係る提案を改良した方法で製造される。本発明のｐ型ＺｎＯ系半導体単結晶層には、たとえば先の出願に係る方法で製造されるｐ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層より有効にアクセプタとして機能する１価のＣｕ^＋が存する。

【0033】

まず本願発明者らが行った実験について説明する。本願発明者らは、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層（交互積層構造）がアニールによりｐ型化することを発見した。以下、サンプル１〜サンプル５の５つのサンプルに沿って説明を行う。なお、説明においては、アニール前の試料をアニール前試料、アニール開始後の試料をアニール後試料と記載する。

【0034】

サンプル１のアニール前試料の作製方法について説明する。図２Ａに、アニール前試料の概略的な断面図を示す。

【0035】

ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を３００℃まで下げた。その温度（成長温度３００℃）で、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、ＺｎＯ基板５１上に厚さ３０ｎｍのＺｎＯバッファ層５２を成長させた。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

【0036】

ＺｎＯバッファ層５２上に、成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１００ｎｍのアンドープＺｎＯ層５３を成長させた。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、交互積層構造５４を形成した。交互積層構造５４の形成温度は３００℃とした。

【0037】

図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。

【0038】

交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返した。ＺｎＯ単結晶層を成長させる際にＧａを供給することで、ＧａはＺｎＯ単結晶層においてＺｎサイトに入り、ドナーとして機能すると期待される。ＧａドープＺｎＯ単結晶層を成長させる工程と、ＧａドープＺｎＯ単結晶層上にＣｕを付着させる工程とを別々に設け、Ｏセルシャッタの開期間とＣｕセルシャッタの開期間とを重複させないため、ＯラジカルとＣｕとは同時に供給されない。

【0039】

ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。すなわちＺｎセルシャッタの開期間は、Ｏセルシャッタ及びＧａセルシャッタの開期間を含む。ＯラジカルとＣｕを同時に供給しないことに加え、Ｃｕ付着工程の前後で、ＧａドープＺｎＯ単結晶層表面をＺｎで覆うことにより（Ｏの露出を抑制することにより）、ＯラジカルとＣｕの直接の反応を抑制する。

【0040】

サンプル１のアニール前試料の作製においては、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を１６秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１８秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１６秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。

【0041】

ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に１４０回ずつ繰り返し、厚さ４８０ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度Ｔ_Ｇａは４９０℃とした。ＶＩ／ＩＩフラックス比は０．７４（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９３０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１５ｎｍ／ｓとした。

【0042】

図２Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有する。この積層構造は、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａが１４０層、厚さ方向に積層されたものと考えることが可能である。

【0043】

ＧａドープＺｎＯ単結晶層５４ａの厚さは３．３ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／２０原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は５％程度となる。

【0044】

図２Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／２０原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。以後、図面の簡略化のため、このようなＣｕの付着態様も含め、交互積層構造を図２Ｃの層構造で表す。

【0045】

図３は、アニール前試料の交互積層構造について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。上段にＣＶ特性を示すグラフを記載し、下段にデプスプロファイルを示すグラフを記載した。測定は、電解液をショットキー電極に用いたＥＣＶ法により行った。グラフは並列モデルで解析した結果を示す。最も左の列がサンプル１に関するグラフである。なお、後述のサンプルについてのグラフも含め、左の列から順にサンプル１〜サンプル４に関する。ＣＶ特性を示すグラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ^２」を単位「ｃｍ^４／Ｆ^２」で表す。両軸ともリニアスケールを用いている。また、デプスプロファイルを示すグラフの横軸は、試料の深さ（厚さ）方向の位置を単位「ｎｍ」で表す。縦軸は、不純物濃度を単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

【0046】

サンプル１のＣＶ特性を示すグラフを参照する。右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られている。これは層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａ（交互積層構造５４）がｎ型導電性を備えることを示す。ＧａドープＺｎＯ単結晶層５４ａ上に局在するＣｕは、アクセプタとして機能していないと考えられる。なお、傾きが抵抗値と対応する。

【0047】

サンプル１のデプスプロファイルを示すグラフを参照する。本図に示されるように、サンプル１のアニール前試料の交互積層構造５４の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２０ｃｍ^−３である。

【0048】

次に、サンプル１にアニール処理を施した。大気中で６５０℃、３０分間のアニールを行った後、更にその温度で１０分間のアニールを４回実施した。

【0049】

図４は、アニール後試料のＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。交互積層構造５４形成位置のＣＶ特性とデプスプロファイルを示した。最も左の列がサンプル１に関するグラフである。図３と同様に、後述のサンプルについてのグラフも含め、左の列から順にサンプル１〜サンプル４のアニール後試料に関する。

【0050】

サンプル１の列を参照する。上欄に、６５０℃で３０分間のアニール処理を行った後のＣＶ特性を示すグラフを記載した。グラフの両軸の意味するところは、図３に示すＣＶ特性のグラフにおけるそれらと同様である。アニール前試料と比較したとき、交互積層構造５４（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａ）形成位置が高抵抗化している。Ｃｕがｐ型不純物として機能し、ｎ型不純物Ｇａの機能を相殺していると考えられる。

【0051】

下欄を参照する。下欄には、６５０℃、３０分間のアニール後、更に１０分間のアニールを４回実施し、６５０℃で合計７０分間のアニールを行った試料のＣＶ特性とデプスプロファイルを示すグラフを、それぞれ上段と下段に記載した。グラフの両軸の意味するところは、図３に示すグラフのそれらと同様である。

【0052】

上段に示すＣＶ特性のグラフにおいて、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られている。これは交互積層構造５４の形成位置がｐ型導電性を備えることを表す。交互積層構造５４形成位置における単位体積当たりのＣｕ濃度はＧａ濃度より高く、Ｃｕの拡散が進むと、Ｇａを補償した後、ｐ型不純物Ｃｕの濃度が増加するものと考えられる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル１のアニール後試料における交互積層構造５４形成位置の不純物濃度（アクセプタ濃度）Ｎ_ａが２．０×１０^１７ｃｍ^−３〜１．０×１０^１９ｃｍ^−３であることがわかる。

【0053】

図５は、２次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、アニール終了後のＣｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。最も左がサンプル１に関するグラフである。図３、図４と同様に、後述のサンプルについてのグラフも含め、左から順にサンプル１〜サンプル４のアニール後試料に関する。グラフの横軸は、アニール後試料の深さ方向の位置を表し、縦軸は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］を表す。アニール後試料の深さ方向の位置は、サンプル１〜サンプル３については単位「μｍ」、サンプル４については単位「ｎｍ」で示す。［Ｃｕ］及び［Ｇａ］の単位は「ｃｍ^−３」である。

【0054】

サンプル１の欄を参照する。深さ０．０μｍ〜０．４８μｍの範囲が、交互積層構造５４の形成位置に対応するｐ型層の形成位置である。Ｃｕ濃度［Ｃｕ］は２．２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は３．４×１０^１９ｃｍ^−３、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。本明細書において、濃度に関し「ほぼ一定」とは、濃度の平均値（本図サンプル１の［Ｃｕ］の場合、２．２×１０^２０ｃｍ^−３）の５０％〜１５０％の範囲（本図サンプル１の［Ｃｕ］の場合、１．１×１０^２０ｃｍ^−３〜３．３×１０^２０ｃｍ^−３）をいう。Ｃｕは均一に拡散している。［Ｃｕ］は［Ｇａ］より大きく、［Ｇａ］に対する［Ｃｕ］の比である［Ｃｕ］／［Ｇａ］の値は６．５である。なお、［Ｃｕ］及び［Ｇａ］は、たとえば表面吸着物の影響により、ｐ型層表面近傍で正確に測定されない場合がある。たとえばサンプル１の場合、低い値に測定されている。

【0055】

次に、サンプル２〜サンプル４について説明する。サンプル２〜サンプル４は、たとえば交互積層構造作製時にＣｕとＧａの供給量を調整し、［Ｃｕ］／［Ｇａ］をそれぞれサンプル１と異なる値にしたサンプルである。

【0056】

サンプル２〜サンプル４のアニール前試料は、ＺｎＯ基板５１上に、順にＺｎＯバッファ層、アンドープＺｎＯ層、及び交互積層構造が形成される点で、図２Ａに示したサンプル１の場合と同様であるが、ＺｎＯ基板５１上に形成される各層の成長条件が相違する。

【0057】

サンプル２及びサンプル３のアニール前試料の作製においては、ＺｎＯバッファ層の成長温度を３００℃、成長時間を５分とした。ＺｎフラックスＦ_Ｚｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、厚さ４０ｎｍのＺｎＯバッファ層を成長させた。その後、９００℃で１５分間のアニールを行った。

【0058】

アンドープＺｎＯ層の成長温度は９００℃、成長時間は１５分とした。ＺｎフラックスＦ_Ｚｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、厚さ１２０ｎｍのアンドープＺｎＯ層を成長させた。

【0059】

交互積層構造は成長温度３００℃で形成した。ＧａドープＺｎＯ単結晶層成長工程におけるＺｎフラックスＦ_Ｚｎは０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。ＶＩ／ＩＩフラックス比は１より小さく、Ｚｎリッチ条件である。Ｇａのセル温度Ｔ_Ｇａは、サンプル２の作製においては４９８℃、サンプル３の場合は５０５℃とした。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１６秒に設定した。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９３０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１５ｎｍ／ｓとした。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、交互積層構造を得た。成長時間は３０分である。交互積層構造の厚さは、サンプル２が２０７ｎｍ、サンプル３が１９９ｎｍであった。こうしてサンプル２及びサンプル３のアニール前試料を作製した。

【0060】

サンプル４のアニール前試料の作製方法は、サンプル２及びサンプル３のそれと、交互積層構造の成長条件において相違する。

【0061】

サンプル４の交互積層構造は、成長温度３００℃で形成した。ＧａドープＺｎＯ単結晶層成長工程におけるＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。ＶＩ／ＩＩフラックス比は１より小さく、Ｚｎリッチ条件である。Ｇａのセル温度Ｔ_Ｇａは５２５℃とした。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１６秒に設定した。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９３０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１５ｎｍ／ｓとした。Ｃｕセルシャッタの１回当たりの開期間は５０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に３０回ずつ繰り返して、厚さ９０ｎｍの交互積層構造を形成し、サンプル４のアニール前試料を作製した。

【0062】

図３のサンプル２〜サンプル４の列を参照する。上段のＣＶ特性を示すグラフによると、サンプル２〜サンプル４についても、サンプル１と同様に、交互積層構造において、電圧が増加すると１／Ｃ^２が増加する関係が得られている。すなわちサンプル２〜サンプル４のアニール前試料において、交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）がｎ型導電性を備えることがわかる。

【0063】

デプスプロファイルを示す、下段のグラフを参照する。サンプル２、サンプル３、サンプル４の交互積層構造のドナー濃度Ｎ_ｄは、それぞれ１．０×１０^２０ｃｍ^−３、１．０×１０^２０ｃｍ^−３、７．０×１０^２０ｃｍ^−３である。

【0064】

続いて、サンプル２〜サンプル４にアニール処理を施した。

【0065】

図４のサンプル２の列を参照する。サンプル２は２分割し、２分割した一方には、大気中で６５０℃、１０分間のアニール処理、他方には、大気中で６５０℃、３０分間のアニール処理を行った。上欄は、６５０℃で１０分間のアニール処理を行ったサンプル２のＣＶ特性を示すグラフである。交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）形成位置が、アニール前より高抵抗化している。

【0066】

下欄は、６５０℃で３０分間のアニールを実施したサンプル２のＣＶ特性と不純物濃度のデプスプロファイルを示す。

【0067】

ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ^２が減少する関係が得られている。これにより、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、６５０℃で３０分間のアニールを行ったサンプル２における交互積層構造形成位置のアクセプタ濃度Ｎ_ａは１．０×１０^１７ｃｍ^−３〜７．０×１０^１８ｃｍ^−３であることがわかる。

【0068】

図５のサンプル２の欄には、６５０℃で３０分間のアニールを行った試料のＳＩＭＳによるＣｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］のデプスプロファイルを示した。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は１．７×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は３．７×１０^１９ｃｍ^−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は４．６である。

【0069】

図４のサンプル３の列を参照する。サンプル３に対しても大気中でアニールを施した。５５０℃で１０分間のアニール処理を７回行った後、５７０℃で１０分間のアニール処理を４回、及び、５８０℃で１０分間のアニール処理を３回と５分間の処理を１回行い、更に、５９０℃で１２分間のアニール処理を実施した。アニールの合計時間は１５７分である。

【0070】

上欄は、５５０℃で１０分間のアニール処理を３回（合計３０分）行った後のＣＶ特性を示すグラフである。交互積層構造形成位置が、アニール前より高抵抗化している。

【0071】

下欄は、５９０℃で１２分間のアニール（合計１５７分のアニール）を実施した試料のＣＶ特性と不純物濃度のデプスプロファイルを示す。

【0072】

ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ^２が減少する関係が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル３のアニール後試料における交互積層構造形成位置のアクセプタ濃度Ｎ_ａは６．０×１０^１７ｃｍ^−３〜１．０×１０^１９ｃｍ^−３であることがわかる。

【0073】

図５のサンプル３の欄を参照する。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は１．２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は６．０×１０^１９ｃｍ^−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は２．０である。

【0074】

図４のサンプル４の列を参照する。サンプル４には大気中において、５００℃で１０分間、５２５℃で１０分間、５５０℃で１０分間のアニール処理を行った後、更に、６００℃で１０分間のアニール処理を５回実施した。アニールの合計時間は８０分である。

【0075】

上欄は、５５０℃で１０分間のアニール処理を行った後のＣＶ特性を示すグラフである。交互積層構造形成位置が、アニール前より高抵抗化している。

【0076】

下欄は、６００℃で５０分間（１０分を５回）のアニール処理（合計８０分のアニール処理）を実施した試料のＣＶ特性と不純物濃度のデプスプロファイルを示す。

【0077】

ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ^２が減少する関係が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル４のアニール後試料における交互積層構造形成位置のアクセプタ濃度Ｎ_ａは８．０×１０^１７ｃｍ^−３〜１．０×１０^１９ｃｍ^−３であることがわかる。

【0078】

図５のサンプル４の欄を参照する。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は３．５×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は２．０×１０^２０ｃｍ^−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は１．８である。

【0079】

続いて、サンプル５について説明する。

【0080】

サンプル５のアニール前試料は、ＺｎＯ基板５１上に、順にＺｎＯバッファ層５２、アンドープＺｎＯ層５３、及び交互積層構造が形成される点で、図２Ａに示したサンプル１の場合と同様であるが、サンプル１とは交互積層構造の成長条件が相違する。

【0081】

サンプル５の交互積層構造は成長温度３００℃で形成した。ＧａドープＺｎＯ単結晶層成長工程におけるＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とした。ＶＩ／ＩＩフラックス比は０．８２である。Ｇａのセル温度Ｔ_Ｇａは５３０℃とした。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１６秒に設定した。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは８９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１ｎｍ／ｓとした。Ｃｕセルシャッタの１回当たりの開期間は８０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に３０回ずつ繰り返し、厚さ８０ｎｍの交互積層構造を得た。

【0082】

サンプル５は３分割し、各々Ｏ_２流量を１Ｌ／ｍｉｎとする酸素雰囲気中で１０分間のアニールを行った。アニール温度は、６００℃、６２０℃、及び６３０℃とした。

【0083】

図１１は、サンプル５の交互積層構造及びその対応位置について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。上欄にＣＶ特性を示すグラフを記載し、下欄にデプスプロファイルを示すグラフを記載した。左の列から順に、アニール前試料、６００℃、６２０℃、６３０℃でアニールした試料に関する。グラフの両軸の意味するところは、図３及び図４下欄に示すグラフにおけるそれらと同様である。

【0084】

アニール前試料のＣＶ特性を示すグラフを参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られており、交互積層構造がｎ型導電性を備えることがわかる。デプスプロファイルを示すグラフを参照すると、アニール前試料の交互積層構造の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３〜２．０×１０^２１ｃｍ^−３である。

【0085】

６００℃でアニールした試料のＣＶ特性を示すグラフを参照する。右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下欄のグラフを参照すると、交互積層構造形成位置の不純物濃度（アクセプタ濃度）Ｎ_ａは１．０×１０^１８ｃｍ^−３〜２．０×１０^１８ｃｍ^−３である。

【0086】

６２０℃でアニールした試料のＣＶ特性を示すグラフにおいても、電圧が増加すると１／Ｃ^２が減少する関係が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示すグラフから、交互積層構造形成位置のアクセプタ濃度Ｎ_ａは３．０×１０^１８ｃｍ^−３〜４．０×１０^１８ｃｍ^−３である。

【0087】

６３０℃で１０分間のアニールを行った試料のＣＶ特性を表すグラフは、電圧が増加すると１／Ｃ^２が増加する関係、すなわち交互積層構造形成位置がｎ型導電性をもつことを示す。過剰なアニールにより、交互積層構造形成位置はｐ型化した後、再びｎ型層となった。デプスプロファイルを示すグラフを参照すると、交互積層構造形成位置のドナー濃度Ｎ_ｄは２．０×１０^１９ｃｍ^−３〜３．０×１０^１９ｃｍ^−３である。

【0088】

図１２は、ＳＩＭＳによる、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。左の列から順に、アニール前試料、６００℃、６２０℃、６３０℃でアニールした試料に関する。グラフの横軸は深さ方向の位置を、単位「ｎｍ」で表し、縦軸はＣｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］を、単位「ｃｍ^−３」で表す。深さ０ｎｍ〜８０ｎｍの範囲が、交互積層構造及びその対応位置を示す。

【0089】

アニール前試料の交互積層構造においては、Ｃｕ濃度［Ｃｕ］は７．２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．１×１０^２０ｃｍ^−３、［Ｃｕ］／［Ｇａ］は１．７５である。

【0090】

６００℃でアニールした試料の交互積層構造対応位置（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は４．８×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は３．８×１０^２０ｃｍ^−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定である。［Ｃｕ］／［Ｇａ］の値は１．２６である。

【0091】

６２０℃でアニールした試料の交互積層構造対応位置（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は３．８×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．１×１０^２０ｃｍ^−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定である。［Ｃｕ］／［Ｇａ］の値は０．９３である。

【0092】

６３０℃でアニールした試料の交互積層構造対応位置におけるＣｕ濃度［Ｃｕ］は４．２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．８×１０^２０ｃｍ^−３である。［Ｃｕ］／［Ｇａ］の値は０．８８である。

【0093】

たとえばＣｕ及びＧａが交互積層構造の外部に拡散することにより、アニールの前後で［Ｃｕ］／［Ｇａ］の値は変化する。ＣｕはＧａに比べ、拡散しやすい。このためアニール後の［Ｃｕ］／［Ｇａ］の値は、アニール前より小さくなる。アニール後の［Ｃｕ］／［Ｇａ］の値は、たとえばアニール温度により異なり、アニール温度が高いほど小さくなる傾向が見られる。［Ｃｕ］／［Ｇａ］はアニール時間等の条件によっても変化するであろう。

【0094】

図１３は、アニールした交互積層構造対応位置の導電性、Ｃｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び［Ｃｕ］／［Ｇａ］の値を示すグラフである。本図には、サンプル１〜サンプル５に限らず、本願発明者らが行った他の実験のサンプルも含めて示した。グラフの横軸は、Ｃｕ濃度［Ｃｕ］を、単位「ｃｍ^−３」で表す。縦軸は、Ｇａ濃度［Ｇａ］を、単位「ｃｍ^−３」で表す。両軸とも対数スケールを用いている。黒丸はアニールの結果、ｐ型化したサンプルを示し、黒菱形は高抵抗化したがｐ型化するには至らなかったサンプルを示す。

【0095】

αは、［Ｃｕ］／［Ｇａ］の値が０．９３でｐ型化したサンプル（６２０℃でアニールしたサンプル５）を表す。αで示すサンプルにおいては、Ｃｕ濃度［Ｃｕ］は３．８×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．１×１０^２０ｃｍ^−３である。

【0096】

βは、［Ｃｕ］／［Ｇａ］の値が１．０でｐ型化したサンプルを表す。βで示すサンプルにおいては、Ｃｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］は、ともに３．０×１０^２０ｃｍ^−３である。

【0097】

γは、［Ｃｕ］／［Ｇａ］の値が０．９３でｐ型化しなかったサンプルを表す。γで示すサンプルにおいては、Ｃｕ濃度［Ｃｕ］は３．８×１０^１９ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．１×１０^１９ｃｍ^−３である。

【0098】

Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］が１桁違うサンプルα、γの比較から、［Ｃｕ］／［Ｇａ］の値が等しい場合（０．９３）であっても、濃度の絶対値（［Ｃｕ］及び［Ｇａ］）によってｐ型化するか否かが異なることがわかる。

【0099】

なお、本図には示していないが、Ｃｕ濃度［Ｃｕ］が５．８７×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］が６．４４×１０^２０ｃｍ^−３、［Ｃｕ］／［Ｇａ］の値が０．９１でｐ型化したサンプルが得られた。［Ｃｕ］／［Ｇａ］の値が０．９０以上でｐ型化が可能であろう。

【0100】

本願発明者らが行った以上の実験より、サンプル１〜サンプル５の交互積層構造（ＧａドープＺｎＯ単結晶層）は、アズグロウンでｎ型であり（図３参照）、アニールにより、高抵抗化（図４の上欄参照）を経てｐ型化する（図４の下欄及び図１１参照）ことが理解される。アニール処理を行うことでＣｕ層のＣｕがＧａドープＺｎＯ単結晶層内に均一に拡散する。Ｃｕの拡散（アクセプタとして機能するＣｕ^＋の発生）に伴って交互積層構造（ＧａドープＺｎＯ単結晶層）は高抵抗化（ドナー濃度Ｎ_ｄが減少）し、更に、ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層となる（ｐ型化する）と考えられる。

【0101】

サンプル１〜サンプル５の比較から、ｐ型化のためのアニール条件（温度、時間、雰囲気等）は、交互積層構造やＧａドープＺｎＯ単結晶層の厚さ、交互積層構造におけるＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、［Ｇａ］に対する［Ｃｕ］の比［Ｃｕ］／［Ｇａ］等によって異なるであろう。

【0102】

また、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］がともに狭い数値範囲内にあるサンプル１〜サンプル３において、［Ｃｕ］／［Ｇａ］の値に着目すると、サンプル１＞サンプル２＞サンプル３の関係にあり、［Ｃｕ］／［Ｇａ］の値が小さいほど、ｐ型化に必要なアニール温度が低くなる、または処理時間が短くなる傾向が認められる。たとえば高温アニールによる酸素空孔等ドナー性点欠陥の形成、ｐ型層からの外部拡散に伴うｐ型層中のＣｕ濃度やＧａ濃度の低下、ＣｕやＧａの下地層（ｎ型層）への拡散に伴うｐｎ界面急峻性の悪化等の不具合発生の可能性を考慮すると、［Ｃｕ］／［Ｇａ］の値は、たとえば１００未満であることが望ましく、５０以下であることが一層望ましいであろう。

【0103】

更に、交互積層構造（ＧａドープＺｎＯ単結晶層とその上に供給されたＣｕからなる構造）において、ＣｕとＧａが１：１で補償されると考えるなら、［Ｃｕ］／［Ｇａ］＞１のときｐ型化が可能であろう。実験によれば、アニール後の交互積層構造対応位置における［Ｃｕ］／［Ｇａ］の値が０．９以上となるように、交互積層構造形成時にＣｕとＧａを供給することにより、交互積層構造のｐ型化が可能である。また、たとえば［Ｃｕ］／［Ｇａ］≧２のとき、アニールによって実用的なｐ型導電性を得やすいと思われる。

【0104】

したがって、たとえばアニール後の交互積層構造対応位置において、０．９≦［Ｃｕ］／［Ｇａ］＜１００であれば、比較的低温のアニールで交互積層構造をｐ型化することができ、２≦［Ｃｕ］／［Ｇａ］≦５０であれば、一層低温のアニールで、実用的なｐ型導電性が得られるということが可能であろう。

【0105】

また実験においては、たとえば図５に示すように、層の厚さ方向の全体にわたり、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］がほぼ一定のｐ型層が得られた。ｐ型層におけるＣｕ濃度［Ｃｕ］は、１．２×１０^２０ｃｍ^−３（サンプル３の場合）〜４．８×１０^２０ｃｍ^−３（６００℃でアニールしたサンプル５の場合）であった。

【0106】

この結果から、たとえば層上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶層をアニールする方法によって、Ｃｕを、高濃度といえる１．０×１０^１９ｃｍ^−３以上の濃度に、少なくとも１．０×１０^２１ｃｍ^−３未満の濃度までは、厚さ方向に均一にドープすることができると考えられる。

【0107】

本願発明者らは鋭意研究により、ＺｎＯ系半導体層において、Ｃｕの不純物濃度（アクセプタ濃度）は、Ｃｕの絶対濃度［Ｃｕ］より約２桁小さいという知見を得ている。この知見を加味すると、層上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶層をアニールする方法によって、アクセプタ濃度が１．０×１０^１７ｃｍ^−３以上、１．０×１０^１９ｃｍ^−３未満のｐ型層が得られるということができる。事実、図４及び図１１の下欄のデプスプロファイルには、サンプル１〜サンプル５のアクセプタ濃度Ｎ_ａが、１．０×１０^１７ｃｍ^−３（サンプル２の場合）〜１．０×１０^１９ｃｍ^−３（サンプル１、サンプル３、及びサンプル４の場合）であることが示されている。

【0108】

ｐ型層は、アクセプタ濃度が１．０×１０^１７ｃｍ^−３以上であれば実用的ということが可能である。したがって実験で得られたｐ型層は、実用的なｐ型導電性を有するｐ型ＺｎＯ系半導体単結晶層である。

【0109】

層上にＣｕが供給されたＧａドープＺｎＯ単結晶層をアニールする方法によれば、Ｃｕが高濃度に、かつ、層の厚さ方向の全体にわたって均一にドープされ、実用的なｐ型導電性を有するＣｕ、Ｇａ共ドープＺｎＯ単結晶層を製造することができる。また、低い温度のアニールで製造可能である。

【0110】

ｎ型導電性を示す交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）は、アニールにより、高抵抗化を経てｐ型化される。実験においては、たとえばサンプル１の場合、６５０℃で３０分間のアニール処理を行って高抵抗化した試料を作製した（図４上欄のグラフ参照）後、すなわち顕在的な高抵抗化を経た後、更に４０分間のアニール処理を実施してｐ型化を行った（図４下欄のグラフ参照）が、アニール前試料に６５０℃で７０分間のアニールを連続して行った場合でも、交互積層構造はｐ型化する。このとき交互積層構造は、潜在的な高抵抗化を経てｐ型化されるということができる。同様に、サンプル２のアニール前試料には６５０℃で３０分間、サンプル３のアニール前試料には５９０℃で１２分間、サンプル４のアニール前試料には６００℃で５０分間のアニール処理をそれぞれ大気中で実施することで、各サンプルの交互積層構造を潜在的に高抵抗化した後、ｐ型化することが可能である。

【0111】

なお、交互積層構造は、潜在的または顕在的な高抵抗化の後、更に絶縁化を経てｐ型化されると考えることもできる。アニール条件の設定により、絶縁化を顕在化させることも可能であろう。したがって交互積層構造は、潜在的または顕在的な高抵抗化の後、更に潜在的または顕在的な絶縁化を経てｐ型化されるということができるであろう。

【0112】

本願発明者らは、ｐ型化した交互積層構造を更にアニールすると、再びｎ型導電性をもちうることを発見した。したがってアニール処理は、たとえば交互積層構造が高抵抗化を経てｐ型化した後、再びｎ型層となる前に終了すればよい。

【0113】

本願発明者らが行った実験により、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層（ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し形成した交互積層構造）にアニール処理を施すことで、高抵抗化の後、ＣｕとＧａが共ドープされたｐ型ＺｎＯ層が得られることがわかった。

【0114】

次に、図６Ａ及び図６Ｂを参照し、Ｃｕ、Ｇａ共ドープＺｎＯ層をｐ型半導体層に用いる、第１実施例によるＺｎＯ系半導体発光素子について説明する。第１実施例はホモ構造のＺｎＯ系半導体発光素子である。なお、実施例においては半導体発光素子について述べるが、本発明は、発光素子に限らず広く半導体素子について適用することができる。

【0115】

まず、第１実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。

【0116】

図６Ａに示すように、ＺｎＯ基板１上方に、成長温度３００℃で、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

【0117】

ＺｎＯバッファ層２上方に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた。ＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ（Ｊ_Ｏ＝４．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３である。

【0118】

ｎ型ＺｎＯ層３上方に、成長温度９００℃、ＺｎフラックスＦ_Ｚｎを０．０３ｎｍ／ｓ（Ｊ_Ｚｎ＝２．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。

【0119】

続いて、アンドープＺｎＯ活性層４上方に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した。

【0120】

まず、基板温度を３００℃とし、サンプル１のアニール前試料作製時と等しいシャッタシーケンス（図２Ｂ参照）で、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、膜上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶膜を準備した。具体的には、Ｚｎ、Ｏ及びＧａを供給してＧａドープＺｎＯ単結晶膜を成長させる工程と、ＧａドープＺｎＯ単結晶膜上にＣｕを供給する工程を交互に１４０回ずつ繰り返し、厚さ４８０ｎｍの交互積層構造を形成した。交互積層構造は、膜上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶膜が１４０層、厚さ方向に積層されたものと考えることができる。

【0121】

１回当たりのＧａドープＺｎＯ単結晶膜成長期間は１６秒、１回当たりのＣｕ供給期間は１０秒とした。ＧａドープＺｎＯ単結晶膜成長工程でのＺｎフラックスＦ_Ｚｎは０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｇａのセル温度Ｔ_Ｇａは４９０℃とした。ＶＩ／ＩＩフラックス比は０．７４である。また、Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９３０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１５ｎｍ／ｓとした。

【0122】

図６Ｂは、交互積層構造５Ａの概略的な断面図である。交互積層構造５Ａは、ＧａドープＺｎＯ単結晶膜５ａとＣｕ層５ｂが交互に積層された構造（膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜５ａが厚さ方向に積層された構造）を有する。ＧａドープＺｎＯ単結晶膜５ａの厚さは３．３ｎｍ程度、Ｃｕ層５ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＺｎＯ単結晶膜５ａ表面のＣｕ被覆率が５％程度）である。交互積層構造５Ａ（膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜５ａ）はｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば約１．０×１０^２０ｃｍ^−３である。

【0123】

次に、膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜５ａ（交互積層構造５Ａ）をアニールして、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）とした。たとえば大気中で６５０℃、７０分間のアニールを実施することにより、Ｃｕ層５ｂのＣｕをＧａドープＺｎＯ単結晶膜５ａ内に拡散させ、ｎ型導電性を示す交互積層構造５Ａをｐ型化することができる。このアニール条件においては、ＧａドープＺｎＯ単結晶膜５ａは、潜在的な高抵抗化を経てｐ型化される。

【0124】

なお、たとえば大気中で６５０℃、３０分間のアニールを実施し、ＧａドープＺｎＯ単結晶膜５ａを顕在的に高抵抗化した後、更に、大気中で６５０℃、４０分間のアニールを行うことにより、ＧａドープＺｎＯ単結晶膜５ａをｐ型化してもよい。

【0125】

その後、ＺｎＯ基板１の裏面にｎ側電極６ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５上にはｐ側電極６ｐを形成し、ｐ側電極６ｐ上にボンディング電極７を形成した。ｎ側電極６ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成することができる。ｐ側電極６ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成し、ボンディング電極７は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。こうして第１実施例によるＺｎＯ系半導体発光素子が作製された。

【0126】

図６Ａは、第１実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第１実施例によるＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（ｎ型ＺｎＯ層３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（アンドープＺｎＯ活性層４）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極６ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極６ｐ）を含む。

【0127】

Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５内において、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］とは、０．９≦［Ｃｕ］／［Ｇａ］＜１００の関係を満たし、より望ましくは、２≦［Ｃｕ］／［Ｇａ］≦５０の関係を満たす。具体的には、Ｃｕ濃度［Ｃｕ］は、たとえば２．２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は、たとえば３．４×１０^１９ｃｍ^−３、［Ｃｕ］／［Ｇａ］は６．５である。第１実施例による半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、実用的なｐ型導電性を有するＺｎＯ層である。ｎ型導電性を示すＧａドープＺｎＯ単結晶膜５ａを、低い温度でアニールすることによりｐ型化し、形成することができる。

【0128】

実験及び第１実施例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（Ｍｇ_ｘＺｎ_１−ｘＯ表記においてｘ＝０）が、膜上にＣｕが供給されたＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜をアニールすることにより、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜）を得ることができる（Ｍｇ_ｘＺｎ_１−ｘＯ表記においてｘ≠０）。

【0129】

膜上にＣｕが供給されたＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜を準備する例として、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜とＣｕ層が交互に積層された交互積層構造を形成する場合を説明する。

【0130】

図７は、交互積層構造を形成する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。

【0131】

交互積層構造の形成においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程とを交互に繰り返す。

【0132】

本図に示す例では、ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。

【0133】

たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの１回当たりの開期間は１６秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１８秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１６秒間が、１回当たりのＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜成長期間である。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。

【0134】

ＯラジカルとＣｕを同時に供給しないことに加え、Ｃｕ付着工程の前後で、ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜表面をＺｎで覆うことにより、ＯラジカルとＣｕの直接の反応が抑制される。

【0135】

なお、ＺｎとともにＭｇを供給する場合、ＯラジカルとＣｕの反応を抑制するという観点からは、Ｚｎセルシャッタの開期間とＭｇセルシャッタの開期間の少なくとも一方が、Ｏセルシャッタの開期間を含むようにすればよいであろう。ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜のＭｇ組成の制御性を高める観点からは、Ｚｎセルシャッタの開期間が、Ｍｇセルシャッタ及びＯセルシャッタの開期間を含むようにすればよいと考えられる。

【0136】

膜上にＣｕが供給されたＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜（交互積層構造）をアニールすることにより、高抵抗化を経て、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜が作製される。

【0137】

次に、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を備える、ダブルへテロ構造のＺｎＯ系半導体発光素子に係る第２実施例及び第３実施例について述べる。

【0138】

図８Ａ〜図８Ｃを参照し、第２実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。

【0139】

図８Ａに示すように、ＺｎＯ基板１１上方に、Ｚｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

【0140】

ＺｎＯバッファ層１２上方に、Ｚｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ、Ｇａセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３となる。

【0141】

ｎ型ＺｎＯ層１３上方に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ/ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。

【0142】

ｎ型ＭｇＺｎＯ層１４上方に、Ｚｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。

【0143】

なお、図８Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。

【0144】

基板温度をたとえば３００℃まで下げ、ＧａドープＭｇＺｎＯ単結晶膜成長工程とＣｕ付着工程とを交互に繰り返し、活性層１５上方に交互積層構造を形成（膜上にＣｕが供給されたＧａドープｎ型ＭｇＺｎＯ単結晶膜を準備）した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスは、たとえば図７に示すそれと同様である。

【0145】

たとえば、１回当たりのＧａドープＭｇＺｎＯ単結晶膜成長工程での成長期間を１６秒とし、１回当たりのＣｕ付着工程におけるＣｕ供給期間を１０秒とした。ＧａドープＭｇＺｎＯ単結晶膜成長工程でのＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇは０．０３ｎｍ/ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度Ｔ_Ｇａは４９８℃である。ＶＩ／ＩＩフラックス比は０．７２となる。Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９３０℃とし、ＣｕフラックスＦ_Ｃｕを０．００１５ｎｍ／ｓとした。ＧａドープＭｇＺｎＯ単結晶膜成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ２００ｎｍの交互積層構造を得た。交互積層構造は、膜上にＣｕが供給されたＧａドープｎ型ＭｇＺｎＯ単結晶膜が６０層、厚さ方向に積層されたものと考えることができる。

【0146】

図８Ｃは、交互積層構造１６Ａの概略的な断面図である。交互積層構造１６Ａは、ＧａドープＭｇＺｎＯ単結晶膜１６ａとＣｕ層１６ｂが交互に積層された積層構造（膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１６ａが、厚さ方向に積層された構造）を有する。ＧａドープＭｇＺｎＯ単結晶膜１６ａの厚さは３．３ｎｍ程度、Ｃｕ層１６ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＭｇＺｎＯ単結晶膜１６ａ表面のＣｕ被覆率が５％程度）である。交互積層構造１６Ａ（膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１６ａ）はｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば約７．５×１０^１９ｃｍ^−３である。

【0147】

次に、膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１６ａ（交互積層構造１６Ａ）をアニールし、活性層１５上方に、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）を形成した。たとえば大気中で６５０℃、２０分間のアニールを実施することにより、Ｃｕ層１６ｂのＣｕをＧａドープＭｇＺｎＯ単結晶膜１６ａ内に拡散させ、ｎ型導電性を示す交互積層構造１６Ａをｐ型化することができる。このアニール条件においては、ＧａドープＭｇＺｎＯ単結晶膜１６ａは、潜在的な高抵抗化を経てｐ型化される。

【0148】

なお、たとえば大気中で６５０℃、１０分間のアニールを実施し、ＧａドープＭｇＺｎＯ単結晶膜１６ａを顕在的に高抵抗化した後、更に、大気中で６５０℃、１０分間のアニールを行うことにより、ＧａドープＭｇＺｎＯ単結晶膜１６ａをｐ型化してもよい。

【0149】

Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のＭｇ組成は、たとえば０．３である。

【0150】

ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１７ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極１８は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。こうして第２実施例によるＺｎＯ系半導体発光素子が作製される。

【0151】

第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ_２Ｏ_３基板等の導電性基板を使用することが可能である。

【0152】

図８Ａは、第２実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第２実施例によるＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層１３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層１５）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極１７ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極１７ｐ）を含む。

【0153】

Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６内において、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］とは、０．９≦［Ｃｕ］／［Ｇａ］＜１００の関係を満たし、より望ましくは、２≦［Ｃｕ］／［Ｇａ］≦５０の関係を満たす。具体的には、Ｃｕ濃度［Ｃｕ］は、たとえば２．０×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は、たとえば３．６×１０^１９ｃｍ^−３、［Ｃｕ］／［Ｇａ］は５．６である。第２実施例による半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、実用的なｐ型導電性を有するＭｇＺｎＯ層である。ｎ型導電性を示すＧａドープＭｇＺｎＯ単結晶膜１６ａを、低い温度でアニールすることによりｐ型化し、形成することができる。

【0154】

図９を参照し、第３実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。第１及び第２実施例においては導電性基板上方に半導体層を形成したが、第３実施例では絶縁性基板上方に半導体層を形成する。

【0155】

絶縁性基板であるｃ面サファイア基板２１上方に、Ｍｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦ_Ｍｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体層がＺｎ面を表面として成長するように制御する極性制御層として機能する。

【0156】

ＭｇＯバッファ層２２上方に、たとえば成長温度３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。

【0157】

ＺｎＯバッファ層２３上方に、Ｚｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。

【0158】

ｎ型ＺｎＯ層２４上方に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。

【0159】

ｎ型ＭｇＺｎＯ層２５上方に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。

【0160】

活性層２６上方に、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のそれと等しい。

【0161】

第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２８ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７上にｐ側電極２８ｐを形成し、ｐ側電極２８ｐ上にボンディング電極２９を形成する。

【0162】

ｎ側電極２８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２８ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極２９は、厚さ５００ｎｍのＡｕ層で形成する。こうして第３実施例によるＺｎＯ系半導体発光素子が作製される。

【0163】

図９は、第３実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第３実施例によるＺｎＯ系半導体発光素子も、第１及び第２実施例と同様に、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層２４）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層２６）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極２８ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極２８ｐ）を含む。また、第３実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と同様の性質を有する。

【0164】

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。

【0165】

たとえば実施例によるＺｎＯ系半導体発光素子を製造するに当たり、酸素源としてＯラジカルを用いたが、オゾンやＨ_２Ｏ、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。また、ＭＢＥ法を用い、膜上にＣｕが供給されたＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成したが、たとえば真空蒸着やスパッタにより形成してもよい。更に、サンプル１〜サンプル４及び実施例においては、アニールを大気中で行ったが、酸素雰囲気中等で行ってもよい。

【0166】

また、実験及び実施例では、膜上にＣｕが供給されたＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜をアニールし、Ｃｕがドープされたｐ型層（Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層）とした。Ｃｕ（ＩＢ族元素）が付着したＧａ（ＩＩＩＢ族元素）ドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶膜がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ^＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ^＋が２価のＣｕ^２＋より生じやすくなる結果、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶膜がｐ型化すると考えられる。したがって、Ｃｕにかえて、またはＣｕとともに、Ｃｕと同様に複数の価数を形成しうるＩＢ族元素であるＡｇを用いることができる。また、Ｇａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。

【0167】

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0168】

なお、先の出願（特願２０１２−４１０９６号）で本願発明者らが提案した、（α）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（β）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上にＣｕを供給する工程を交互に繰り返す、Ｃｕドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層の製造方法においては、以下の（１）〜（３）等の知見が得られている。

【0169】

（１）結晶性の悪化を防止するために、１回の工程（α）当たり、厚さ１０ｎｍ以下のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成することが望ましい。

【0170】

（２）高い平坦性、良好な結晶性を得るために、工程（α）においては、ストイキオメトリ条件（ＶＩ／ＩＩフラックス比が１）またはＩＩ族リッチ条件（ＶＩ／ＩＩフラックス比が１未満）でＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成することが望ましく、ＶＩ／ＩＩフラックス比が０．５以上で１より小さいという条件のもとで形成することが一層望ましい。

【0171】

（３）良好な結晶成長を実現するために、工程（α）において、成長温度（基板温度）を２００℃程度以上３５０℃以下としてＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を成長させることが望ましい。

【0172】

本願に係るＺｎＯ系半導体素子を製造する際にも、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を成長させる場合には、上記（１）〜（３）に示す条件で成長させることにより、平坦性が高く、良好な結晶性を有するｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）膜を得ることが可能である。

【0173】

図１０は、第１実施例〜第３実施例によるＺｎＯ系半導体発光素子を製造するに当たっての、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ単結晶膜の成膜条件をまとめた表である。

【0174】

本表に示されるように、第１実施例〜第３実施例のすべてにおいて、上記（１）〜（３）に示す条件は満たされている。このため実施例によるｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層は、高い平坦性と良好な結晶性を備えるｐ型ＺｎＯ系半導体層である。

【0175】

なお、本願発明者らが原子間力顕微鏡(atomic force microscope; AFM)の像等により表面観察を行った結果、ｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層の表面は、交互積層構造の表面より平坦であることがわかった。実施例によるｐ型Ｍｇ_ｘＺｎ_１−ｘＯ層は、アニール処理され、平坦性の向上されたｐ型ＺｎＯ系半導体層である。

【産業上の利用可能性】

【0176】

実施例によるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。

【符号の説明】

【0177】

１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
５Ａ 交互積層構造
５ａ ＧａドープＺｎＯ単結晶膜
５ｂ Ｃｕ層
６ｎ ｎ側電極
６ｐ ｐ側電極
７ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１６Ａ 交互積層構造
１６ａ ＧａドープＭｇＺｎＯ単結晶膜
１６ｂ Ｃｕ層
１７ｎ ｎ側電極
１７ｐ ｐ側電極
１８ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２８ｎ ｎ側電極
２８ｐ ｐ側電極
２９ ボンディング電極
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ ステージ
７８ 基板
７９ 膜厚計
８０ ＲＨＥＥＤ用ガン
８１ スクリーン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】