特許 6092657 ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6092657

(24)【登録日】2017年2月17日

(45)【発行日】2017年3月8日

(54)【発明の名称】ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造

(51)【国際特許分類】

   H01L 21/363 20060101AFI20170227BHJP

   C23C 14/08 20060101ALI20170227BHJP

   C23C 14/58 20060101ALI20170227BHJP

   C30B 29/16 20060101ALI20170227BHJP

   C30B 29/22 20060101ALI20170227BHJP

   C30B 23/08 20060101ALI20170227BHJP

【ＦＩ】

   H01L21/363

   C23C14/08 N

   C23C14/58 A

   C23C14/08 C

   C30B29/16

   C30B29/22

   C30B23/08 M

【請求項の数】8

【全頁数】25

(21)【出願番号】特願2013-36824(P2013-36824)

(22)【出願日】2013年2月27日

(65)【公開番号】特開2014-165419(P2014-165419A)

(43)【公開日】2014年9月8日

【審査請求日】2016年1月13日

(73)【特許権者】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】100091340

【弁理士】

【氏名又は名称】高橋 敬四郎

(74)【代理人】

【識別番号】100141302

【弁理士】

【氏名又は名称】鵜飼 伸一

(72)【発明者】

【氏名】斎藤 千寿

(72)【発明者】

【氏名】加藤 裕幸

(72)【発明者】

【氏名】佐野 道宏

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２０１０−０７４０６８（ＪＰ，Ａ）

【文献】 特開２００２−０９３８２１（ＪＰ，Ａ）

【文献】 国際公開第００／０２２２０２（ＷＯ，Ａ１）

【文献】 特開２００９−２５６１４２（ＪＰ，Ａ）

【文献】 特開２００４−２８９５４１（ＪＰ，Ａ）

【文献】 特開２００７−０４２７７１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３６３

Ｃ２３Ｃ １４／０８

Ｃ２３Ｃ １４／５８

Ｃ３０Ｂ ２３／０８

Ｃ３０Ｂ ２９／１６

Ｃ３０Ｂ ２９／２２

(57)【特許請求の範囲】

【請求項1】

（ａ）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を、Ｚｎ、必要に応じてＭｇの供給期間が、Ｃｕまたは／及びＡｇであるＩＢ族元素及びＯの供給期間を含むように供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、
（ｂ）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給し、ＩＩＩＢ族元素層を形成する工程と、
（ｃ）前記工程（ａ）と前記工程（ｂ）を交互に繰り返して積層構造を形成する工程と、
（ｄ）前記積層構造をアニールして、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する工程と
を有するＭＢＥ法によるｐ型ＺｎＯ系半導体層の製造方法。

【請求項2】

前記工程（ａ）を、３５０℃以下の基板温度で実施する請求項１に記載のｐ型ＺｎＯ系半導体層の製造方法。

【請求項3】

前記工程（ａ）を、ＶＩ／ＩＩフラックス比が０．５以上１以下という条件のもとで実施する請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。

【請求項4】

基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
を有し、
前記ｐ型ＺｎＯ系半導体層を形成する工程は、
（ａ）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を、Ｚｎ、必要に応じてＭｇの供給期間が、Ｃｕまたは／及びＡｇであるＩＢ族元素及びＯの供給期間を含むように供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、
（ｂ）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給し、ＩＩＩＢ族元素層を形成する工程と、
（ｃ）前記工程（ａ）と前記工程（ｂ）を交互に繰り返して積層構造を形成する工程と、
（ｄ）前記積層構造をアニールして、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する工程と
を備えるＭＢＥ法によるＺｎＯ系半導体素子の製造方法。

【請求項5】

前記工程（ａ）を、３５０℃以下の基板温度で実施する請求項４に記載のＺｎＯ系半導体素子の製造方法。

【請求項6】

前記工程（ａ）を、ＶＩ／ＩＩフラックス比が０．５以上１以下という条件のもとで実施する請求項４または５に記載のＺｎＯ系半導体素子の製造方法。

【請求項7】

Ｃｕまたは／及びＡｇであるＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層と、
Ｚｎ、必要に応じてＭｇ層と、
Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層と
を有し、
前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層と、前記Ｚｎ、必要に応じてＭｇ層と、前記ＩＩＩＢ族元素層とがこの順に交互に積層されたｎ型ＺｎＯ系半導体積層構造。

【請求項8】

前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、［ＩＢ］／［ＩＩＩＢ］≦１を満たす請求項７に記載のｎ型ＺｎＯ系半導体積層構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造に関する。

【背景技術】

【0002】

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。

【0003】

しかしＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１−４８６９８号公報

【特許文献2】特開２００１−６８７０７号公報

【特許文献3】特開２００４−２２１１３２号公報

【特許文献4】特開２００９−２５６１４２号公報

【特許文献5】特許第４３６５５３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、新規なｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造を提供することである。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、（ａ）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を、Ｚｎ、必要に応じてＭｇの供給期間が、Ｃｕまたは／及びＡｇであるＩＢ族元素及びＯの供給期間を含むように供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（ｂ）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給し、ＩＩＩＢ族元素層を形成する工程と、（ｃ）前記工程（ａ）と前記工程（ｂ）を交互に繰り返して積層構造を形成する工程と、（ｄ）前記積層構造をアニールして、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する工程とを有するＭＢＥ法によるｐ型ＺｎＯ系半導体層の製造方法が提供される。

【0007】

また、本発明の他の観点によれば、基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程とを有し、前記ｐ型ＺｎＯ系半導体層を形成する工程は、（ａ）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を、Ｚｎ、必要に応じてＭｇの供給期間が、Ｃｕまたは／及びＡｇであるＩＢ族元素及びＯの供給期間を含むように供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（ｂ）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給し、ＩＩＩＢ族元素層を形成する工程と、（ｃ）前記工程（ａ）と前記工程（ｂ）を交互に繰り返して積層構造を形成する工程と、（ｄ）前記積層構造をアニールして、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する工程とを備えるＭＢＥ法によるＺｎＯ系半導体素子の製造方法が提供される。

【0008】

更に、本発明の他の観点によれば、Ｃｕまたは／及びＡｇであるＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層と、Ｚｎ、必要に応じてＭｇ層と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層とを有し、前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層と、前記Ｚｎ、必要に応じてＭｇ層と、前記ＩＩＩＢ族元素層とがこの順に交互に積層されたｎ型ＺｎＯ系半導体積層構造が提供される。

【発明の効果】

【0009】

本発明によれば、新規なｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造を提供することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、ＭＢＥ装置を示す概略的な断面図である。

【図2】図２Ａは、比較例のアニール前試料の概略的な断面図であり、図２Ｂは、交互積層構造５４を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図２Ｃは、交互積層構造５４の概略的な断面図であり、図２Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図である。

【図3】図３Ａ、図３Ｂは、それぞれ比較例のアニール前試料、アニール後試料につき、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフである。

【図4】図４Ａは、サンプル１のアニール前試料の概略的な断面図であり、図４Ｂは、交互積層構造４４を形成する際のＺｎセル、Ｏセル、Ｃｕセル、及びＧａセルのシャッタシーケンスを示すタイムチャートであり、図４Ｃは、交互積層構造４４の概略的な断面図であり、図４Ｄは、ＣｕドープＺｎＯ単結晶層４４ａ及びＧａ層４４ｂの概略的な断面図である。

【図5】図５Ａ、図５Ｂは、それぞれサンプル１のアニール前試料、アニール後試料につき、ＣＶ特性、不純物濃度のデプスプロファイル、及び、ＳＩＭＳによる［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。

【図6】図６は、ｐ型層の［１１−２０］方向、及び、［１−１００］方向から見たＲＨＥＥＤ像である。

【図7】図７Ａ、図７Ｂは、それぞれサンプル２のアニール前試料、アニール後試料につき、ＣＶ特性、不純物濃度のデプスプロファイル、及び、ＳＩＭＳによる［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。

【図8】図８Ａ及び図８Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。

【図9】図９Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図９Ｂは、交互積層構造５Ａの概略的な断面図である。

【図10】図１０は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｃｕセル、及びＧａセルのシャッタシーケンスの一例を示すタイムチャートである。

【図11】図１１Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図１１Ｂは、活性層１５の他の例を示す概略的な断面図であり、図１１Ｃは、交互積層構造１６Ａの概略的な断面図である。

【図12】図１２は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

【図13】図１３は、第１実施例〜第３実施例の工程（ａ）における成膜条件をまとめた表である。

【発明を実施するための形態】

【0011】

まず、ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び実施例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。

【0012】

図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６が備えられている。

【0013】

Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、及びＧａビームを出射する。

【0014】

Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ_２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。

【0015】

基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

【0016】

ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇ_ｘＺｎ_１−ｘＯにおいて、Ｍｇ組成ｘは、ウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、Ｍｇ_ｘＺｎ_１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。

【0017】

ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。

【0018】

真空チャンバ７１内に、水晶振動子を用いた膜厚計７９が備えられている。膜厚計７９で測定される付着速度から、各ビームのフラックス強度が求められる。

【0019】

真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８０、及び、ＲＨＥＥＤ像を映すスクリーン８１が取り付けられている。ＲＨＥＥＤ像から、基板７８上に形成された結晶層の表面平坦性や成長モードを評価することができる。

【0020】

結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。

【0021】

次に、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪ_Ｚｎ、Ｍｇビームのフラックス強度をＪ_Ｍｇ、Ｏラジカルビームのフラックス強度をＪ_Ｏと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。

【0022】

結晶へのＺｎの付着しやすさを示す付着係数をｋ_Ｚｎ、Ｍｇの付着しやすさを示す付着係数をｋ_Ｍｇ、Ｏの付着しやすさを示す付着係数をｋ_Ｏと表す。Ｚｎの付着係数ｋ_Ｚｎとフラックス強度Ｊ_Ｚｎの積ｋ_ＺｎＪ_Ｚｎ、Ｍｇの付着係数ｋ_Ｍｇとフラックス強度Ｊ_Ｍｇの積ｋ_ＭｇＪ_Ｍｇ、及び、Ｏの付着係数ｋ_Ｏとフラックス強度Ｊ_Ｏの積ｋ_ＯＪ_Ｏは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。

【0023】

ｋ_ＺｎＪ_Ｚｎとｋ_ＭｇＪ_Ｍｇの和に対するｋ_ＯＪ_Ｏの比であるｋ_ＯＪ_Ｏ／（ｋ_ＺｎＪ_Ｚｎ＋ｋ_ＭｇＪ_Ｍｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合はＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（Ｏリッチ条件）と呼ぶ。

【0024】

なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度８５０℃以下であれば、付着係数ｋ_Ｚｎ、ｋ_Ｍｇ及びｋ_Ｏを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪ_Ｏ／（Ｊ_Ｚｎ＋Ｊ_Ｍｇ）と表すことが可能である。

【0025】

ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。

【0026】

Ｚｎフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのＺｎの蒸着速度Ｆ_Ｚｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦ_Ｚｎ（ｎｍ／ｓ）からＪ_Ｚｎ（ａｔｏｍｓ／ｃｍ^２ｓ）に換算される。

【0027】

一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度Ｇ_ＺｎＯの近似式 Ｇ_ＺｎＯ＝［（ｋ_ＺｎＪ_Ｚｎ）^−１＋（ｋ_ＯＪ_Ｏ）^−１］^−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪ_Ｏが算出される。こうして得られたＺｎフラックスＪ_Ｚｎ及びＯラジカルフラックスＪ_Ｏから、ＶＩ／ＩＩフラックス比を算出することができる。

【0028】

本願発明者らは、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層（交互積層構造）がアニールによりｐ型化することを発見し、先の出願（特願２０１２−１６６８３７号）において、たとえばＣｕとＧａが共ドープされたｐ型ＺｎＯ系半導体層の製造方法を提案した。先の出願に係るｐ型ＺｎＯ系半導体層は、高い平坦性と良好な結晶性を備え、アクセプタとして有効に機能する１価のＣｕ^＋を多く含む。本願においては、先の出願に係るｐ型ＺｎＯ系半導体層及びその製造方法を比較例として扱う。

【0029】

まず比較例について説明する。説明においては、アニール前の試料をアニール前試料、アニール開始後の試料をアニール後試料と記載する。

【0030】

図２Ａは、比較例のアニール前試料の概略的な断面図である。比較例のアニール前試料の作製方法は、たとえば以下の通りである。

【0031】

ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を３００℃まで下げる。その温度（成長温度３００℃）で、ＺｎフラックスＦ_Ｚｎを０．１４ｎｍ／ｓ（Ｊ_Ｚｎ＝９．２×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、ＺｎＯ基板５１上に厚さ３０ｎｍのＺｎＯバッファ層５２を成長させる。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行う。

【0032】

ＺｎＯバッファ層５２上に、成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１４ｎｍ／ｓ（Ｊ_Ｚｎ＝９．２×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１００ｎｍのアンドープＺｎＯ層５３を成長させる。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、交互積層構造５４を形成する。交互積層構造５４の形成温度は３００℃である。

【0033】

図２Ｂは、交互積層構造５４を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。

【0034】

交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返す。ＧａドープＺｎＯ単結晶層を成長させる工程と、ＧａドープＺｎＯ単結晶層上にＣｕを付着させる工程とを別々に設け、Ｏセルシャッタの開期間とＣｕセルシャッタの開期間とを重複させないため、ＯラジカルとＣｕとは同時に供給されない。

【0035】

ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。すなわちＺｎセルシャッタの開期間は、Ｏセルシャッタ及びＧａセルシャッタの開期間を含む。

【0036】

本願発明者らは、Ｚｎ、Ｏ及びＣｕを同時に供給し、ＭＢＥ法でＣｕドープＺｎＯ膜を成長させた場合、３次元成長が生じ、表面の粗い多結晶膜が得られ、Ｃｕが膜厚方向に均一にドープされないという実験結果を得、この結果につき、Ｚｎ、Ｏ及びＣｕを同時に供給したことによって、活性なＯラジカルとＣｕの反応が促進され、ＣｕがＺｎサイトを置換する以上に、ＣｕＯが別の結晶相として形成される結果、ＺｎＯの成長阻害が起こり多結晶化が生じたと考えた（たとえば、特願２０１２−４１０９６号参照）。

【0037】

比較例においては、特願２０１２−４１０９６号記載の発明と同様に、このような実験結果及び考察に基づいて、ＯラジカルとＣｕを同時に供給しないことに加え、Ｃｕ付着工程の前後で、ＧａドープＺｎＯ単結晶層表面をＺｎで覆うことにより（Ｏの露出を抑制することにより）、ＯラジカルとＣｕの直接の反応を抑制する。

【0038】

比較例のアニール前試料の作製においては、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を１６秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１８秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１６秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間となる。Ｃｕセルシャッタの１回当たりの開期間は８０秒とした。

【0039】

ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に３０回ずつ繰り返し、厚さ７５ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度Ｔ_Ｇａは５３０℃とした。ＶＩ／ＩＩフラックス比は０．８２（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは８９０℃とした。

【0040】

図２Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有する。この積層構造は、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａが３０層、厚さ方向に積層されたものと考えることが可能である。

【0041】

ＧａドープＺｎＯ単結晶層５４ａの厚さは２．５ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／７原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は１４％程度となる。

【0042】

図２Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／７原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。

【0043】

図３Ａは、比較例のアニール前試料の交互積層構造５４について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性を示すグラフを記載し、下欄にデプスプロファイルを示すグラフを記載した。測定は、電解液をショットキー電極に用いたＥＣＶ法により行った。グラフは並列モデルで解析した結果を示す。ＣＶ特性を示すグラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ^２」を単位「ｃｍ^４／Ｆ^２」で表す。両軸ともリニアスケールを用いている。また、デプスプロファイルを示すグラフの横軸は、試料の深さ（厚さ）方向の位置を単位「ｎｍ」で表す。縦軸は、不純物濃度を単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

【0044】

上欄のＣＶ特性を示すグラフを参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られている。これは層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａ（交互積層構造５４）がｎ型導電性を備えることを示す。なお、傾きが抵抗値と対応する。

【0045】

下欄のデプスプロファイルを示すグラフを参照すると、比較例のアニール前試料の交互積層構造５４の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３〜５．０×１０^２１ｃｍ^−３であることがわかる。

【0046】

なお、２次イオン質量分析法(secondary ion mass spectrometry; SIMS)により、交互積層構造５４におけるＣｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］を測定したところ、［Ｃｕ］＝７．１６×１０^２０ｃｍ^−３、［Ｇａ］＝４．０８×１０^２０ｃｍ^−３であった。［Ｇａ］に対する［Ｃｕ］の比である［Ｃｕ］／［Ｇａ］の値は１．７５である。

【0047】

次に、比較例にアニール処理を施した。流量１Ｌ／ｍｉｎの酸素雰囲気中で６００℃、１０分間のアニールを行った。

【0048】

図３Ｂは、アニール後試料の交互積層構造５４形成位置におけるＣＶ特性と不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性を示すグラフ、下欄にデプスプロファイルを示すグラフを記載した。グラフの両軸の意味するところは、図３Ａに示すグラフのそれらに等しい。

【0049】

上欄に示すＣＶ特性のグラフにおいて、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られている。これは交互積層構造５４の形成位置がｐ型導電性を備えることを表す。

【0050】

デプスプロファイルを示す下欄のグラフを参照すると、比較例のアニール後試料における交互積層構造５４形成位置の不純物濃度（アクセプタ濃度）Ｎ_ａは１．０×１０^１８ｃｍ^−３〜２．０×１０^１８ｃｍ^−３であることがわかる。

【0051】

このように比較例の交互積層構造（ＧａドープＺｎＯ単結晶層）は、アズグロウンでｎ型であり、アニールによりｐ型化する。アニール処理を行うことでＣｕ層のＣｕがＧａドープＺｎＯ単結晶層内に均一に拡散し、Ｃｕの拡散（アクセプタとして機能するＣｕ^＋の発生）に伴って交互積層構造（ＧａドープＺｎＯ単結晶層）は高抵抗化（ドナー濃度Ｎ_ｄが減少）し、更に、ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層となる（ｐ型化する）と考えられる。

【0052】

次に、本願に係る実験について説明する。本願発明者らは、鋭意研究の結果、層上にＧａが供給されたＣｕドープＺｎＯ単結晶層（交互積層構造）がアニールによりｐ型化することを発見した。以下、サンプル１及びサンプル２に沿って説明を行う。

【0053】

図４Ａは、サンプル１のアニール前試料の概略的な断面図である。サンプル１のアニール前試料は、以下のように作製した。

【0054】

ＺｎＯ基板４１上に、ＺｎＯバッファ層４２、アンドープＺｎＯ層４３をこの順に形成した。ＺｎＯバッファ層４２及びアンドープＺｎＯ層４３の形成方法は、比較例におけるＺｎＯバッファ層５２及びアンドープＺｎＯ層５３のそれと等しい。

【0055】

アンドープＺｎＯ層４３上に、Ｚｎ、Ｏ及びＣｕと、Ｇａとを別々のタイミングで供給し、交互積層構造４４を形成した。交互積層構造４４の形成温度は２５０℃とした。

【0056】

図４Ｂは、交互積層構造４４を形成する際のＺｎセル、Ｏセル、Ｃｕセル、及びＧａセルのシャッタシーケンスを示すタイムチャートである。

【0057】

交互積層構造４４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタを開き、Ｇａセルシャッタを閉じるＣｕドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタを閉じ、Ｇａセルシャッタを開くＧａ付着工程（Ｇａ層形成工程）とを交互に繰り返す。

【0058】

ＣｕドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＣｕセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＣｕセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。すなわちＺｎセルシャッタの開期間は、Ｏセルシャッタ及びＣｕセルシャッタの開期間を含む。

【0059】

サンプル１のアニール前試料の作製においては、Ｏセルシャッタ及びＣｕセルシャッタの１回当たりの開期間を８秒とし、Ｏセルシャッタ及びＣｕセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１０秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタがすべて開状態となる８秒間が、１回当たりのＣｕドープＺｎＯ単結晶層成長期間となる。Ｇａセルシャッタの１回当たりの開期間は８秒とした。

【0060】

ＣｕドープＺｎＯ単結晶層成長工程とＧａ付着工程を交互に６０回ずつ繰り返し、厚さ１３３ｎｍの交互積層構造４４を得た。ＣｕドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｃｕのセル温度Ｔ_Ｃｕは９９０℃とした。ＶＩ／ＩＩフラックス比は０．７４（Ｚｎリッチ条件）である。Ｇａ付着工程でのＧａのセル温度Ｔ_Ｇａは５４０℃とした。

【0061】

図４Ｃは、交互積層構造４４の概略的な断面図である。交互積層構造４４は、ＣｕドープＺｎＯ単結晶層４４ａとＧａ層４４ｂが交互に積層された積層構造を有する。この積層構造は、層上にＧａが供給されたＣｕドープＺｎＯ単結晶層４４ａが６０層、厚さ方向に積層されたものと考えることが可能である。

【0062】

ＣｕドープＺｎＯ単結晶層４４ａの厚さは２．２ｎｍ程度、Ｇａ層４４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／１６原子層である。この場合、ＣｕドープＺｎＯ単結晶層４４ａ表面のＧａ被覆率は６％程度となる。

【0063】

図４Ｄに、ＣｕドープＺｎＯ単結晶層４４ａ及びＧａ層４４ｂの概略的な断面図を示す。たとえば約１／１６原子層の厚さをもつＧａ層４４ｂは、ＣｕドープＺｎＯ単結晶層４４ａ表面の一部に付着するＧａで形成される。以後、図面の簡略化のため、このようなＧａの付着態様も含め、交互積層構造を図４Ｃの層構造で表す。

【0064】

図５Ａは、サンプル１のアニール前試料の交互積層構造４４について、ＣＶ特性、不純物濃度のデプスプロファイル、及び、［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。上欄にＣＶ特性を示すグラフ、中欄に不純物濃度のデプスプロファイルを示すグラフ、下欄にＳＩＭＳによる［Ｃｕ］及び［Ｇａ］のデプスプロファイルを示すグラフを記載した。上欄、中欄のグラフの両軸の意味するところは、それぞれ図３Ａの上欄、下欄に示すグラフのそれらに等しい。下欄のグラフの横軸は、試料の深さ方向の位置を、単位「ｎｍ」で表し、縦軸は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］を、単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

【0065】

上欄のグラフを参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られており、層上にＧａが供給されたＣｕドープＺｎＯ単結晶層４４ａ（交互積層構造４４）がｎ型導電性を備えることがわかる。

【0066】

中欄のグラフを参照すると、交互積層構造４４の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３〜５．０×１０^２１ｃｍ^−３であることがわかる。

【0067】

下欄のグラフを参照すると、交互積層構造４４におけるＣｕ濃度［Ｃｕ］は５．０２×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は３．６７×１０^２０ｃｍ^−３であることがわかる。［Ｃｕ］／［Ｇａ］の値は１．３７である。

【0068】

次に、サンプル１にアニール処理を施した。流量１Ｌ／ｍｉｎの酸素雰囲気中で５６０℃、２６分間のアニールを行った。

【0069】

図５Ｂは、上欄から順に、サンプル１のアニール後試料の交互積層構造４４形成位置における、ＣＶ特性、不純物濃度のデプスプロファイル、及び、ＳＩＭＳによる［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。各欄のグラフの両軸の意味するところは、図５Ａに示すグラフのそれらに等しい。

【0070】

上欄のグラフにおいて、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られており、交互積層構造４４の形成位置がｐ型導電性を備えることがわかる。

【0071】

中欄のグラフを参照すると、サンプル１のアニール後試料における交互積層構造４４形成位置（ｐ型層形成位置）の不純物濃度（アクセプタ濃度）Ｎ_ａは５．０×１０^１７ｃｍ^−３〜４．０×１０^１８ｃｍ^−３であることがわかる。

【0072】

下欄のグラフを参照すると、交互積層構造４４形成位置（ｐ型層形成位置）におけるＣｕ濃度［Ｃｕ］は４．６８×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．１３×１０^２０ｃｍ^−３、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。本明細書において、濃度に関し「ほぼ一定」とは、濃度の平均値（たとえば本図の［Ｃｕ］の場合、４．６８×１０^２０ｃｍ^−３）の５０％〜１５０％の範囲をいう。Ｃｕ及びＧａは均一に拡散している。［Ｃｕ］／［Ｇａ］の値は１．１３である。なお、［Ｃｕ］及び［Ｇａ］は、たとえば表面吸着物の影響により、ｐ型層表面近傍で正確に測定されない場合がある。

【0073】

図６は、ｐ型層の［１１−２０］方向、及び、［１−１００］方向から見たＲＨＥＥＤ像である。ＲＨＥＥＤ像はストリークパターンを示している。表面が平坦で良好な結晶性を有する単結晶層が形成されていることがわかる。

【0074】

３００℃以下、たとえば２５０℃という低温かつＺｎリッチ（ＩＩ族リッチ）条件で交互積層構造４４を成長することにより、ＣｕＯ結晶相の形成が抑制され、また、ＣｕドープＺｎＯ層４４ａとＧａ層４４ｂを交互に成長することにより、Ｇａ表面上のＺｎのマイグレーションが促進され、交互積層構造４４（ＣｕドープＺｎＯ層４４ａ）の単結晶成長が得られたものと考えられる。

【0075】

次に、サンプル２について説明する。サンプル２のアニール前試料の作製においては、ＣｕドープＺｎＯ単結晶層成長工程とＧａ付着工程を交互に６０回ずつ繰り返し、厚さ１００ｎｍの交互積層構造を得た。ＣｕドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、ＶＩ／ＩＩフラックス比を０．８２（Ｚｎリッチ条件）とした点、Ｃｕのセル温度Ｔ_Ｃｕを９７０℃、Ｇａ付着工程でのＧａのセル温度Ｔ_Ｇａを５５０℃とした点以外は、サンプル１のアニール前試料と等しい成長条件で層形成を行った。

【0076】

図７Ａは、上欄から順に、サンプル２のアニール前試料の交互積層構造について、ＣＶ特性、不純物濃度のデプスプロファイル、及び、ＳＩＭＳによる［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。各欄のグラフの両軸の意味するところは、図５Ａに示すグラフのそれらに等しい。

【0077】

上欄のグラフを参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られており、層上にＧａが供給されたＣｕドープＺｎＯ単結晶層（交互積層構造）がｎ型導電性を備えることがわかる。

【0078】

中欄のグラフを参照すると、交互積層構造の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ⁻³〜３．０×１０^２１ｃｍ^−３であることがわかる。

【0079】

下欄のグラフを参照すると、交互積層構造におけるＣｕ濃度［Ｃｕ］は３．９５×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は４．９７×１０^２０ｃｍ^−３であることがわかる。［Ｃｕ］／［Ｇａ］の値は０．７９である。

【0080】

サンプル２には、流量１Ｌ／ｍｉｎの酸素雰囲気中で６３０℃、１０分間のアニール処理を施した。

【0081】

図７Ｂは、上欄から順に、サンプル２のアニール後試料の交互積層構造形成位置における、ＣＶ特性、不純物濃度のデプスプロファイル、及び、ＳＩＭＳによる［Ｃｕ］、［Ｇａ］のデプスプロファイルを示すグラフである。各欄のグラフの両軸の意味するところは、図５Ｂに示すグラフのそれらに等しい。

【0082】

上欄のグラフにおいて、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られており、交互積層構造の形成位置がｐ型導電性を備えることがわかる。

【0083】

中欄のグラフを参照すると、サンプル２のアニール後試料における交互積層構造形成位置（ｐ型層形成位置）の不純物濃度（アクセプタ濃度）Ｎ_ａは１．０×１０^１８ｃｍ^−３〜６．５×１０^１８ｃｍ^−３であることがわかる。

【0084】

下欄のグラフを参照すると、交互積層構造形成位置（ｐ型層形成位置）におけるＣｕ濃度［Ｃｕ］は２．９８×１０^２０ｃｍ^−３、Ｇａ濃度［Ｇａ］は５．４１×１０^２０ｃｍ^−３、表面吸着物の影響が著しい表面近傍を除けば、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。Ｃｕ及びＧａは均一に拡散している。［Ｃｕ］／［Ｇａ］の値は０．５５である。

【0085】

サンプル１及びサンプル２の結果より、本願実験の交互積層構造（ＣｕドープＺｎＯ単結晶層）は、アズグロウンでｎ型であり、アニールによりｐ型化することがわかる。アズグロウンでは、ＣｕドープＺｎＯ単結晶層のＣｕはアクセプタとして機能していない。アニール処理を行うことで、Ｇａ層のＧａがＣｕドープＺｎＯ単結晶層内に均一に拡散するとともに、アクセプタとして機能するＣｕ^＋が発生し、ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層となる（ｐ型化する）と考えられる。なお交互積層構造は、アニールにより高抵抗化を経てｐ型化される。

【0086】

ｐ型化のためのアニール条件（温度、時間、雰囲気等）は、交互積層構造やＣｕドープＺｎＯ単結晶層の厚さ、交互積層構造におけるＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、［Ｃｕ］／［Ｇａ］等によって異なるであろう。

【0087】

比較例の［Ｃｕ］／［Ｇａ］（１．７５）に示されるように、先の出願に係る発明においては、アニール前試料の交互積層構造における［Ｃｕ］／［Ｇａ］は１より大きい値であった。これに対し、本願実験においては、アニール前試料の［Ｃｕ］／［Ｇａ］は１．３７（サンプル１）及び０．７９（サンプル２）である。本願実験に係るｐ型ＺｎＯ系半導体層の製造方法においては、アニール前試料の交互積層構造における［Ｃｕ］／［Ｇａ］が１以下であってもｐ型層が形成される。

【0088】

また、アニール前試料の交互積層構造におけるドナー濃度Ｎ_ｄ及びアニール後試料の交互積層構造対応位置におけるアクセプタ濃度Ｎ_ａがほぼ等しい、比較例とサンプル１を対照すると、比較例のアニール温度が６００℃であるのに対し、サンプル１では５６０℃のアニールでｐ型化が実現される。本願実験に係る方法によれば、先の出願に係る発明に比べ、より低い温度のアニールでｐ型層を形成することができる。したがって、たとえば高温アニールによる酸素空孔等ドナー性点欠陥の形成、ｐ型層からの外部拡散に伴うｐ型層中のＣｕ濃度やＧａ濃度の低下、ＣｕやＧａの下地層（ｎ型層）への拡散に伴うｐｎ界面急峻性の悪化等の不具合発生の可能性をより低減することができ、一例として、先願に係る発明より、急峻なｐｎ界面を有するＺｎＯ系半導体素子を製造することができる。

【0089】

更に、実験においては、たとえば図５Ｂ及び図７Ｂに示すように、層の厚さ方向の全体にわたり、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］がほぼ一定のｐ型層が得られた。ｐ型層におけるＣｕ濃度［Ｃｕ］は、４．６８×１０^２０ｃｍ^−３（サンプル１）、及び、２．９８×１０^２０ｃｍ^−３（サンプル２）であった。

【0090】

この結果から、たとえば層上にＧａが供給されたＣｕドープｎ型ＺｎＯ単結晶層をアニールする方法によって、Ｃｕを、高濃度といえる１．０×１０^１９ｃｍ^−３以上の濃度となるように、少なくとも１．０×１０^２１ｃｍ^−３未満の濃度までは、厚さ方向に均一にドープすることができると考えられる。

【0091】

本願発明者らは研究により、ＺｎＯ系半導体層において、Ｃｕの不純物濃度（アクセプタ濃度）は、Ｃｕの絶対濃度［Ｃｕ］より約２桁小さいという知見を得ている。この知見を加味すると、層上にＧａが供給されたＣｕドープｎ型ＺｎＯ単結晶層をアニールする方法によって、アクセプタ濃度が１．０×１０^１７ｃｍ^−３以上、１．０×１０^１９ｃｍ^−３未満のｐ型層が得られるということができる。

【0092】

ｐ型層は、アクセプタ濃度が１．０×１０^１７ｃｍ^−３以上であれば実用的ということが可能である。したがって実験で得られたｐ型層は、実用的なｐ型導電性を有するｐ型ＺｎＯ系半導体単結晶層である。

【0093】

層上にＧａが供給されたＣｕドープＺｎＯ単結晶層をアニールする方法によれば、Ｃｕが高濃度に、かつ、層の厚さ方向の全体にわたって均一にドープされ、実用的なｐ型導電性を有するＣｕ、Ｇａ共ドープＺｎＯ単結晶層を製造することができる。Ｃｕ、Ｇａ共ドープＺｎＯ単結晶層においては、Ｇａも層の厚さ方向の全体にわたって均一にドープされる。Ｃｕ、Ｇａ共ドープＺｎＯ単結晶層は、低い温度のアニールで製造可能である。

【0094】

本願発明者らは、ｐ型化した交互積層構造を更にアニールすると、再びｎ型導電性をもちうることを発見した。したがってアニール処理は、たとえば交互積層構造が高抵抗化を経てｐ型化した後、再びｎ型層となる前に終了すればよい。

【0095】

本願に係る実験より、ＣｕドープＺｎＯ単結晶層成長工程とＧａ付着工程とを交互に繰り返し形成した交互積層構造にアニール処理を施すことで、ＣｕとＧａが共ドープされたｐ型ＺｎＯ層が得られることがわかった。続いて、Ｃｕ、Ｇａ共ドープＺｎＯ層をｐ型半導体層に用い、ＺｎＯ系半導体発光素子を製造する第１実施例について説明する。

【0096】

図８Ａ及び図８Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。

【0097】

図８Ａに示すように、実施例によるＺｎＯ系半導体発光素子の製造方法は、基板上方にｎ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０１）と、ステップＳ１０１で形成したｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０２）を含む。

【0098】

また、図８Ｂに示すように、ステップＳ１０２のｐ型ＺｎＯ系半導体層形成工程は、ステップＳ１０２ａ、ステップＳ１０２ｂ、ステップＳ１０２ｃ、及びステップＳ１０２ｄの４工程を含む。

【0099】

ｐ型ＺｎＯ系半導体層形成工程（ステップＳ１０２）においては、まずＺｎ、Ｏ、必要に応じてＭｇ、及びＣｕを供給して、Ｃｕがドープされたｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する（ステップＳ１０２ａ）。次に、ステップＳ１０２ａで形成された、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上にＧａを供給する（ステップＳ１０２ｂ）。ステップＳ１０２ａとステップＳ１０２ｂを交互に繰り返して積層構造を形成する（ステップＳ１０２ｃ）。そしてステップＳ１０２ｃで形成された積層構造をアニールして、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する（ステップＳ１０２ｄ）。

【0100】

なお、実施例によるｎ型ＺｎＯ系半導体積層構造は、ステップＳ１０２ａ〜ステップＳ１０２ｃの工程により作製される。

【0101】

図９Ａ及び図９Ｂを参照し、ホモ構造のＺｎＯ系半導体発光素子を製造する第１実施例について説明する。図９Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

【0102】

ＺｎＯ基板１上に、成長温度３００℃で、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

【0103】

ＺｎＯバッファ層２上に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた（たとえば図８ＡのステップＳ１０１）。ＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ（Ｊ_Ｏ＝４．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３である。

【0104】

ｎ型ＺｎＯ層３上に、成長温度９００℃、ＺｎフラックスＦ_Ｚｎを０．０３ｎｍ／ｓ（Ｊ_Ｚｎ＝２．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。

【0105】

続いて、アンドープＺｎＯ活性層４上に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した（図８ＡのステップＳ１０２）。

【0106】

まず、基板温度を２５０℃とし、サンプル２のアニール前試料作製時と等しいシャッタシーケンス（図４Ｂ参照）で、Ｚｎ、Ｏ及びＣｕと、Ｇａとを別々のタイミングで供給し、交互積層構造を形成した。具体的には、Ｚｎ、Ｏ及びＣｕを供給してＣｕドープＺｎＯ単結晶膜を成長させる工程（図８ＢのステップＳ１０２ａ）と、ＣｕドープＺｎＯ単結晶膜上にＧａを供給する工程（図８ＢのステップＳ１０２ｂ）を交互に６０回ずつ繰り返し、厚さ１００ｎｍの交互積層構造を形成した（図８ＢのステップＳ１０２ｃ）。１回当たりのＣｕドープＺｎＯ単結晶膜成長期間、及び、１回当たりのＧａ供給期間は８秒である。ＣｕドープＺｎＯ単結晶膜成長工程でのＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｃｕのセル温度Ｔ_Ｃｕは９７０℃とした。ＶＩ／ＩＩフラックス比は０．８２である。また、Ｇａ供給工程でのＧａのセル温度Ｔ_Ｇａは５５０℃とした。

【0107】

図９Ｂは、交互積層構造５Ａの概略的な断面図である。交互積層構造５Ａは、ＣｕドープＺｎＯ単結晶膜５ａとＧａ層５ｂが交互に積層された積層構造を有する。ＣｕドープＺｎＯ単結晶膜５ａの厚さは１．７ｎｍ程度、Ｇａ層５ｂの厚さは１原子層以下、たとえば約１／１５原子層（ＣｕドープＺｎＯ単結晶膜５ａ表面のＧａ被覆率が７％程度）である。交互積層構造５Ａはｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば１．０×１０^２１ｃｍ⁻³である。

【0108】

次に、交互積層構造をアニールして、ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層を形成した（図８ＢのステップＳ１０２ｄ）。たとえば流量１Ｌ／ｍｉｎの酸素雰囲気中で６３０℃、１０分間のアニールを実施することにより、ｎ型導電性を示す交互積層構造５Ａを、ｐ型導電性をもつＺｎＯ層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）とすることができる。

【0109】

その後、ＺｎＯ基板１の裏面にｎ側電極６ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５上にはｐ側電極６ｐを形成し、ｐ側電極６ｐ上にボンディング電極７を形成した。ｎ側電極６ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成することができる。ｐ側電極６ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成し、ボンディング電極７は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。このようにして、第１実施例による方法でＺｎＯ系半導体発光素子が作製された。

【0110】

第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、［Ｃｕ］／［Ｇａ］が１以下、たとえば０．７９の交互積層構造５Ａをアニールすることで得られる、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系半導体単結晶層である。Ｃｕ濃度［Ｃｕ］は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３未満、たとえば２．９８×１０^２０ｃｍ^−３であり、層の厚さ方向にほぼ一定である。Ｇａ濃度［Ｇａ］は、たとえば５．４１×１０^２０ｃｍ^−３であり、層の厚さ方向にほぼ一定である。第１実施例のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５においては、［Ｃｕ］／［Ｇａ］は０．５５である。

【0111】

第１実施例による製造方法によれば、たとえばＣｕが高濃度に、かつ、ＣｕとＧａが厚さ方向の全体にわたって均一にドープされ、実用的なｐ型導電性を有するＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５を製造することができる。また、低い温度のアニールで製造可能である。第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子は、たとえば急峻なｐｎ界面を有する。

【0112】

実験及び第１実施例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（たとえば図８ＢのステップＳ１０２ａ〜ステップＳ１０２ｄのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ＝０）が、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜成長工程とＧａ付着工程とを交互に繰り返して形成した交互積層構造をアニールすることにより、ｐ型導電性を示すＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を得ることができる（たとえば図８ＢのステップＳ１０２ａ〜ステップＳ１０２ｄのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ≠０）。

【0113】

図１０は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｃｕセル、及びＧａセルのシャッタシーケンスの一例を示すタイムチャートである。

【0114】

交互積層構造の作製においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタを開き、Ｇａセルシャッタを閉じるＣｕドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶膜成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタを閉じ、Ｇａセルシャッタを開くＧａ付着工程とを交互に繰り返す。

【0115】

本図に示す例では、ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。

【0116】

たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタの１回当たりの開期間は８秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１０秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＣｕセルシャッタがすべて開状態となる８秒間が、１回当たりのＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶膜成長期間である。Ｇａセルシャッタの１回当たりの開期間は８秒である。

【0117】

次に、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を備える、ダブルへテロ構造のＺｎＯ系半導体発光素子を製造する第２実施例及び第３実施例について説明する。

【0118】

図１１Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

【0119】

ＺｎＯ基板１１上にＺｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

【0120】

ＺｎＯバッファ層１２上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ、Ｇａセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３となる。

【0121】

ｎ型ＺｎＯ層１３上にＺｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ/ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。

【0122】

ｎ型ＭｇＺｎＯ層１４上にＺｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。

【0123】

なお、図１１Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。

【0124】

基板温度をたとえば２５０℃まで下げ、Ｃｕドープｎ型ＭｇＺｎＯ単結晶膜成長工程とＧａ付着工程とを交互に繰り返し、活性層１５上に交互積層構造を形成した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｃｕセル、及びＧａセルのシャッタシーケンスは、たとえば図１０に示すそれと同様である。

【0125】

たとえば、１回当たりのＣｕドープＭｇＺｎＯ単結晶膜成長工程での成長期間を８秒とし、１回当たりのＧａ付着工程におけるＧａ供給期間を８秒とした。ＣｕドープＭｇＺｎＯ単結晶膜成長工程でのＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇは０．０４ｎｍ/ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｃｕのセル温度Ｔ_Ｃｕは９９０℃である。ＶＩ／ＩＩフラックス比は０．７０となる。Ｇａ供給工程でのＧａのセル温度Ｔ_Ｇａは５４０℃とした。ＣｕドープＭｇＺｎＯ単結晶膜成長工程とＧａ付着工程を交互に６０回ずつ繰り返し、厚さ１２０ｎｍの交互積層構造を得た。

【0126】

図１１Ｃは、交互積層構造１６Ａの概略的な断面図である。交互積層構造１６Ａは、ＣｕドープＭｇＺｎＯ単結晶膜１６ａとＧａ層１６ｂが交互に積層された積層構造を有する。ＣｕドープＭｇＺｎＯ単結晶膜１６ａの厚さは２．０ｎｍ程度、Ｇａ層１６ｂの厚さは１原子層以下、たとえば約１／１６原子層（ＣｕドープＭｇＺｎＯ単結晶膜１６ａ表面のＧａ被覆率が６％程度）である。交互積層構造１６Ａはｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば１．５×１０^２０ｃｍ^−３である。

【0127】

次に、交互積層構造１６Ａをアニールし、活性層１５上にＣｕとＧａが共ドープされたｐ型ＭｇＺｎＯ層１６を形成した。たとえば流量１Ｌ／ｍｉｎの酸素雰囲気中で６１０℃、１０分間のアニールを実施することにより、ｎ型導電性を示す交互積層構造１６Ａを、ｐ型導電性をもつ単結晶層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）とすることができる。なお、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のＭｇ組成は、たとえば０．３である。

【0128】

その後、ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１７ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極１８は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。このようにして、第２実施例による方法でＺｎＯ系半導体発光素子が作製される。

【0129】

第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ_２Ｏ_３基板等の導電性基板を使用することが可能である。

【0130】

第２実施例によるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、［Ｃｕ］／［Ｇａ］が０．５以上、たとえば１．４０の交互積層構造１６Ａをアニールすることで得られる、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系半導体単結晶層である。Ｃｕ濃度［Ｃｕ］は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３未満、たとえば５．０×１０^２０ｃｍ^−３であり、層の厚さ方向にほぼ一定である。Ｇａ濃度［Ｇａ］は、たとえば４．０×１０^２０ｃｍ^−３であり、層の厚さ方向にほぼ一定である。第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６においては、［Ｃｕ］／［Ｇａ］は１．２５である。

【0131】

第２実施例による製造方法によれば、たとえばＣｕが高濃度に、かつ、ＣｕとＧａが厚さ方向の全体にわたって均一にドープされ、実用的なｐ型導電性を有するＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６を製造することができる。また、低い温度のアニールで製造可能である。第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子は、たとえば急峻なｐｎ界面を有する。

【0132】

図１２は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。第１及び第２実施例においては導電性基板上に結晶成長し、層形成を行ったが、第３実施例では絶縁性基板上に結晶成長する。

【0133】

絶縁性基板であるｃ面サファイア基板２１上にＭｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦ_Ｍｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体がＺｎ面を表面として成長するように制御する極性制御層として機能する。

【0134】

ＭｇＯバッファ層２２上に、たとえば成長温度３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。

【0135】

ＺｎＯバッファ層２３上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。

【0136】

ｎ型ＺｎＯ層２４上に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。

【0137】

ｎ型ＭｇＺｎＯ層２５上に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。

【0138】

活性層２６上にＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のそれと等しい。

【0139】

第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２８ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７上にｐ側電極２８ｐを形成し、ｐ側電極２８ｐ上にボンディング電極２９を形成する。

【0140】

ｎ側電極２８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２８ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極２９は、厚さ５００ｎｍのＡｕ層で形成する。このようにして、第３実施例による方法でＺｎＯ系半導体発光素子が作製される。

【0141】

第３実施例によるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と同様の性質を有するｐ型ＺｎＯ系半導体単結晶層である。

【0142】

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。

【0143】

たとえば実施例による製造方法においては、酸素源としてＯラジカルを用いたが、オゾンやＨ_２Ｏ、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。

【0144】

また、実施例による製造方法においては、アニールを酸素雰囲気中で行ったが、大気中等で行ってもよい。

【0145】

更に、実験及び実施例では、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜とＧａ層が交互に積層された構造をアニールし、ｐ型導電性を示すＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成（ｐ型化）した。Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む交互積層構造がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ^＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ^＋が２価のＣｕ^２＋より生じやすくなる結果、交互積層構造がｐ型化すると考えられる。したがって、Ｃｕにかえて、またはＣｕとともに、Ｃｕと同様に複数の価数を形成しうるＩＢ族元素であるＡｇを用いることができる。また、Ｇａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。

【0146】

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0147】

なお、特願２０１２−４１０９６号で本願発明者らが提案した、（α）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（β）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上にＣｕを供給する工程を交互に繰り返す、Ｃｕドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層の製造方法においては、以下の（１）〜（３）等の知見が得られている。

【0148】

（１）結晶性の悪化を防止するために、１回の工程（α）当たり、厚さ１０ｎｍ以下のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成することが望ましい。

【0149】

（２）高い平坦性、良好な結晶性を得るために、工程（α）においては、ストイキオメトリ条件（ＶＩ／ＩＩフラックス比が１）またはＩＩ族リッチ条件（ＶＩ／ＩＩフラックス比が１未満）でＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成することが望ましく、ＶＩ／ＩＩフラックス比が０．５以上で１より小さいという条件のもとで形成することが一層望ましい。

【0150】

（３）良好な結晶成長を実現するために、工程（α）において、成長温度（基板温度）を２００℃程度以上３５０℃以下としてＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を成長させることが望ましい。

【0151】

本願において、たとえば（ａ）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（ｂ）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、（ｃ）前記工程（ａ）と前記工程（ｂ）を交互に繰り返して積層構造を形成する工程と、（ｄ）前記積層構造をアニールして、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する工程を用いてｐ型ＺｎＯ系半導体層を製造する場合にも、上記（１）〜（３）に示す条件で工程（ａ）を実施することにより、平坦性が高く、良好な結晶性を有するｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を得ることが可能である。

【0152】

図１３は、第１実施例〜第３実施例の工程（ａ）（（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を供給して、前記ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程）における成膜条件をまとめた表である。

【0153】

本表に示されるように、第１実施例〜第３実施例のすべてにおいて、上記（１）〜（３）に示す条件は満たされている。このため実施例による製造方法で製造されたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層は、高い平坦性と良好な結晶性を備えるｐ型ＺｎＯ系半導体層である。

【0154】

なお、本願発明者らが原子間力顕微鏡(atomic force microscope; AFM)の像等により表面観察を行った結果、ｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層の表面は、交互積層構造の表面より平坦であることがわかった。アニール処理を行うことにより、平坦性の向上されたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ層が製造される。

【産業上の利用可能性】

【0155】

実施例による製造方法で製造されるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。

【符号の説明】

【0156】

１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
５Ａ 交互積層構造
５ａ ＣｕドープＺｎＯ単結晶膜
５ｂ Ｇａ層
６ｎ ｎ側電極
６ｐ ｐ側電極
７ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１６Ａ 交互積層構造
１６ａ ＣｕドープＭｇＺｎＯ単結晶膜
１６ｂ Ｇａ層
１７ｎ ｎ側電極
１７ｐ ｐ側電極
１８ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２８ｎ ｎ側電極
２８ｐ ｐ側電極
２９ ボンディング電極
４１ ＺｎＯ基板
４２ ＺｎＯバッファ層
４３ アンドープＺｎＯ層
４４ 交互積層構造
４４ａ ＣｕドープＺｎＯ単結晶層
４４ｂ Ｇａ層
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ ステージ
７８ 基板
７９ 膜厚計
８０ ＲＨＥＥＤ用ガン
８１ スクリーン
Ｓ１０１、Ｓ１０２、Ｓ１０２ａ、Ｓ１０２ｂ、Ｓ１０２ｃ、Ｓ１０２ｄ ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図6】