(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6095698
(24)【登録日】2017年2月24日
(45)【発行日】2017年3月15日
(54)【発明の名称】パワー半導体における電流センサのための半導体装置
(51)【国際特許分類】
H01L 29/739 20060101AFI20170306BHJP
H01L 29/78 20060101ALI20170306BHJP
H01L 27/04 20060101ALI20170306BHJP
【FI】
H01L29/78 655F
H01L29/78 657F
H01L29/78 652M
H01L29/78 652Q
【請求項の数】11
【全頁数】10
(21)【出願番号】特願2014-556970(P2014-556970)
(86)(22)【出願日】2013年1月25日
(65)【公表番号】特表2015-510697(P2015-510697A)
(43)【公表日】2015年4月9日
(86)【国際出願番号】EP2013051415
(87)【国際公開番号】WO2013120680
(87)【国際公開日】20130822
【審査請求日】2014年8月13日
(31)【優先権主張番号】102012202180.9
(32)【優先日】2012年2月14日
(33)【優先権主張国】DE
(73)【特許権者】
【識別番号】390023711
【氏名又は名称】ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
【氏名又は名称原語表記】ROBERT BOSCH GMBH
(73)【特許権者】
【識別番号】599158797
【氏名又は名称】インフィネオン テクノロジーズ アクチエンゲゼルシャフト
【氏名又は名称原語表記】Infineon Technologies AG
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス=ラインハルト
(74)【代理人】
【識別番号】100099483
【弁理士】
【氏名又は名称】久野 琢也
(72)【発明者】
【氏名】トーマス ヤッケ
(72)【発明者】
【氏名】ティム ヘーア
(72)【発明者】
【氏名】クリスティアン プルントケ
(72)【発明者】
【氏名】ギュンター コフラー
(72)【発明者】
【氏名】ホルガー リューティング
(72)【発明者】
【氏名】フランク ヴォルター
【審査官】
小川 将之
(56)【参考文献】
【文献】
特開平11−097677(JP,A)
【文献】
国際公開第2011/161721(WO,A1)
【文献】
特開2008−235788(JP,A)
【文献】
特開2009−135414(JP,A)
【文献】
特開平11−017179(JP,A)
【文献】
特開2010−238993(JP,A)
【文献】
特開2005−322781(JP,A)
【文献】
特開2007−287988(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/739
H01L 27/04
H01L 29/78
(57)【特許請求の範囲】
【請求項1】
パワー半導体における電流センサのための半導体装置において、
前記半導体装置は、基板(1)上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセル(2)を含み、
第1領域(12)にある前記トランジスタセル(2)のエミッタ端子(10)は、第1導電層(16)を介して少なくとも1つの出力端子(25)に接続されており、
第2領域(13)にある前記トランジスタセル(2)のエミッタ端子(10)は、第2導電層(17)を介して少なくとも1つのセンサ端子(18)に接続されており、
前記センサ端子(18)は、前記第1領域(12)の前記トランジスタセル(2)と、前記第2領域(13)の前記トランジスタセル(2)とを取り囲んでいる第1セル領域境界(14)の外側に配置されており、
前記第2領域(13)のトランジスタセル(2)と、前記センサ端子(18)との間には、前記第1セル領域境界(14)に属するトレンチ構造が形成されており、
前記トレンチ構造には、前記基板(1)の外縁部の方向に向かって、前記第1導電層(16)に接続されたドープ層(15)が隣接しており、前記ドープ層(15)は前記センサ端子(18)の下側に配置されており、
前記第2領域(13)の前記トランジスタセル(2)は、前記第1領域(12)の前記トランジスタセル(2)とは空間的に分離されて配置されており、
前記センサ端子(18)は、金属被覆面として絶縁層の上に配置されており、
前記絶縁層の層厚は、ゲート誘電体(11)の層厚よりも大きい、
ことを特徴とする半導体装置。
【請求項2】
前記トレンチ構造は、ダブルトレンチ構造として形成されている、
ことを特徴とする請求項1記載の半導体装置。
【請求項3】
前記第2領域(13)の前記トランジスタセル(2)は、多角形の形態で配置されている、
ことを特徴とする請求項1又は2記載の半導体装置。
【請求項4】
前記多角形は、六角形又は長方形又は正方形である、
ことを特徴とする請求項3記載の半導体装置。
【請求項5】
前記第2領域(13)の前記トランジスタセル(2)は、半円形の形態で配置されている、
ことを特徴とする請求項1又は2記載の半導体装置。
【請求項6】
前記第1領域(12)の前記トランジスタセル(2)は、前記第2領域(13)の前記トランジスタセル(2)を少なくとも部分的に取り囲んでいる、
ことを特徴とする請求項1から5のいずれか一項記載の半導体装置。
【請求項7】
前記第1領域(12)の前記トランジスタセル(2)は、前記第2領域(13)の前記トランジスタセル(2)を3つの側で取り囲んでいる、
ことを特徴とする請求項6記載の半導体装置。
【請求項8】
前記第1領域(12)の前記トランジスタセル(2)は、前記第2領域(13)の前記トランジスタセル(2)と、前記第2導電層(17)とを完全に取り囲んでいる、
ことを特徴とする請求項1から5のいずれか一項記載の半導体装置。
【請求項9】
前記第2領域(13)の前記トランジスタセル(2)は、第2セル領域境界(14’)によって取り囲まれている、
ことを特徴とする請求項1から8のいずれか一項記載の半導体装置。
【請求項10】
前記センサ端子(18)及び前記第2領域(13)の前記トランジスタセル(2)は、前記セル領域境界(14)の外側に配置されている、
ことを特徴とする請求項1から9のいずれか一項記載の半導体装置。
【請求項11】
前記第2領域(13)のトランジスタセル(2)は、別のドープ層(15’)によって取り囲まれており、前記第1領域(12)のトランジスタセル(2)は、前記第1セル領域境界(14)の外側では前記ドープ層(15)によって取り囲まれており、
前記ドープ層(15)と前記別のドープ層(15’)とは、互いに分離されており、
前記別のドープ層(15’)は、前記別のコンタクト部(19’)によって前記第2導電層(17)に接続されている、
ことを特徴とする請求項1から10のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パワー半導体における電流センサのための半導体装置に関し、特に、絶縁ゲートバイポーラトランジスタ(IGBT)とも呼ばれる絶縁ゲート電極を有するバイポーラトランジスタの形態のパワー半導体のための半導体装置に関する。
【0002】
パワー半導体は通常、垂直構造として製造され、多数のトランジスタセルを有する。半導体基板の表側には、ゲート構造及びエミッタ構造が形成される。ゲート構造及びエミッタ構造は、少なくとも1つのpn接合部を介して、全面的な金属被覆面として裏側に形成されたコレクタ層に接続されている。パワートランジスタでは、このセル構造が基板の広い範囲に亘って繰り返されており、これによって高電流をスイッチングすることが可能となっている。しかしながらこの場合には、短絡状態及び過負荷状態が回避されるよう注意しなければならない。したがって一般的な従来技術から、出力端子にシャント抵抗を取り付けて、主電流回路に場合によって発生しうる短絡状態及び過負荷状態を検出することが知られている。
【0003】
さらに、エミッタ領域又はエミッタセルの一部分をセンサ端子を介して分岐させて、そこに流れる電流を信号として利用することは、従来技術である。このセンサ端子は、典型的にはエミッタ領域の内部にあり、エミッタセルによって完全又は部分的に充填されている。完全に充填されている場合には、複数のセンサセルがメインエミッタの中に非常に緊密に埋め込まれており、これらのセンサセルの動作は、メインエミッタセルの動作と殆ど違わないものと見込むことができる。しかしながら、エミッタ端子とセンサ端子のサイズ比率によって、センサ電流対メイン電流の固定的な比率が予め定められている。部分的にのみ充填されている場合には、この比率をより自由に構成できるという利点がある。しかしながらこのためには、埋め込みが緊密ではなくなり、セルがない領域が生じてしまい、このセルがない領域では、導通状態において場合によっては電荷担体プラズマが形成されることがある。
【0004】
IGBTの使用時において、乃至、既にIGBTの設計段階において、遮断時にエミッタを流れる電荷担体が個々のトランジスタセルに対して過負荷を与えないよう注意しなければならない。nチャネルを有するIGBTの例では、エミッタを流れる電荷担体の種類は、正孔によって決められている。特にセンサ領域とメインエミッタ領域の縁部に存在するセルに対して、過負荷及びラッチアップが発生する危険性が存在する。なぜなら、エミッタコンタクトを有さない、セルのない領域においても、電荷担体プラズマが形成されるからである。セルを有さないこの中間領域(セルがない領域)は、センサ端子が不完全に充填されている場合に存在するものであるが、しかしながらその一方で、この中間領域は、両方のエミッタ領域に接続されている導電層を分離させる必要性から生じたものでもある。
【0005】
本発明の課題は、セルのない領域に存在する電荷担体プラズマの正孔が遮断時に流れ出ることによる、当該セルのない領域に境を接するセルに対する過負荷を低減することであり、それと同時に、複数のセンサセルをメインエミッタにできるだけ緊密に埋め込むことができるようにすることである。
【0006】
この課題は、パワー半導体のための回路装置において、前記回路装置は、基板上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセルを含み、第1領域にあるトランジスタセルのエミッタ端子は、第1導電層を介して少なくとも1つの出力端子に接続されており、第2領域にあるトランジスタセルのエミッタ端子は、第2導電層を介して少なくとも1つのセンサ端子に接続されている、回路装置によって解決される。センサ端子は、第1領域のトランジスタセルと、第2領域のトランジスタセルとを取り囲んでいる第1セル領域境界の外側に配置されている。第2領域のトランジスタセルと、センサ端子との間には、第1セル領域境界に属するトレンチ構造が形成されており、トレンチ構造には、基板の外縁部の方向に向かって、第1導電層に接続されたドープ層が隣接しており、該トレンチ構造にはさらに、第1領域のトランジスタセルと、第2領域のトランジスタセルとの間に延在している。
【0007】
本発明によれば、IGBTセルからなるエミッタが、2つのセルグループに分割される。その1つはメインセルであり、メインセルは、第1導電層を介してエミッタ出力部に接続されている。このセルグループは、回路装置の基板面積の大部分を占める。第2導電層に接続されたより小さい部分は、センサセルである。センサセルは、電流センサとして使用され、外部抵抗を介して電圧信号を形成することができ、この電圧信号は、短絡及び過電流を検出するためにさらに処理することができる。第1導電層に接続されたドープ領域は、遮断プロセスの際に流れ出る正孔を導くために使用される。したがって、ラッチアップ発生の危険性を高め、ひいてはチップの損傷を導く可能性のあったこれらの正孔が、隣接する各メインセルに負荷を与えることはなくなる。
【0008】
本発明の課題は、センサ端子を、アクティブセル領域の外側においてセンサ領域境界の後方に配置することによって解決される。この端子領域から生じる正孔は、メインエミッタの導電層に接続されたドープ層を介して排出される。これによってさらに、センサ領域のサイズ及び形を、センサ端子のサイズ及び形に依存せずに構成することができるようになる。
【0009】
本発明の別の1つの実施形態によれば、第2領域のトランジスタセルは、任意の多角形の形態、有利には半円形又は半円形に類似した多角形の形態、又は、長方形又は正方形の形態で配置されている。
【0010】
この配置は、通常の設計プログラムによって繰り返し構造として簡単に形成することができ、また、パワー半導体の通常の製造工程で実現可能である。
【0011】
本発明の別の1つの実施形態によれば、第1領域のトランジスタセルは、第2領域のトランジスタセルを少なくとも部分的に、有利には3つの側で取り囲んでいる。
【0012】
本発明の別の1つの実施形態によれば、第1領域のトランジスタセルは、第2領域のトランジスタセルを完全に取り囲んでいる。
【0013】
本発明の別の1つの実施形態によれば、第2領域のトランジスタセルは、第1領域のトランジスタセルとは空間的に分離されて配置されている。
【0014】
この実施形態においては、電流センサセルは、メインセルの中に緊密に埋め込まれるのではなく、メインセルから遠く離れたところで別個のセル領域境界によって取り囲まれている。これは、分離されたより小さいIGBT半導体に相当し、スイッチオン状態乃至スイッチングプロセス中において、この小さいIGBT半導体のプラズマと、メインIGBTのプラズマは、互いの間隔に応じて僅かにしか相互作用しないか、全く相互作用しない。それでもなお、2つの部分は、依然として1つのIGBTチップとして見なすことができる。なぜなら、チップ縁部の方向において共通の1つの縁部遮断構造によって取り囲まれているからである。
【0015】
本発明の別の1つの実施形態によれば、センサ端子は、金属被覆面として絶縁層の上に配置されており、絶縁層の層厚は、ゲート誘電体の層厚よりも大きい。
【0016】
この実施形態においては、センサ端子は、厚酸化物の上の任意の箇所に配置することができる。
【0017】
本発明の別の1つの実施形態においては、第2領域のトランジスタセルは、第2セル領域境界によって取り囲まれている。
【0018】
この実施形態は、特に、センサセルがメインセルから遠く離れたところに配置されている場合に使用される。
【0019】
本発明の別の1つの実施形態によれば、センサ端子及び第2領域のトランジスタセルは、セル領域境界の外側に配置されている。
【0020】
この実施形態においては、センサ端子と、第2領域のトランジスタセルとの間にダブルトレンチ構造は存在しない。
【0021】
第2導電層は、セル領域境界の範囲にノッチを有することができ、このノッチにおいて、第2導電層がドープ層に接続されている。これによって、遮断プロセス時に流れ出る正孔を格段に良好に導くことができる。
【0022】
以下、本発明を、添付した図面を参照しながら実施形態に基づいてより詳細に説明する。
【図面の簡単な説明】
【0023】
【
図2a】本発明の第1実施形態に基づく本発明による半導体装置の平面図である。
【
図2b】本発明の第1実施形態に基づく本発明による半導体装置の別の平面図である。
【
図3】
図2aに基づく実施形態の別の概略図である。
【
図4】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【
図5】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【
図6】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【
図7】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【
図8】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【0024】
図面では、同じ又は同じ機能を有する要素には同一の参照符号を付している。
【0025】
図1には、回路装置1の一部が図示されている。回路装置1は、絶縁ゲート電極3(IGBT)を有する多数のトランジスタセル2のための基本セルである。
図1から分かるように、例えばP
+ドープされた基板4は、裏側にコレクタ端子5を有しており、コレクタ端子は、通常は金属層として被着されている。コレクタ端子5と基板4の上には、この実施形態ではnドープされているバッファ層6が被着されており、バッファ層6の上には、同じくnドープされたエピタキシ層7が被着されている。エピタキシ層7の中には、pドープされたウェル8が例えばイオン注入によって設けられており、これらのウェル8の中にはそれぞれ2つのnドープされた島9が設けられている。これらの島9は、pドープされたウェル8と共にエミッタ端子10によって部分的に被覆されている。
【0026】
ゲート電極3は、酸化ケイ素から形成された絶縁層11によって取り囲まれており、この絶縁層11は、トランジスタセル2の外側にも配置することができる。全体として、図示したこの実施形態においては、nチャネルIGBTのためのn
+pnp
+構造が設けられている。しかしながら本発明を、別の種類のIGBT、例えばpチャネルIGBT又は垂直構造を有するIGBTにおいて適用することも考えられる。
【0027】
以下、本発明の第1実施形態に基づく回路装置1について説明する。
図2aは、回路装置1を上から見た平面図である。つまり、エミッタ端子10を有する上面が図示されている。
図2aから見て取れるように、回路装置1は多数のトランジスタセル2を有しており、これらのトランジスタセル2は、第1領域12及び第2領域13に配置されている。
図2aに図示されている配置は、単なる一例であると理解されたい。
【0028】
トランジスタセル2は、第1領域12乃至第2領域13を実質的に完全に被覆している。トランジスタセル2は、任意のパターンで配置することができ、このパターンは必ずしも規則的である必要はない。第1領域12のトランジスタセル2は並列接続されており、パワー半導体のために使用される。
【0029】
第2領域13のトランジスタセル2も並列接続されており、電流センサのために使用される。これについては後でより詳細に説明する。第1領域12のトランジスタセル2は、メインセルと呼ぶことができ、第2領域13のトランジスタセル2は、センサセルと呼ぶことができる。
【0030】
第1領域12のトランジスタセル2及び第2領域13のトランジスタセル2は、第1セル領域境界によって取り囲まれている。第1セル領域境界には、参照符号14が付されている。第1セル領域境界14は、基板内に設けられたトレンチの形態で形成されている。しかしながら、基板内に並んで延在する2つのトレンチから形成されたダブルトレンチ構造を使用することも可能である。第1セル領域境界14の外側の領域には、ドープ層15が設けられている。ドープ層15は、図示した実施形態ではpドープ層である。ドープ層15は、
図2aでは斜線が付された面として表されている。
【0031】
以下、
図2bを参照しながら、第1領域12のトランジスタセル2のコンタクトと、第2領域13のトランジスタセル2のコンタクトとについてより詳細に説明する。このコンタクトは、
図1の各エミッタ端子10を接続している金属被覆層を介して行われる。
図2bでは、より見やすくするために、第1領域12のトランジスタセル2、第2領域13のトランジスタセル2、pドープ層15は図示していない。
【0032】
第1領域12のトランジスタセル2の各エミッタ端子10は、第1導電層16を介して接続されている。第1導電層16は、適当な出力端子を介して、第1領域12のトランジスタセル2の出力が供給される、パワートランジスタの出力部として使用することができる。
【0033】
第2領域13のトランジスタセル2の各エミッタ端子10は、少なくとも1つのセンサ端子を有する第2導電層17を介して接続されている。センサ端子は、ボンディングワイヤを介して外部抵抗に接続されており、これについては後ほど説明する。第2導電層17は、センサ端子としても機能する。センサ端子は、参照符号18によって
図1に概略的に図示されている。このようにして、第2領域13のトランジスタ2の各エミッタ端子と、センサ端子18との間で電気接続が形成される。
【0034】
図2bから見て取れるように、第1導電層16と第2導電層17との間にはギャップが開いており、したがってこのギャップの領域にある各エミッタ端子は、相互接続されていない。
【0035】
図2aに関連して既に説明したように、センサ端子18の下側にはpドープ層15が位置しており、このpドープ層15は、第1縁部構造14の外縁部に配置されている。この領域は、コンタクト19を介して第1導電層16に接続されている。それゆえpドープ層15は、遮断プロセスの際に流れ出る正孔を導くことができる。したがって、これらの正孔が、第1領域12のトランジスタセル2の隣接する各セルに負荷をかけることはなくなる。
【0036】
図3には、
図1、
図2a、2bに基づく回路装置1が再度概略的に図示されている。第1領域12のトランジスタセル2は、メインセルIGBT21を形成する。第2領域13のトランジスタセル2は、センサセルIGBT22を形成する。これら2つのIGBTの各コレクタ端子は、端子26に接続することができ、各ゲート端子は、別の端子27に接続することができる。メインセルIGBT21のエミッタ端子10は、出力端子25に接続されている。センサセルIGBT22のエミッタ端子10は、センサ端子18を介して例えば外部のオーム性抵抗23のような素子に接続されており、信号24を介して、出力端子25における短絡状態又は過負荷状態を検出することができる。
【0037】
以下、本発明の別の実施形態について説明する。ここでは実質的に、
図2に関連して説明した実施形態との相違点を示す。
【0038】
図4では、センサ端子18の方向に向かって第2領域13のトランジスタセル2の隣に、さらなる別のpドープ領域15’が配置されている。この別のpドープ領域15’は、pドープ領域15とは分離されている。別のpドープ領域15’は、別のコンタクト19’を介して第2導電層17(
図4には図示せず)に接続されている。
【0039】
図5には、第2領域13のトランジスタセル2の別の実施形態の配置が図示されている。第2領域13のトランジスタセル2は、この実施形態においては長方形に配置されている。さらには、第2領域13のトランジスタセル2のために、製造工程と両立可能な別の配置を提案することも考えられる。第2領域13のトランジスタセル2は、任意の多角形の形態、有利には半円形又は半円形に類似した多角形の形態、又は、長方形又は正方形の形態で配置することが可能である。
【0040】
図6には、第1領域12のトランジスタセル2及び第2領域13のトランジスタセル2の別の実施形態の配置が図示されている。この実施形態では、第1領域12のトランジスタセル2と、第2領域13のトランジスタセル2とが互いにより大きい間隔30を有している。これまで図示した実施形態では、第1領域12のトランジスタセル2と、第2領域13のトランジスタセル3との間の間隔は、トランジスタセル2の直径をわずかに上回るだけであったが、その一方で
図6の間隔30は、例えばトランジスタセル2の直径の10倍に相当する。
【0041】
図7には、第2領域13のトランジスタセル2が第2セル領域境界14’によって取り囲まれている実施形態が図示されている。第2セル領域境界14’は、ダブルトレンチ構造として形成することができる。第2領域13のトランジスタセル2は、第1領域12のトランジスタセル2の中に埋め込まれていない、つまり、第1領域12のトランジスタセル2によって部分的に取り囲まれていない。そうではなく、第1領域12のトランジスタセル2から遠く離れたところに配置されている。この領域に配置される厚酸化物に相応の開口部を設けることによって、センサ端子18との接続が可能となる。
【0042】
第2領域13のトランジスタセル2は、別のpドープ層15’によって取り囲まれている。第1領域12のトランジスタセル2は、第1セル領域境界14の外側ではpドープ層15によって取り囲まれている。pドープ層15と別のpドープ層15’とは、互いに分離されている。pドープ層15は、上述した実施形態と同様に、コンタクト部19によって第1導電層16に接続される。別のpドープ層15’は、別のコンタクト部19’によって第2導電層17に接続されている。第1導電層16と第2導電層17とは、ここでも互いに分離されている。この実施形態では、pドープ層15と別のpドープ層15’は、別のコンタクト部19’に近いところで分離されている。しかしながらこのギャップは、コンタクト部19と別のコンタクト部19’の間の別の場所においても良好に延在することができる。第1導電層16と第2導電層17の間の分離ギャップに関しても同様である。
【0043】
これに対して
図8では、第2領域13のトランジスタセル2が、センサ端子18と共に、第2領域12のトランジスタセル2のフィールドに埋め込まれている。この場合、セル領域境界14は、センサ端子18を取り囲むように配置される。