特許 6095767 有機電界効果トランジスタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6095767

(24)【登録日】2017年2月24日

(45)【発行日】2017年3月15日

(54)【発明の名称】有機電界効果トランジスタの製造方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20170306BHJP

   H01L 51/05 20060101ALI20170306BHJP

【ＦＩ】

   H01L29/78 618B

   H01L29/78 626A

   H01L29/78 616S

   H01L29/78 618E

   H01L29/28 100A

【請求項の数】5

【全頁数】16

(21)【出願番号】特願2015-503834(P2015-503834)

(86)(22)【出願日】2013年3月28日

(65)【公表番号】特表2015-515756(P2015-515756A)

(43)【公表日】2015年5月28日

(86)【国際出願番号】EP2013056738

(87)【国際公開番号】WO2013149947

(87)【国際公開日】20131010

【審査請求日】2016年1月22日

(31)【優先権主張番号】12163473.7

(32)【優先日】2012年4月5日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】514135476

【氏名又は名称】ノヴァレッド ゲーエムベーハー

(74)【代理人】

【識別番号】110000338

【氏名又は名称】特許業務法人ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】ツァキドフ，アレクサンダー

(72)【発明者】

【氏名】リュッセム，ビェルン

(72)【発明者】

【氏名】レオ，カール

(72)【発明者】

【氏名】クレーマン，ハンス

【審査官】 竹口 泰裕

(56)【参考文献】

【文献】 国際公開第２００８／０８１９３６（ＷＯ，Ａ１）

【文献】 特開２００７−１４９９２２（ＪＰ，Ａ）

【文献】 特開２００８−１７１５８０（ＪＰ，Ａ）

【文献】 特開２００３−２４３４１１（ＪＰ，Ａ）

【文献】 NAKAMURA KENJI，APPLIED PHYSICS LETTERS，米国，AIP，２００６年 ９月 ８日，vol. 89，p. 103525

【文献】 中村健二, 他6名，“縦型有機発光トランジスターの作製”，第６６回応用物理学会学術講演会講演予稿集，２００５年 ９月 ７日

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２１／３３６、２９／７８６

(57)【特許請求の範囲】

【請求項1】

基板上に、ゲート電極（１）と、電気的な絶縁のために上記ゲート電極（１）に設けられるゲート絶縁体（２）とを形成するステップと、
上記ゲート絶縁体（２）上に、第１有機半導体層（３）を堆積するステップと、
上記第１有機半導体層（３）上に、第１電極（４）と、電気的な絶縁のために上記第１電極（４）に設けられる電極絶縁体（５）とを形成するステップと、
上記第１有機半導体層（３）および上記電極絶縁体（５）の上に、第２有機半導体層（６）を堆積するステップと、
上記第２有機半導体層（６）上に、第２電極（７）を形成するステップと、
を含んでおり、
（ｉ）上記第１有機半導体層（３）上に、上記第１電極（４）と上記電極絶縁体（５）とを形成するステップ、および、（ｉｉ）上記第２有機半導体層（６）上に上記第２電極（７）を形成するステップのうち、
少なくとも一方のステップは、上記第１有機半導体層および上記第２有機半導体層（３，６）のそれぞれに対して、フォトリソグラフィによる成形を行うステップを含み、
上記第１有機半導体層（３）上に、上記第１電極（４）と上記電極絶縁体（５）とを形成するステップは、
上記第１有機半導体層（３）上に、第１フォトレジスト層を堆積するステップと、
上記第１フォトレジスト層をパターン化し、第１フォトレジストパターンを形成することにより、上記第１電極（４）に応じた電極の領域を規定するステップと、
上記第１フォトレジストパターン上に、第１導電層を堆積するステップと、
上記第１導電層上に、絶縁層を堆積するステップと、
リフトオフ処理を用いて上記第１フォトレジストパターンを除去するステップと、
を含んでおり、
上記第１フォトレジストパターンを除去するステップの結果として、上記第１電極（４）と上記電極絶縁体（５）とが形成されることを特徴とする有機電界効果トランジスタの製造方法。

【請求項2】

上記第１有機半導体層および上記第２有機半導体層（３，６）は、同じ有機マトリクス材料を含んでいることを特徴とする請求項１に記載の方法。

【請求項3】

上記第１電極（４）には第１サブ電極部（８）が設けられており、
上記第２電極（７）には第２サブ電極部（９）が設けられており、
複数のサブ電極部（８，９）は、重なり合うサブ電極部（１０）の個別のグループとなるように配置されており、
上記重なり合うサブ電極部（１０）の個別のグループには、少なくとも１つの第２サブ電極部（９）と重なり合った、少なくとも１つの第１サブ電極部（８）が設けられていることを特徴とする請求項１または２に記載の方法。

【請求項4】

上記第２有機半導体層（６）上に、上記第２電極（７）を形成するステップは、
上記第１有機半導体層（３）および上記電極絶縁体（５）の上に、第２フォトレジスト層を堆積するステップと、
上記第２フォトレジスト層をパターン化し、第２フォトレジストパターンを形成することにより、上記第２電極（７）に応じた電極の領域を規定するステップと、
上記第２フォトレジストパターン上に、第２非パターン化有機半導体層を堆積するステップと、
上記第２非パターン化有機半導体層上に、第２導電層を堆積するステップと、
リフトオフ処理を用いて上記第２フォトレジストパターンを除去するステップと、
を含んでおり、
上記第２フォトレジストパターンを除去するステップの結果として、上記第２有機半導体層（６）および上記第２電極（７）が形成されることを特徴とする請求項１から３のいずれか１項に記載の製造方法。

【請求項5】

基板上に、ゲート電極（１）と、電気的な絶縁のために上記ゲート電極（１）に設けられるゲート絶縁体（２）とを形成するステップと、
上記ゲート絶縁体（２）上に、第１有機半導体層（３）を堆積するステップと、
上記第１有機半導体層（３）上に、第１電極（４）と、電気的な絶縁のために上記第１電極（４）に設けられる電極絶縁体（５）とを形成するステップと、
上記第１有機半導体層（３）および上記電極絶縁体（５）の上に、第２有機半導体層（６）を堆積するステップと、
上記第２有機半導体層（６）上に、第２電極（７）を形成するステップと、
を含んでおり、
（ｉ）上記第１有機半導体層（３）上に、上記第１電極（４）と上記電極絶縁体（５）とを形成するステップ、および、（ｉｉ）上記第２有機半導体層（６）上に上記第２電極（７）を形成するステップのうち、
少なくとも一方のステップは、上記第１有機半導体層および上記第２有機半導体層（３，６）のそれぞれに対して、フォトリソグラフィによる成形を行うステップを含み、
上記第２有機半導体層（６）上に、上記第２電極（７）を形成するステップは、
上記第１有機半導体層（３）および上記電極絶縁体（５）の上に、第２フォトレジスト層を堆積するステップと、
上記第２フォトレジスト層をパターン化し、第２フォトレジストパターンを形成することにより、上記第２電極（７）に応じた電極の領域を規定するステップと、
上記第２フォトレジストパターン上に、第２非パターン化有機半導体層を堆積するステップと、
上記第２非パターン化有機半導体層上に、第２導電層を堆積するステップと、
リフトオフ処理を用いて上記第２フォトレジストパターンを除去するステップと、
を含んでおり、
上記第２フォトレジストパターンを除去するステップの結果として、上記第２有機半導体層（６）および上記第２電極（７）が形成されることを特徴とする製造方法。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

本発明は、有機電界効果トランジスタの製造方法および有機電界効果トランジスタに関する。

【0002】

［背景］
有機半導体素子に基づいてフレキシブルかつ透明な電子部品を実現するためには、有機トランジスタの性能およびロバスト性を向上させる必要がある。有望なアプローチは、縦型有機電界効果トランジスタ（ＶＯＦＥＴｓ）によって提供される。

【0003】

（一般的な電界効果トランジスタとしての）ＶＯＦＥＴは、ゲート電極と、ソース電極と、ドレイン電極との３つの電極からなる。ＶＯＦＥＴにおいて、ソース電極とドレイン電極とは、有機半導体を介して互いに接続されている。また、ゲート電極は、絶縁体を介してソース電極およびドレイン電極から隔離されている。

【0004】

ＶＯＦＥＴの各部材は、基板上に積層されている。積層の順序は、（ｉ）「基板／ゲート電極／絶縁体／ソース電極／ドレイン電極」、または（ｉｉ）「基板／ドレイン電極／ソース電極／絶縁体／ゲート電極」のうちの一方である。

【0005】

有機半導体は、常にソース電極とドレイン電極との間に設けられる。また、有機半導体は、絶縁体とソース電極との間に設けられてもよい。なお、ＶＯＦＥＴを製造するための２種類の方法としては、（ｉ）材料の自己組織化、および、（ｉｉ）例えばシャドーマスクを用いた形成技術が公知である。

【0006】

文献ＷＯ ２０１０／１１３１６３ Ａ１には、縦型有機電界効果トランジスタおよびその製造方法が開示されている。当該トランジスタは、パターン化された電極構造を含んでいる。当該電極構造は、誘電層とアクティブ素子とによって囲まれている。

【0007】

アクティブ素子は、有機半導体またはアモルファス半導体である。電極構造は、ブロック共重合体の材料をパターニングマスクとして用いることによりパターン化される。従って、パターン化される層の厚さ、および横方向の形状のサイズを選択することができる。

【0008】

文献ＷＯ ２０１１／１３９７７４ には、パターン化された導電層を有する有機デバイスを形成する方法が開示されている。当該方法は、基板上に有機層を堆積するステップと、光によるパターン化が可能な層を形成するために、当該有機層をフォトレジスト溶液によってコーティングするステップとを含んでいる。

【0009】

フォトレジスト溶液は、フッ化されたフォトレジスト材料と、フッ化された溶媒とを含んでいる。光によるパターン化が可能な層の選択された部分は、光を照射されることによってパターン化される。導電層は、有機層に覆われている。導電層の一部を除去することにより、パターン化された導電層が形成される。

【0010】

文献K. Nakamura et al., Applied Physics Letters Vol. 89, page 103525 (2006) には、有機発光トランジスタが開示されている。当該トランジスタにおいて、基板に設けられたゲート電極は、ゲート絶縁層に覆われている。半導体層は、ゲート絶縁層に覆われている。半導体層には、ソース電極と、絶縁層と、ホール輸送層とが設けられている。さらに、当該トランジスタは、発光層とドレイン電極とを含んでいる。

【0011】

文献ＵＳ ２００９／０３１５０４３ Ａ１には、ソース電極層と、ソース電極層に対向するドレイン電極層と、ソース電極層とドレイン電極層との間に形成された有機発光層と、を有する有機発光トランジスタが開示されている。

【0012】

デバイス内の高い電流密度を許容し、容易かつ制御可能な方法によって製造することができるトランジスタのデザインを提供することが要求されている。

【0013】

［概要］
本発明の目的は、高い電流密度を有する有機電界効果トランジスタの製造方法、および当該有機電界効果トランジスタを提供することにある。

【0014】

この目的は、独立請求項１に記載の方法、および独立請求項６に記載の有機電界効果トランジスタにより実現される。本発明のさらに有利な実施形態は、従属請求項によって規定される。

【0015】

本発明の一態様によれば、有機電界効果トランジスタの製造方法が提供される。当該方法は、基板上に、ゲート電極と、電気的な絶縁のために上記ゲート電極に設けられるゲート絶縁体とを形成するステップと、上記ゲート絶縁体上に、第１有機半導体層を堆積するステップと、上記第１有機半導体層上に、第１電極と、電気的な絶縁のために上記第１電極に設けられる電極絶縁体とを形成するステップと、上記第１有機半導体層および上記電極絶縁体の上に、第２有機半導体層を堆積するステップと、上記第２有機半導体層上に、第２電極を形成するステップと、を含んでおり、（ｉ）上記第１有機半導体層上に、上記第１電極（４）と上記電極絶縁体とを形成するステップ、および、（ｉｉ）上記第２有機半導体層上に上記第２電極を形成するステップのうち、少なくとも一方のステップは、上記第１有機半導体層および上記第２有機半導体層のそれぞれに対して、フォトリソグラフィによる成形を行うステップを含んでいる。

【0016】

本発明の別の一態様によれば、有機電界効果トランジスタが提供される。当該有機電界効果トランジスタは、ソース電極およびドレイン電極を構成する第１電極および第２電極と、ゲート電極と、上記ゲート電極と上記第１電極との間に設けられたゲート絶縁体と、上記第１電極と上記第２電極との間に設けられた電極絶縁体と、上記ゲート絶縁体と上記第１電極との間に設けられた第１有機半導体層と、上記第１有機半導体層と上記第２電極との間に設けられた第２有機半導体層と、を含んでおり、上記第１有機半導体層および上記第２有機半導体層は、同じタイプの荷電粒子、すなわちホールまたは電子を輸送するように構成されている。

【0017】

上述の構成は、縦型トランジスタのデザインに言及している。第１電極および第２電極のそれぞれは、トランジスタに電圧を印加するための接点を構成する。ゲート電極は、トランジスタの状態を制御するための接点を構成する。電極絶縁体によって、トランジスタの並列抵抗が減少し、ＯＮ状態時の電流とＯＦＦ状態時の電流との比率が増加する。

【0018】

ＶＯＦＥＴｓを製造するときに、シャドーマスクを用いることは公知である。このようなＶＯＦＥＴｓは、微細なエッジ長さを有する。良好な制御工程を用いることで、フォトリソグラフィにより成形されるエッジ長さを最大化することができる。

【0019】

本発明は、複雑なリソグラフィ設備が要求されない高性能のデバイスを提供する。解像度およびアラインメント基準が１μｍ程度である標準的な設備であれば、本発明のトランジスタの製造に十分である。

【0020】

ホール輸送層（ＨＴＬ）中では、ホールの移動度が電子の移動度より高い。また、電子輸送層（ＥＴＬ）中では、電子の移動度がホールの移動度より高い。

【0021】

第１有機半導体層および第２有機半導体層は、個別のステップにおいて形成される。第１有機半導体層および第２有機半導体層の少なくとも一方は、マトリクス材料のみから成っていてもよい。

【0022】

第１電極および第２電極のいずれか一方と有機半導体材料との界面には、ジャンクション（すなわち、ショットキーバリア）が存在している。このジャンクションは、電極（ソース電極またドレイン電極として機能する電極）の極性に左右されるが、トランジスタの電極の位置には左右されない。

【0023】

ショットキーバリアは、ゲート絶縁体からの電界によって調整される。隣接する有機半導体層の材料がドーピングされておらず、当該材料が注入層から離れている場合には、注入バリアのみが形成される。この場合には、第１電極と第２電極との間の経路は、主に輸送のみを目的としたものとなる。

【0024】

また、第１有機半導体層および第２有機半導体層の少なくとも一方がドーピングされることにより、非対称なトランジスタが実現される。ドーピング層は、マトリクス材料および少なくとも１つのドーパントを含む。

【0025】

ドーピング層は、マトリクス材料および１つのドーパントから成っていてもよく、好ましくは９０％（ｍｏｌ）を超えるマトリクス材料から成り、より好ましくは９５％（ｍｏｌ）を超えるマトリクス材料から成る。

【0026】

一方または両方の有機半導体層をドーピングする場合には、第１有機半導体層および第２有機半導体層は、同じタイプの荷電粒子を輸送するためのマトリクス材料を含むことが好ましい。第１有機半導体層および第２有機半導体層における有機マトリクス材料は、同じ材料であることがさらに好ましい。

【0027】

全ての有機半導体材料は、２ｅＶ以下、望ましくは１．８５ｅＶ未満の一重項励起エネルギーを有し、および／または一重項遷移が制限されていることが好ましい。一重項励起エネルギーは、吸収ピーク（一重項ピークの最大値）の波長における光子のエネルギーから算出される。

【0028】

このことは、発光エネルギーは、結合エネルギーに１．８３ｅＶをプラスした値よりも小さいこと（赤外線領域では標準的な状態である）を示唆している。このため、上述の材料は、可視光を発しない。

【0029】

上記方法の好ましい形態において、上記第１有機半導体層および上記第２有機半導体層は、同じ有機マトリクス材料を含んでいる。第１有機半導体層および第２有機半導体層の少なくとも一方が、有機マトリクス材料から成っていてもよい。

【0030】

上記方法の他の形態または付加的な形態において、上記第１電極には第１サブ電極部が設けられており、上記第２電極には第２サブ電極部が設けられており、複数のサブ電極部は、重なり合うサブ電極部の個別のグループとなるように配置されており、上記重なり合うサブ電極部の個別のグループには、少なくとも１つの第２サブ電極部と重なり合った、少なくとも１つの第１サブ電極部が設けられている。

【0031】

第１電極および第２電極のサブ電極部は、対応関係を有していてよい。すなわち、サブ電極部は、重なり領域が非重なり領域よりも広い場合には、互いに１対１の対応関係を有していてよい。また、サブ電極部は、重なり領域が非重なり領域よりも狭い場合には、互いに１対１または１対２の隣接関係を有していてもよい（隣接する先端の数は偶数であってもよいし、奇数であってもよい）。

【0032】

重なり領域が非重なり領域よりも広い場合には、第２電極のサブ電極部の幅は、第１電極のサブ電極部の幅よりも長いことが好ましい。

【0033】

第１電極および第２電極のサブ電極部は、互いに平行に設けられていることが好ましい。これにより、直列抵抗を低く保ちつつ、最小の容量を最適化することができる。

【0034】

好ましい形態において、上記第１有機半導体層上に、上記第１電極と上記電極絶縁体とを形成するステップは、上記第１有機半導体層上に、第１フォトレジスト層を堆積するステップと、上記第１フォトレジスト層をパターン化し、第１フォトレジストパターンを形成することにより、上記第１電極に応じた電極の領域を規定するステップと、上記第１フォトレジストパターン上に、第１導電層を堆積するステップと、上記第１導電層上に、絶縁層を堆積するステップと、リフトオフ処理を用いて上記第１フォトレジストパターンを除去するステップと、を含んでおり、上記第１フォトレジストパターンを除去するステップの結果として、上記第１電極と上記電極絶縁体とが形成される。

【0035】

さらに好ましい形態において、上記第２有機半導体層上に、上記第２電極を形成するステップは、上記第１有機半導体層および上記電極絶縁体の上に、第２フォトレジスト層を堆積するステップと、上記第２フォトレジスト層をパターン化し、第２フォトレジストパターンを形成することにより、上記第２電極に応じた電極の領域を規定するステップと、上記第２フォトレジストパターン上に、第２非パターン化有機半導体層を堆積するステップと、上記第２非パターン化有機半導体層上に、第２導電層を堆積するステップと、リフトオフ処理を用いて上記第２フォトレジストパターンを除去するステップと、を含んでおり、上記第２フォトレジストパターンを除去するステップの結果として、上記第２有機半導体層および上記第２電極が形成される。

【0036】

なお、第２電極の堆積は、パターン化された第２フォトレジスト層を除去した後に行われてもよい。

【0037】

第１電極および／または第２電極を形成するために、パターン化は、部分的な硬化処理および非硬化部分の除去処理を伴ってもよい。第１フォトレジスト層および／または第２フォトレジスト層は、二層構造として形成されてもよい。第１フォトレジスト層および／または第２フォトレジスト層の堆積、パターン化、および除去を含むステップは、常圧下において行われ、不活性ガス雰囲気は必要とされない。第１フォトレジスト層および／または第２フォトレジスト層は、付加的なプラズマエッチングのステップにより除去されてもよい。

【0038】

上記第１電極には第１サブ電極部が設けられており、上記第２電極には第２サブ電極部が設けられていてもよい。ここで、複数のサブ電極部は、重なり合うサブ電極部の個別のグループとなるように配置されており、上記重なり合うサブ電極部の個別のグループは、少なくとも１つの第２サブ電極部と重なり合った、少なくとも１つの第１サブ電極部を含んでいる。

【0039】

上記の形態によれば、第１半導体層および第２半導体層が同じ有機マトリクス材料を含んでいなくても、本発明の目的が達成され得る。この形態が実現されていれば、第１半導体材料および第２半導体材料は、同じ有機マトリクス材料を含む必要がなくなる。

【0040】

少なくとも１つの第１サブ電極部と少なくとも１つの第２サブ電極部とは、それぞれ隣接するサブ電極部から離間している。さらに、少なくとも１つの第１サブ電極部と少なくとも１つの第２サブ電極部とは、異なる幅を有してもよい。

【0041】

第１有機半導体層および第２有機半導体層を介して、第１電極と第２電極との間に形成される電流経路は、単一の極性であってもよい。これにより、層間を流れる電流を、１つのタイプの荷電粒子、すなわち電子またはホールによって発生させることができる。

【0042】

第１有機半導体層および第２有機半導体層は、同じ有機マトリクス材料を含んでいてもよい。

【0043】

第１有機半導体層および第２有機半導体層は、低分子材料から成っていてもよい。

【0044】

第１有機半導体層と第２有機半導体層とは、互いに直接的に接触していてもよい。

【0045】

第２有機半導体層は、電極絶縁体と第２電極との間に設けられていてもよい。

【0046】

上記第２電極、ならびに、上記ゲート電極および上記第１電極のうちの少なくとも１つは、光を透過させないものであってもよい。これにより、周辺光がトランジスタの性能に影響を与えることがなくなる。

【0047】

第１電極、第２電極、およびゲート電極からなるグループから選択される少なくとも１つの電極は、金属材料から成っていてもよい。金属材料は、金またはアルミニウムであってもよい。高い周波数を有する大電力が印加された場合に、金属材料から成る電極は、低い電気抵抗を有する。

【0048】

トランジスタは、第１電極と第１有機半導体層との間に設けられた、電気的なドーピング材料から成るドーピング材料層を含んでいてもよい。他の形態または付加的な形態として、第２電極と第２有機半導体層との間に、電気的なドーピング材料から成る別のドーピング材料層が設けられてもよい。

【0049】

ＶＯＦＥＴｓは、一般的には、正または負のＶ_ＳＤに対して、非対称的に応答する。当該非対称的な応答は、ゲート電極からソース電極およびドレイン電極に亘る異なる電界（ソース電極およびドレイン電極とゲート絶縁体との異なる距離に起因する）によって引き起こされる。

【0050】

ソース電極またはドレイン電極のうちのいずれか一方と、当該電極に隣接する有機半導体層との間に、ドーパントを含んだ薄層を適用することによって、非対称特性を制御することが可能であることが見出された。

【0051】

ドーパントを含んだ薄層は、５ｎｍ未満の厚さを有することが望ましい。薄層は、ドーパント材料から成り、望ましくは厚さが２．５ｎｍ未満の層であってもよい。また、薄層は、有機半導体材料およびドーパント材料を含み、薄層におけるドーパント材料の含有率が５ｍｏｌ％未満、望ましくは２ｍｏｌ％未満であってもよい。

【0052】

ドーパント材料は、電気的なドーパントであることが望ましい。電気的なドーパントは、ｐ型ドーパントおよびｎ型ドーパントに分類されている。電気的なドーピングについては、本分野でよく知られている関連文献として、例えば、Gao et al, Appl. Phys. Lett. V.79, p.4040 (2001)、Blochwitz et al, Appl. Phys. Lett. V.73, p.729 (1998)、D’Andrade et al. App. Phys. Let. V.83, p. 3858 (2003)、Walzer et al. Chem. Rev. V. 107, p.1233 (2007)、ＵＳ ２００５０４０３９０ Ａ１、ＵＳ ２００９１７９１８９ Ａ が挙げられる。

【0053】

ｐ型ドーパントとしては、例えばテトラフルオロ−テトラシアノキノンジメタン（Ｆ４ＴＣＮＱ）、２，２’−（パーフルオロナフタレン−２，６−ジイリデン）ジマロンニトリル、２，２’，２''−（シクロプロパン−１，２，３−トリイリデン）トリス（２−（ｐ−シアノテトラフルオロフェニル）アセトニトリル）が挙げられる。化合物および有機物の分子は、シアノ基を含んでいることが好ましい。ｎ型不純物としては、例えばアクリジンオレンジ基（ＡＯＢ）、テトラキス（１，３，４，６，７，８−ヘキサヒドロ−２Ｈ−ピリミド［１，２−ａ］ピリミジナート）ジタングステン（II）（Ｗ（ｈｐｐ）_４）、３，６−ビス−（ジメチルアミノ）−アクリジン、ビス（エチレン−ジチオ）テトラチアフルバレン（ＢＥＤＴ−ＴＴＦ）が挙げられる。

【0054】

有機電界効果トランジスタを含んだ電子スイッチングデバイスが提供されてもよい。

【0055】

第１電極、第２電極、および電極絶縁体は、不透明であってもよい。第１電極および第２電極は、電極絶縁体と同様に、密閉層の形成を可能にするために十分な厚さを有することが望ましい。

【0056】

第１電極および第２電極は、電極絶縁体と同様に、断続、貫通、または不規則な断続がないように、リソグラフィによりパターン化されることが好ましい。また、通常の動作条件下において、電極絶縁体は、大量の荷電粒子のトンネリングを一切許容しない。

【0057】

本発明によって多数の利点が提供される。例えば、上述の処理により、オーバーラップ容量が低減する。注入の改良が容易となる。周波数がより高い場合においても、より高い電流密度が許容される。

【0058】

一部の形態では、接点のうちの１つをドーピングすることにより、非対称型のデバイスにおける高電流を更に増加させることができる。

【0059】

２つのフォトレジスト層は、フッ化フォトレジストおよび／または通常（非フッ化）のフォトレジストを含む。これにより、有機半導体層材料に大きな影響を与えることなく、完全に異なるタイプの有機半導体材料に対して、フォトリソグラフィによるパターン化を高精度かつ安定に行うことができる。

【0060】

これにより、（ｎチャネルまたはｐチャネルのトランジスタを用いて）相補型回路を製造することが可能となる。また、１０^５を超える高オン／オフ比を有する通常の平面型電界効果トランジスタよりも、１０倍、２０倍またはそれ以上の高いゲインを有するトランジスタを容易に製造することが可能となる。

【0061】

第１半導体層または第２半導体層に用いられるｐ型半導体は、好ましくはペンタセン、ジナフトチエノチオフェン（ＤＮＴＴ）、Ｃ１０−ＤＮＴＴ（通常のＣｘ−ＤＮＴＴ）等のＤＮＴＴ誘導体、メタル−フタロシアニン（ＺｎＰｃ、ＣｕＰｃ）、ジインデノペリレン（ＤＩＰ）等のペリレン、テトラプロピル−テトラフェニル−ジインデノペリレン（Ｐ４−ＰＨ４−ＤＩＰ）である。第１半導体層または第２半導体層に用いられるｎ型半導体は、好ましくはＣ６０、Ｃ７０、ＺｎＰｃ、ＣｕＰｃ、Ｆ１６ＣｕＰｃ、Ｆ４ＣｕＰｃ、ジインデノペリレン（ＤＩＰ）である。

【0062】

本発明の別の形態において、ｎ型材料を含む少なくとも１つのｎ型ＶＯＦＥＴと、ｐ型材料を含む少なくとも１つのｐ型ＶＯＦＥＴと、を含む回路が提供される。

【0063】

第１有機半導体層および第２有機半導体層はそれぞれ、同一の半導体材料から成ることが好ましい。他の形態または付加的な形態として、電極を構成する層は、ｎ型ＶＯＦＥＴとｐ型のＶＯＦＥＴとの間において共有されていてもよい。

【0064】

ペンタセン等の材料を用いて層を生成するときには、当該層の粗さが大きいため（例えば、粗さが層自身の厚さのオーダーとなる）、層を薄く保つことが好ましい。層を６０ｎｍよりも薄く保つことが好ましく、層を４０ｎｍよりも薄く保つことがさらに好ましい。これにより、良好な加工性が保証される。

【0065】

上記の一態様によれば、二層フォトレジスト、および有機半導体材料をパターン化するための二層フォトレジストを用いた方法が提供されてもよい。二層フォトレジストは、有機半導体材料に適用される。

【0066】

二層フォトレジストは、パターン化される有機半導体材料に接触するフッ素系フォトレジストと、非フッ素系フォトレジストとから成る。この組み合わせにより、ほとんどの異なるタイプの有機半導体材料をパターン化することが可能になる。有機半導体材料は、例えばペンタセン、Ｃ６０、ＺｎＰｃ等であるが、これらに限定されない。

【0067】

フォトリソグラフィによるパターン化の工程は、フッ素系フォトレジストを半導体層上に堆積するステップと、フォトレジスト（非フッ素系）をフッ素系フォトレジスト層上に堆積するステップと、フッ素系フォトレジスト層および非フッ素系フォトレジスト層に光を照射（露光）するステップと、非フッ素系フォトレジストのパターンを現像するステップと、フッ素系フォトレジストのパターンを現像するステップと、パターン化された後のフォトレジストの上に別の有機層または無機層を堆積するステップと、フッ素系フォトレジスト層および非フッ素系フォトレジスト層のリフトオフ処理を利用して別の有機層または無機層をパターン化するステップと、のうち、少なくともいずれか１つのステップを含んでもよい。一部または全てのステップが常圧下において行われてもよい。

【0068】

［実施形態のさらなる説明］
続いて、以下に示す図面を参照して、本発明の実施形態について例示し、詳しく説明する。

【0069】

図１は、縦型有機電界効果トランジスタを概略的に示す図である。

【0070】

図２は、別の縦型有機電界効果トランジスタを概略的に示す図である。

【0071】

図３は、電極の構成を概略的に示す図である。

【0072】

図４は、ペンタセンを有機材料としたｐ型ＶＯＦＥＴにおいて、異なるＶ_ＧＳのバイアスに対してのＩ_ＳＤとＶとの関係を表す曲線を示す図である。

【0073】

図５は、図４と同一のトランジスタのソース−ドレイン電流を、アンペア値（右）および（１０^−６）^１／２Ａ（左）によって表されるＶ_ＧＳの関数として示す図である。

【0074】

図６は、Ｃ６０を有機材料としたｐ型ＶＯＦＥＴにおいて、異なるＶ_ＧＳのバイアスに対してのＩ_ＳＤとＶとの関係を表す曲線を示す図である。

【0075】

図７は、図６と同一のトランジスタのソース−ドレイン電流を、アンペア値（右）および（１０^−６）^１／２Ａ（左）によって表されるＶ_ＧＳの関数として示す図である。

【0076】

図８は、従来のＦＥＴにおける荷電粒子の移動度の、ソース電極とドレイン電極との間の距離に対するスケーリングを示す図である。

【0077】

図９は、ＶＯＦＥＴにおける荷電粒子の電流（トランスコンダクタンス）のスケーリングを示す図である。

【0078】

図１は、複数の層を有する縦型有機電界効果トランジスタを概略的に示す図である。図１のトランジスタは、ゲート絶縁体２が堆積されたゲート電極１を含んでいる。第１有機半導体層３は、ゲート絶縁体２上に設けられている。

【0079】

さらに、図１のトランジスタには、第１電極４、電極絶縁体５、および第２有機半導体層６が設けられている。当該トランジスタの上部には、第２電極７が設けられている。なお、トランジスタは基板（不図示）の上に設けられていてもよい。

【0080】

図２は、トランジスタの別のデザインを概略的に示す図である。図２の構成において、第２電極７および電極絶縁体５は、第２有機半導体層６を介して離間されている。第２電極７および第２有機半導体層６は、同様の横方向の寸法を有している。

【0081】

図３は、電極の構造を概略的に示す図である。第１電極４には、第１サブ電極部８が設けられている。また、第２電極７には、第２サブ電極部９が設けられている。

【0082】

複数のサブ電極部８および９は、重なり合うセパレート部１０の個別のグループとして配置されている。重なり合うセパレート部１０の個別のグループは、少なくとも１つの第１サブ電極部８を含む。第１サブ電極部８は、少なくとも１つの第２サブ電極部９と重なり合う。

【0083】

ここで、（ｉ）第１電極４と第２電極７との間のキャパシタンスを可能な限り最小とし、かつ、（ｉｉ）荷電粒子の移動度によって制限される電流を十分に収集できるように、第１サブ電極部８の幅１１は、できるだけ小さくなるように最適化されている。

【0084】

第２サブ電極部９の幅１２は、幅１１よりも広い。幅１２は、（ｉ）キャパシタンス（ソース−ドレイン間のキャパシタンス）を最小とし、かつ、（ｉｉ）電流が制限されすぎないように最適化されている。

【0085】

部位４．１と部位７．１とは、互いに重ならないことが好ましい。また、サブ電極部８および９は、互いに平行（電極内および電極間において平行）であることが好ましい。これにより、直列抵抗を最小化することができ、かつ、重なり合う長さ（アクティブ領域）を最大化することができる。

【0086】

次に、トランジスタの製造方法について説明する。まず、シリコンから成るゲート電極１（同時に基板の役割を果たす）が形成される。ゲート電極１は、後述する層の基板としても機能する。

【0087】

典型的な基板の材料は、ガラス、ポリエチレン、ホイル用の一般的なポリマー、ゲートの材料としてのＩＴＯ、Ｐｅｄｏｔ：ＰＳＳ、Ａｌ、空気劣化しない金属全般、カーボンナノチューブ、およびグラフェンである。

【0088】

ゲート電極１はドーピングされていてもよい。ゲート電極１は、酸化アルミニウムから成るゲート絶縁体２によって被覆される。ゲート絶縁体２は、例えば印刷法や原子層堆積法等を用いて、ゲート電極１に形成されていてもよい。

【0089】

第１有機半導体層３が形成される前に、何らかの工程においてゲート絶縁体２の表面が洗浄されてもよい。続いて、第１フォトレジスト層が、第１有機半導体層３上に堆積される。第１フォトレジスト層は、第１有機半導体層３の有機材料を保護するための特殊なラッカーを含んでいる。

【0090】

第１フォトレジスト層に対する光照射、および第１フォトレジスト層に対する処理（未硬化部分を除去してパターン化）を行った後に、金の層が蒸着され、第１（ソース）電極４が形成される。

【0091】

次のステップにおいて、電極絶縁体５が堆積される。例えば、マグネトロンを用いたスパッタリング法により第１電極４に堆積させた酸化ケイ素によって、絶縁体が形成される。

【0092】

第１フォトレジスト層、第１電極４、および電極絶縁体５における不必要な部位は、リフトオフ処理により除去される。第２フォトレジスト層が堆積され、第２電極７を構成するために光照射および処理が行われる。

【0093】

第２有機半導体層６は、第２フォトレジスト層上に堆積される。ここで、第２有機半導体層６は、第１有機半導体層３と同じマトリクス材料を含んでいることが好ましい。第２有機半導体層６上には、第２（ドレイン）電極７が堆積される。

【0094】

最後に、第２フォトレジスト層、第２有機半導体層６、および第２電極７における不必要な部位が、リフトオフ処理により除去される。これにより、層６および７が規定される。

【0095】

第１有機半導体層３および第２有機半導体層６のいずれかは、（ｉ）例えばＣ６０を含んだ電子輸送層であってもよいし、または、（ｉｉ）例えばペンタセンを含んだホール輸送層であってもよい。

【0096】

一例として、厚さ２３ｎｍのＡｌ_２Ｏ_３の層を有するｎ型シリコンウェハが、基板、ゲート電極、およびゲート絶縁体として用いられる。当該ウェハは、イソプロパノール（ＩＰＡ）超音波浴によって５分間、さらにオゾンプラズマエッチングによって１０分間洗浄される。

【0097】

有機層の粘着力を向上させるために、ウェハはＨＭＤＳ（ヘキサメチルジシラザン）溶液に３０分間浸漬（この処理は任意）され、さらにＩＰＡでのスピンリンス（１０００ｒｐｍ、３０秒間）が行われる。

【0098】

Ｎａｍｌａｂ社製のＡＬＤ装置を用いて、２５ｎｍのペンタセンがＡｌ_２Ｏ_３側に堆積された。そして、Ｏｒｔｈｏｇｏｎａｌ社製のＯｒｔｈｏ３１０を用いて、堆積されたペンタセンに対して、３０秒間、３０００ｒｐｍの条件でスピンコーティングを施し、当該ペンタセン上に厚さ１μｍの層が形成される。

【0099】

続いて、マイクロレジスト社製のＭａＰ１２１０を用いて、Ｏｒｔｈｏ３１０の層上に２回目のコーティングが行われる。これにより、二層のフォトレジストが形成される。両方のフォトレジストは、黄色光下（リソグラフィ室内）、２２℃にて処理される。得られた試料は、黄色光下（リソグラフィ室内）、２２℃にて１０分間静置される。

【0100】

ソース電極を形成するために、試料は、マスクアラインナー（フィンガーグリッド、フィンガー長さ２００μｍ、横方向の寸法３０μｍおよび５０μｍ）を用いて、０．６秒間に亘って露光される（例えば水銀ランプｉ線（３６５ｎｍ）下、照射量３５ｍＪ／ｃｍ^２）。

【0101】

そして、上側のフォトレジスト層のパターン化を行うために、当該試料は、黄色光下（リソグラフィ室内）、２２℃にてＮａＯＨ水溶液（ＮａＯＨ溶液は、供給業者（マイクロレジスト社）に注文した商品名：ｍａ−Ｄ３３１）中で１７秒間に亘って現像される。

【0102】

その後、下側のフォトレジスト層のパターン化を行うために、当該試料はＨＦＥ７３００に３分３０秒間に亘って浸漬され、さらにＨＦＥ７３００を用いた後リンス処理（溶媒はＯｒｔｈｏｇｏｎａｌ社製）が３０秒間に亘って行われる。

【0103】

ＶＴＥ法を用いて、厚さ３０ｎｍのＡｕの層が、第１電極として堆積される。そして、ＲＦスパッタリング法を用いて、厚さ１００ｎｍのＳｉＯ_２の層が堆積される。グローブボックス中、窒素雰囲気下にて、ＨＦＥ７３００でのリフトオフ処理が１２時間に亘って行われることにより、Ａｕ／ＳｉＯ_２に対するパターン化が行われる。

【0104】

続いて、Ｏｒｔｈｏ３１０を用いて、３０秒間に亘って３０００ｒｐｍにてスピンコーティングされ、さらにＭａ−Ｐ１２１０を用いて、３０秒間に亘って３０００ｒｐｍ（黄色光下、２２℃）にて後コーティング処理が行われた後、２回目のフォトリソグラフィ工程が行われる。

【0105】

得られた試料は、１０分間静置される。再びマスクアラインナーを用いて、フォトレジストが０．６秒間に亘って露光される（水銀ランプｉ線（３６５ｎｍ）下、照射量３５ｍＪ／ｃｍ^２、フィンガーグリッド（フィンガーグリッド、フィンガー長さ２００μｍ、横方向の寸法３０μｍおよび５０μｍ））。

【0106】

現像は、ＮａＯＨ水溶液（ＮａＯＨ溶液は、供給業者に注文した商品名：ｍａ−Ｄ３３１；黄色光下（リソグラフィ室内）、２２℃）中にて行われる。現像されていないフォトレジスト部分は、ＨＦＥ７３００に浸漬され（３分３０秒間）、さらにＨＦＥ７３００を用いて後リンス処理（溶媒はＯｒｔｈｏｇｏｎａｌ社製）を３０秒間に亘って行うことにより除去される。

【0107】

第２電極として形成された厚さ３０ｎｍのＡｕの層上に、厚さ２５ｎｍのペンタセンの層が堆積される（ＶＴＥ法）。グローブボックス中、窒素雰囲気下（散乱した周辺光、２２℃）にて、１２時間に亘ってＨＦＥ７３００中でリフトオフ処理を行うことにより、ペンタセンの層およびＡｕの層に対するパターン化が行われる。

【0108】

図４および図５には、電気的な輸送曲線が示されている。図示されているように、得られたトランジスタは、ほぼ理想的な特性を有している。ペンタセンを用いたことにより、０．３ｃｍ^２／Ｖｓを超える荷電粒子の高い移動度が得られている。これは非常に驚くべき結果である。なぜなら、少なくともフォトリソグラフィ処理は、有機層を劣化させてしまうであろうと予想されていたためである。

【0109】

別の例として、有機半導体としてＣ６０を用いたｎ型ＶＯＦＥＴが、上述した同一の処理によって製作されている。

【0110】

図６および図７は、ｎ型ＶＯＦＥＴにおける電気的な輸送曲線を示している。図示されているように、得られたトランジスタはほぼ最適な特性を有している。Ｃ６０を用いたことにより、０．３ｃｍ^２／Ｖｓを超える荷電粒子の高い移動度が得られている。これは非常に驚くべき結果である。なぜなら、少なくともフォトリソグラフィ処理は、有機層を劣化させてしまうであろうと予想されていたためである。

【図面の簡単な説明】

【0111】

【図1】縦型有機電界効果トランジスタを概略的に示す図である。

【図2】別の縦型有機電界効果トランジスタを概略的に示す図である。

【図3】電極の構成を概略的に示す図である。

【図4】ペンタセンを有機材料としたｐ型ＶＯＦＥＴにおいて、異なるＶ_ＧＳのバイアスに対してのＩ_ＳＤとＶとの関係を表す曲線を示す図である。

【図5】図４と同一のトランジスタのソース−ドレイン電流を、アンペア値（右）および（１０^−６）^１／２Ａ（左）によって表されるＶ_ＧＳの関数として示す図である。

【図6】Ｃ６０を有機材料としたｐ型ＶＯＦＥＴにおいて、異なるＶ_ＧＳのバイアスに対してのＩ_ＳＤとＶとの関係を表す曲線を示す図である。

【図7】図６と同一のトランジスタのソース−ドレイン電流を、アンペア値（右）および（１０^−６）^１／２Ａ（左）によって表されるＶ_ＧＳの関数として示す図である。

【図8】従来のＦＥＴにおける荷電粒子の移動度の、ソース電極とドレイン電極との間の距離に対するスケーリングを示す図である。

【図9】ＶＯＦＥＴにおける荷電粒子の電流（トランスコンダクタンス）のスケーリングを示す図である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】