特許 6096922 チェック・イレギュラ非システマチックＩＲＡコードのエンコーディングおよびデコーディングのシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6096922

(24)【登録日】2017年2月24日

(45)【発行日】2017年3月15日

(54)【発明の名称】チェック・イレギュラ非システマチックＩＲＡコードのエンコーディングおよびデコーディングのシステムおよび方法

(51)【国際特許分類】

   H03M 13/19 20060101AFI20170306BHJP

【ＦＩ】

   H03M13/19

【請求項の数】20

【全頁数】39

(21)【出願番号】特願2015-545519(P2015-545519)

(86)(22)【出願日】2013年12月3日

(65)【公表番号】特表2016-506647(P2016-506647A)

(43)【公表日】2016年3月3日

(86)【国際出願番号】US2013072900

(87)【国際公開番号】WO2014089100

(87)【国際公開日】20140612

【審査請求日】2015年11月27日

(31)【優先権主張番号】13/693,029

(32)【優先日】2012年12月3日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】515149144

【氏名又は名称】エルエヌツー ディービー，リミティド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100119987

【弁理士】

【氏名又は名称】伊坪 公一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(72)【発明者】

【氏名】ブラニミール アール．ボイシック

(72)【発明者】

【氏名】スティリアノス パパハララボス

【審査官】 岡 裕之

(56)【参考文献】

【文献】 特開２００５−１６０１０６（ＪＰ，Ａ）

【文献】 Stephan ten Brink et al.，Design of Repeat-Accumulate Codes for Iterative Detection and Decoding，IEEE Transactions on Signal Processing，２００３年１１月，Vol.51, No.11，pp.2764-2772

【文献】 Sung Ik Park et al.，Extended Hamming accumulate codes and modified irregular repeat accumulate codes，Electronics Letters，２００２年 ５月 ９日，Vol.38, No.10

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １３／１９

ＩＥＥＥ Ｘｐｌｏｒｅ

ＣｉＮｉｉ

(57)【特許請求の範囲】

【請求項1】

チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをエンコーディングするためのシステムであって、
ａ．第１ステージのコード化ビットのセットを生成する複数の情報ビット・リピータと、
ｂ．前記第１ステージのコード化ビットのセットをインターリーブするインターリーバと、
ｃ．異なるデグリィのチェック・ノード結合器の２つ以上のセットであって、各デグリィが２より大きいかまたは等しく、デグリィMのチェック・ノード結合器は、第１ステージのコード化ビットの前記インターリーブされたセットから第２ステージのコード化ビットのセットを生成し、前記チェック・ノード結合器少なくとも１つは、１つ以上のモジューロ-2加算器を有するセットと、
ｄ．第１ステージのコード化ビットの前記セットを第２ステージのコード化ビットとして更なるエンコーディング・ステージに渡すチェック・ノード・バイパスと、
ｅ．前記チェック・ノード結合器および前記チェック・ノード・バイパスからの前記第２ステージのコード化ビットをエンコードする累算器と、を有するシステム。

【請求項2】

前記チェック・ノード結合器のいくつかはデグリィが3であり、前記チェック・ノード結合器のいくつかはデグリィが4である請求項１に記載のシステム。

【請求項3】

前記情報ビットのいくつかは、デグリィが2のリピータによる代わりに、レートが1/2の線形ブロック・コードによりエンコードされる請求項１に記載のシステム。

【請求項4】

前記非システマチック・イレギュラ繰り返し累算エンコーダにおける前記第１ステージのエンコーディングの前に、少なくともいくつかの情報ビットをエンコードする外部エンコーダを有する請求項１に記載のシステム。

【請求項5】

前記累算器は、2より大きいかまたは等しいメモリ順を有するR=1のコンボルーション・コードで置き換えられる請求項１に記載のシステム。

【請求項6】

チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをデコーディングするシステムであって、
ａ．受信したノイズのあるシンボル・シーケンスをソフト逆変調して、受信した歪んだチャネル・シンボルからコード化ビットの第１のセットのLog-類似比を生成し、前記Log-類似比を累算器デコーダに出力するデマッパ、
ｂ．
i.前記累算器デコーダから、コード化ビットの第２のセットに対応する入力メッセージを受信し、
ii. 第２のチェック・ノード・プロセッサから、受信したコード化ビットの第３のセットに対応する優先情報を受信し、
iii.コード化ビットの前記第３のセットに対応する出力メッセージを生成する
第１のチェック・ノード・プロセッサ、
ｃ．ここで、前記第２のチェック・ノード・プロセッサは、インターリーバから、コード化ビットの前記第３のセットに対応するインターリーブされた外部情報を受信し、且つ
i.前記インターリーブされた外部情報を、コード化ビットの前記第３のセットに対応する優先情報として、前記第２のチェック・ノード・プロセッサに渡し、
ii. コード化ビットの前記第２のセットについての優先情報として、前記累算器デコーダに渡されるコード化ビットの前記第２のセットについての外部情報を生成すること、
ｄ．ここで、前記累算器デコーダは、
i.前記デマッパにより生成されたコード化ビットの前記第２のセットの前記Log-類似比、および
ii. 前記第２のチェック・ノード・プロセッサから得たコード化セットの前記第２のセットに対応する前記優先情報、
から得たコード化セットの前記第２のセットに対応する出力メッセージを生成すること、
ｅ．繰り返しビット・デコーダを有し、デインターリーバから得たコード化セットの前記第３のセットに対応するデインターリーブされたメッセージを処理して、コード化ビットの前記第３のセットについての外部情報および情報ビット・ソフト出力を生成するビット・デコーダ、
ｆ．ここで、前記インターリーバは、前記ビット・デコーダにより生成されたコード化ビットの前記第３のセットについての外部情報をインターリーブし、その出力は、前記第２のチェック・ノード・プロセッサに供給されること、そして
ｇ．ここで、前記デインターリーバは、前記第１のチェック・ノード・プロセッサから得たコード化ビットの前記第３のセットに対応する前記出力メッセージをデインターリーブし、前記デインターリーブしたメッセージを前記ビット・デコーダに渡すこと、を有するシステム。

【請求項7】

前記デマッパは、前記チャネルLog-類似比に加えて、前の繰り返しにおいて前記累算器デコーダにより生成されたコード化ビットの前記第１のセットに対応する優先情報を受信し、コード化ビットの前記第１のセットの前記Log-類似比を生成する請求項６に記載のシステム。

【請求項8】

レートが1/2の線形ブロック・コード・デコーダの前記少なくとも１つは、ハミング(8,4)デコーダを有する請求項７に記載のシステム。

【請求項9】

前記ハミング(8,4)デコーダは、MAPデコーダである請求項８に記載のシステム。

【請求項10】

チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードを使用するHD無線システムにおいて情報ビットをエンコーディングするためのシステムであって、前記HD無線システムは、全デジタルAM HD無線またはハイブリッドAM HD無線、全デジタルFM HD無線またはハイブリッドFM HD無線からなるグループから選択され、前記情報ビットは、１つ以上の論理チャネルからのビット、およびオーディオおよびデータの少なくとも１つを表し、前記システムは、前記請求項１の前記複数の情報ビット・リピータ、インターリーバ、チェック・ノード結合器、チェック・ノード・バイパスおよび累算器を有するシステム。

【請求項11】

前記ビット・リピータの少なくとも２つ以上のデグリィは、20より大きい請求項１０に記載のシステム。

【請求項12】

前記チェック・ノード結合器のいくつかは3のデグリィであり、前記チェック・ノード結合器のいくつかは4のデグリィである請求項１０に記載のシステム。

【請求項13】

前記情報ビットのいくつかは、2のデグリィのリピータによる代わりに、レート1/2の線形ブロック・コードによりエンコードされる請求項１０に記載のシステム。

【請求項14】

前記情報ビットのいくつかは、3のデグリィのリピータによる代わりに、レート1/3の線形ブロック・コードによりエンコードされる請求項１０に記載のシステム。

【請求項15】

前記非システマチックIRAエンコーダにおける前記第１ステージのエンコーディングの前に、少なくともいくつかの情報ビットをエンコードする他の外部エンコーダを有する請求項１０に記載のシステム。

【請求項16】

前記累算器は、より大きいメモリ順を有するR=1のコンボルーション・コードで置き換えられる請求項１０に記載のシステム。

【請求項17】

エラー回復力の小さい位置、例えば２のデグリィおよび3のデグリィのリピータに向ける大きなソース・ビットの数を少なくし、他のより高いデグリィのビット・リピータに向ける大きなソース・ビットの数を多くする請求項１０に記載のシステム。

【請求項18】

チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードを使用するHD無線システムにおいて情報ビットをデコーディングするためのシステムであって、前記HD無線システムは、全デジタルAM HD無線またはハイブリッドAM HD無線、全デジタルFM HD無線またはハイブリッドFM HD無線からなるグループから選択され、前記情報ビットは、１つ以上の論理チャネルからのビット、およびオーディオおよびデータの少なくとも１つを表し、前記システムは、前記請求項６の前記デマッパ、第１および第２チェック・ノード・プロセッサ、累算器デコーダ、ビット・デコーダ、インターリーバおよびデインターリーバを有するシステム。

【請求項19】

前記デマッパは、前記チャネルLog-類似比に加えて、前の繰り返しにおいて前記累算器デコーダにより生成されたコード化ビットの前記第１のセットに対応する優先情報を受信し、コード化ビットの前記第１のセットの前記Log-類似比を生成する請求項１８に記載のシステム。

【請求項20】

前記ビット・デコーダは、少なくとも１つの線形ブロック・コード・デコーダを有し、その少なくとも１つは、レートが1/2および1/3の線形ブロック・コード・デコーダの少なくとも１つを有し、レートが1/2の線形ブロック・コード・デコーダの前記少なくとも１つは、ハミング(8,4)デコーダを有する請求項１８に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の参照］
本出願は、「チェック・イレギュラ非システマチックＩＲＡコードのエンコーディングおよびデコーディングのシステムおよび方法」の名称で、同一の発明者により、2012年12月3日付で出願した米国特許出願第13/693,029号の優先権を主張し、その全体をここで参照するものとする。

【0002】

［発明の分野］
本発明は、全デジタルおよびハイブリッド・デジタル無線（ラジオ）(HD無線またはHDR)通信送信機および受信機を、他の無線または有線通信システムと共に含む、容量達成コーディングが望まれるいかなる通信システムにおけるメッセージのエンコーディングおよびデコーディングのシステムおよび方法に関係する。

【背景技術】

【0003】

［背景］
ターボおよび低密度パリティチェック(LDPC)コードは、先進前方エラー補正(FEC)スキームである。情報ブロック・サイズが増加するにしたがって、その性能はシャノン限界（バウンド）に近づくことが知られている。そのため、それらは、磁気ディスクの信頼性についてと共に、3Gセルラ、WiFi、Wi-MAX、DVB-x(-C2/T2/S2,-SH,-RCS/RCS2,-NGH)、ADSL2+、およびテレメトリィ(CCSDS)のような近代の優先および無線通信システムの設計において、魅力的である。実際、LDPCコードは、パラレル（並列）デコーディングを可能にし、且つ高データ・スループットを達成するように、効率的に実現できる。それらは、特により高いコーディング・レートおよびより大きなブロック・サイズについて、ターボ(turbo)・コードよりさらに良好なエラー補正性能を有する。この技術分野で知られているように、イレギュラ・繰り返し累算(Irregular Repeat-Accumulate: IRA)コードは、比較可能なエラー・レート性能を有する、一般のLDPCコードよりさらに低いエンコーディング複雑性を特徴とするLDPCコードのクラスである。

【0004】

これらの容量達成コード（例えば、ターボ、LDPC、およびIRA)は、低信号対ノイズ比に収束するのを可能にするようにシステマチックであることが必要であると、この分野では共通に認識されている。システマチック・コードにおいて、情報ビットは、チャネル上をコード化またはパリティ・コードと一緒に送信される。情報の数のパリティ・ビット数に対する比率は、コーディング・レート(R)に依存する。非システマチック・コードにおいて、情報ビットは送信されないが、コード化ビットが送信される。最近まで、非システマチック容量達成コードについての研究はあまり行われていない。しかし、ある従来技術のシステムでは、非システマチックIRAコードは、システマチックIRAコードと同じに実行してもよいことに注目すべきである。重要なのは、非システマチック容量達成コードが、いくつかの通信シナリオにおけるシステマチックなものに対して大きな利点を有することである。

【0005】

非システマチック・コードが、システマチック・コードに対して好ましい典型的なシナリオは、(i)受信コード化ビット・ストリームの部分に存在する強力な干渉または他のチャネル減損、(ii)（１つの衛星からの信号が厳しいシェーディングまたはマルチパス・フェーディングに起因して失われた時の）衛星ダイバーシティ、(iii)MIMO送信、すなわち一般のダイバーシティ送信（例えば、２つ以上のサイトまたはアンテナからの信号送信、または時間または周波数における多重信号送信）、および(iv)ハイブリッド自動繰り返しリクエスト(Hybrid Automatic Repeat Request: HARQ またはHybrid ARQ)システム（ここではパケット再送信が全相補コード化ビットを採用）、である。

【0006】

例えば、シリウス(Sirius)衛星デジタル無線システムのようなデュアル衛星ダイバーシティ(dual-satellite diversity)を有するシステムでは、同一の情報パケットが２つの衛星から送信され、２つの衛星コード化シンボル・ストリームについての相補コーディングが実現され、各ストリームはコーディング・レートRを有するが、２つのストリームからの結合された信号はコーディング・レートR/2を有するようにすることが望ましい。これは、それぞれがレートRの２つの相補コード化ストリームを得るようにレートR/2のコード化ストリームの相補的なパンクチュアリングを採用することにより、非システマチック・コードで容易に実現される。これにより、両方の衛星からの信号が受信された時、効果的に強いFECを有する結合された信号が受信される。もし衛星の１つからの信号がフェードされるかまたは木々または建物により妨害されると、他の衛星からの信号は、レートRのFECコードにより保護される。典型的にはすべてのシステマチック・ビットは両方のストリームで繰り返される必要があり、パリティ・ビットのみ相補であるため、システマチック容量達成コードを有すると、相補コーディングおよび結合は、有効でなく、その結果、結合信号における効率的なFEC保護が低下する。上記のシナリオを含む他の前述の通信シナリオにおいてシステマチック・コードが望ましくない同様の理由が、この技術分野の当業者には明らかである。このように、改善されたIRAコーディング戦略を含む、低エラー・フロアの容量達成非システマチック・コードに対する需要が存在する。

【0007】

非システマチックIRAコードの設計は、Binary-Shift Keying (BPSK)変調を仮定したコード・レートR=1/2のみについて、S. ten Brink, and G. Kramer, "Design of Repeat-Accumulate Codes for Iterative Detection and Decoding," IEEE Trans. on Signal Processing, Vol.51, No. 11, pp.2764-2772, Nov. 2003 に示されている。S. ten Brink et al.方法の非システマチックIRAコードは、双レギュラ・チェック・ノード構造、チェック・バイパスとの称されるドーピング用のデグリィ1のチェック・ノードサブセット、およびデグリィ3のチェック結合器とも称されるデグリィ3の残りのチェック・ノードを有する。デグリィnのチェック結合器は、｛0,1｝ドメインで表されるn入力ビットのモジューロ-2加算を実行する。S. ten Brink et al.方法におけるIRAコードの欠点の１つは、低デグリィのビット繰り返しノードの相対的に大きな部分に起因して、コードが相対的に高いエラー・フロアを示すことである。さらに、非常に大きな繰り返し数が、収束を達成するのに必要である。改善されたエラー・フロアを示すあるコードは、S.I. Park, and K.Yang, "Extended Hamming Accumulate Codes and Modified Irregular Repeat Accumulate Code", IEEE Electronics Letters, Vol. 38, No. 10, pp.467-468, May 2002におけるIRAコードについての場合のように、デグリィ2のビット・ノードの部分を、ハミングHamming (8,4)ブロック・コードのような線形ブロックで置き換えることにより、達成される。Park et al.方法におけるIRAコードは、3のチェック・ノード・デグリィを有するチェック・レギュラ・コードである。しかし、実験的なシミュレーションの結果は、Park et al.からのようなチェック・レギュラ非システマチックIRAコードは、多くの場合収束しないことを示す。

【0008】

このように、イレギュラであり、低エラー・フロアを示す容量達成非システマチックIRAコードを採用したものを含むIRAコーディング戦略についての改善がさらに必要とされている。

【発明の概要】

【課題を解決するための手段】

【0009】

ある実施形態によれば、イレギュラ非システマチック・コード、すなわち繰り返しデコーディングの開始および例えばデグリィ3または4のより高いデグリィのいくつかの他のチェック・ノードを補助するために、デグリィ1のチェック・ノードのある部分を有するコードを、エンコードおよびデコードする方法およびシステムが提供される。デコーディング収束レートおよびエラー・フロアの改善に加えて、ここで説明するチェック・イレギュラ非システマチックIRAコードは、ビットおよびチェックのノード・デグリィの両方を変化させる自由度を有することにより、望ましいことに各種の所望のFECレートの設計におけるさらなる柔軟性も提供する。IRAコードは、中間数の繰り返しでも非常に良好に実行される。

【0010】

ある態様および実施形態の利点は、以下のセクションで、２値位相シフト・キーイング(Binary Phase Shift Keying: BPSK)および64-直角位相振幅変調(64-Quadrature Amplitude Modulation: 64-QAM)のようなR=1/3およびR=5/12のコード・レートおよび異なる変調の例について、一般性を損なうこと無しに、示される。

【0011】

前に説明したように、同一デコーダからの分離した高コーディング・レートのコードは、低コーディング・レート・コードになるように、受信機において相補な方法で、非システマチック・コードと適宜結合される。例えば、２つの非システマチックで、相補のR=4/5コードの結合は、R=4/10=2/5の非システマチック・コードになり、これによりさらに強力なコードが受信機で形成される。しかし、これは、この分野で知られているシステマチック・ターボおよびLDPCコードのようなシステマチック・コードについての場合ではない。これらの場合において、２つのシステマチックR=4/5コードの結合は、システマチック・ビットが両方の要素コードで繰り返されると仮定すると、R=4/6=2/3システマチック・コードになり、それはシステマチック・ビットのパンクチュアリングが性能の大きな劣化になるため、必要である。このように、結合した信号ストリームの性能は、対応するR=2/5の非システマチック・コードに対して、劣化すると考えられる。このため、非システマチックIRAコードは、受信機において適切に結合される時に低等価コード・レートを有するより強力なコードになるため、特に重要である。これは、非システマチックIRAコードの設計を実際的に重要にする。その理由は、(i)より強力な低レート・コードになるより高いレート・コードの適切な結合を可能にする、および(ii)デコーダは、他方が失われる場合、受信した一方のより高いレート・コードのみでも依然動作可能であるためである。

【0012】

いくつかの実施形態では、チェック・イレギュラ非システマチックIRAコードが、HD無線(HDR)デジタル放送システムの性能を改善するために、相補パンクチュアリングと一緒に使用される。ハイブリッドHDRは、アナログAM/FMおよびデジタル無線信号が、直交周波数分割多重(Orthogonal Frequency Division Multiplexing: OFDM)に基づいて、同時に送信されるテレストリアル(terrestrial)デジタル無線放送用のシステムであり、そこでは、デジタル信号が、アナログ主（ホスト）信号の両側のサブバンドで、低パワー・レベルで送信される。全デジタルHDRシステムでは、デジタルOFDMサブキャリアのみが送信され、上側および下側のサイド・バンドは、依然異なるチャネル劣化を受ける。周波数選択性マルチパス・フェーディングおよび可能な隣接チャネル干渉(Adjacent Channel Interference: ACI)に起因して、サイド・バンドの１つにおける信号は、非常に劣化される。いくつかの受信機がチャネル歪後に１つのサイド・バンドを失い、そしてHDRシステムが、１つのサイド・バンドでその喪失無しに最大の効率的なデコーディングを可能にするように、２つのサイド・バンドに渡り、コンボルーション・コードを使用して、相補のパンクチュアリング／コーディングを採用することは、明らかである。しかし、HDRシステムにおけるコンボルーション・コード、およびいくつかの場合で連結したコンボルーション・コードとリードソロモン(Reed-Solomon)コードが、チャネル容量からかけ離れて動作する。いくつかの場合、それは不満足な実行になる。したがって、HDRシステムの性能は、本発明の原理に合致した、より効率的なFECコーディングを採用することにより改善される。

【0013】

いくつかの実施形態では、チェック・イレギュラ非システマチックIRAコードが、ハイブリッド（すなわち、アナログとデジタル）AM HDR用FECコードの代わりに、採用される。他の実施形態では、チェック・イレギュラ非システマチックIRAコードが、ハイブリッドFM HDRの性能を改善するために採用される。いくつかの実施形態では、チェック・イレギュラ非システマチックIRAコードは、全デジタルAM HDRに適用される。さらに他の実施形態では、チェック・イレギュラ非システマチックIRAコードは、全デジタルFM HDRに適用される。

【0014】

いくつかの実施形態では、チェック・イレギュラ非システマチックIRAコードは、SIMO,MISO,およびMIMOのようなマルチアンテナ・システムで採用すると利点が多い。

【0015】

さらに他の実施形態では、チェック・イレギュラ非システマチックIRAコードは、フル相補コード化再送信を行うHARQシステムで採用すると利点が多い。

【0016】

ここで説明する方法およびシステムは、チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをエンコードするために、情報ビット・リピータ、１つ以上のインターリーバ、チェック・ノード結合器、チェック・ノード・バイパスおよび累算器により、さらに１つ以上の変調マッパにより、AMまたはFM、全デジタルまたはハイブリッド、HD無線システムを含む異なる通信システムに使用できる。情報ビット・リピータは、インターリーブされるコード化ビットの第１ステージを生成する。チェック・ノード結合器は、２より大きいかまたは等しい異なるデグリィであり、それらの少なくとも１つは、１つ以上のモジューロ-2加算器を有する。チェック・ノード・バイパスは、累算器がチェック・ノード・バイパスからの出力に沿ってエンコードする更なるエンコーディング・ステージに、第１ステージ・コード化ビットのセットを渡す。累算器は、より大きなメモリ順番を有するR=1のコンボルーション・コードで置き換えられる。外部エンコーダは、第１ステージ・エンコーディングの前に、少なくともいくつかの情報ビットをエンコードする。エラー回復力の小さい位置に向ける大きなソース・ビットの数を少なくし、他のより高いデグリィのビット・リピータに向ける大きなソース・ビットの数を多くする。

【0017】

同様に、これらの方法およびシステムは、チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをデコードするために、デマッパ、１つ以上のチェック・ノード・プロセッサ、累算器デコーダ、ビット・デコーダ、および１つ以上のインターリーバ／デインターリーバにより、AMまたはFM、全デジタルまたはハイブリッド、HD無線システムを含む異なる通信システムに使用できる。１つ以上のデマッパは、受信したノイズのあるシンボル・シーケンスをソフト逆変調(demodulate)し、第３ステージ・。コード化ビットのLog-類似比を生成する。チェック・ノード・プロセッサは、入力メッセージおよび優先情報（例えば、インターリーブされた外部情報）から、第１ステージ・コード化ビットに対応する出力メッセージを生成し、そして第２ステージ・コード化ビット用の優先情報として、累算器デコーダに渡される第２ステージ・コード化ビット用の外部情報を生成する。累算器デコーダは、ソフト・ビット、第２ステージ・コード化ビットのLog-類似比から取得した第２ステージ・コード化ビットに対応する出力メッセージ、および第３ステージ・コード化ビットに対応する優先情報を生成する。ビット・デコーダは、第１ステージ・コード化ビットに対応するデインターリーブされた更新された入力メッセージを処理して、第１ステージ・コード化ビット用外部情報および情報ビット・ソフト出力を生成する。インターリーバ／デインターリーバは、それぞれ、第１ステージ・コード化ビット用の外部情報をインターリーブし、第１ステージ・コード化ビットに対応する出力メッセージをデインターリーブする。１つ以上のビット・インターリーバ（例えば、方形インターリーバ）は、累算器と１つ以上のシンボル・マッパの間に含まれる。

【0018】

本発明の他の利点および特徴は、付属の図面と組み合わせて考えられる以下の詳細な説明から明らかになる。しかし、図面は、説明の目的のみで設計されたものであり、発明の限界を適宜するものではなく、発明の範囲は特許請求の範囲で決められるべきである。

【0019】

発明のさらなる特徴、その本質および各種の利点は、以下の付属の図面と組み合わせた実施形態の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0020】

【図1】図１は、IRAエンコーダを採用する送信機の単純化したブロック図である。

【図2】図２は、ハミング(8.4)コードのタナー・グラフである。

【図3】図３は、本発明のある実施形態によるチェック・イレギュラ非システマチックIRAデコーダ用デコーダの単純化したブロック図である。

【図4】図４は、本発明のある実施形態によるチェック・イレギュラ非システマチックIRAコードおよびデコーダ・メッセージ受け渡しフローのタナー・グラフである。

【図5a】図５ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合のコーディング・レートR=1/3でのターボ・コードの性能比較のための、ビット・エラー・レートでの性能を示す。

【図5b】図５ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合のコーディング・レートR=1/3でのターボ・コードの性能比較のための、フレーム・エラー・レートでの性能を示す。

【図6a】図６ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合のコーディング・レートR=5/12でのターボ・コードの性能比較のための、ビット・エラー・レートでの性能を示す。

【図6b】図６ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合のコーディング・レートR=5/12でのターボ・コードの性能比較のための、フレーム・エラー・レートでの性能を示す。

【図7】図７は、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合の比較可能なフレーム・サイズを有するDVB-S2規格からシステマチックIRAコードの性能比較を示す。

【図8】図８は、本発明のある実施形態による相補パンクチュアド・コードを有するチェック・イレギュラ非システマチックIRAコードの使用を示すブロック図である。

【図9】図９は、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、BPSK変調を仮定した場合で、サイド・バンド（相補コード）の両方または一方を受信した時の、フル・コーディング・レートR=1/3および5/12でのターボ・コードの性能比較を示す。

【図10a】図１０ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、サイド・バンドの両方または一方を受信した時の、コンボルーション・コードとの性能比較を、独立レイリー・フェーディング・チャネル、BPSK変調、コーディング・レートR=1/3を仮定して、ビット・エラー・レートで示す。

【図10b】図１０ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、サイド・バンドの両方または一方を受信した時の、コンボルーション・コードとの性能比較を、独立レイリー・フェーディング・チャネル、BPSK変調、コーディング・レートR=1/3を仮定して、フレーム・エラー・レートで示す。

【図11a】図１１ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、サイド・バンドの両方または一方を受信した時の、コンボルーション・コードとの性能比較を、独立レイリー・フェーディング・チャネル、BPSK変調、コーディング・レートR=5/12を仮定して、ビット・エラー・レートで示す。

【図11b】図１１ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、サイド・バンドの両方または一方を受信した時の、コンボルーション・コードとの性能比較を、独立レイリー・フェーディング・チャネル、BPSK変調、コーディング・レートR=5/12を仮定して、フレーム・エラー・レートで示す。

【図12】図１２は、本発明のある実施形態によるAM HD 無線デジタル放送システムにおける64-QAMでのサイド・バンド(上側／下側バンド）送信に適合されたチェック・イレギュラ非システマチックIRAコードの使用を示すブロック図である。

【図13】図１３は、AM HD 無線デジタル放送システムで使用される64-QAM変調マッピング(MA3)を示す。

【図14a】図１４ａは、本発明のある実施形態による64-QAM (MA3),R=5/12,AWGNでの、サイド・バンドの１つおよび両方を有するチェック・イレギュラ非システマチックIRAコードの性能を、ビット・エラー・レートで示す。

【図14b】図１４ｂは、本発明のある実施形態による64-QAM (MA3),R=5/12,AWGNでの、サイド・バンドの１つおよび両方を有するチェック・イレギュラ非システマチックIRAコードの性能を、フレーム・エラー・レートで示す。

【図15a】図１５ａは、本発明のある実施形態による64-QAM (MA3),R=5/12,AWGNでの、サイド・バンドの１つおよび両方を有する制約長が9のコンボルーション・コードの性能を、ビット・エラー・レートで示す。

【図15b】図１５ｂは、本発明のある実施形態による64-QAM (MA3),R=5/12,AWGNでの、サイド・バンドの１つおよび両方を有する制約長が9のコンボルーション・コードの性能を、フレーム・エラー・レートで示す。

【図16a】図１６ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、独立レイリー・フェーディングでのコンボルーション・コードでの性能比較を、64-QAM (MA3),R=5/12とした場合のビット・エラー・レートで示す。

【図16b】図１６ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、独立レイリー・フェーディングでのコンボルーション・コードでの性能比較を、64-QAM (MA3),R=5/12とした場合のフレーム・エラー・レートで示す。

【図17】図１７は、AM HD 無線性能をモデル化するグランド導通構造(GCS)に起因するチャネル応答の例を示す。

【図18a】図１８ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するAWGNチャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のビット・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、3秒に等しい。

【図18b】図１８ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するAWGNチャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のフレーム・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、3秒に等しい。

【図19a】図１９ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するラプラシアン・ノイズ・チャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のビット・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、3秒に等しい。

【図19b】図１９ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するラプラシアン・ノイズ・チャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のフレーム・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、3秒に等しい。

【図20a】図２０ａは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するラプラシアン・ノイズ・チャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のビット・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、4.5秒に等しい。

【図20b】図２０ｂは、本発明のある実施形態で使用されるチェック・イレギュラ非システマチックIRAコードと、異なる確率で発生するGCSが存在するラプラシアン・ノイズ・チャネルでのコンボルーション・コードの性能比較を、64-QAM、コード・レートR=5/12を採用した場合のフレーム・エラー・レートで示す。ここで、コンボルーション・コードについての時間ダイバーシティ分離は、4.5秒に等しい。

【発明を実施するための形態】

【0021】

［好適な実施形態の詳細な説明］
［チェック・イレギュラ非システマチックIRAエンコーダおよびデコーダ］
図１に、ある実施形態によるチェック・イレギュラ非システマチックIRAエンコーダを有する典型的な簡略化した送信機が示される。送信機5100は、ビット・リピータ・ノードとも称される異なるデグリィのビット・リピータのセットを有し、合わせてイレギュラビット・リピータ5101と称され、それらは、イレギュラな方法で、ライン5107上の情報ビット・シーケンスuを繰り返す。たとえば、デグリィmのビット・リピータは、この技術分野で知られているように、情報ビットのmの同一レプリカ（複製）を生成する。これらのリピートされた情報ビットは、第１ステージのコード化ビットを表す。インターリーバ５１０２は、ライン5108上のリピートされたビット・シーケンスvに対して擬似ランダム並び替えを実行し、インターリーブされた第１ステージのコード化ビットv'をライン5109上に生成する。

【0022】

異なるデグリィのチェック・ノード結合器のセットは、合わせてチェック・ノード5103と称され、インターリーバ出力v'に対して作用して、第２ステージのコード化ビット、チェック・ビット・シーケンスcをライン5110上に生成する。デグリィnのチェック・ノード・結合器は、｛0,1｝ドメインで表されるnの入力ビットのモジュロ-2加算を実行し、デグリィ1のチェック・ノードは、バイパス・チェック・ノードであり、または簡単にはチェック・バイパスであり、それは単純に入力ビットを出力に渡す。第２ステージのコード化ビットは、累算器5104で処理され、それはまさに差分エンコーダであり、第３ステージのコード化ビット、コード化ビット・シーケンスαを、ライン5111上に生成する。次に、ライン5111上の第３ステージのコード化ビットは、ブロック5105において、BPSK,QPSK,M-QAM,または他の所望の変調マッピングのような所望の変調マッピングを使用して、変調シンボルに変形され、変調シンボルxをライン5112上に生成し、チャネル5106上に送信される。簡単化のために、等価なベース・バンドモデルがここで考えられ、この技術分野で知られているように、キャリア変調、パワー増幅および他のステップのようなステップが除かれる。チャネルは、付加する白色ガウス・ノイズ(additive white Gaussian noise: AWGN)、倍数的なフェーディング、またはマルチパス・フェーディングの他の形式、そして可能であればインパルスおよび他の干渉を含む。最後に、ライン5113上のシーケンスyは、上記の各種のチャネル劣化により歪まされた送信されたシンボルyを含む受信ベースバンド信号である。受信機についてのこの技術分野での共通の既知の処理の後、特にデモジュレータ（逆変調器）(demodulator)サンプルング後に、１つのシンボル間隔内で受信した信号は、次のように表せる。

【0023】

【数1】

【0024】

式(1)において、x_kはk番目のシンボル間隔内の送信された変調シンボルを表し、A_kはフェーディングのような倍数的歪の振幅を表し、n_kはインフェーズ(in-phase)(I)および直交(Quadrature)(Q)チャネルにおける変動σ²を有する複素白色ガウス・ノイズを表し、そしてw_kは可能な干渉を表し、これは単純化のためにさらなる式では無視される。各変調シンボルx_kは、mの情報ビットで構成され、ここで、m=log₂(M), ｛x_k(j)｝,j=1,...,mで、Mは変調順である。

【0025】

図１に示した処理ブロックに加えて、CRCエンコーダ（簡単化のために図示せず）が典型的には採用される。さらに、送信機5100は、この技術分野で既知のようにおよび他の実施形態で議論するように、各種の他のブロックを有する。

【0026】

S.ten Brink et al.の方法のような従来技術では、チェック・ノード5103は、双レギュラ(bi-regular)であり、デグリィ1のチェック・ノード（すなわち、入力メッセージ・ビットを累算器5104に単に送るだけのチェック・バイパス）、およびコード化ビットを累算器5104に渡す前にインターリーバ5102からの３つの入力ビットのそれぞれのモジューロ-2加算を実行するデグリィ3のチェック・ノードからなる。ある実施形態によれば、いくつかの実質的な改善が行われる。まず、S.ten Brink et al.の方法とは異なり、BER性能および低いエラー・フロアを改善するため、5101におけるリピート2ビットのサブセットが、Park et al.の方法とおなじようにHamming(8,4)を使用して、レートR=1/2の線形ブロック・コードのコード・ワードで置き換えられる。

【0027】

例示の実施形態では、Hamming(8,4) コード・ワードは、Park et al.の方法のように、次のパリティ・チェック・マトリクスを有する線形ブロック・コードに対応する。

【0028】

【数2】

【0029】

図２に示した要因（ファクタ）グラフ5120は、ある実施形態で採用されるものである。この図において、白丸5125-5128は、黒丸5129-5132、およびチェック・ボックス5121-5124は、それぞれ情報ビット・ノード、パリティ・ビット・ノード、およびチェック・ノードを示す。Hamming(8,4) コード・ワードのデコーディングは、タナー・グラフ上の確率伝播を使用して実行され、例えば、和積アルゴリズム(Sum-Product Algorithm: SPA)または最少和アルゴリズム(Min-Sum Algorithm: MSA)またはブロックまたはテレリス・ベース(a block- or trellis-based)最大A後位(Maximum A Posteriori: MAP)確率デコーダ、またはこの技術分野で知られているようなソフト入力・ソフト出力(Soft-Input Soft-Output: SISO)ベースの他のいかなるアルゴリズムが使用される。

【0030】

他の実施形態では、S. ten Brink et al.の方法とは異なり、24および49のような5101におけるより高いデグリィのビット・ノード・リピータが、BER性能を改善し、エラー・フロアを低下するために追加される。さらに他の実施形態では、S. ten Brink et al.およびPark et al.の方法とは異なり、デグリィ4チェック・ノードが、5103に追加され、コードをよりイレギュラにし、Park et al. S. ten Brink et al.それぞれにおけるチェック・レギュラおよびチェック双レギュラを凌ぐ。さらに、複数の異なるデグリィのチェック・ノードのイレギュラ構造は、所望のコーディング・レートの良好なコードを設計するために、付加的な柔軟性、すなわち自由なデグリィを提供する。さらに他の実施形態では、S. ten Brink et al.およびPark et al.の方法とは異なり、累算器5104は、より大きなメモリ次数を有するR=1のコンボルーション・コードで置き換えられる。これは、テレリス状態数およびデコーディング複雑性を増加するが、エラー・フロアを低減する。

【0031】

さらに他の実施形態では、累算器のようなプリコーダ、または外部コードが、5101において、リピート2ノードおよび／またはHamming(8,4) コード・ワードおよびリピート3ビット・ノードによりエンコードされるビットの付加的な保護のために加えることができ、それはエラーに対してより感度が高く、これにより全体のコード性能を改善する。例えば、外部コードは、単一パリティチェック(Single-Parity-Check: SPC)コード、またはBCH、リードソロモン(Reed-Solomon)、ファンテン(Fountain)またはラプタ(Raptor)コードのようないくつかの他の高デコーディング・レート・コードであればよい。さらに他の実施形態では、ライン5107上のすべてのメッセージ・ビットは、高レート・コードによりエンコードされる。さらに他の実施形態では、5101において、重みの小さいソース・ビットは、エラー弾力が小さい位置、例えばデグリィ2のリピート・ノードおよび／またはHamming(8,4) コード・ワードおよびリピート3ビットノードに向けられが、より重みの大きなソース・ビットは、5101において、他の高デグリィ・ビット・ノード・リピータに向けられる。

【0032】

［チェック・イレギュラ非システマチックIRAデコーダおよび受信機］
図３を参照すると、ある実施形態によれば、ライン5148上の受信したノイズのあるシンボル・シーケンスy=｛y_k｝は、逆変調デマッパ5141によりソフト逆変調され、受信された歪んだチャネル・シンボルからコード化ビットのLog類似比(Log-Likelihood Ratios: LLRs)を生成する。チェック・イレギュラ・非システマチックIRAコード5140のデコーディング動作は、図３に示す一般構成に従う。デコーディングは、次のステップからなる。
ライン5156上のチェック・ノード・デコーダL_c(extr)の優先情報のゼロへの初期化。
ライン5157上の累算器デコーダ（例えば、この技術分野で知られたようなLog-MAPデコーダ）L_caの優先情報のゼロへの初期化。
繰り返しの所定の最大数に到達するまで、または（出力LLRsの「品質」を規定する距離に基づく）いくつかの他の停止判定基準に合致するまで、または正しいフレームがCRCデコーダによりまたは他のエラー検出デコーダにより検出されて取得されるまで、以下を繰り返す。
累算器5142のソフト・デコーディング。累算器デコーディングは、タナー・グラフ上の確率伝播を使用して、例えば、SPAまたはMSAを使用してまたはテレリス上のLog-MAPデコーダまたはMax-Log-MAPデコーダで、またはこの技術分野で知られた他のSISOベース・アルゴリズムを使用して実行できる。
入力：ライン5149ueデマッパからの(L_channel)として示されるLog類似比(LLRs)およびライン5157上のチェック・ノード(L_ca)からの優先情報は、前の繰り返しで得られる。ブロック5141におけるデマッピング動作後に得られ、ビットx_k(i)のLLRsに対応するライン5149上のチャネルLLRs(L_channel)は、次のように演算される。

【0033】

【数3】

【0034】

ここで、C_k(i)は、リアライゼーションxk(i)∈｛0,1｝を有する２値ランダム変数であり、y_kは受信したノイズのあるシンボル・シーケンスを表す。分子における和は、i番目のビットが0に等しいすべてのシンボルx_kについて取られ、分母における和は、i番目のビットが1に等しいすべてのシンボルx_kについて取られる。分子および分母の両方における第１変数p_k(y_k|x_k)は、送信シンボルx_kで与えられる受信シンボルの暫定的な確率密度関数を表す。変数L_a(C_k(i))は、ビットx_k(j)の優先LLRsを示し、ここで、x_k(j)はシンボルx_kに関係するj番目のビットである。一般性を失うこと無しに、｛L_a(C_k(i))｝は初期繰り返しで0であり、次の繰り返しでそれらはチェック・イレギュラ非システマチックIRAデコーダからの外部情報に対応すると仮定する。送信シンボルx_kで与えられる受信シンボルの暫定的な確率密度関数は、次のように定義される。

【0035】

【数4】

【0036】

ここで、A_kは、前述の一時的なフェーディング・チャネル係数の振幅を示す。

【0037】

BPSK変調について、式(3)の表示は、次のように簡単化される。

【0038】

【数5】

【0039】

ライン5157における前の繰り返しで得られたチェック・ノード(L_ca)からの優先情報は、(18)-(19)により演算される。
出力：ライン5150ｕｅの外部情報は、（例えばLog-MAPアルゴリズムを使用して）次のように計算できる。

【0040】

【数6】

【0041】

(6)において、αおよびβは、それぞれ、Log-MAPアルゴリズムの前方帰納および後方帰納であり、遷移が、時間点k-1におけるテレリス状態s'から時間点ｋにおけるテレリス状態sに、支線遷移確率γで発生すると仮定する。これらの値は、この技術分野で知られたように、次のように演算される。

【0042】

【数7】

【0043】

(10)において、L_c(k)は(5)のように、すなわちL_c(k)=2A_k/σ²のように定義され、y_kおよびx_kはそれぞれ受信したおよび送信したコード・ビットに対応する。u_kは情報ビットを表し、L(u_k)はデコーダにおける情報ビットの優先知識を表し、すなわちライン5157上のL_caに等しい。さらに、(6)で使用されるγ_k^extrのいわゆる外部項は、次のように演算される。

【0044】

【数8】

【0045】

チェック・ノードは、ブロック5143で更新する。
入力：ライン5150上のソフト累算器デコーダ(L_ac(extr))からの外部情報および前の繰り返しで得たビット・ノードからの優先情報（ライン5156上のL_{a priori}=L_c(extr))は後の(20)で演算される。
ライン5151上のソフト出力
デグリィ1チェック・ノード（すなわちチェック・バイパス）

【0046】

ブロック5143におけるチェック・ノード更新は、単純に入力メッセージをデインターリーバ5144に進める。すなわち、次の通りである。

【0047】

【数9】

【0048】

1より大きなデグリィを有するチェック・ノードの出力は、次のように計算される。

【0049】

【数10】

【0050】

これは、この技術分野で知られた最適SPAに対応する。２つ意見以上については、ボックス・プラス・演算(box-plus operation)が帰納的に、例えば次のように適用される。

【0051】

【数11】

【0052】

ブロック5145におけるビット・デコーダの繰り返し。
入力：チェック・ノード(L_cv)からのライン5152上のデインターリーブされた出力
ライン5153上のソフト出力

【0053】

【数12】

【0054】

ここで、L_cv(k,j)はチェック・ノードkからビット・ノードjへの入力メッセージ(LLRs)であり、N_ujはビット・ノードjが接続されるすべてのチェック・ノードのセットである。

【0055】

【数13】

【0056】

次に、外部情報L_uv(extr)は、ブロック5146でインターリーブされ、ライン5155上のその出力L_uv'は、ブロック5147に供給され、それはライン5156上に、(13)のチェック・ノード更新演算のための優先情報として使用されるL_c(extr)を生成する。
ブロック5147における累算器デコーダ更新へのチェック・ノード
入力：ライン5155上のビット・ノード(L_uv')からの優先情報
ソフト出力
デグリィ1チェック・ノード（すなわち、チェック・バイパス）

【0057】

入力メッセージは、ブロック5142内の累算器に単に送られる。

【0058】

【数14】

【0059】

ライン5157上の1より大きなデグリィのチェック・ノード

【0060】

【数15】

【0061】

ここで、合算は、ボックス・プラス演算であり、N_ciは、チェック式iに関係するビット・ノードのセットである。

【0062】

このソフト出力情報（ライン5157上のL_ca)は、次の繰り返しにおいて、Log-MAPデコーダ内の優先情報として使用される。
ライン5156上の外部情報
1より大きなデグリィを有するチェック・ノード

【0063】

【数16】

【0064】

これは、次の繰り返しで、優先情報(L_{a priori})として使用される、1より大きなデグリィを有する各チェック・ノードについての外部情報である。

【0065】

すべてのビット・ノード5161-5164が単なるリピータである場合についての、ある実施形態によるチェック・イレギュラ非システマチックIRAコードのタナー・グラフおよびデコーダ・メッセージ受け渡しフロー5160が、図４に示される。いくつかの実施形態では、リピータ・ビット・ノードのセットは、いくつかの線形ブロック・コードのタナー・グラフで置き換えられる。例えば、デグリィ2のビット・ノード5161-5162のサブセットは、Hamming(8,4)コードのタナー・グラフで置き換えできる。インターリーバ／デインターリーバ・ブロック5165は、ビット・ノードからチェック・ノードの方向に、擬似ランダム・インターリービングを、逆方向に対応するデインターリービングを実行する。チェック・ノード5166-5168は、単純にはチェック・ノード・バイパスである。1より大きなデグリィのチェック・ノード、すなわち5169および5170は、チェック・ノード結合器であり、それは、インターリーバ5165から来る複数エッジ上のビットのモジューロ-2加算を実行する。パリティ・ビット5171-5175は、累算器エンコーダにより差分エンコーディングの結果である。

【0066】

［デグリィ・ノード分配および性能結果−チェック・イレギュラ非システマチックIRAコード］
１つの例示の実施形態は、低コーディング・レートのチェック・イレギュラ非システマチックIRAコード(R-1/3および5/12)に関係するある設計を有する。これらのコードは、前述のように、このようなチェック・イレギュラ非システマチックIRAコードが望ましい応用において、改善された性能を有するチャネル・コードとして使用される。ビット・ノード5161-5164のパラメータの分配およびチェック・ノード5166-5170が、２つの異なるコーディング・レートについて、すなわち放送の応用について典型的なR-1/3および2/5、およびフレーム当たり3000ビットについて、表１に示される。分配パラメータは、他のコーディング・レートおよびフレーム・サイズに応じて適宜変化する。

【0067】

【表1】

【0068】

ある実施形態によれば、BPSK変調およびAWGNチャネル上の送信を仮定した性能評価結果が、R=/3およびR-5/12について、それぞれ図５ａおよび図５ｂ、図６ａおよび図６ｂに示される。累算器およびHamming(8,4)コードのデコーディングは、それぞれLog-MAPおよびブロックMAPデコーダを使用して実行され、他のIRAノードのデコーディングは、SPAアルゴリズムを使用して実行される。図５ａおよび図５ｂは、同一情報サイズで、8状態を有し、最適Log-MAPデコーディング・アルゴリズムを採用するR=1/3ターボ(turbo)・コードの性能も示す。チェック・イレギュラ非システマチックIRAコードは、繰り返しの２つのセット、すなわち、IRAおよびターボ・コードについての50回(IRA 50it.)と10回(Turbo 10 it.)、または100回(IRA 100it.)と20回(Turbo 20 it.)の繰り返しでターボ・コードを凌駕する。FER=10-3において、30000情報ビット・ブロック・サイズのチェック・イレギュラ非システマチックIRAコードは、シャノン容量からの差が約0.6dBである。シミュレーションにより、このギャップ（差）がより大きなブロック・サイズについてはより小さくなることを確認した。ターボ・コードはFER=10-3(BER=10-7)でエラー・フロアを示すが、チェック・イレギュラ非システマチックIRAコードはそうでない。図６ａおよび図６ｂは、対応するR=1/3ターボ・コードのパリティ・ビットをパンクチュアリングすることにより得られたR=5/12ターボ・コードの性能も示す。この場合、チェック・イレギュラ非システマチックIRAコードの性能は、繰り返しの同一セットについてのターボ・コードに対して、BER>10-5(FER>10-2)において少し劣る。しかし、それはより低いBER/FER値において、ターボ・コードを凌ぐより良好な傾きおよびエラー・フロアを有する。図７は、ある実施形態によるコーディング・レートR=1/3および5/12を有するチェック・イレギュラ非システマチックIRAコードの性能比較を示す。ブロック・サイズは、DVB-S2規格で使用される対応するシステマチックIRAコードの性能に合致するように適用されている。BPSKが仮定されている。破線で示すように、ブロック・サイズK=21000ビット(bits)でR=1/3のチェック・イレギュラ非システマチックIRAコードは、DVB-S2コードを約0.2dB凌ぐ。DVB-S2コードは、ブロック・サイズK=21600で、R=5/12を有する。ブロック・サイズK=26000ビット(bits)およびR=5/12を有するチェック・イレギュラ非システマチックIRAコードは、ブロック・サイズK=25920ビットおよびR=2/5を有するDVB-S2コードに比べて約0,2dBだけ性能が悪い。

【0069】

［相補パンクチュアリングを有するチェック・イレギュラ非システマチックIRAコード］
他の実施形態では、チェック・イレギュラ非システマチックIRAコードは、受信機で結合された時にフル・レートのRコードを生成するようにレート2・Rの２つのコードを得るように、相補的な方法でパンクチュアされる。ある実施形態による相補パンクチュアリング・スキーム5180の簡単化されたブロック図は、図８に示される。非システマチックIRAエンコーダ。ブロック5181は、図１のブロック5101-5104に対応し、そこでは、情報ビットがライン5185上に入力として存在する。図１におけるライン5111上の累算器出力からおよび変調マッピング5105前のコード化ビットは、図８のライン5186上のデマルチプレクサ5182の入力におけるビットに対応する。図８のブロック5182において、ライン5187上の相補コード1の送信のために半ビット(a₁)がランダムに選択され、ライン5188上の残りの半ビット(a₂)は、相補コード2の送信用である。これにより、レート2・Rの２つのコードが、それぞれブロック5183および5184内にそれぞれ形成される。１つのコードが受信される限り、デコーダは、全体のメッセージをデコードでき、コード化ビットの部分的な損失、すなわちコード・ビットの一部は失われ、すなわち劣化し、その結果フル・レート・コードの性能に対してよい劣化になる。コード化ビットは、デマルチプレクサ5182において擬似ランダムにスプリット（分離）されるので、受信機における個別のレート2・Rのコードのそれぞれについて同一性能が期待される。

【0070】

ある実施形態による、BPSK変調を仮定し、(i)相補コードの両方（２つのバンド(two bands)）が受信された時、および(ii)１つの相補コード（１つのバンド(one band)）がチャネル劣化に起因して完全に失われた時の、R=1/3および5/12を有するチェック・イレギュラ非システマチックIRAコードについての相補パンクチュアド・コードの性能が、図９に示される。すべてのシミュレーションパラメータ・は、それぞれ図５ａおよび図５ｂ、および図６ａおよび図６ｂのようである。デコーディング繰り返し数は、それぞれ、チェック・イレギュラ非システマチックIRAコードについては50に、ターボ(turbo)・コードについては20にセットされる。チェック・イレギュラ非システマチックIRAコードは、相補コードの両方が受信される時にターボ・コードより良好な性能を有することが分かる。ターボ・コードの場合、顕著な性能劣化が観察される。例えば、結合した２つのレート5/6のターボ・コードは、フル・レート・ターボ・コードに対して2dBの性能損失を示す。これは、システマチック・コードについて、システマチック・ビットは、各サブコード内で繰り返されなければならず、そうでなければサブコードの性能が非常に悪くなるという事実による。一方、単一の最適化したR=5/6のターボ・コードは、R=56の単一相補パンクチュアド・チェック・イレギュラ非システマチックIRAを、1.25dBだけ凌ぐ。しかし、まれに１つの相補コードが完全に失われ、大部分のシナリオでは、両方の相補コードが受信されるか、１つまたは両方の相補コードが部分的に劣化される。このようなシナリオでは、ある実施形態のチェック・イレギュラ非システマチックIRAが、ターボ・コードまたはシステマチックLDPCコードより良好な性能を示すことが期待される。これらの相補コードは、前に議論したように、HD無線、シリウス/XM衛星デジタル無線、およびビットの一部がチャネル劣化に起因して失われる他の類似のシナリオのような多くのシステムに適用可能である。

【0071】

ある実施形態による相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードおよび非システマチックのこれまでのコードの性能比較が、コード・レートR=1/3およびR=5/12のそれぞれについて、図１０ａおよび図１０ｂ、および図１１ａおよび図１１ｂに示される。ここでは、BPSK変調、既知のフェーディング振幅およびノイズ・パワーでの受信機での独立レイリー・フェーディング、および(i)相補コードの両方（２つのバンド）が受信された時、および(ii)１つの相補コード（１つのバンド）がチャネル劣化のために完全に失われた時、を仮定している。制約長9の非システマチックのこれまでのコードが、g1=561mg2=753およびg3=711の生成多項式で使用される。レートR=2/3のコードを得るパンクチュアリング・パターンは、米国特許出願公開第2010/7680201号の次の式で与えられる。

【0072】

【数17】

【0073】

ここで、1および2は、相補コード1および2にそれぞれ割り当てられたコード・ビット位置をそれぞれ示し、２つのサイド・バンドに使用される。R=5/12およびR=5/6のコードを得るパンクチュアリング・パターンは、米国特許出願公開第2003/0212946号の次の式で与えられる。

【0074】

【数18】

【0075】

ここで、0は、対応するコード化ビット位置が、レートR=1/3の親（マザー:mother)コードの出力からレートR=5/12を得るためにパンクチュアされ、1および2は、相補コード1および2にそれぞれ割り当てられたコード・ビット位置をそれぞれ示すことを、意味する。R=1/3のチェック・イレギュラ非システマチックIRAコードの非システマチックのこれまでのコードに対する性能ゲインは、約0.001のFERで、両方のサイド・バンドまたは１つのサイド・バンドのみが受信される何れかの時で約6dBであり、ゲインはFERの低い値においてさらに大きい。R=5/12のチェック・イレギュラ非システマチックIRAコードの非システマチックのこれまでのコードに対する性能ゲインは、約0.001のFERで、両方のサイド・バンドが受信される時で約6dBであり、１つのサイド・バンドのみが受信される何れかの時で約13dBであり、ゲインはFERの低い値においてさらに大きい。

【0076】

他の実施形態では、ある実施形態の相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードが、FM HD無線システムに適用される。前の実施形態のBPSK変調は、QPSK変調で置き換えられ、AWGNにおけるのと同じ結果になるか、または完全位相復元のフェーディング・チャネルになる。多重、しかし必ずしもそうではないが、すべての論理チャネルは、チェック・イレギュラ非システマチックIRAコードによりエンコードされる集合される。ある実施形態では、FM HD無線システムのすべての論理チャネルは、チェック・イレギュラ非システマチックIRAコードにより集合的にエンコードされる。これは、エンコーディング／デコーディングを単純化し、単一のFECコードのみが、現在の全デジタルFM HDR規格における多重FECコードの代わりに使用される。他の利点は、IRAコード性能がより大きなブロック・サイズで改善するので、すべての論理チャネルからのビットを単一のチェック・イレギュラ非システマチックIRAコードに集合することは、最良の全体性能になることである。ある実施形態では、ヘッダ情報のような重要ビットは、例えば図１の5101における高デグリィ・ビット・ノードのようなIRAコードのもっとも信頼できるビットに有利に配置され、オーディオ・エンコーダのスペクトル・データのような重要でないビットは、チェック・イレギュラ非システマチックIRAコードの信頼性の小さなビットに配置される。

【0077】

FECコードは、図８の参照番号5183-5184における相補コード1および2がFM HDRシステム内のOFDMサブキャリアの下側および上側サイド・バンドにそれぞれ対応することで、効率的に適応可能である。すなわち、２つのサイド・バンド・コードは、互いに共通のビットを有さず、結合した時に、フル・レート・コードを生成する。もしチャネル上での送信後に両方のサイド・バンドを受信したならば、フル・レートRコードが受信機で再構成され、最高のコード化性能になる。そうでなく、もしチャネル送信の後で１つのサイド・バンドが失われると、レート2・Rコードが受信機で再構成され、その性能は、コード化ビットの半分が失われているため、フル・レートRコードに対して明らかに劣化している。他の実施形態では、ビット・インターリーバが、性能改善のために、図８のマッピング・ブロック5183-5184の前または後に挿入される。

【0078】

他の実施形態では、図８のシステムは、相補チェック・イレギュラ非システマチックIRAコードを使用することにより、時間および周波数ダイバーシティの両方を提供するように適応できる。時間t1で、図８の参照番号5183-5184における相補コード1および2は、それぞれ下側および上側のサイド・バンドで送信される。時間ダイバーシティを提供するt1から十分に離れた時間t2で、サイド・バンド上のコードの送信が、図８の参照番号5183-5184における相補コード1および2が下側および上側のサイド・バンドでそれぞれ送信されるように、フリップされる。これにより、１つのサイド・バンドが完全に失われても、フル結合のコードが時間に渡って依然受信できる。他の実施形態では、４つの相補コード1,2,3および4が設計でき、コード1および2は、下側および上側のサイド・バンドでそれぞれ時間t1に送信され、コード3および4は、下側および上側のサイド・バンドでそれぞれ時間t2に送信される、等である。

【0079】

他の実施形態では、図１２に示すようなある実施形態のように、全デジタルまたはハイブリッドAM HD無線システムにおける変調スキームの１つとして、64-QAM変調が考えられる。簡単化のために、HDR送信機および受信機5200の他のブロックは、図示を簡単にするために除かれている。情報ビット・フレームは、前述のようにブロック5201でエンコードされたチェック・イレギュラ非システマチックIRAによりエンコードされ、次にコード・ビットの半分が擬似ランダム・デマルチプレクサ・ブロック5202における上側バンド送信のためにランダムに選択され、残り半分のコード化ビットが下側バンド送信用である。各サイド・バンドについて、最適ビット・インターリーバ5203-5204が、64-QAMマッパ5205-5206の前に付加される。他の実施形態では、ビット・インターリーバ5203-5204は、チェック・イレギュラ非システマチックIRAエンコーダ(5201)の出力の、上側／下側バンド送信5209/5210のための5202におけるコード化ビットの擬似ランダム・デマルチプレキシングの前に追加できる。QAMシンボルへのコード化ビットのマッピング後、サブキャリア・マッピング動作は、チャネル送信の前に、各サイド・バンドについてブロック5207および5208で実行される。IFFT/FFTブロックおよびこの技術分野で共通に使用される他の送信機／受信機ブロックは、図示の簡単化のために除いている。

【0080】

逆の動作が、各サイド・バンドについて受信機で、すなわち5211-5212におけるサブキャリア・デマッピング、5213-5214におけるQAMシンボルのコード化ビットLLRsへのソフト・デマッピング、および5215-5216におけるビット・デインターリービングが実行される。マルチプレクサ5217は、コード化ビット・ストリームを結合して、送信機で採用された擬似ランダム・デマルチプレキシングの前にビットの下の順番を復元する。最後に、チェック・イレギュラ非システマチックIRAデコーダ5218は、デコーディングを実行し、前の実施形態で説明したように、送信メッセージの評価を生成する。別の実施形態では、他の変調スキーム、例えば16-QAM, PSK, M-ary直交変調等が使用できる。さらに、同一または類似の配置が、デュアル・マクロ・ダイバーシティ・システムのような、例えばSirius/XMにおけるようなデュアル・サテライト（衛星）・ダイバーシティまたは類似のシステムのような、他のアプリケーションで使用できる。他の別の実施形態では、相補コード・パンクチュアリングおよびコード結合が、２つの以上の補ストリームで実行される。

【0081】

他の実施形態では、結合マッピングおよびチェック・イレギュラ非システマチックIRAエンコーディング方法が、変調マッピング5205-5206のもっとも保護するビットがデグリィ1のチェック・ノード（すなわちチェック・バイパス）に、さらにデグリィ2およびデグリィ3のリピート・ノードに、割り当てられるように、実施できる。この場合、Hamming(8,4)コード・ワードは、リピート2・ビット・ノードにより置き換えることもできる。

【0082】

他の実施形態では、異なるマッピング群の混合が変調器5205-5206で実行でき、すなわち、入力ビットの一部に群マッピング1を、入力ビットの残りに群マッピング2を使用する。ソフト・デマッピングが、受信機の5203-5204で対応して実行される。

【0083】

他の実施形態では、ブロック・ビット・インターリーバ5203-5204は、入力ビット行ワイズ（方式）で読み、それらを列ワイズで出力する。さらに他の実施形態では、64-QAMについて4に等しい列数が最高の性能を生じる。

【0084】

１つの実施形態では、図１３に示すように、AM HD無線規格のAM MA3モード64-QAMマッピングが、ある実施形態により採用される。ある実施形態のR=5/12の非システマチック・コードについての性能は、両方のサイド・バンドが受信される時、および一方のみのサイド・バンドが受信される時について、ある実施形態によれば図１４ａおよび図１４ｂになる。フル・レート・コードは、4.3dBより小さいEb/No値では非常に低いBER/FERを達成するが、１つのサイド・バンドの完全な喪失は約10dBの劣化を生じ、3dBはエネルギの半分の喪失に起因し、残りの7dBはより高い効果のコード・レートに起因する劣化したコード性能に起因する。１つのサイド・バンド（コード化ビットの半分）の喪失は、64-QAMにおいてBPSK/QPSKの場合よりさらに大きな劣化になるが、対応するシャノン容量結果により予測可能な大きさである。図１４ａおよび図１４ｂは、単一初期デマッピング(demapping)動作、すなわち繰り返し無しデマッピング、5回のデマッピング繰り返し（初期および1回目の後の4回のIRAデコーディング動作）、および55回のデマッピング繰り返し（1回の初期デマッピング、および各完全なチェック・イレギュラ非システマチックIRAデコーディング繰り返し後の1回のデマッピングに続くデマッパと累算器間のみの4回のデマッピング）についての結果を示す。少なくとも数回繰り返すデマッピング繰り返しを採用することが有利であるが、5回から55回の繰り返しのデマッピング繰り返しになる時には、ゲインが消滅することがあることが分かる。最良の性能・複雑性トレード・オフについて、チェック・イレギュラ非システマチックIRAデコーディング繰り返しより少ない回数のデマッピング繰り返しを採用することが、目立つ性能損失無しに有利である。

【0085】

ある実施形態によるAM HD無線で使用される群長9の非システマチック・コンボルーション・コードについての対応する結果が、図１５ｂに示される。コンボルーション・コードおよびR=5/12コードおよびレートR=5/6コードを得るためのパンクチュアリング・パターンについての生成多項式は、図１１ａおよび図１１ｂを例とする文脈で前に説明したように、米国特許出願公開第2003/0212946号で与えられる。

【0086】

図１４ａおよび図１４ｂと図１５ａおよび図１５ｂのFER性能を比較すると、FER=10-3で、この実施形態のチェック・イレギュラ非システマチックIRAコードは、２つのサイド・バンドおよび１つのサイド・バンドの受信のそれぞれについて、考慮対象のコンボルーション・コードに対して約5.5dBおよび5dBのゲインを提供することが分かる。放送の応用については望ましいより低いFFERsでは、この性能ギャップは、コンボルーション・コードよりさらに急峻なFER曲線傾きを有するため、チェック・イレギュラ非システマチックIRAコードが有利なようにさらに大きくなる。

【0087】

図１６ａおよび図１６ｂでは、ある実施形態によりレートR=5/12のチェック・イレギュラ非システマチックIRAコードの性能比較が、この場合には独立レイリー・フェーディングが仮定される以外図１４ａおよび図１４ｂと同じパラメータで、非システマチック・コンボルーション・コードに対して行われる。55回のデマッピング動作（デマッパと累算器間のみの5回の初期デマッピング繰り返し、チェック・イレギュラ非システマチックIRAデコーディングの各繰り返し後の1回のデマッピングが続く）が採用され、それは、より多くのデマッピング繰り返しがフェーディング・チャネルにおける性能を改善することが実験により観察されているからである。なお、いくつかの繰り返しでは、顕著な性能損失無しに複雑性を低減するために、デマッピングをスキップすることが有利である。フェーディングの場合には、チェック・イレギュラ非システマチックIRAコードの性能ゲインは、もっと大きいことが分かり、特に両方のサイド・バンドが受信された時には約12dBで、１つのサイド・バンドのみが受信された時には20dB以上である。より大きなゲインは、実際に関心のある相関マルチパス・フェーディング・チャネルにおいて達成される。

【0088】

他の実施形態では、AM HD無線システムは、チャネル劣化の一部として、オーバー・パス、ブリッジ、パワー・ライン、および類似のもののようなグランド導通構造(ground conductive structures: GCS)のインパクトを含めることにより、より高い現実性でモデル化される。GCSに起因する例示のチャネル応答は、図１７に示され、それは、受信した信号が同時の急速な位相変化と同様に非常に減衰されるようなGCSによる、チャネル応答の突然の変化を示す。特別な性能結果を得るために、GCSはいくらかの確率でランダムに起き、それが起きた時に1.5と4.5秒の間続くと仮定する。

【0089】

GCSが存在する場合の時間ダイバーシティおよび堅牢性を増加するため、図１２におけるブロック5201内のチェック・イレギュラ非システマチックIRAエンコーダは、8×31000の情報ビットを有する長いパケットを生成する。このパケット長は、送信のために8×256の連続したOFDMシンボルを必要とし、図１２のブロック5205および5206内の8×6200の64-QAMシンボルが、上側／下側の各バンドについて得られる。このような長さのパケットを使用することで、コーディング・ゲインが改善され、さらに、6秒までの長さのGCSの存在においても、パケットは十分に高いSNRで依然デコードされる。HD無線規格における"T"シンボルと称されるパイロット・シンボルが、AM HDR規格におけるのと同じように挿入され、図１２のブロック5207および5208においてサブキャリア・マッピングが行われ、無線フレーム長に対応する8×256のOFDMシンボルが、図１２のブロック5209および5210において上側／下側のバンド・チャネル送信のそれぞれについて形成される。256のOFDMシンボルは、ほぼ1.5秒の時間期間に対応すると仮定される。したがって、1.5と4.5秒の間のGCS期間について、相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードのパケットは、上側と下側のバンドのそれぞれについて、最大で3×256OFDMシンボルについてGCSにより影響される。このように、これらの仮定で、パケットのコード化ビットの最大で3/8が、最悪の場合に失われる。したがって、ランダムGCSの発生の場合において、効果的なコード・レートは、5/12と2/3の間で変化し、それにより、IRAコードがGCS発生の場合でも低エラー・レート性能の点で常時収束することを可能にするが、GCSが信号に影響しない状況に対して幾分高いSNRではそうではない。

【0090】

比較として、非システマチック・コンボルーション・コードが、前述のように、R=5/12コードを得るためのパンクチュアリング・パターンで、および上側と下側のサブバンド用にパンクチュアリングされ、それと共に主およびバックアップのサイバーシティ・サブフレームが、ここで組み込むことにより全体が参照される米国特許出願公開第2003/0212946号におけるように実現されたと仮定する。１つのコンボルーション・コード・パケットは、31000情報ビットを含み、コード化ビットの半分は、主とバックアップ・フレームの間に等しく分けられる。コンボルーション・コードの時間ダイバーシティが実現され、バックアップ・サブフレームは、主サブフレームの開始後に、2×256のOFDMシンボル（約3秒）を開始し、それは3秒までの最大GCS期間を収容する。64-QAM変調が採用され、いくつかのパイロット・シンボル構造が、前述のIRAの実施形態のように使用される。

【0091】

AWGNおよびGCS発生の異なる確率が存在する状況での、相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードと非システマチック・コンボルーション・コードの性能比較が、図１８に示される。相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードについては、5回のデマッピング動作（初期および最初の4回のIRAデコーディング動作）が採用される。初期CSI評価は、同じアルゴリズムを採用して、非システマチックおよび相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードの両方で使用される。初期および次の繰り返しチャネル評価は、その内容を組込みその全体の内容が参照される"Systems and Methods for Advanced Iterative Decoding and Channel Estimation of Concatenated Coding Systems"の名称の米国特許出願13/693,023に記載された実施形態にしたがって実行される。図１８ａおよび図１８ｂは、それぞれIRAとコンボルーション・コード用のBERおよびFER性能カーブを示す。図１８ａおよび図１８ｂにおける結果は、この実施形態の相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードは、GCSが存在しない時（GCSの確率が0に等しい時）に約4.1-4.2dBでそしてGCSがほぼ1である確率の極限の場合に約10dBで、コード収束が滝のような変化を示す。これらの２つの場合は、基本的にIRAコードの性能を、0と1の間のGCSの確率値に限定する。約0.001のFERにおけるコンボルーション・コードは、GCSが0に等しい確率の場合について、この実施形態のIRAコードの対応する性能に比べて、約7dBの劣化を示す。0.003,0.01および0.1の値を取るGCSの確率で、コンボルーション・コードは、GCS発生の対応する確率に比例するエラー・フロアを示す。

【0092】

ラプラシアン・ノイズが存在する場合の同様の性能比較の結果が、図１９ａおよび図１９ｂに示される。ラプラシアン・ノイズは、AMシナリオにおける衝撃的な（インパルスの）ノイズをモデル化するのに使用される。この場合、図２のブロック5141におけるデマッパは、ラプラシアン・ノイズ分配に一致するように変形される。すなわち、式(3)におけるビットx_k(i)のチャネルLLRsは、受信したシンボルのたまたまの確率密度関数を考慮し、それは式(4)と同様に、次のように定義される。

【0093】

【数19】

【0094】

ここで、2b²は、ゼロ平均ラプラシアン・ノイズの変化である。

【0095】

図１９ａおよび図１９ｂに示すように、相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードの性能は、AWGNの場合に対して改善されるが、相補パンクチュアド・コンボルーション・コードの性能は劣化する。特に、相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードについての滝のような領域は、GCSの確率が0と1に等しい場合については、それぞれ約3.5と10dBにある。同時に、コンボルーション・コードのFERは、GCS確率が0に等しい場合について、約2dBだけ劣化する。このように、約0.001のFERにおいて、この実施形態のIRAコードは、GCSが起きない場合について約10dBの性能ゲインを達成し、より低いFER値では、より大きな劣化になると考えられる。同様に、0.003,0.01および0.1の値を取るGCSの確率についてのコンボルーション・コードの性能は、AWGNの場合に対してさらに劣化する。これは、コンボルーション・ビタビ・デコーディングの累積パス長における有害な結果を有する、たまたま大きいが誤りである受信したチャネルLLR値を生成するラプラシアン・ノイズの衝撃性（インパルス性）に起因する。これに対して、この実施形態の相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードは、誤りのLLRsの分配が、チェック・イレギュラ非システマチックIRAコードの正しいデコーディングに異なって現れるように、ラプラシアン・ノイズの存在におけるより堅牢なデコーディングを提供する。特に、所定の平均ノイズ・パワーについて、誤りのLLRsの個数は少ないが、いくつかの誤りのLLRsが、AWGNの場合に比べて大きい場合である。非システマチック・チェック・イレギュラIRAデコーダは、そのようなエラー分配を取り扱うのに設けるとよい。これは、部分的には、IRAデコーダの次にデコーディング・ステージのそれぞれのLLRsを渡す前に、累算器デコーダの出力において、大きなLLR値を（量子化器を使用することにより）付加的にクリッピングすることにより、それはIRAデコーダの残りを通しての「エラー伝播」を制限する。さらに、大きなノイズ実現の結果によるそのような頻繁なエラーの減少は、非システマチック・チェック・イレギュラIRAデコーダの要因デコーダによりさらに容易に補正される。例えば、孤立したエラーが図１のイレギュラ・リピータ5101内で使用されるHamming(8,4)コードワード・ビット位置の１つで発生すれば、それは容易に補正できる。同様に、そのようなエラーは、図１の5101における高デグリィ・ビット・リピータにより容易に補正できる。

【0096】

図２０ａおよび図２０ｂは、それぞれ図１９ａおよび図１９ｂにおけるのと同様の性能比較結果を示すが、非システマチック・コンボルーション・コードの送信時間ダイバーシティが、HDR規格におけるように4.5秒に増加している。時間ダイバーシティは、バックアップ・サブフレームが主サブフレームの開始後に3×256OFDMシンボル（約4.5秒）が開始するように実現され、そのようなダイバーシティ遅延が4.5秒までの最大期間を、GCSにより影響されない一意にデコード可能なコード化ビットで収容する。0.003,0.01および0.1の値を取るGCSの確率についてのコンボルーション・コード性能は、GCS発生の対応する確率に比例するエラー・フロアを示す。30dBを超えるEbNo値について、これまでのコードは、BERおよびFERの低下を示し始めているようであるが、このレンジはカバー範囲を非常に小さくするような実際の興味の範囲外である。実施形態のIRAコードは、前のように滝のような変化を示し、非システマチック・コンボルーション・コードに対しておよびGCSの同じ値について、優れた性能ゲインを達成する。他の実施形態では、非一様M-QAN群が、より良好なガウス・アルファベットを近似するために採用される。非システマチック・チェック・イレギュラIRAコードは、非一様64=QAMでさらに改善される。

【0097】

ある実施形態による新規なチェック・イレギュラ・非システマチックIRAコードが、AMおよびFM HD無線システムにおけるすぐれた性能ゲインを提供することを示し、さらに非システマチック・コードが前に議論した理由で望ましい他のシステムでも同様であることを、示してきた。

【0098】

他の実施形態では、多重受信アンテナが採用される。図３における受信機システムが、デマッパ5141が従来技術で知られたようにベクトル・デマッパであるように適合される。用語「ベクトル・デマッパ」は、Nのアンテナを有することで、デマッパ5141は、Nの歪んだ、Nのアンテナにより受信されたノイズのあるレプリカを使用して、同一の送信された変調シンボルのビットLLR計算を実行することを意味する。同様に、図１２のシステムにおいて、デマッパ5213-5214は、多重アンテナにより受信されるノイズのあるシンボル・レプリカを処理するように適合される。ベクトル・デマッパは、等ゲインまたは最大近似結合のいずれかを実行するように適合される。ある特別な場合において、デマッパは、ちょうど単一アンテナの場合のように、最適なアンテナ信号を選択し、その後は単一シンボルで動作するように適用される。または、アンテナ選択回路は、デマッパ前の、デマッパに個別のシンボルを提供するいずれかの位置に設けられる。

【0099】

１つの実施形態では、図８のシステムは、周波数または時間および空間のダイバーシティように適合される。時間t1で、5183における相補コード1は、所定のキャリア周波数および周波数バンド上で、アンテナ1（図示せず）上を送信され、5184上の相補コード2は、同一のキャリア周波数および周波数バンド上で、アンテナ2（図示せず）上を送信される。もしt1から離れたt2以外の時に時間ダイバーシティが付加されると、十分な時間ダイバーシティを提供し、5183-5184における相補コード1および2は、それぞれアンテナ2および1上を送信される。他の実施形態では、2つ以上のコードおよびアンテナが採用される。

【0100】

他の実施形態では、ある実施形態のチェック・イレギュラ・非システマチックIRAコードから得た相補パンクチュアド・コードが、MISOおよびMIMOシステムでダイバーシティを送信するために使用するのが有利である。N≧2の送信アンテナで、十分の低レートな非システマチック・コードが相補にNの相補コード1,...,Nにパンクチュアされ、相補コード1はアンテナ1から、相補コード1はアンテナ2から、送信される等である。信号を伝送するこれらの相補コードは、同一の周波数バンドまたは部分的に重なる周波数バンドを占有する。受信機において異なるアンテナからの信号の効率的な分離を容易にするために、各アンテナは、異なる送信および受信アンテナ間で受信機がチャネル応答マトリクスを評価することを可能にするユニーク（一意）な既知の信号を送信する。評価したチャネル応答マトリクスは、次に、ゼロ強制(Zero-Forcing)またはMMSE線形検出器、または最大類似性検出器、またはこの技術分野で知られた他の検出器を使用することにより、異なるアンテナから信号を分離するために使用できる。異なる送信アンテナおよび相補コードに対応するシンボル・ストリームが分離された後、それらはパンクチュアリング前のようなフル・チェック・イレギュラ非システマチックIRAコードを生成するように結合され、相補コード・ビットのいくつかは異なるフェーディングを受ける。相補パンクチュアリングを有するチェック・イレギュラ非システマチックIRAコードの使用は、例えばスペース−時間(space-time)ブロックコーディングのようなダイバーシティ・スキームをMIMO送信するのに典型的に使用されるものより良好な性能を提供する。

【0101】

他の実施形態では、相補パンクチュアド・チェック・イレギュラ非システマチックIRAコードがHARQシステムで採用される。一般化を損なうこと無しに、4つの送信までを有するHARQシステムを考える、R<1/4、すなわちR=1/5である低レートIRAコードが、コード・レートR=4/5の4つの相補コードにパンクチュアされる。まず第１の送信で、相補コード1が送信される。第１の送信が成功しなかったら、第２の送信が相補コード2を伝送し、それは受信機で第１の送信と結合された時に、レートR=4/10を生成し、これにより、付加的なエネルギおよびダイバーシティ・ゲインに加えて、付加的な最大可能コーディング・ゲインになる。もしパケットが第2の送信後でもデコーダされないならば、第３の送信は、相補コード3を有し、それは受信機において最初の２つの送信と結合された後、対応するゲイン、前述のようなプラス・エネルギおよびダイバーシティ・ゲインで、レートR=4/15を生成する。同様に、パケットが依然として正しくデコードされなければ、第４の送信は、相補コード4を有し、それは、フル・チェック・イレギュラ非システマチックIRAコードのレートR=4/20=1/5に対応する最大コーディング・ゲインを提供する。このアプローチは、増分冗長HARQとしてこの技術分野で知られているが、従来技術のシステムでは、増分冗長HARQは、採用したコードのシステマチックな特性に起因して、前に送信されたコード化ビットの少なくともいくつかの繰り返しを有し、そのためにより小さいコード結合ゲインを提供する。
ここまで特定の実施形態に本発明を適用した本発明の各種の新規な特徴を示し、説明したが、説明し示したシステムおよび方法の形および詳細において各種の省略、置き換えおよび変更が本発明の精神を逸脱しないで行えることが、この技術分野の当業者には容易に理解できる。この技術分野におけるそれらの当業者は、上記の開示およりそれらからの理解に基づき、本発明の一部である特定のハードウエアおよびデバイス、およびここで提供されたおよび組み込まれた一般の機能性が、本発明の異なる実施形態では変化することを認識するであろう。したがって、図１から図２０に示した特定のシステムコンポーネントおよび結果は、システムおよび方法の実施形態で実現された本発明の特定の実施形態の各種の態様および機能性の十分且つ完全な理解および認識を容易にする説明の目的である。この技術分野の当業者は、本発明が、説明の目的で示され、制限する目的で無しに説明した実施形態以外でも実現でき、本発明は以下の請求項によってのみ制限されることが分かる。

【0102】

（１）
チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをエンコーディングするためのシステムであって、
ａ．第１ステージのコード化ビットのセットを生成する複数の情報ビット・リピータと、
ｂ．前記第１ステージのコード化ビットのセットをインターリーブするインターリーバと、
ｃ．異なるデグリィのチェック・ノード結合器の２つ以上のセットであって、各デグリィが２より大きいかまたは等しく、デグリィMのチェック・ノード結合器は、第１ステージのコード化ビットの前記インターリーブされたセットから第２ステージのコード化ビットのセットを生成し、前記チェック・ノード結合器少なくとも１つは、１つ以上のモジューロ-2加算器を有するセットと、
ｄ．第１ステージのコード化ビットの前記セットを第２ステージのコード化ビットとして更なるエンコーディング・ステージに渡すチェック・ノード・バイパスと、
ｅ．前記チェック・ノード結合器および前記チェック・ノード・バイパスからの前記第２ステージのコード化ビットをエンコードする累算器と、を有するシステム。
（２）
前記複数の情報ビット・リピータの少なくとも２つ以上のデグリィは、20より大きい（１）に記載のシステム。
（３）
前記チェック・ノード結合器のいくつかはデグリィが3であり、前記チェック・ノード結合器のいくつかはデグリィが4である（１）に記載のシステム。
（４）
前記情報ビットのいくつかは、デグリィが2のリピータによる代わりに、レートが1/2の線形ブロック・コードによりエンコードされる（１）に記載のシステム。
（５）
前記情報ビットのいくつかは、デグリィが3のリピータによる代わりに、レートが1/3の線形ブロック・コードによりエンコードされる（１）に記載のシステム。
（６）
前記非システマチック・イレギュラ繰り返し累算エンコーダにおける前記第１ステージのエンコーディングの前に、少なくともいくつかの情報ビットをエンコードする外部エンコーダを有する（１）に記載のシステム。
（７）
前記累算器は、2より大きいかまたは等しいメモリ順を有するR=1のコンボルーション・コードで置き換えられる（１）に記載のシステム。
（８）
エラー回復力の小さい位置に向ける大きなソース・ビットの数を少なくし、他のより高いデグリィのビット・リピータに向ける大きなソース・ビットの数を多くする（１）に記載のシステム。
（９）
チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードをデコーディングするシステムであって、
ａ．受信したノイズのあるシンボル・シーケンスをソフト逆変調して、受信した歪んだチャネル・シンボルからコード化ビットの第１のセットのLog-類似比を生成し、前記Log-類似比を累算器デコーダに出力するデマッパ、
ｂ．
i.前記累算器デコーダから、コード化ビットの第２のセットに対応する入力メッセージを受信し、
ii. 第２のチェック・ノード・プロセッサから、受信したコード化ビットの第３のセットに対応する優先情報を受信し、
iii.コード化ビットの前記第３のセットに対応する出力メッセージを生成する
第１のチェック・ノード・プロセッサ、
ｃ．ここで、前記第２のチェック・ノード・プロセッサは、インターリーバから、コード化ビットの前記第３のセットに対応するインターリーブされた外部情報を受信し、且つ
i.前記インターリーブされた外部情報を、コード化ビットの前記第３のセットに対応する優先情報として、前記第２のチェック・ノード・プロセッサに渡し、
ii. コード化ビットの前記第２のセットについての優先情報として、前記累算器デコーダに渡されるコード化ビットの前記第２のセットについての外部情報を生成すること、
ｄ．ここで、前記累算器デコーダは、
i.前記デマッパにより生成されたコード化ビットの前記第２のセットの前記Log-類似比、および
ii. 前記第２のチェック・ノード・プロセッサから得たコード化セットの前記第２のセットに対応する前記優先情報、
から得たコード化セットの前記第２のセットに対応する出力メッセージを生成すること、
ｅ．繰り返しビット・デコーダを有し、デインターリーバから得たコード化セットの前記第３のセットに対応するデインターリーブされたメッセージを処理して、コード化ビットの前記第３のセットについての外部情報および情報ビット・ソフト出力を生成するビット・デコーダ、
ｆ．ここで、前記インターリーバは、前記ビット・デコーダにより生成されたコード化ビットの前記第３のセットについての外部情報をインターリーブし、その出力は、前記第２のチェック・ノード・プロセッサに供給されること、そして
ｇ．ここで、前記デインターリーバは、前記第１のチェック・ノード・プロセッサから得たコード化ビットの前記第３のセットに対応する前記出力メッセージをデインターリーブし、前記デインターリーブしたメッセージを前記ビット・デコーダに渡すこと、を有するシステム。
（１０）
前記デマッパは、前記チャネルLog-類似比に加えて、前の繰り返しにおいて前記累算器デコーダにより生成されたコード化ビットの前記第１のセットに対応する優先情報を受信し、コード化ビットの前記第１のセットの前記Log-類似比を生成する（９）に記載のシステム。
（１１）
前記ビット・デコーダは、少なくとも１つの線形ブロック・コード・デコーダを有し、その少なくとも１つは、レートが1/2および1/3の線形ブロック・コード・デコーダの少なくとも１つを有する（９）に記載のシステム。
（１２）
レートが1/2の線形ブロック・コード・デコーダの前記少なくとも１つは、ハミング(8,4)デコーダを有する（１１）に記載のシステム。
（１３）
前記ハミング(8,4)デコーダは、MAPデコーダである（１２）に記載のシステム。
（１４）
前記累算器デコーダの出力から第３のステージのコード化ビットを、２つ以上の相補コード化ビットに分ける（擬似ランダム）デマルチプレクサをさらに有し、相補ビットの各セットは、前記受信機において独立にデコードされるサブチャネルで送信され、相補ビットの２つ以上のセットは、一緒にデコードされるように受信機においてで結合される（９）に記載のシステム。
（１５）
前記累算器デコーダと１つ以上のシンボル・マッパの間に１つ以上のインターリーバをさらに有する（１４）に記載のシステム。
（１６）
前記１つ以上のビット・インターリーバは、行数と列数が異なる方形インターリーバである（１５）に記載のシステム。
（１７）
１つ以上のシンボル・マッパは異なり、シンボルのサブセットは、１つのマッピングにより形成されるが、シンボルの残りのサブセットの１つ以上は、異なるシンボル・マッピングで生成される（１５）に記載のシステム。
（１８）
前記１つ以上のシンボル・マッパのM-aryシンボル群におけるいくつかのビット位置は、より信頼でき、前記チェック・ノード・バイパスから来る前記コード化ビットに依存する前記第３ステージ・コード化ビットは、前記M-aryシンボル群の前記より信頼できるビット位置に配置されるように優先される（１５）に記載のシステム。
（１９）
前記チェック・ノード・バイパスを通して来る前記ビットは、最小デグリィを有するビット・ノードから発散するようにさらに優先される（１８）に記載のシステム。
（２０）
チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードを使用するHD無線システムにおいて情報ビットをエンコーディングするためのシステムであって、前記HD無線システムは、全デジタルAM HD無線またはハイブリッドAM HD無線、全デジタルFM HD無線またはハイブリッドFM HD無線からなるグループから選択され、前記情報ビットは、１つ以上の論理チャネルからのビット、およびオーディオおよびデータの少なくとも１つを表し、前記システムは、前記（１）の前記複数の情報ビット・リピータ、インターリーバ、チェック・ノード結合器、チェック・ノード・バイパスおよび累算器を有するシステム。
（２１）
前記ビット・リピータの少なくとも２つ以上のデグリィは、20より大きい（２０）に記載のシステム。
（２２）
前記チェック・ノード結合器のいくつかは3のデグリィであり、前記チェック・ノード結合器のいくつかは4のデグリィである（２０）に記載のシステム。
（２３）
前記情報ビットのいくつかは、2のデグリィのリピータによる代わりに、レート1/2の線形ブロック・コードによりエンコードされる（２０）に記載のシステム。
（２４）
前記情報ビットのいくつかは、3のデグリィのリピータによる代わりに、レート1/3の線形ブロック・コードによりエンコードされる（２０）に記載のシステム。
（２５）
前記非システマチックIRAエンコーダにおける前記第１ステージのエンコーディングの前に、少なくともいくつかの情報ビットをエンコードする他の外部エンコーダを有する（２０）に記載のシステム。
（２６）
前記累算器は、より大きいメモリ順を有するR=1のコンボルーション・コードで置き換えられる（２０）に記載のシステム。
（２７）
エラー回復力の小さい位置、例えば２のデグリィおよび3のデグリィのリピータに向ける大きなソース・ビットの数を少なくし、他のより高いデグリィのビット・リピータに向ける大きなソース・ビットの数を多くする（２０）に記載のシステム。
（２８）
チェック・イレギュラ非システマチック・イレギュラ繰り返し累算コードを使用するHD無線システムにおいて情報ビットをデコーディングするためのシステムであって、前記HD無線システムは、全デジタルAM HD無線またはハイブリッドAM HD無線、全デジタルFM HD無線またはハイブリッドFM HD無線からなるグループから選択され、前記情報ビットは、１つ以上の論理チャネルからのビット、およびオーディオおよびデータの少なくとも１つを表し、前記システムは、前記（９）の前記デマッパ、第１および第２チェック・ノード・プロセッサ、累算器デコーダ、ビット・デコーダ、インターリーバおよびデインターリーバを有するシステム。
（２９）
前記デマッパは、前記チャネルLog-類似比に加えて、前の繰り返しにおいて前記累算器デコーダにより生成されたコード化ビットの前記第１のセットに対応する優先情報を受信し、コード化ビットの前記第１のセットの前記Log-類似比を生成する（２８）に記載のシステム。
（３０）
前記ビット・デコーダは、少なくとも１つの線形ブロック・コード・デコーダを有し、その少なくとも１つは、レートが1/2および1/3の線形ブロック・コード・デコーダの少なくとも１つを有し、レートが1/2の線形ブロック・コード・デコーダの前記少なくとも１つは、ハミング(8,4)デコーダを有する（２８）に記載のシステム。

【図1】

【図2】

【図3】

【図4】

【図5a】

【図5b】

【図6a】

【図6b】

【図7】

【図8】

【図9】

【図10a】

【図10b】

【図11a】

【図11b】

【図12】

【図13】

【図14a】

【図14b】

【図15a】

【図15b】

【図16a】

【図16b】

【図17】

【図18a】

【図18b】

【図19a】

【図19b】

【図20a】

【図20b】