(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6099516
(24)【登録日】2017年3月3日
(45)【発行日】2017年3月22日
(54)【発明の名称】センサ制御回路とこのセンサ制御回路を用いたセンサ装置
(51)【国際特許分類】
G06F 3/05 20060101AFI20170313BHJP
H03M 1/12 20060101ALI20170313BHJP
【FI】
G06F3/05 331Z
H03M1/12 C
【請求項の数】5
【全頁数】10
(21)【出願番号】特願2013-165769(P2013-165769)
(22)【出願日】2013年8月9日
(65)【公開番号】特開2015-35119(P2015-35119A)
(43)【公開日】2015年2月19日
【審査請求日】2016年6月9日
(73)【特許権者】
【識別番号】390009667
【氏名又は名称】セイコーNPC株式会社
(74)【代理人】
【識別番号】100077986
【弁理士】
【氏名又は名称】千葉 太一
(72)【発明者】
【氏名】矢野 一也
【審査官】
宮下 誠
(56)【参考文献】
【文献】
特開2009−118155(JP,A)
【文献】
特開平8−186583(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G06F 3/05
H03M 1/12
(57)【特許請求の範囲】
【請求項1】
アナログ信号が入出力するアナログ信号入出力端子と、3値以上の多値クロック信号が入力する多値クロック信号入力端子と、センサ素子から出力される検出信号が入力する検出信号入力端と、前記アナログ信号入出力端子から入力したアナログ信号をデジタル変換するA/D変換器と、アナログ信号として入力し前記A/D変換器でデジタル変換されたアドレスデータが書き込まれるアドレスレジスタと、このアドレスレジスタに書き込まれたアドレスデータが前記多値クロック信号に基づいて指定された指定アドレスか否か判別し、前記指定アドレスと判別したときに前記検出信号を前記アナログ信号入出力端子に出力させる出力判別回路と、前記多値クロック信号入力端子に入力した多値クロック信号のレベルを弁別し、弁別結果に応じて、アドレスレジスタへのアドレスデータ書き込み動作か、前記出力判別回路による検出信号出力判別動作か、のいずれかの動作を指示するクロック弁別器と、を備えたことを特徴とするセンサ制御回路。
【請求項2】
前記請求項1の構成に加えて、前記検出信号入力端から入力したセンサ素子の出力を増幅し、増幅した信号を前記アナログ信号入出力端子に出力するアンプと、アナログ信号として入力し前記A/D変換器でデジタル変換された前記アンプの機能設定データが書き込まれる機能設定レジスタと、を備え、前記クロック弁別器は、アドレスデータ書き込み動作、検出信号出力判別動作に加えて前記アンプの機能を設定する機能設定動作の三動作のいずれか一つの動作を指示することを特徴とするセンサ制御回路。
【請求項3】
前記請求項1記載のセンサ制御回路を複数個配列してなり、前記各センサ制御回路のアナログ信号入出力端子にアドレスデータを入力するアドレスデータ入力手段と、前記多値クロック信号入力端子に多値クロック信号を入力する多値クロック発生器と、前記各アナログ信号入出力端子から出力された検出信号をデジタル変換する信号計測用A/D変換器と、前記アドレスデータ入力手段と前記多値クロック発生器に対して制御信号を出力するとともに前記信号計測用A/D変換器からのデジタル変換された検出信号が入力する制御部とを備えたことを特徴とするセンサ装置。
【請求項4】
前記請求項2に記載のセンサを複数個配列してなり、前記各センサ制御回路のアナログ信号入出力端子にアドレスデータを入力するアドレスデータ入力手段と、前記多値クロック信号入力端子に多値クロック信号を入力する多値クロック発生器と、前記各アナログ信号入出力端子から出力された検出信号をデジタル変換する信号計測用A/D変換器と、前記アンプの機能を設定する機能設定データを出力する機能設定用D/A変換器と、前記アドレスデータ入力手段と前記多値クロック発生器と前記機能設定用D/A変換器に対して制御信号を出力する一方、前記信号計測用A/D変換器から出力された検出信号が入力する制御部とを備えたことを特徴とするセンサ装置。
【請求項5】
前記請求項3または請求項4に記載のセンサ装置において、前記アドレスデータ入力手段は、第1の電源と第2の電源との間にセンサと同数の抵抗素子が直列接続されてなる抵抗ストリングからなることを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光センサ、温度センサ、磁気センサなどのセンサの制御回路及びこのセンサ制御回路を用いたセンサ装置に関し、特に複数のセンサ制御回路を備えてなるセンサ装置に関する。
【背景技術】
【0002】
センサ制御回路を複数配列してなるセンサ装置においては、それぞれのセンサ制御回路から選択的に出力信号を出力させるには、制御信号によって出力させるセンサ制御回路を選択する必要がある。例えば、センサ制御回路毎にアドレスデータを振り分けて、制御信号により出力させるセンサ制御回路のアドレスを指定することで、出力させるセンサ制御回路を選択するものである。このため、従来におけるセンサ装置の各センサ制御回路には、一般的な入力端子や出力端子に加えて、制御信号を入力する制御端子を設けている(特許文献1、2)。また、制御信号に加えて、各センサ制御回路にクロック信号を入力する場合には、センサ制御回路毎にクロック信号入力端子を付加する必要があるほか、各センサ制御回路におけるアンプのゲイン設定を行う機能を付加する場合には、センサ制御回路毎にゲイン設定用の端子を設ける必要がある。このように従来のセンサ制御回路では、各種入出力信号にそれぞれ個別に対応する端子が必要となるので、センサ機能の向上を図ろうとすると必然的に端子数が増加することになる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開昭63−250580号公報
【特許文献2】特開平6−105064号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述したように、従来においては、センサ制御回路の端子数が増えることによって、センサ制御回路の小型化が困難となり、ひいてはセンサ装置自体の小型化ができないとともに、コストアップにもつながるという不都合があった。
【0005】
本発明は、これらの不都合を解消し、センサ制御回路の端子数の増加を抑制して、小型化したセンサ制御回路と、このセンサ制御回路を使用することにより、小型化とコストダウンを実現したセンサ装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
前記目的を達成するため本発明の請求項1に係るセンサ制御回路は、アナログ信号が入出力するアナログ信号入出力端子と、3値以上の多値クロック信号が入力する多値クロック信号入力端子と、センサ素子から出力される検出信号が入力する検出信号入力端と、前記アナログ信号入出力端子から入力したアナログ信号をデジタル変換するA/D変換器と、アナログ信号として入力したアドレスデータが前記A/D変換器でデジタル変換されて書き込まれるアドレスレジスタと、このアドレスレジスタに書き込まれたアドレスデータが前記多値クロック信号に基づいて指定された指定アドレスか否か判別し、前記指定アドレスと判別したときに前記検出信号を前記アナログ信号入出力端子に出力させる出力判別回路と、前記多値クロック信号入力端子に入力した多値クロック信号のレベルを弁別し、弁別結果に応じて、アドレスデータ書き込み動作か、検出信号出力判別動作か、のいずれかの動作を指示するクロック弁別器と、を備えたものである。前記アドレス書き込み動作によって、前記アドレスレジスタにアドレスデータが書き込まれ、前記検出信号判別動作によって、前記出力判別回路により前記センサ素子の検出信号の出力の可否が判別される。
【0007】
同じく前記目的を達成するため本発明の請求項2に係るセンサ制御回路は、前記請求項1の構成に加えて、前記検出信号入力端から入力したセンサ素子の出力を増幅し、増幅した信号を前記アナログ信号入出力端子に出力するアンプと、アナログ信号として入力し前記A/D変換器でデジタル変換された前記アンプの機能設定データが書き込まれる機能設定レジスタと、を備え、前記クロック弁別器は、アドレスデータ書き込み動作、検出信号出力判別動作に加えて前記アンプの機能を設定する機能設定動作の三動作のいずれか一つの動作を指示するものである。前記機能設定動作によって、前記機能設定レジスタに書き込まれた機能設定データに基づき前記アンプの機能、例えばゲインが設定される。
【0008】
同じく前記目的を達成するため本発明の請求項3に係るセンサ装置は、前記請求項1記載のセンサ制御回路を複数個配列してなり、前記各センサ制御回路のアナログ信号入出力端子にアドレスデータを入力するアドレスデータ入力手段と、前記多値クロック信号入力端子に多値クロック信号を入力する多値クロック発生器と、前記各アナログ信号入出力端子から出力された検出信号をデジタル変換する信号計測用A/D変換器と、前記アドレスデータ入力手段と前記多値クロック発生器に対して制御信号を出力するとともに前記信号計測用A/D変換器からのデジタル変換された検出信号が入力する制御部とを備えるものである。
【0009】
同じく前記目的を達成するため本発明の請求項4に係るセンサ装置は、前記請求項2に記載のセンサ制御回路を複数個配列してなり、前記各センサ制御回路のアナログ信号入出力端子にアドレスデータを入力するアドレスデータ入力手段と、前記多値クロック信号入力端子に多値クロック信号を入力する多値クロック発生器と、前記各アナログ信号入出力端子から出力された検出信号をデジタル変換する信号計測用A/D変換器と、前記アンプの機能を設定する機能設定データを出力する機能設定用D/A変換器と、前記アドレスデータ入力手段と前記多値クロック発生器と前記機能設定用D/A変換器に対して制御信号を出力する一方、前記信号計測用A/D変換器から出力された検出信号が入力する制御部とを備えるものである。
【0010】
同じく前記目的を達成するため本発明の請求項5にかかるセンサ装置は、前記請求項3または請求項4に記載のセンサ装置において、前記アドレスデータ入力手段は、第1の電源と第2の電源との間にセンサと同数の抵抗素子が直列接続されてなる抵抗ストリングからなるものである。
【発明の効果】
【0011】
本発明の請求項1または2に係るセンサ制御回路によれば、アナログ信号入出力端子と多値クロック信号入力端子を備え、アナログ信号入出力端子を多機能端子として使用することにより、センサ制御回路の端子数の増加を抑制し、小型化したセンサ制御回路を得ることができる。
【0012】
本発明の請求項3〜5に係るセンサ装置によれば、小型化したセンサ制御回路を使用することによって、センサ装置の小型化とコストダウンを実現することができる。
【図面の簡単な説明】
【0013】
【
図1】本発明のセンサ装置の好適な実施形態を示すブロック図。
【
図2】センサ装置のセンサ制御回路の好適な実施形態を示すブロック図。
【
図3】センサ制御回路のアドレスデータ入力状態を示すブロック図。
【
図4】センサ制御回路のゲイン設定状態を示すブロック図。
【
図5】センサ制御回路の検出信号出力状態を示すブロック図。
【
図6】各センサ制御回路の動作を示すタイムチャート。
【発明を実施するための形態】
【0014】
まず、センサ装置の構成を、添付図面の
図1に基づいて説明する。センサ装置は、同一構成の8個の光センサ制御回路であるセンサIC1〜8を備え、各センサIC1〜8はそれぞれアナログ信号入出力端子AOと、多値クロック信号入力端子CLKと二つの電源端子VDD,VSSを有している。前記各電源端子VDDはVDD電源にそれぞれ接続され、前記各電源端子VSSはVSS電源にそれぞれ接続されている。そして、前記各アナログ信号入出力端子AOは、アドレスデータ入力手段である、VDD電源とVSS電源との間に8個の抵抗素子R1〜R8が直列接続されてなる抵抗ストリングにそれぞれ接続されている。
【0015】
詳細には、センサIC1のアナログ信号入出力端子AOは抵抗R1と抵抗R2の間に接続され、センサIC2のアナログ信号入出力端子AOは抵抗R2と抵抗R3の間に接続され、センサIC3のアナログ信号入出力端子AOは抵抗R3と抵抗R4の間に接続され、センサIC4のアナログ信号入出力端子AOは抵抗R4と抵抗R5の間に接続され、センサIC5のアナログ信号入出力端子AOは抵抗R5と抵抗R6の間に接続され、センサIC6のアナログ信号入出力端子AOは抵抗R6と抵抗R7の間に接続され、センサIC7のアナログ信号入出力端子AOは抵抗R7と抵抗R8の間に接続され、センサIC8のアナログ信号入出力端子AOは抵抗R8とVDD電源の間に接続されている。
【0016】
VDD電源と抵抗R8の間にはスイッチング素子SW1が設けられ、VSS電源と抵抗R1の間にはスイッチング素子SW2が設けられている。これらスイッチング素子SW1,SW2は、制御部であるMPU11から出力されるアドレス設定制御信号によってオンオフされるが、通常はオフ状態にある。各スイッチング素子SW1,SW2がオン状態になると、各抵抗R1〜R8で分圧されたアドレス設定電圧がアドレスデータとして各センサIC1〜8のアナログ信号入出力端子AOに入力するよう構成されている。
【0017】
また、各センサIC1〜8のアナログ信号入出力端子AOには、MPU11の制御信号によって制御される機能設定用D/A変換器であるゲイン設定用D/A変換器12からアナログ変換されたゲイン設定電圧VGがゲインデータとしてスイッチング素子SW3を介して入力する。すなわち、本実施形態においては、後記アンプの機能設定データはゲインデータである。前記スイッチング素子SW3は、前記MPU11から出力されるゲイン設定制御信号によってオンオフされるが、通常はオフ状態にある。さらに、各センサIC1〜8のアナログ信号入出力端子AOから出力されたアナログ信号である検出信号は、信号計測用A/D変換器13でデジタル変換され、MPU11に入力される。なお、前記信号計測用A/D変換器13は、その入力インピーダンスが非常に高いため、各センサIC1〜8のアナログ信号入出力端子AOに抵抗R1〜R8を介して常時接続した状態であっても、前記各アナログ信号入出力端子AOへの他の入出力動作に支障が生じることはない。
【0018】
一方、各センサIC1〜8の多値クロック信号入力端子CLKには、MPU11の制御信号によって制御される多値クロック発生器14で生成された多値クロック信号、具体的には3値クロック信号が入力するよう構成されている。
【0019】
続いて、光センサ制御回路である各センサIC1〜8の構成を詳細に説明するが、各センサIC1〜8は同一構成なので、センサIC1についてのみ
図2に基づいて説明する。センサIC1は、上述したように、アナログ信号が入出力するアナログ信号入出力端子AOと、3値クロック信号が入力する多値クロック信号入力端子CLKと、VDD電源に接続されたVDD端子と、VSS電源に接続されたVSS端子の4つの端子を備えている。
【0020】
アナログ信号入出力端子AOから入力したアナログ信号であるアドレスデータまたはゲインデータは、A/D変換器101でデジタル変換されて、デジタル変換したアドレスデータはアドレスレジスタ102に書き込まれ、デジタル変換したゲインデータはゲインレジスタ103に書き込まれるよう構成されている。前記A/D変換器101は、センサICが8個であるためアドレスデータを振り分けるには3ビット以上であればよいが、ここでは3ビットのA/D変換器とする。
【0021】
アナログ信号入出力端子AOから検出信号を出力するセンサ素子104は、受光素子であり、このセンサ素子104が受光すると出力する検出信号は、検出信号入力端109に入力する。この検出信号入力端109に入力した検出信号は、アンプ105で増幅されてスイッチング素子SW4を介して前記アナログ信号入出力端子AOから出力される。前記アンプ105のゲインはゲインレジスタ103に書き込まれたゲインデータによって設定される。また、前記スイッチング素子SW4は、通常オフ状態にある。
【0022】
多値クロック信号入力端子CLKに入力した3値クロック信号のレベルを弁別するクロック弁別器107は、弁別結果に応じて、アドレスデータ書き込み動作か、検出信号出力判別動作か、ゲイン設定動作か、のいずれかの動作を指示する。すなわち、前記クロック弁別器107は、弁別結果に応じて、アドレス書き込み指示信号をアドレスレジスタ102に出力し、あるいはゲイン書き込み指示信号をゲインレジスタ103に出力し、あるいはリセット信号またはカウントアップ信号をカウンタ106に出力し、また、出力判別信号を前記アドレスレジスタ102と前記カウンタ106とに出力する。前記カウンタ106は、A/D変換器101と同一ビット数の構成であれば足り、ここでは3ビットのカウンタとする。
【0023】
出力判別信号が入力すると、アドレスレジスタ102は書き込まれたアドレスデータを判別器108に出力する一方、カウンタ106はカウントデータを前記判別器108に出力するよう構成している。そして、前記判別器108は、前記アドレスデータと前記カウントデータが一致した場合に指定アドレスと判別して、出力指示信号を出力してスイッチング素子SW4をオン状態とし、これによってセンサ素子104の検出信号をアナログ信号入出力端子AOから出力するよう構成している。なお、前記判別器108と前記カウンタ106によって、出力判別回路を構成する。
【0024】
次に、上述したセンサ装置の動作を
図1、
図3〜
図6に基づいて説明する。なお、
図6ではセンサIC3〜7の動作は図示省略しており、また、VAは
図1のVAにおける動作状態を示すものである。まず、アドレスデータ書き込み動作が行われる。
図1に示すMPU11からアドレス設定制御信号が出力され、SW1及びSW2がオン状態となり、SW3はオフ状態を維持し、前記MPU11で制御されて多値クロック発生器14で生成された3値クロック信号が、「M」状態で各センサIC1〜8の多値クロック信号入力端子CLKに入力し、次いで「L」状態に変化する。
【0025】
一方、抵抗ストリングの各抵抗R1〜R8で分圧された電圧が、各センサIC1〜8のアナログ信号入出力端子AOに入力する。このとき、各センサIC1〜8に入力する電圧は、それぞれVDD/8、VDD/4、3VDD/8、VDD/2、5VDD/8、3VDD/4、7VDD/8、VDDであり、これらの電圧値がアドレスデータとして各A/D変換器101によってデジタル変換される(
図3参照)。
【0026】
そして、
図6に示すように、3値クロック信号が「M」から「L」に変化したと各センサIC1〜8のクロック弁別器107が判断すると、クロック弁別器107からアドレスレジスタ102に書き込み指示信号が出力されて、A/D変換器101の出力をアドレスレジスタ102に書き込んで、各センサIC1〜8におけるアドレスデータ書き込み動作が終了する(
図3参照)。前記各センサIC1〜8のA/D変換器101の出力は、それぞれ「000」、「001」、「010」、「011」、「100」、「101」、「110」、「111」である。このアドレスレジスタ102への書き込み時に、各クロック弁別器107からリセット信号が各カウンタ106に出力され、各センサIC1〜8のカウンタ106におけるカウントデータは「000」となる。
【0027】
次いで、ゲイン設定動作が行われる。
図1に示すMPU11からゲイン設定制御信号が出力されてSW3がオン状態となる一方、SW1及びSW2はオフ状態に復帰し、前記MPU11で制御されてゲイン設定用D/A変換器12で設定されたゲインデータであるゲイン電圧VGが、各センサIC1〜8のアナログ信号入出力端子AOに入力する。そして、このアナログ電圧値VGが各A/D変換器101によってデジタル変換される(
図4参照)。一方、前記MPU11で制御されて多値クロック発生器14で生成された3値クロック信号が、「L」から「M」に変化して、各センサIC1〜8の多値クロック信号入力端子CLKに入力する。
【0028】
そして、
図6に示すように、3値クロック信号が「L」から「M」に変化したと各センサIC1〜8のクロック弁別器107が判断すると、クロック弁別器107からゲインレジスタ103に書き込み指示信号が出力されて、A/D変換器101の出力をゲインレジスタ103に書き込む。この書き込まれたゲインデータに基づき、各センサIC1〜8のアンプ105が同一ゲインに設定されて、各センサIC1〜8におけるゲイン設定動作が終了する(
図4参照)。
【0029】
続いて、アドレスデータ書き込み動作、ゲイン設定動作が終了した後に行われる検出信号出力判別動作について説明する。
図1に示すMPU11から検出信号出力制御信号が出力されてSW3がオフ状態に復帰する一方、SW1及びSW2はオフ状態を維持し、前記MPU11で制御されて多値クロック発生器14で生成された3値クロック信号が、「M」から「H」に変化して各センサIC1〜8の多値クロック信号入力端子CLKに入力する。
【0030】
そして、
図6に示すように、3値クロック信号が「M」から「H」に変化したと各センサIC1〜8のクロック弁別器107が判断すると、クロック弁別器107からアドレスレジスタ102とカウンタ106に出力判別信号が出力されて、前記アドレスレジスタ102からはアドレスデータが、前記カウンタ106からはカウントデータが、それぞれ判別器108に出力される(
図5参照)。
【0031】
具体的には、センサIC1ではアドレスデータは「000」でカウントデータが「000」、センサIC2ではアドレスデータは「001」でカウントデータが「000」、センサIC3ではアドレスデータは「010」でカウントデータが「000」、センサIC4ではアドレスデータは「011」でカウントデータが「000」、センサIC5ではアドレスデータは「100」でカウントデータが「000」、センサIC6ではアドレスデータは「101」でカウントデータが「000」、センサIC7ではアドレスデータは「110」でカウントデータが「000」、センサIC8ではアドレスデータは「111」でカウントデータが「000」である。
【0032】
そして、各判別器108で前記アドレスデータと前記カウントデータとを比較し、同一と判断した判別器108、ここではセンサIC1の判別器108から、出力指示信号がスイッチング素子SW4に出力されて、このスイッチング素子SW4がオン状態となり、オン状態となったスイッチング素子SW4を有するセンサIC1のセンサ素子104からの検出信号が、検出信号入力端109を介してアンプ105に入力し、前記アンプ105に設定されたゲインで増幅されて、アナログ信号入出力端子AOから出力される(
図5参照)。この出力された検出信号は、信号計測用A/D変換器13でデジタル変換され、MPU11に入力して処理される。その後、3値クロック信号が「H」から「M」に変化すると、各クロック弁別器107からカウンタ106にカウントアップ信号が出力されて、各センサIC1〜8のカウンタ106のカウントデータは001となり、センサIC1の検出信号出力判別動作が終了する。
【0033】
MPU11の制御信号により、3値クロック信号が「M」から「H」、「H」から「M」への変化を繰り返すことによって、各センサIC1〜8は上述した検出信号出力判別動作を繰り返し、カウントデータが「001」から「111」まで順次カウントアップされることにより、アドレスデータが「001」のセンサIC2からアドレスデータが「111」のセンサIC8までの各センサIC2〜8の検出信号を順次各アナログ信号入出力端子AOから出力して、信号計測用A/D変換器13でデジタル変換し、MPU11に入力して処理するものである。
【0034】
なお、本発明は上述した実施形態に限定されるものではなく、例えば、ゲイン設定用D/A12、SW3及びゲインレジスタ103を設けないことにより、ゲイン設定機能を有しないセンサIC1〜8及びセンサ装置であってもよい。この場合の動作は、ゲイン設定動作を欠くだけで、他の動作は上述の
図6に基づいて説明した実施形態と同じである。また、アンプ105の機能設定データはゲインデータに限らず、オフセット電圧調整データや温度特性の係数補正データなどであってもよい。さらに、センサ制御回路は8個に限らない。
【0035】
また、センサ素子104は受光素子に限らず、センサIC1〜8が光センサ制御回路に限定されないことはもちろんである。さらに、出力判別回路はカウンタ106と判別器108の組み合わせに限らない。さらにまた、多値クロック信号は3値に限らず、4値以上であってもよい。またさらに、センサ素子104は、センサIC1〜8内に設けるのではなく、外付けした構成でもよく、この場合に検出信号入力端109は、入力端子としてセンサIC1〜8に設けられる。
【符号の説明】
【0036】
1〜8 センサIC
11 MPU
12 ゲイン設定用D/A変換器
13 信号計測用A/D変換器
14 多値クロック発生器
101 A/D変換器
102 アドレスレジスタ
103 ゲインレジスタ
104 センサ素子
105 アンプ
106 カウンタ
107 クロック弁別器
108 判別器
109 検出信号入力端
AO アナログ信号入出力端子
CLK 多値クロック信号入力端子