特許 6100967 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6100967

(24)【登録日】2017年3月3日

(45)【発行日】2017年3月22日

(54)【発明の名称】オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

(51)【国際特許分類】

   H01L 33/14 20100101AFI20170313BHJP

【ＦＩ】

   H01L33/14

【請求項の数】13

【全頁数】23

(21)【出願番号】特願2016-506836(P2016-506836)

(86)(22)【出願日】2014年3月24日

(65)【公表番号】特表2016-518711(P2016-518711A)

(43)【公表日】2016年6月23日

(86)【国際出願番号】EP2014055857

(87)【国際公開番号】WO2014166724

(87)【国際公開日】20141016

【審査請求日】2015年12月9日

(31)【優先権主張番号】102013103601.5

(32)【優先日】2013年4月10日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】599133716

【氏名又は名称】オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ

(74)【代理人】

【識別番号】100105050

【弁理士】

【氏名又は名称】鷲田 公一

(72)【発明者】

【氏名】マイヤー トビアス

(72)【発明者】

【氏名】ライラー クリスティアン

(72)【発明者】

【氏名】ジニ ロレンツォ

(72)【発明者】

【氏名】オフ ユルゲン

(72)【発明者】

【氏名】レフラー アンドレアス

(72)【発明者】

【氏名】バウアー アダム

【審査官】 島田 英昭

(56)【参考文献】

【文献】 特開２０１０−１５３８３８（ＪＰ，Ａ）

【文献】 特開２０１２−０６４６４７（ＪＰ，Ａ）

【文献】 国際公開第２０１２／１４６６６８（ＷＯ，Ａ１）

【文献】 国際公開第２０１１／０８０２１９（ＷＯ，Ａ１）

【文献】 特開２００６−２２８９０４（ＪＰ，Ａ）

【文献】 特開２００２−３６８２６９（ＪＰ，Ａ）

【文献】 特開平１１−２２０１６９（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／００１４７１３（ＵＳ，Ａ１）

【文献】 特開２００８−２９７１９１（ＪＰ，Ａ）

【文献】 特開平０４−２１２４７８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

ｎ型ドープ半導体層（１０９）およびｐ型ドープ半導体層（１０７）を備え、電磁放射を生成する目的の活性ゾーン（１１３）を備えるようにｐｎ接合（１１１）が形成された半導体積層体（１０５）が設けられたキャリア（１０３）を備える、オプトエレクトロニクス部品（１０１）であって、
− 前記ｎ型ドープ半導体層（１０９）および前記ｐ型ドープ半導体層（１０７）の少なくとも一方は、それぞれが第１のドーピング濃度の複数のドープ領域（１１９）を備え、前記第１のドーピング濃度は、前記ドープ領域（１１９）を備える前記半導体層内の前記ドープ領域（１１９）の周囲エリア内の第２のドーピング濃度よりも高く、
− それぞれの前記ドープ領域（１１９）では、前記ｐｎ接合の逆方向降伏電圧が前記ドープ領域（１１９）の前記周囲エリア内の逆方向降伏電圧よりも低く、
− 前記ドープ領域（１１９）は、横方向に互いに離間して配置されており、
− 前記第２のドーピング濃度の領域は、隣接する各ドープ領域（１１９）間に設けられており、
前記ドープ領域（１１９）は、前記ｐｎ接合（１１１）を通って延在するように、かつ、前記ｎ型ドープ半導体層（１０９）および前記ｐ型ドープ半導体層（１０７）に接続するように形成されている、
オプトエレクトロニクス部品（１０１）。

【請求項2】

少なくとも１つのドープ領域（１１９）は、前記ドープ領域を備える前記半導体層内に形成された欠陥に隣接して形成されており、
前記欠陥は、エピチューブであり、
前記エピチューブは、１μｍ未満の直径を有し、前記半導体積層体の層を通って垂直に延在する、
請求項１に記載のオプトエレクトロニクス部品（１０１）。

【請求項3】

少なくとも１つのドープ領域（１１９）は、ｎ型にドープされており、前記第２のドーピング濃度は、前記ｎ型ドープ半導体層のドーピング濃度である、請求項１または２に記載のオプトエレクトロニクス部品（１０１）。

【請求項4】

前記少なくとも１つのドープ領域（１１９）は、ｐ型にドープされ、前記第２のドーピング濃度は、前記ｐ型ドープ半導体層（１０７）のドーピング濃度である、請求項１〜２のいずれか一項に記載のオプトエレクトロニクス部品（１０１）。

【請求項5】

少なくとも１つのドープ領域（１１９）は、前記ドープ領域を備える前記半導体層内に形成された欠陥に隣接して形成されている、請求項１〜４のいずれか一項に記載のオプトエレクトロニクス部品（１０１）。

【請求項6】

前記欠陥は、Ｖピット（６０３）またはエピチューブである、請求項５に記載のオプトエレクトロニクス部品（１０１）。

【請求項7】

少なくとも１つのドープ領域（１１９）は、前記ドープ領域を備える前記半導体層内に形成されたビア（４０３）に隣接して形成されている、請求項１〜６のいずれか一項に記載のオプトエレクトロニクス部品（１０１）。

【請求項8】

前記ドープ領域を備える前記半導体層のドーピングが調節されている、請求項１〜７のいずれか一項に記載のオプトエレクトロニクス部品（１０１）。

【請求項9】

少なくとも１つのドープ領域（１１９）の面積は、少なくとも２５μｍ^２である、請求項１〜８のいずれか一項に記載のオプトエレクトロニクス部品（１０１）。

【請求項10】

ｎ型ドープ半導体層（１０９）およびｐ型ドープ半導体層（１０７）を備え、電磁放射を生成する目的の活性ゾーン（１１３）を備えるようにｐｎ接合（１１１）が形成された、半導体積層体（１０５）をキャリア（１０３）上に設け、前記ｎ型ドープ半導体層および前記ｐ型ドープ半導体層（１０７）の少なくとも一方のドープ領域に、ドーパント（５０１）を添加し、その結果、前記ドープ領域（１１９）は、前記ドープ領域（１１９）を備える前記半導体層内の前記ドープ領域（１１９）の周囲エリア内の第２のドーピング濃度より高い第１のドーピング濃度でドープされ、
前記ドープ領域（１１９）は、前記ｐｎ接合（１１１）を通って延在するように、かつ、前記ｎ型ドープ半導体層（１０９）および前記ｐ型ドープ半導体層（１０７）に接続するように形成されている、オプトエレクトロニクス部品（１０１）の製造方法。

【請求項11】

前記ｎ型ドープ半導体層および前記ｐ型ドープ半導体層の少なくとも一方の半導体層内に欠陥が形成され、前記欠陥には、前記ドーパント（５０１）が添加され、それにより、前記ドープ領域（１１９）は、前記欠陥に隣接して形成される、請求項１０に記載の方法。

【請求項12】

前記ｎ型ドープ半導体層および前記ｐ型ドープ半導体層の少なくとも一方の半導体層内にビア（４０３）が形成され、前記ビア内に前記ドーパント（５０１）が導入され、それにより、前記ドープ領域（１１９）は、前記ビア（４０３）に隣接して形成される、請求項１０〜１１のいずれか一項に記載の方法。

【請求項13】

前記ドープ領域に前記ドーパント（５０１）を添加する前に、前記半導体積層体（１０５）の少なくとも１つの露出面に、前記ドーパント（５０１）によるドーピングに対する保護層を設ける、請求項１０〜１２のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、オプトエレクトロニクス部品に関する。本発明は、さらに、オプトエレクトロニクス部品の製造方法に関する。

【背景技術】

【0002】

弱い静電放電でさえ、絶えずオプトエレクトロニクス部品にダメージを与え得る。このようなオプトエレクトロニクス部品は、例えば、窒化インジウムガリウムチップであり得る。

【0003】

したがって、静電放電から保護するための対策が必要である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

静電放電によって引き起こされるダメージから、より効率的に保護されるオプトエレクトロニクス部品を提供することが本発明の目的であると考えることができる。

【0005】

対応するオプトエレクトロニクス部品の製造方法を提供することも本発明の目的と考えることができる。

【0006】

かかる目的は、各独立請求項の主題によって達成される。有利な実施形態が各従属請求項に記載される。

【0007】

一態様によれば、ｎ型ドープ半導体層およびｐ型ドープ半導体層を備え、電磁放射を生成する目的の活性ゾーンを備えるようにｐｎ接合が形成された半導体積層体が設けられたキャリアを備える、オプトエレクトロニクス部品であって、
ｎ型ドープ半導体層およびｐ型ドープ半導体層の少なくとも一方は、第１のドープ濃度のドープ領域を備え、前記第１のドープ濃度は、前記ドープ領域を備える半導体層内の前記ドープ領域の周囲エリア内の第２のドーピング濃度よりも高い、
オプトエレクトロニクス部品が提供される。

【0008】

さらなる態様によれば、ｎ型ドープ半導体層およびｐ型ドープ半導体を備え、電磁放射を生成する目的の活性ゾーンを備えるようにｐｎ接合が形成される、半導体積層体をキャリア上に設け、ｎ型ドープ半導体層およびｐ型ドープ半導体層の少なくとも一方の領域に、ドーパントを添加し、その結果、前記領域は、前記領域を備える半導体層内の前記領域の周囲エリア内の第２のドーピング濃度より高い第１のドーピング濃度でドープされる、オプトエレクトロニクス部品の製造方法が提供される。すなわち、特に、ｎ型ドープ半導体層およびｐ型ドープ半導体層の少なくとも一方を備える半導体積層体の領域に、ドーパントが添加される。

【0009】

一実施形態によれば、キャリアは、一般に、「基板」ともいわれ得る成長基板として形成されることができる。次いで、特に、半導体積層体の個別層（すなわち、特に、ｎ型ドープ半導体層およびｐ型ドープ半導体層）を、かかる成長基板上に形成するかまたは成長させる。上記領域は、この時、特に半導体層の成長中にドープされることができる。特に、代替としてまたは追加的に、上記領域は、半導体層の成長後にドープされることができる。これは、特に、半導体積層体が依然として成長基板上に配置されている場合に当てはまる。成長基板は、例えば、サファイアを含むことができるか、または、サファイアで形成されることができる。

【0010】

一実施形態によれば、半導体積層体の半導体層を成長基板上に成長させた後で、半導体積層体の成長基板とは反対側に形成される面上に、キャリア基板を配置することができる。したがって、成長基板とキャリア基板とは、互いに対向し、半導体積層体は、成長基板とキャリア基板との間に設置、形成または配置される。特に、この配置では、代替としてまたは追加的に、上記領域は、適宜ドープされることができる。キャリア基板は、特に、ゲルマニウムまたはシリコンを含むか、または、ゲルマニウムまたはシリコンから形成されることができる。

【0011】

キャリア基板の配置後、特に、成長基板は、半導体積層体から剥離または除去されることができる。この場合、キャリア基板は特に、キャリアを形成し、次いで、好ましくは、代替としてまたは追加的に、上記領域はドープされることができる。このように、キャリア基板は、成長基板とは別である。

【0012】

上記領域にドーピングすること（すなわち、ｎ型ドープ半導体層および／またはｐ型ドープ半導体層に、対応するドーピング濃度を付与すること）には、特に、半導体積層体の成長または形成の間に、上記領域が適宜ドープされる場合が含まれる。特に、上記領域にドーピングすることには、追加的にまたは代替として、後に（すなわち、半導体積層体の成長または形成後に）、例えばスパッタリングプロセスを使用して、領域が適宜ドープされる場合も含まれる。

【0013】

概して、特に上記領域は好ましくは、成長基板がキャリアとして設けられるときにドープされることができる。特に、代替としてまたは追加的に、上記領域は、多くの場合、例えばキャリア基板がキャリアとして設けられるときに、ドープされることができる。

【0014】

１つの領域に関する記述は、多くの場合、複数の領域についても当てはまり、その逆も同様である。

【0015】

したがって、本発明は、特に、ｎ型ドープ半導体層およびｐ型ドープ半導体層の少なくとも一方に、上記領域を備える半導体層のドーピング（ドーピング濃度）よりも高いドーピング（ドーピング濃度）の領域を設けるというコンセプトを含む。すなわち、特に、ドープ半導体層は、均一にドープされるのではなく、むしろ、不均一なドーピング（ドーピング濃度）である。したがって、特に、ドープ半導体層のさまざまな領域が、さまざまにドープされる。半導体層が、このような領域を複数備える場合、ドーピングの調節またはドーピングにおける調節について説明することができる。すなわち、特に、これら領域によって、かかるドーピングの調節が行なわれる。

【0016】

ドーピング濃度が高い（高濃度の）ドープ領域を設けることによって、有利なことに、ドープ領域の周囲エリアの降伏挙動とは異なる当該ドープ領域の降伏挙動を実現することができる。特に、第１のドーピング濃度の領域の、特に逆方向降伏電圧は、当該第１のドーピング濃度の領域の周囲領域または周囲エリアの逆方向降伏電圧よりも低い。このように、上記領域の周囲エリアの逆方向降伏電圧は、より高いかまたはより大きい。

【0017】

特に、本オプトエレクトロニクス部品は、複数のドープ領域を備えることができ、これら複数のドープ領域は、互いに横方向に離間して配置される。横方向とは、ｎドープ半導体層等の主延在面に平行な方向である。第２のドーピング濃度の領域は、いずれの場合も隣接する各ドープ領域間に設けられることができる。したがって、ドーパント濃度の高い領域とドーパント濃度の低い領域が、横方向において交互に配置されることができる。かかるドーパント濃度の調節によって、降伏電圧を横方向においても調節することができる。

【0018】

ｐｎ接合の順方向は次のように定義される。電圧源の陰極は、ｎ型ドープ半導体層上に当てられるかまたは配置され、電圧源の陽極は、ｐ型ドープ半導体層上に配置されるかまたは当てられ、電流は、ｐ型ドープ半導体層からｎ型ドープ半導体層に向かって流れる。これは、本オプトエレクトロニクス部品の作動に関して、本オプトエレクトロニクス部品が電磁放射を生成する場合も概ね同様である。

【0019】

ｐｎ接合の逆方向は次のように定義される。電圧源の陽極は、ｎ型ドープ半導体層上に当てられ、電圧源の陰極は、ｐ型ドープ半導体層上に当てられ、逆向きの電流は、生成された小数電荷キャリアに起因して流れるのみである。

【0020】

降伏電圧が低い領域が形成されることにより、潜在的な静電放電は、素早くかつ均一に流れて無くなり、その結果、オプトエレクトロニクス部品にダメージを与え得るかまたはオプトエレクトロニクス部品を破壊し得るのに十分な高さの電圧は、蓄積されない。したがって、本オプトエレクトロニクス部品は、有利なことに、静電荷によって引き起こされるダメージから保護される。

【0021】

静電放電によるダメージからの上記保護作用が半導体積層体に含まれているために、特に、有利なことに、外側保護ダイオード等の外側保護要素を設ける必要がない。かかる外側保護要素は、一般に、半導体積層体とは別に形成され、適宜、半導体積層体に接続される。しかしながら、これには、十分な大きさの構成スペースが必要である。したがって、外側保護要素を省略することにより、本オプトエレクトロニクス部品に必要な構成スペースは、かかる外側保護要素を備える既知のオプトエレクトロニクス部品と比べて削減される。

【0022】

提案する内側保護要素、すなわち、第１のドーピング濃度のドープ領域は、出射される電磁放射の輝度を減少させることもない。したがって、内側保護要素を設けることによる効率ロスがない。

【0023】

したがって、効率ロスを生じることなく、ＥＳＤ保護が行なわれる。

【0024】

換言すれば、特に、内側保護要素、すなわち、第１のドーピング濃度のドープ領域が半導体積層体内または半導体積層体上に直接組み込まれていることによって、外側保護要素を設ける必要がない。したがって、有利なことに、本オプトエレクトロニクス部品の静電放電に対する安定性が向上する。さらに、半導体積層体の個々の半導体層の成長に関し、特定のエピタキシが必要とされない。それにより、製造プロセスは相当に単純化され、かつ、コストおよび製造時間は削減されることができる。

【0025】

したがって、有利なことに、高い費用効率、省スペース、ＥＳＤセキュアなオプトエレクトロニクス部品を製造することができる。本明細書において「ＥＳＤセキュア」は、特に、静電放電に対する耐性があることを意味する。「ＥＳＤ」は、静電放電（Electrostatic Discharge）の省略形である。

【0026】

特定の実施形態において、本オプトエレクトロニクス部品または本方法のみに特に言及する場合であっても、先行する記述および以下の記述は、常に本方法および本オプトエレクトロニクス部品に当てはまることに留意されたい。実施形態がｎ型ドープ半導体層に言及するとき、対応する記述が、ｐ型ドープ半導体層にも当てはまり、その逆も同様である。実施形態が１つのドープ領域にのみ言及するとき、対応する記述が、複数のドープ領域にも当てはまり、その逆も同様である。

【0027】

本発明における「ドーピング」は、特に、半導体層内にドーパントを導入する場合を含む。特に、ドーピングはまた、ドーパントを備えるドーピング層が半導体層の表面上に形成される場合を含むことができる。ドープ領域は、ｎ型ドープ半導体層またはｐ型ドープ半導体層を形成するために半導体層をドーピングするときに特に形成されることができる。

【0028】

一実施形態によれば、複数のドープ領域を設けることができる。例えば、これら複数のドープ領域は、同一に、または、特に、異なるように形成されることができる。これらドープ領域のドーピング濃度は、各ドープ領域が異なるように形成される（すなわち、特に、異なるドーピング濃度を有する）ことができるとしても、対応するドープ半導体層内の、各ドープ領域の直接的な周囲エリア（すなわち、特に、各ドープ領域に直接隣接するエリア）のドーピング濃度よりも常に高い。特に、複数のドープ領域が、ｎ型ドープ半導体層内に設けられることができる。好ましくは、複数のドープ領域が、ｐ型ドープ半導体層内に設けられることができる。

【0029】

一実施形態によれば、上記領域は、半導体層の成長基板上での成長方向に対して横方向に延在することができる。すなわち、特に、成長方向に対する上記領域の横方向の広がりは、横断方向の広がりよりも大きい。ドープ領域は、特に、長方形である。好ましくは、ドープ領域は正方形である。正方形または長方形の辺長を、特に、３μｍとすることができる。

【0030】

一実施形態によれば、上記領域を、ｎ型にドープすることができ、第２のドーピング濃度を、ｎ型ドープ半導体層のドーピング濃度とすることができる。

【0031】

一実施形態によれば、シリコン（Ｓｉ）等のドーパントをｎ型ドーピング用のドーパントとすることができる。すなわち、特に、ｎ型ドープ領域および／またはｎ型ドープ半導体層は、前記ドーパントでドープされる。かかるドーパントを、特に、ｎ型ドーパントということもできる。ｎ型ドーパントのドーピング濃度を、特に、ｎ型ドーピング濃度ということもできる。特に、ゲルマニウム（Ｇｅ）、および／または、セレン（Ｓｅ）、および／または、酸素（Ｏ）、および／または、硫黄（Ｓ）、および／または、テルル（Ｔｅ）等の、当業者に既知の他のｎ型ドーパントを、追加的にまたは代替として添加することもできる。

【0032】

一実施形態によれば、上記領域をｐ型にドープすることができ、第２のドーピング濃度をｐ型ドープ半導体層のドーピング濃度とすることができる。ｎ型ドープ領域およびｎ型ドープ半導体層についての記述は、必要な変更を加えて、ｐ型ドープ領域およびｐ型ドープ半導体層に適用され、その逆も同様である。

【0033】

一実施形態によれば、マグネシウム（Ｍｇ）および／または炭素（Ｃ）のドーパントをｐ型ドーピング用に使用することができる。すなわち、特に、ｐ型ドープ領域および／またはｐ型ドープ半導体層は、特に、ｐ型ドーパントといわれる前記ドーパントの一方または両方でドープされることができる。ｐ型ドーパントのドーピング濃度を、特に、ｐ型ドーピング濃度ということもできる。特に、ベリリウム（Ｂｅ）および／または亜鉛（Ｚｎ）等の、当業者に既知の他のｐ型ドーパントを、追加的にまたは代替として添加することもできる。

【0034】

一実施形態によれば、ｎ型ドープ半導体層は、ｎ型ドープ半導体層内のｎ型ドープ領域の周囲エリア内の第２のｎ型ドーピング濃度よりも高い第１のｎ型ドーピング濃度のｎ型ドープ領域を備え、また、ｐ型ドープ半導体層は、ｐ型ドープ半導体層内のｐ型ドープ領域の周囲エリア内の第２のｐ型ドーピング濃度よりも高い第１のｐ型ドーピング濃度のｐ型ドープ領域を備える。

【0035】

他の実施形態では、ｎ型ドープ半導体層は、第１のｎ型ドーピング濃度の複数のｎ型ドープ領域を含むことができ、また、好ましくは、ｐ型ドープ半導体層は、第１のｐ型ドーピング濃度の複数のｐ型ドープ領域を備えることができる。複数の第１のｎ型ドーピング濃度および／または複数の第１のｐ型ドーピング濃度は、それぞれ、好ましいことに、同一であっても異なっていてもよい。それでもなお、第１のｎ型ドーピング濃度および第１のｐ型ドーピング濃度は、それぞれ、常に、第２のｎ型ドーピング濃度および第２のｐ型ドーピング濃度よりも高い。

【0036】

一実施形態によれば、上記領域は、ｐｎ接合まで延在するように、かつ、特に、ｐｎ接合に接触するように形成されることができる。その結果、有利なことに、ドープ領域とｐｎ接合との間の移行部内に、ツェナーダイオードのような挙動のゾーンが形成される。すなわち、特に、ドープ領域を設けることにより、半導体積層体内に内側ツェナーダイオードが形成されるに等しく、このツェナーダイオードは、外側ツェナーダイオードと類似の方法で静電放電によるダメージから保護することができる。

【0037】

さらなる実施形態によれば、上記領域は、ｐｎ接合を通って延在するように、かつ、ｎ型ドープ半導体層とｐ型ドープ半導体層とを接続するように形成されることができる。すなわち、特に、ドープ領域は、一方のドープ半導体層から延在し、ｐｎ接合を通って他方のドープ半導体層内まで延在する。有利なことに、この場合も、内側ツェナーダイオードが形成される。両ドープ半導体層間を直接接続することによって、接触はさらに改善され、降伏電圧はさらに低減される。それにより、有利に、静電放電によるダメージに対するさらに有効な保護を実現することができる。

【0038】

他の実施形態によれば、上記領域は、上記領域を備える半導体層内に形成された欠陥に隣接して形成されることができる。すなわち、特に、ｎ型ドープ半導体層および／またはｐ型ドープ半導体層は、それぞれ、欠陥を有し、この欠陥に隣接してドープ領域が形成される。「隣接」には、特に、ドープ領域が欠陥に直接接触している場合が含まれる。すなわち、特に、例えば、欠陥とドープ領域との間にはさらなる層は一切形成されない。上記領域は、欠陥に間接的に隣接して形成されることができる。すなわち、特に、例えば、欠陥と上記領域との間に１層以上の層が設けられる。

【0039】

一実施形態によれば、複数の欠陥、すなわち、特に、ｎ型ドープ半導体層、および／または、好ましくは、ｐ型ドープ半導体層内の複数の欠陥が形成されることができる。これら欠陥は、特に、同一であるように、または、好ましくは異なるように形成される。

【0040】

一実施形態によれば、欠陥を、Ｖピットとすることができる。Ｖピットは、例えば、特特定の成長条件において形成されることができる。Ｖピットは、特に、結晶欠陥を指し、特に、好ましくは転位上に生じ得る開いた六方晶系の結晶欠陥を指し、このＶピットは、断面図視において、概して「Ｖ」字状である。すなわち、特に、これら欠陥は、いずれも、成長基板上の半導体層の成長方向を基準とする成長方向に大きくなる、特に、いずれも、相互に衝突するまで大きくなり、それにより、断面において「Ｖ」字状に認識されることができる。

【0041】

他の実施形態によれば、欠陥を、エピチューブとすることができる。エピチューブは、特に、極細の結晶欠陥を指し、特に、かかる結晶欠陥の直径は、１μｍ未満である。特に、直径を、数ナノメートル、特に０．１ナノメートルとすることができる。したがって、直径は、特に、０．１ナノメートル〜１μｍとすることができる。かかる細い結晶欠陥は、特に、広範囲を通って、または、半導体積層体のさらなる層さえも通って、垂直に延びる、すなわち、延在することができる。かかるエピチューブの直径は、特に、成長方向に一定である。かかる結晶欠陥は、特に、転位上に形成されることができるか、または、転位において生じ、例えば、中空であってもよい。

【0042】

Ｖピットまたはエピチューブ等の欠陥は、本質的にツェナーダイオードの挙動を有し、また、この場合、欠陥の周囲の領域に比べて降伏電圧が低減されている。この欠陥は、特に、ｐ型にドープされかつｎ型にドープされるときに、本質的にツェナーダイオードの挙動を有する。すなわち、特に、この欠陥は、活性ゾーン内に形成されることができる。かかる欠陥にドープ領域を設けることによって、有利なことに、既に備わっているダイオードの挙動、または、既に備わっているツェナーダイオードの挙動がさらに向上し、したがって、有利に、降伏電圧をさらに低減することができる。それにより、この場合、静電放電によるダメージに対するさらに向上した保護が実現されることができる。したがって、欠陥によって既に備わっているＥＳＤ保護は、有利に、よりいっそう向上する。

【0043】

本発明における欠陥は、特に、ｎ型ドープ半導体層内、または、ｐ型ドープ半導体層内、または、アンドープ半導体層内、または、ｐ型ドープおよびｎ型ドープの半導体層（例えば、電磁放射を生成する目的の活性ゾーン）内に形成されることができるか、または生じることができる。複数の欠陥の場合、これら欠陥は、好ましくは、それぞれ、上述の可能性のある半導体層のうちのいずれかの半導体層内で形成されることができるか、または、生じることができる。

【0044】

一実施形態によれば、上記領域は、上記領域を備える半導体層内に形成されたビアに隣接して形成されることができる。ビアは、特に、半導体積層体内の凹部または開口部またはキャビティを指す。すなわち、特に、ビアは、そのビア付近に、ドーピング濃度が高められたドープ領域を備える。「隣接」には、特に、直接近接することが含まれる。すなわち、特に、例えば、ビアとドープ領域との間にさらなる層が一切形成されない。したがって、ドープ領域は、特に、ビアに直接または直に接触する。ビアは、特に、間接的に近接して設けることもできる。すなわち、特に、ドープ領域は、ビアに間接的に隣接して配置されることができる。したがって、「間接的に隣接」とは、特に、１層以上の層または半導体層がドープ領域とビアとの間に設けられることができる場合を指す。

【0045】

一実施形態によれば、ビアを部分的にまたは完全にドーパントで充填することができる。

【0046】

一実施形態によれば、ビアは、トレンチ、特にメサトレンチとして形成されることができる。特に、トレンチの両側の壁にドーパントを添加することができる。

【0047】

さらなる実施形態によれば、上記領域は、上記領域を備える半導体層の、半導体積層体とは反対側の外面上に形成される。すなわち、特に、ドープ半導体層は、かかる外面に形成されることができ、形成された半導体層は、次いで、ドープ領域を形成する。

【0048】

ドープ半導体層がドープ領域を備えるという表現は、特に、ドープ領域が半導体層の外面上に形成される場合を含むことに留意されたい。この表現は、特に、ドープ領域が、直接、ドープ半導体層内に形成される場合を含む。

【0049】

上記外面を、半導体積層体の縁部、または、特にメサ縁部等とすることができる。

【0050】

一実施形態によれば、ドープ領域の面積を、少なくとも２５μｍ^２とすることができる。好ましくは、上記領域の長さを、少なくとも５μｍ、幅を、少なくとも５μｍとすることができる。すなわち、特に、上記領域の面積を、少なくとも５μｍ×５μｍとすることができる。

【0051】

他の実施形態によれば、欠陥は、少なくとも１層のドープ半導体層内に形成され、この欠陥にドーパントが添加される。それにより、ドープ領域は、欠陥に隣接して形成される。

【0052】

他の実施形態によれば、ビアは、少なくとも１層のドープ半導体層内に形成され、このビア内にドーパントは導入される。それにより、ドープ領域は、ビアに隣接して形成される。

【0053】

さらに他の実施形態によれば、上記領域にドーパントを添加する前に、半導体積層体の少なくとも１つの露出領域（すなわち、被覆を除去したかまたは被覆されていない露出領域）に、ドーパントによるドーピングに対する保護層を設けることができる。これにより、有利に、確実に、半導体積層体のさらなる半導体層がドーパントによって汚染または汚損されないようにすることができる。例えば、ｐ型ドープ半導体層のｐ型ドーピングは、有利に、ｎ型ドープ領域用のｎ型ドーパントを添加する際にダメージを受けない。特に、ドーパントがｐ型ドーパントである場合、ｎ型ドープ半導体層のｎ型ドーピングのダメージは、回避されることができる。

【0054】

一実施形態によれば、上記領域にドーパントを添加する前（すなわち、ドーピング前）に、半導体積層体の、ドープ領域が設けられるドープ半導体層に属していない１つ以上の領域を除去する。それにより、後続のドーピングステップで、ドーピング濃度が高いドープ領域の形成が望ましい半導体層は、良好にドープされる。したがって、特に、ドーピングによって、他の半導体層が汚染されるリスクはない。かかる他の半導体層が、いくつかの領域の除去によって、ドープ対象のゾーンから十分に離れた位置にあるからである。

【0055】

一実施形態によれば、キャリアは、基板として、特に成長基板として形成されることができる。

【0056】

一実施形態によれば、半導体積層体は、反射層、接触層、または反射防止層等のさらなる層を含む。

【0057】

図面と共に詳細に説明される例示的実施形態の以下の記載と共に、本発明の上述の性質、特徴、および利点、ならびに、これら性質、特徴、および利点を実現する方法がより明確に理解されよう。

【図面の簡単な説明】

【0058】

【図1】オプトエレクトロニクス部品を示す図である。

【図2】オプトエレクトロニクス部品の製造方法のフローダイアグラムである。

【図3】さらなるオプトエレクトロニクス部品を示す図である。

【図4】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図5】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図6】製造時における異なる時点のさらなるオプトエレクトロニクス部品を示す図である。

【図7】製造時における異なる時点のさらなるオプトエレクトロニクス部品を示す図である。

【図8】製造時における異なる時点のさらなるオプトエレクトロニクス部品を示す図である。

【図9】製造時における異なる時点のさらなるオプトエレクトロニクス部品を示す図である。

【図10】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図11】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図12】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図13】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図14】製造時における異なる時点のさらに別のオプトエレクトロニクス部品を示す図である。

【図15】製造時における異なる時点のさらに別のオプトエレクトロニクス部品を示す図である。

【図16】製造時における異なる時点のさらに別のオプトエレクトロニクス部品を示す図である。

【図17】製造時における異なる時点のさらに別のオプトエレクトロニクス部品を示す図である。

【図18】製造時における異なる時点のさらに別のオプトエレクトロニクス部品を示す図である。

【図19】製造時における異なる時点の他のオプトエレクトロニクス部品を示す図である。

【図20】製造時における異なる時点のさらに他のオプトエレクトロニクス部品を示す図である。

【図21】製造時における異なる時点のさらに他のオプトエレクトロニクス部品を示す図である。

【図22】製造時における異なる時点のさらに他のオプトエレクトロニクス部品を示す図である。

【図23】さらなるオプトエレクトロニクス部品を示す図である。

【発明を実施するための形態】

【0059】

以下、同一の特徴には、同一の参照符号を付す。

【0060】

図１は、オプトエレクトロニクス部品１０１を示す。

【0061】

オプトエレクトロニクス部品１０１は、例えば、基板として、特に成長基板として、形成されることができるキャリア１０３を備える。半導体積層体１０５は、キャリア１０３上に形成される。半導体積層体１０５は、ｐ型ドープ半導体層１０７およびｎ型ドープ半導体層１０９を含む。ｐｎ接合１１１が、ｎ型ドープ半導体層１０９とｐ型ドープ半導体層１０７との間に形成され、電磁放射を生成する目的の活性ゾーン１１３を備える。

【0062】

オプトエレクトロニクス部品１０１の場合、半導体積層体１０５の個別の半導体層は、キャリアから見て、ｐ型ドープ半導体層１０７、ｐｎ接合１１１、ｎ型ドープ半導体層１０９の順序で、キャリア１０３に形成される。

【0063】

不図示の一実施形態では、ｎ型半導体層１０９が、キャリア１０３から見て、最初に形成されることができる。

【0064】

不図示の他の例示的実施形態では、半導体積層体１０５は、さらなる層、特にさらなる半導体層（例えば、反射層、および／または、ｎ型ドープ半導体層とｐ型ドープ半導体層との接触のための接触層）を備える。

【0065】

ｎ型ドープ半導体層は、ｎ型ドープ半導体層１０９内に形成されるドープ領域１１５を備える。ドープ領域１１５の第１のドーピング濃度は、ドープ領域１１５の周囲エリア内の第２のドーピング濃度よりも高く、第２のドーピング濃度は、ｎ型ドープ半導体層１０９のドーピング濃度に一致する。すなわち、特に、ｎ型ドープ半導体層１０９と比べて高い濃度のｎ型ドーパントがドープ領域１１５内に添加される。

【0066】

さらに、ｎ型ドープ半導体層１０９は、同様に第２のドーピング濃度より高い第３のドーピング濃度が添加されるさらなるドープ領域１１７を含む。さらなるドープ領域１１７は、ｐｎ接合１１１まで延在し、それにより、有利なことに、内側ダイオード、特にツェナーダイオードが上記領域内に形成される。

【0067】

さらに、ｎ型ドープ半導体層１０９は、同様に第２のドーピング濃度より高い第４のドーピング濃度のさらに別のドープ領域１１９を含む。かかるｎ型ドープ領域１１９は、ｎ型ドープ半導体層１０９から、活性ゾーン１１３を備えるｐｎ接合１１１を通ってｐ型ドープ半導体層１０７内まで延在し、それにより、さらなるｎ型ドープ領域１１９は、ｐ型ドープ半導体層１０７およびｎ型ドープ半導体層１０９の二層を互いに接続する。

【0068】

かかる各ドープ領域を設けることによって、有利に、逆方向降伏電圧は、これらドープ領域において低減され、その結果、有利に、潜在的な静電放電は、これらドープ領域を介して速やかに流れて無くなることができる。これにより、有利なことに、静電放電によるダメージに対する保護がもたらされる。

【0069】

不図示のいくつかの実施形態では、ドープ領域１１５，１１７，１１９のうちから、それぞれ、複数の各領域が形成されることができる。特に、例えば、これら領域１１５，１１７，１１９のうちの１種類のみ（すなわち、特に、領域１１５のみ、領域１１７のみ、領域１１９のみ）が設けられることができる。

【0070】

不図示の他の実施形態では、ｎ型ドープ領域１１５，１１７，１１９に加えて、または、これらｎ型ドープ領域の代わりに、対応するｐ型ドープ領域をｐ型ドープ半導体層１０７内に設けることができる。ｎ型ドープ領域１１５，１１７，１１９についての記述は、特に、必要な変更を加えて、ｐ型ドープ領域およびｐ型ドープ半導体層１０７に当てはまり、その逆も同様である。したがって、静電放電は、ｐ型ドープ半導体層を介して流れて無くなることもできる。

【0071】

図２は、オプトエレクトロニクス部品の製造方法のフローダイアグラムを示す。

【0072】

ステップ２０１では、キャリア、特に、成長基板等の基板上に半導体積層体を形成する。半導体積層体は、ｎ型ドープ半導体層およびｐ型ドープ半導体層を備える。すなわち、特に、ステップ２０１では、ｎ型ドープ半導体層およびｐ型ドープ半導体層が、キャリア上に形成される。

【0073】

ステップ２０３では、ｎ型ドープ半導体層およびｐ型ドープ半導体層を形成することにより、電磁放射を生成する目的の活性ゾーンを備えるｐｎ接合が形成される。

【0074】

ステップ２０５では、ｎ型ドープ半導体層およびｐ型ドープ半導体層の少なくとも一方の領域にドーパントを添加する。それにより、上記領域は、上記領域を備える半導体層内の上記領域の周囲エリア内の第２のドーパント濃度より高い第１のドーパント濃度でドープされる。

【0075】

すなわち、特に、例えば、ｎ型ドープ半導体層にｎ型ドーパントを添加し、それにより、ｎ型ドーピングが増加した１つ以上の領域を形成する。ドーピング濃度が高いかまたは濃いｎ型ドープ領域を備えるｎ型ドープ半導体層に関する記述は、必要な変更を加えて、ｐ型ドープ半導体層の場合はｐ型ドーパントでドープされることができるｐ型ドープ半導体層に当てはまり、それにより、ｐ型ドープ半導体層のドーピング濃度より高いかまたは濃いドーピング濃度の１つまたは複数の領域をｐ型ドープ半導体層内に形成することができる。

【0076】

図３は、さらなるオプトエレクトロニクス部品３０１を示す。

【0077】

オプトエレクトロニクス部品３０１は、ｐ型ドープ半導体層１０７およびｎ型ドープ半導体層１０９を有する半導体積層体１０５を備える。明確にするために、オプトエレクトロニクス部品３０１のためのキャリアは、図示されていない。かかるキャリアは、例えば、ｐ型ドープ半導体層１０７側、または、ｎ型ドープ半導体層１０９側に設けられることができる。明確にするために、活性ゾーンを備えるｐｎ接合は、同様に図示されていない。

【0078】

オプトエレクトロニクス部品３０１は、ｎ型ドープ半導体層１０９内に形成される３つのドープ領域を備え、これらドープ領域１１７は、ｎ型にドープされ、これらドープ領域１１７のドーピング濃度は、ｎ型ドープ半導体層１０９のドーピング濃度より高い。これらドープ領域１１７は、ｎ型ドープ半導体層１０９内で横方向に延在し、ｐ型ドープ半導体層１０７に接触する。

【0079】

かかるドープ領域１１７を設けることにより、半導体積層体１０５内に擬似内側ダイオード（quasi-internal diode）が形成される。このダイオードは、参照符号３０５が付された対応する電気用図記号、特に、この場合はダイオード用の電気用図記号を用いて象徴的に図示される。比較のために、参照符号３０３が付された電気用図記号が図示されており、これは、同じくダイオード用の電気用図記号である。このダイオードの電気用図記号３０３は、ｎ型ドープ半導体層１０９とｐ型ドープ半導体層１０７との間に図示され、かかる位置には、ドープ領域１１７は存在しない。ダイオードの電気用図記号３０３は、ダイオードの電気用図記号３０５より大きく図示されている。この位置では、降伏が起こる前により大きな降伏電圧が印加されなければならないからである。

【0080】

２つのダイオード３０３およびダイオード３０５の異なる降伏挙動が図３のグラフに図示される。電流Ｉが電圧Ｕに対してプロットされる。ダイオード３０５の特性曲線には、参照符号３０７が付されている。ダイオード３０３の特性曲線には、参照符号３０９が付されている。ｎ型ドーピングが増加した領域、すなわち、領域１１７では、降伏電圧がより低いことがわかる。

【0081】

図４および図５は、製造時の異なる時点のさらなるオプトエレクトロニクス部品４０１を示す。

【0082】

図４は、ｎ型ドープ半導体層１０９およびｐ型ドープ半導体層１０７を備える半導体積層体１０５を図示する。さらに、凹部４０３（ビアともいう）が半導体積層体１０５内に既に形成されている。ビア４０３は、エッチング等で形成されてもよい。ビア４０３は、ｐ型ドープ半導体層１０７とｎ型ドープ半導体層１０９とを貫通して延在する。

【0083】

次いで、ｎ型ドーパントがビア４０３内に導入され、この導入は、一例としてまたは象徴的に参照符号５０１が付された矢印を用いて示される。上記ドーパント（この場合、特に、ｎ型ドーパント）を導入することにより、ｎ型ドープ半導体層１０９内のビア４０３に隣接して形成される領域に、より高い濃度のｎ型ドーピングが添加される。ｎ型ドープ領域１１７は、このように、ｎ型ドープ半導体層１０９内に形成され、ビア４０３に直に隣接して延在する。

【0084】

さらに、オプトエレクトロニクス部品４０１は、半導体積層体１０５の露出外面（縁部、特にメサ縁部４０５といわれることもできる）を有する。ｎ型ドーパントは、ｎ型ドープ半導体層１０９の、かかる露出外面、特にメサ縁部４０５内にも同様に導入されることができ、したがって、ｎ型ドープ半導体層１０９のかかる領域内にも、ｎ型ドープ領域１１７は形成され、このｎ型ドープ領域のドーピング濃度は、ｎ型ドープ半導体層１０９のドーピング濃度より高い。

【0085】

ｎ型ドーパントは、ｎ型ドーピング層が外面上に形成されて、次いで、ドープ領域を形成するように添加される。これは、ｐ型ドーパントについても同様である。

【0086】

図４および図５は、ｎ型ドープ半導体層１０９内のｎ型ドーピングを増加させた領域が設けられるオプトエレクトロニクス部品４０１を示しているが、例えば、ｐ型ドープ半導体層１０７内の対応する領域のｐ型ドーピングを、ｎ型ドープ半導体層１０９のｎ型ドープ領域１１７に加えてまたは当該ｎ型ドープ領域１１７の代わりに、増加させることができる。

【0087】

図６〜図９は、製造時の異なる時点の他のオプトエレクトロニクス部品６０１を示す。

【0088】

図６は、例えば、基板、特に成長基板として形成されることができるキャリア１０３を備えるオプトエレクトロニクス部品６０１を示す。ｎ型ドープ半導体層１０９が基板１０３上に形成され、ｎ型ドープ半導体層は、欠陥、図示の実施形態ではＶピット６０３を備える。かかるＶピット６０３は、成長方向６０５（対応する参照符号が付された矢印で図示される）に開いている六方晶系の結晶欠陥を指す。かかる欠陥は、成長方向６０５に次第に大きくなり、したがって、断面において「Ｖ」字状に認識されることができる。

【0089】

明確にするために、Ｖピット６０３の対応する三次元図も図６に記載される。すなわち、特に、半導体層１０９は、断面においてＶ字状の結晶欠陥を有する。不図示の一実施形態では、例えば、同一であるように形成することも、異なるように形成することもできる上記複数のＶピット６０３が形成されることができる。

【0090】

ｎ型ドーパントをＶピット６０３内に導入することができ、その結果、図７に示すように、ｎ型ドープ領域１１７がＶピット６０３内に形成され、ｎ型ドープ半導体層１０９に設けられる。したがって、ｎ型ドープ半導体層１０９は、当該ｎ型ドープ半導体層１０９内のドーピング濃度と比べて高濃度のｎ型ドーピングが添加される領域を備える。特に、ｎ型ドーパントがｎ型ドープ半導体層１０９内に進入または拡散し、したがって、ｎ型ドープ半導体層１０９内で、高濃度のドープ領域を形成するように、Ｖピット６０３は充填されることができる。これは、ｐ型ドーパントについても同様である。

【0091】

図７では、Ｖピット６０３は部分的にのみｎ型ドーパントで充填される。不図示の一実施形態では、Ｖピット６０３は、完全に、ｎ型ドーパントで充填される。

【0092】

図８では、図７よりも時間的に後の時点の、対応する製造方法におけるオプトエレクトロニクス部品６０１を示す。すなわち、特に、Ｖピット６０３は、少なくとも部分的に、特に、完全に、ｎ型ドーパントで充填され、次いで、ｐ型ドープ半導体層１０７が、上述のように形成された層（すなわち、少なくとも部分的に充填されたＶピット６０３を有するｎ型ドープ半導体層１０９）上に形成される（特に、成長方向６０５に成長する）。ｎ型ドープ領域１１７を備えるゾーンの逆方向降伏電圧は、低減されており、したがって、電荷は、流れて無くなることができる。それにより、オプトエレクトロニクス部品６０１は、静電放電によるダメージから保護されることができる。

【0093】

図９は、オプトエレクトロニクス部品６０１の可能な一変形形態を示す。この形態の場合、Ｖピット６０３は、図７および図８と同様に、少なくとも部分的にｎ型ドーパントで充填される。さらに、このｎ型ドーパントの層は、Ｖピット６０３の外側のｎ型ドープ半導体層１０９の露出面に形成される。Ｖピット６０３内のｎ型ドーパント層の層厚さは、キャリア１０３に平行に延在する露出面上の、Ｖピット６０３の外側の領域におけるｎ型ドーパント層の層厚さよりも大きいかまたは厚い。Ｖピット６０３内のｎ型ドーパントの層厚さは、参照符号９０３が付された二重矢印で図示される。Ｖピットの外側のｎ型ドーパントのより薄い層厚さは、参照符号９０１が付された二重矢印で図示される。図８と同様に、ｐ型ドープ半導体層１０７を、図９の層構造上に形成することができる（特に、成長させることができる）。

【0094】

図６〜図９に関してなされた記述は、必要な変更を加えて、１つ以上のＶピットを備えるｐ型ドープ半導体層に当てはまる。

【0095】

不図示の一実施形態では、ｎ型ドープ半導体層とｐ型ドープ半導体層とは、それぞれ、適宜ドープされた１つ以上のＶピットを備える。

【0096】

図１０〜図１３は、それぞれが製造時における異なる時点のさらに他のオプトエレクトロニクス部品１００１および１１０１を示す。

【0097】

図１０は、キャリア１０３上に、キャリア１０３から見た場合の第１の層として、ｎ型ドープ半導体層１０９を成長させたオプトエレクトロニクス部品１００１を示す。個別の半導体層がキャリア１０３上に成長するため、キャリア１０３は、特に、成長基板または基板ということもできる。

【0098】

図１１は、さらなるオプトエレクトロニクス部品１１０１を示す。さらなるオプトエレクトロニクス部品１１０１の場合、ｐ型ドープ半導体層１０７が、ｎ型ドープ半導体層１０９よりもキャリア１０３の近くに設けられる。

【0099】

特に、図１０のオプトエレクトロニクス部品１００１のキャリア１０３は、除去されており、この場合、ｐ型ドープ半導体層１０７は、さらなるキャリア１０３上に形成または配置されている（図１３の下図参照。当該図中で、上記さらなるキャリアは、参照符号１３０４で図示される）。

【0100】

図１２および図１３は、製造時における異なる時点のオプトエレクトロニクス部品１１０１を示しており、このオプトエレクトロニクス部品１１０１には、図１０のオプトエレクトロニクス部品１００１の関連する記述が、必要な変更を加えた上で、当てはまる。図１３は、オプトエレクトロニクス部品１１０１の製造の可能な変形形態を示す。第１の変形形態が、参照符号１３０５Ａが付された上図に示され、その下に、参照符号１３０５Ｂが付された下図に、第２の変形形態が示される。

【0101】

図１２では、メサトレンチ１２０１が、半導体積層体１０５内にキャリア１０３までエッチングされている。その結果、半導体積層体１０５は、２つの部分に分割され、したがって、図１２中で参照符号１１０１Ａと参照符号１１０１Ｂとで示される２つのオプトエレクトロニクス部品を形成する。

【0102】

次いで、対応するｎ型ドーパントが、エッチングされたメサトレンチ１２０１内に導入されることができ、それにより、ｎ型ドーピングが増加した領域が、メサトレンチ１２０１内の半導体積層体１０５のメサ縁部４０５上に形成される。特に、ｎ型ドーパントは、半導体積層体１０５のメサ縁部４０５上、および、各オプトエレクトロニクス部品１１０１Ａおよび１１０１Ｂの半導体積層体のメサトレンチ１２０１とは反対側の面上（すなわち、半導体積層体１０５のメサトレンチ１２０１とは反対側の面上）にも添加される。

【0103】

したがって、図１３中の両図に示すように、ｎ型ドープ半導体層１０９からｐｎ接合１１１を介して、ｐ型ドープ半導体層１０７まで延在するｎ型ドープ領域１１７が形成される。ｎ型ドープ領域１１７を備える、ｎ型ドープ半導体層１０９からｐ型ドープ半導体層１０７までの移行領域１３０１は、半導体積層体１０５の、ｎ型ドーピングを増加させていない領域と比べて、逆方向降伏電圧が低い。

【0104】

図１３は、上図において、参照符号１３０５Ａで示される可能な一実施形態を示す。この実施形態では、キャリア１０３は、成長基板を形成する。成長基板を、サファイア等とすることができる。

【0105】

図１３は、下図において、参照符号１３０５Ｂで示されるさらなる可能な実施形態を示し、これは、オプトエレクトロニクス部品１３０５Ａのさらなる発展形態である。この実施形態では、成長基板（上図におけるオプトエレクトロニクス部品１３０５Ａの要素１０３）は除去されている。除去前に、反射層１３０３が、ｐ型ドープ半導体層１０７の成長基板１０３とは反対側の面上に形成されており、次いで、ゲルマニウムまたはシリコン等のキャリア基板１３０４が上記反射層１３０３上に形成され、その結果、反射層１３０３は、２つのオプトエレクトロニクス部品１１０１Ａおよび１１０１Ｂを担持するために、これらオプトエレクトロニクス部品を接続する。次いで、成長基板１０３は除去される。この実施形態では、反射層１３０３は、特に、完成したオプトエレクトロニクス部品が成長基板ではなくキャリア基板をキャリアとして備える場合に設けられる。

【0106】

不図示の一実施形態では、ｎ型ドーパントを添加または導入する前に、オプトエレクトロニクス部品１１０１Ａおよび１１０１Ｂの露出面に保護層を設ける。したがって、例えば、ｐ型ドープ半導体層１０７および／またはｐｎ接合１１１の活性ゾーン１１３は、ｎ型ドーパントでドープされない。

【0107】

ｎ型ドーパントは、スパッタリング等によって導入されることができる。特に、これは、概して、例示した特定の実施形態から独立している。

【0108】

上記の、ｎ型ドーパントおよびｎ型ドープ半導体層１０９に関する記述は、必要な変更を加えて、ｐ型ドープ半導体層がｐ型ドーパントでドープされ、それにより、ｐ型ドーピング濃度が高められた領域がｐ型ドープ半導体層１０７内に形成される実施形態にも当てはまる。本実施形態は、例えば、図１０のオプトエレクトロニクス部品１００１に基づくことができる。すなわち、特に、図１２および図１３と同様に、図１０のオプトエレクトロニクス部品１００１には、同様に、メサトレンチ１２０１が設けられ、次いで、オプトエレクトロニクス部品１００１は、適宜、ｐ型ドーパントでドープされる。

【0109】

図１４〜図１８は、製造時における異なる時点のオプトエレクトロニクス部品１４０１を示す。このオプトエレクトロニクス部品１４０１では、特に、図１３のオプトエレクトロニクス部品１３０５Ｂと同様に、反射層１３０３を設けることができる。反射層１３０３は、図１３のオプトエレクトロニクス部品１３０３Ａと同様に省略することもできる。反射層１３０３を設けるか否かの決定は、特に、成長基板が除去されるか否かによる（すなわち、キャリア基板が設けられるか否かによる）。

【0110】

図１０〜図１３と同様に、ビア４０３または凹部も、オプトエレクトロニクス部品１４０１の半導体積層体１０５内にエッチングされるか形成される。相違点としては、凹部４０３は、キャリア１０３まで延在せず、ｎ型ドープ半導体層１０９内で終端する。

【0111】

したがって、半導体積層体１０５の個別半導体層の露出面が形成され、ｎ型ドーパントおよび／またはｐ型ドーパント等によってドープされることができ、したがって、例えば、それぞれｎ型ドープ半導体層１０９またはｐ型ドープ半導体層１０７のドーピング濃度より高いドーピング濃度の、対応するドープ領域が形成される。

【0112】

例えば、図１６では、凹部４０３内の露出面は、スパッタリング等を用いて、対応する材料を個々の層内に導入することによって、シリコン等のｎ型ドーパントでドープされることができる。

【0113】

次いで、これらドープ領域１１７上、および、ｐ型ドープ半導体層１０７上に、不活性化層１７０１を設ける（例えば、成長させる）。例えば、図１７の不活性化層１７０１は、不活性化層１７０１を成長させるか、または、導入するか、または、設けることによって、ビア４０３の底部も被覆し、次いで、図１７に同様に示すように、凹部４０３の側壁が不活性化層によって被覆された後に、不活性化層１７０１は除去される。

【0114】

次いで、次の層として、ｎ型接触層１８０１が、図１７の半導体積層体上に形成され（特に、成長し）、特にｎ型ドープ半導体層１０９に電気的に接触する。これは、図１８に示される。

【0115】

図１９は、他のオプトエレクトロニクス部品１９０１を示す。

【0116】

オプトエレクトロニクス部品１９０１が平面図で示される。複数のビア４０３および周辺メサ縁部４０５が示され、かかるメサ縁部は、ドーピング濃度が高められたドープ領域（不図示）を備え、それにより、広いエリアの全域にわたって、逆方向電圧が低減される。

【0117】

図２０〜図２２は、製造時における異なる時点のさらなるオプトエレクトロニクス部品２００１を示す。

【0118】

明確にするために、半導体積層体１０５のためのキャリア１０３は、図示されていない。ｎ型ドープ半導体層１０９によって包囲され、かつ、ｐｎ接合１１１を通ってｐ型ドープ半導体層１０７内まで延在するｎ型ドープ領域１１７が形成される。逆方向降伏が生じる際に、電流が流れる。この電流の流れは、参照符号２００３の矢印によって図示される。参照符号２００２は、ハッチングを施した領域を指し、この領域では、ｐ型ドープ半導体層１０７とｎ型ドーピングを増加させたｎ型ドープ領域１１７とが重なっている。この場合、この領域２００２内では、高濃度のｎ型ドーピングによって、ｐ型導電性は低減され得る。可能性として、この領域２００２内では、ｎ型ドーピングによって、ｐ型ドーピングの効力が失われ得る。本形態では、好ましくは、任意の反射層１３０３を設けることもできる。「任意」とは、特に、反射層１３０３を省略することができることを意味する。

【0119】

ｐ型導電性の低減を回避するために、例えば、図２１では、対応するｎ型ドーパントの導入前に（すなわち、領域１１７の形成前に）、ｐ型ドープ半導体層１０７の対応する露出面上に保護層２１０１を形成する。特に、かかる保護層２１０１は、ｐｎ接合１１１の活性ゾーン１１３の対応する露出面上に形成されることもできる。これにより、有利なことに、ｎ型ドーパントによる、後続のドーピングステップでは、ドーパントが活性ゾーン１１３およびｐ型ドープ半導体層１０７内に進入しないことが確実となる。

【0120】

図２２では、保護層２１０１の代替または追加として、ｐ型ドープ半導体層１０７の、および／または、活性ゾーンの一部の領域を除去することができ、それにより、ｐ型ドープ半導体層１０７および活性ゾーン１１３の対応する縁部は、もはやｎ型ドープ半導体層１０９とは面一に延在しないようにすることができる。すなわち、特に、ドーピングステップでは、ｎ型ドープ半導体層１０９の露出面のみがドープされ、ｐ型ドープ半導体層１０７および活性ゾーン１０３はドープされない。上記除去領域は、参照符号２２０１が付された矢印によって模式的に示される。

【0121】

図２３は、オプトエレクトロニクス部品２００１と実質的に同様に構成されるさらなるオプトエレクトロニクス部品２３０１を示す。関連する記述を参照することができる。

【0122】

追加的な特徴として、オプトエレクトロニクス部品２３０１は、ｐ型ドープ半導体層１０７上に形成される不活性化層２３０３を備える。不活性化層２３０３は、ｐ型ドープ半導体層１０７の水平面２３０４に亘って、および、さらに、ｐ型ドープ半導体層１０７の縁部２３０５の上に、キャリア１０３方向にドープ領域１１７まで延在する。したがって、不活性化層２３０３は、特に、ｐ型ドープ半導体層１０７の、縁部２３０５に接するかまたは隣接する垂直外面２３０７、および、ｐｎ接合１１１の、外面２３０７に隣接するさらなる垂直外面２３０９をも被覆する。

【0123】

要するに、上述のように、本発明は、１つ以上の領域に、当該領域の周囲エリアと比べて、高濃度のｎ型ドーピングまたはｐ型ドーピングのいずれかが添加される程度に、ｐ型ドープ半導体層およびｎ型ドープ半導体層の２層の少なくとも一方、特に、両半導体層に分子ドーピングを添加するというコンセプトを、特に含む。その結果、有利なことに、上記領域の降伏電圧は低く、したがって、好ましいことに、オプトエレクトロニクス部品の静電放電の場合に、電荷が上記低い降伏電圧によって流れて無くなることができる。それにより、有利なことに、特に、静電放電に対する、または、静電放電によって生じ得るダメージに対する保護が提供される。

【0124】

好ましい例示的な実施形態を用いて、本発明を図示し、詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。

【0125】

本特許出願は、独国特許出願第１０２０１３１０３６０１．５号の優先権を主張し、その開示内容は参照によって本明細書に援用される。

【符号の説明】

【0126】

１０１ オプトエレクトロニクス部品
１０３ キャリア
１０５ 半導体積層体
１０７ ｐ型ドープ半導体層
１０９ ｎ型ドープ半導体層
１１１ ｐｎ接合
１１３ 活性ゾーン
１１５ ドープ領域
１１７ ドープ領域
１１９ ドープ領域
２０１ 半導体積層体を形成
２０３ ｐｎ接合が形成される
２０５ ドーパントを領域に添加
３０１ オプトエレクトロニクス部品
３０３ ダイオード
３０５ ダイオード
３０７ ダイオード３０５の特性曲線
３０９ ダイオード３０３の特性曲線
４０１ オプトエレクトロニクス部品
４０３ ビア
４０５ メサ縁部
５０１ ドーパント
６０１ オプトエレクトロニクス部品
６０３ Ｖピット
６０５ 成長方向
８０１ 逆方向電圧を低減したゾーン
９０１ Ｖピットの外側のドープ領域の厚さ
９０３ Ｖピット内のドープ領域の厚さ
１００１ オプトエレクトロニクス部品
１１０１ オプトエレクトロニクス部品
１１０１Ａ オプトエレクトロニクス部品
１１０１Ｂ オプトエレクトロニクス部品
１２０１ メサトレンチ
１３０１ 移行領域
１３０３ 反射層
１３０５Ａ、１３０５Ｂ オプトエレクトロニクス部品
１４０１ オプトエレクトロニクス部品
１７０１ 不活性化層
１８０１ ｎ型接触層
１９０１ オプトエレクトロニクス部品
２００１ オプトエレクトロニクス部品
２００２ ｐ型ドープ半導体層内のｎ型ドーピングとｐ型ドーピングとの重複領域
２００３ 逆方向降伏のための電流の流れ
２１０１ 保護層
２２０１ 除去領域
２３０１ オプトエレクトロニクス部品
２３０３ 不活性化層
２３０４ 水平面
２３０５ 縁部
２３０７、２３０９ 垂直面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】