知財求人 - 知財ポータルサイト「IP Force」
▶ 日本テキサス・インスツルメンツ株式会社の特許一覧 ▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6104175
(24)【登録日】2017年3月10日
(45)【発行日】2017年3月29日
(54)【発明の名称】バンドギャップ電圧参照回路要素
(51)【国際特許分類】
G05F 3/24 20060101AFI20170316BHJP
H01L 21/822 20060101ALI20170316BHJP
H01L 27/04 20060101ALI20170316BHJP
【ＦＩ】
G05F3/24 Z
H01L27/04 B
【請求項の数】15
【全頁数】8
(21)【出願番号】特願2013-549546(P2013-549546)
(86)(22)【出願日】2012年1月12日
(65)【公表番号】特表2014-505302(P2014-505302A)
(43)【公表日】2014年2月27日
(86)【国際出願番号】US2012021105
(87)【国際公開番号】WO2012097170
(87)【国際公開日】20120719
【審査請求日】2014年12月16日
(31)【優先権主張番号】13/005,378
(32)【優先日】2011年1月12日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ株式会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ルワン ヴー
(72)【発明者】
【氏名】エルロイ ルチェロ
【審査官】
▲桑▼原 恭雄
(56)【参考文献】
【文献】
特開２００７−１３３５３３（ＪＰ，Ａ）
【文献】
特表２００８−５１６３２８（ＪＰ，Ａ）
【文献】
特開２００３−１３１７４９（ＪＰ，Ａ）
【文献】
特開２００９−１４６１１６（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０５Ｆ ３／２４
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／０４
(57)【特許請求の範囲】
【請求項1】
バンドギャップ参照電圧を供給するための装置であって、
電源電圧を搬送するための第１及び第２の電源電極と、
前記第１の電源電極に結合される電流ミラー回路要素であって、第１及び第２の電流を提供することにより前記電源電圧と第１のクランプされた電圧とに応答する、前記電流ミラー回路要素と、
前記電流ミラー回路要素と前記第２の電源電極との間に結合されるバンドギャップ参照回路要素であって、バンドギャップ参照電圧を提供することにより、前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答する、前記バンドギャップ参照回路要素と、
前記第１の電源電極と前記電流ミラー回路要素と前記バンドギャップ参照回路要素とに結合される第１の電圧クランプ回路要素であって、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることにより、前記電源電圧と前記第１のクランプされた電圧とに応答する、前記第１の電圧クランプ回路要素と、
を含む、装置。
電源電圧を搬送するための第１及び第２の電源電極と、
前記第１の電源電極に結合される電流ミラー回路要素であって、第１及び第２の電流を提供することにより前記電源電圧と第１のクランプされた電圧とに応答する、前記電流ミラー回路要素と、
前記電流ミラー回路要素と前記第２の電源電極との間に結合されるバンドギャップ参照回路要素であって、バンドギャップ参照電圧を提供することにより、前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答する、前記バンドギャップ参照回路要素と、
前記第１の電源電極と前記電流ミラー回路要素と前記バンドギャップ参照回路要素とに結合される第１の電圧クランプ回路要素であって、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることにより、前記電源電圧と前記第１のクランプされた電圧とに応答する、前記第１の電圧クランプ回路要素と、
を含む、装置。
【請求項2】
請求項１に記載の装置であって、
前記電流ミラー回路要素が、トランジスタ閾値電圧を有する複数の絶縁されたゲート電界効果トランジスタを含み、前記トランジスタ閾値電圧が前記絶縁されたゲート電界効果トランジスタに関連付けられ、
前記第１のクランプされた電圧の前記第１の所定の値が、前記トランジスタ閾値電圧より小さい、装置。
前記電流ミラー回路要素が、トランジスタ閾値電圧を有する複数の絶縁されたゲート電界効果トランジスタを含み、前記トランジスタ閾値電圧が前記絶縁されたゲート電界効果トランジスタに関連付けられ、
前記第１のクランプされた電圧の前記第１の所定の値が、前記トランジスタ閾値電圧より小さい、装置。
【請求項3】
請求項１に記載の装置であって、
前記電流ミラー回路要素が、
前記第１の電源電極に結合される第１のトランジスタであって、バイアス信号と前記第１の電流とを提供することにより前記電源電圧に応答する、前記第１のトランジスタと、
前記第１の電源電極と前記第１のトランジスタとに結合される第２のトランジスタであって、前記第２の電流を提供することにより前記電源電圧と前記バイアス信号とに応答する、前記第２のトランジスタと、
を含む、装置。
前記電流ミラー回路要素が、
前記第１の電源電極に結合される第１のトランジスタであって、バイアス信号と前記第１の電流とを提供することにより前記電源電圧に応答する、前記第１のトランジスタと、
前記第１の電源電極と前記第１のトランジスタとに結合される第２のトランジスタであって、前記第２の電流を提供することにより前記電源電圧と前記バイアス信号とに応答する、前記第２のトランジスタと、
を含む、装置。
【請求項4】
請求項３に記載の装置であって、
前記第１及び第２のトランジスタが第１及び第２の絶縁されたゲート電界効果トランジスタを含み、
前記第１のトランジスタがダイオード接続トランジスタを含む、装置。
前記第１及び第２のトランジスタが第１及び第２の絶縁されたゲート電界効果トランジスタを含み、
前記第１のトランジスタがダイオード接続トランジスタを含む、装置。
【請求項5】
請求項１に記載の装置であって、
前記バンドギャップ参照回路要素が、
前記第１の電流を第１のエミッタエリアと伝導させるための第１のバイポーラ接合トランジスタと、
前記第２の電流を第２のエミッタエリアと伝導させるための第２のバイポーラ接合トランジスタと、
を含み、
前記第２のエミッタエリアが前記第１のエミッタエリアより大きい、装置。
前記バンドギャップ参照回路要素が、
前記第１の電流を第１のエミッタエリアと伝導させるための第１のバイポーラ接合トランジスタと、
前記第２の電流を第２のエミッタエリアと伝導させるための第２のバイポーラ接合トランジスタと、
を含み、
前記第２のエミッタエリアが前記第１のエミッタエリアより大きい、装置。
【請求項6】
請求項５に記載の装置であって、
前記第１のバイポーラ接合トランジスタが、前記第１の電流を伝導させることにより前記バンドギャップ参照電圧と前記第１のクランプされた電圧とに応答し、
前記第２のバイポーラ接合トランジスタが、前記第２の電流を伝導させることと内部参照電圧を提供することとにより前記バンドギャップ参照電圧と前記第１のクランプされた電圧とに応答し、更に、
前記バンドギャップ参照回路要素が増幅器回路要素を更に含み、前記増幅器回路要素が、前記第１及び第２の電源電極と前記第１及び第２のバイポーラ接合トランジスタとに結合され、且つ、前記バンドギャップ参照電圧を提供することにより前記電源電圧と前記内部参照電圧とに応答する、装置。
前記第１のバイポーラ接合トランジスタが、前記第１の電流を伝導させることにより前記バンドギャップ参照電圧と前記第１のクランプされた電圧とに応答し、
前記第２のバイポーラ接合トランジスタが、前記第２の電流を伝導させることと内部参照電圧を提供することとにより前記バンドギャップ参照電圧と前記第１のクランプされた電圧とに応答し、更に、
前記バンドギャップ参照回路要素が増幅器回路要素を更に含み、前記増幅器回路要素が、前記第１及び第２の電源電極と前記第１及び第２のバイポーラ接合トランジスタとに結合され、且つ、前記バンドギャップ参照電圧を提供することにより前記電源電圧と前記内部参照電圧とに応答する、装置。
【請求項7】
請求項１に記載の装置であって、
前記バンドギャップ参照回路要素が、
内部参照電圧を提供することにより、前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧と前記バンドギャップ参照電圧とに応答する、内部回路要素と、
前記第１及び第２の電源電極と前記内部回路要素とに結合される増幅器回路要素であって、前記バンドギャップ参照電圧を提供することにより前記電源電圧と前記内部参照電圧とに応答する、前記増幅器回路要素と、
を含む、装置。
前記バンドギャップ参照回路要素が、
内部参照電圧を提供することにより、前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧と前記バンドギャップ参照電圧とに応答する、内部回路要素と、
前記第１及び第２の電源電極と前記内部回路要素とに結合される増幅器回路要素であって、前記バンドギャップ参照電圧を提供することにより前記電源電圧と前記内部参照電圧とに応答する、前記増幅器回路要素と、
を含む、装置。
【請求項8】
請求項７に記載の装置であって、
前記増幅器回路要素が、前記電源電圧と前記内部参照電圧とに応答し、更に、前記バンドギャップ参照電圧を提供することにより第２のクランプされた電圧に応答し、
前記バンドギャップ参照回路要素が第２の電圧クランプ回路要素を更に含み、前記第２の電圧クランプ回路要素が、前記第１の電源電極と前記増幅器回路要素とに結合され、且つ、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることにより前記電源電圧と前記第２のクランプされた電圧とに応答する、装置。
前記増幅器回路要素が、前記電源電圧と前記内部参照電圧とに応答し、更に、前記バンドギャップ参照電圧を提供することにより第２のクランプされた電圧に応答し、
前記バンドギャップ参照回路要素が第２の電圧クランプ回路要素を更に含み、前記第２の電圧クランプ回路要素が、前記第１の電源電極と前記増幅器回路要素とに結合され、且つ、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることにより前記電源電圧と前記第２のクランプされた電圧とに応答する、装置。
【請求項9】
請求項８に記載の装置であって、
前記増幅器回路要素が、トランジスタ閾値電圧を有する複数の絶縁されたゲート電界効果トランジスタを含み、前記閾値電圧が前記トランジスタに関連付けられ、
前記第２のクランプされた電圧の前記第２の所定の値が前記トランジスタ閾値電圧より大きくない、装置。
前記増幅器回路要素が、トランジスタ閾値電圧を有する複数の絶縁されたゲート電界効果トランジスタを含み、前記閾値電圧が前記トランジスタに関連付けられ、
前記第２のクランプされた電圧の前記第２の所定の値が前記トランジスタ閾値電圧より大きくない、装置。
【請求項10】
請求項８に記載の装置であって、
前記第２の電圧クランプ回路要素が、複数の直列結合されたダイオード接続トランジスタを含む、装置。
前記第２の電圧クランプ回路要素が、複数の直列結合されたダイオード接続トランジスタを含む、装置。
【請求項11】
請求項１に記載の装置であって、
前記第１の電圧クランプ回路要素が、複数の直列結合されたダイオード接続トランジスタを含む、装置。
前記第１の電圧クランプ回路要素が、複数の直列結合されたダイオード接続トランジスタを含む、装置。
【請求項12】
バンドギャップ参照電圧を提供する方法であって、
電源電圧と第１のクランプされた電圧とに応答して第１及び第２の電流を生成することと、
前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答してバンドギャップ参照電圧を生成することと、
前記電源電圧と前記第１のクランプされた電圧とに応答して、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることと、
を含む、方法。
電源電圧と第１のクランプされた電圧とに応答して第１及び第２の電流を生成することと、
前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答してバンドギャップ参照電圧を生成することと、
前記電源電圧と前記第１のクランプされた電圧とに応答して、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることと、
を含む、方法。
【請求項13】
請求項１２に記載の方法であって、
前記電源電圧と前記第１のクランプされた電圧とに応答して、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることが、前記第１のクランプされた電圧がトランジスタ閾値電圧を超えないようにすることを含む、方法。
前記電源電圧と前記第１のクランプされた電圧とに応答して、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることが、前記第１のクランプされた電圧がトランジスタ閾値電圧を超えないようにすることを含む、方法。
【請求項14】
請求項１２に記載の方法であって、
前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答してバンドギャップ参照電圧を生成することが、第２のクランプされた電圧に更に応答して前記バンドギャップ参照電圧を生成することを含み、更に
前記方法が、前記電源電圧と前記第２のクランプされた電圧とに応答して、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることを更に含む、方法。
前記電源電圧と前記第１及び第２の電流と前記第１のクランプされた電圧とに応答してバンドギャップ参照電圧を生成することが、第２のクランプされた電圧に更に応答して前記バンドギャップ参照電圧を生成することを含み、更に
前記方法が、前記電源電圧と前記第２のクランプされた電圧とに応答して、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることを更に含む、方法。
【請求項15】
請求項１４に記載の方法であって、
前記電源電圧と前記第２のクランプされた電圧とに応答して、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることが、前記第２のクランプされた電圧がトランジスタ閾値電圧を超えないようにすることを含む、方法。
前記電源電圧と前記第２のクランプされた電圧とに応答して、前記第２のクランプされた電圧が第２の所定の値を超えないようにすることが、前記第２のクランプされた電圧がトランジスタ閾値電圧を超えないようにすることを含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、バンドギャップ電圧参照回路に関し、更に特定すれば、１．５〜５．５ボルトの範囲内などの、低い電力供給電圧で動作することが可能なバンドギャップ電圧参照回路に関連する。
【背景技術】
【0002】
信頼性の高い電圧参照が多くのタイプの回路及びシステムに必要とされる。特に、このような電圧参照は温度にわたって一定であることが大抵要求される。恐らく大抵の一般的な電圧参照回路要素は、シリコンのバンドギャップに依存する。このような回路の種々の形式は、温度にわたって実質的に一定である１．２ボルトの参照電圧を生成するように設計され、実装されている。しかし、回路が、１．５ボルトなどの一層低い電圧で動作することが要求される場合、１．２ボルトのバンドギャップ電圧は０．３ボルトのヘッドルームしか残さない。このような僅かな電圧ヘッドルームは、適切な回路オペレーションを維持するのには不適切であることが多い。
【0003】
図１を参照すると、ヘッドルームが重要な問題となるこのような低電力供給電圧で動作するとき、殆どの既存のバンドギャップ参照回路は並列アーキテクチャを用いる。この並列アーキテクチャでは、絶対温度に比例する（ＰＴＡＴ）電流及びベース・エミッタ電圧（ＶＢＥ）、又はＶＢＥの一部が、別々に生成され、共に結合されて１．２ボルトのバンドギャップ電圧、又はこのようなバンドギャップに基づいて分圧された電圧を生成する。例えば、図示するように、差動増幅器Ａ１が、ＰＭＯＳデバイスＭ０、Ｍ１、Ｍ２、Ｍ３によって形成されるミラー回路要素、バイポーラ接合トランジスタＱ０、Ｑ１、及びレジスタＲ０に関連して、ＰＭＯＳデバイスＭ０のドレイン電極を介してＰＴＡＴ電流を提供する。別の差動増幅器Ａ２が、ＰＭＯＳデバイスＭ４、Ｍ５、Ｍ６、Ｍ７によって形成される電流ミラー回路要素、バイポーラ接合トランジスタＱ２、及びレジスタＲ２に関連して、ＰＭＯＳデバイスＭ４のドレイン電極を介してトランジスタＱ２のＶＢＥに基づく電流を提供する。これらの電流は組み合わさり、出力レジスタＲ１にバンドギャップ電圧ＶＢＧを生成する。
【0004】
このような回路アーキテクチャは低電力供給電圧ＶＤＤでのオペレーションを可能にするが、それでもなお、温度にわたるバンドギャップ電圧ＶＢＧにおける誤差が、２つの増幅器Ａ１、Ａ２の入力オフセット、及び電流ミラー回路内のミスマッチから生成される。更に、このようなアーキテクチャはサイズが比較的大きく、個別の補償を必要とする２つの個別の閉ループシステム（差動増幅器Ａ１、Ａ２付近）を有する。バンドギャップ精度を改善するためにバンドギャップトリミングを用いることが可能であるが、その結果、回路サイズは更に大きくなり得、必要とされるトリミングに起因してテスト回数が増大する。低電圧デバイス（例えば、１．８ボルトの最大ＶＤＳ）を用いるとき、ＰＭＯＳデバイスＭ０、Ｍ２、Ｍ３、Ｍ４、Ｍ６及びＭ７がほぼ全ＶＤＤ電圧レベルにさらされるため、この回路アーキテクチャは最大電力供給電圧（ＶＤＤ）も制限する。これらのデバイスと直列に電圧保護回路要素を付加することは、回路複雑性を付加し得、低ＶＤＤ電力供給レベルでのオペレーションを制限し得る。
【0005】
従って、オフセットの数及びトリミング要件を最小化しつつ、著しく低減された電力供給電圧で動作することが可能な、改良されたバンドギャップ参照回路アーキテクチャを有することは利点であり得る。
【発明の概要】
【0006】
開示されるのは、非常に低い電力供給電圧で動作することが可能なバンドギャップ電圧参照回路要素の例示の実施例である。コアバンドギャップ電圧参照を駆動するための電流源は、低閾値電圧を有する絶縁されたゲート電界効果トランジスタ（ＦＥＴ）で実装される。電圧クランプ回路要素が、所定のクランプ電圧を上回って上昇する電力供給電圧変動からトランジスタを保護する。コアバンドギャップ電圧参照のものに類似する回路構造を有する出力バイアス回路要素を備えた出力増幅器が、バンドギャップがオペレーションの意図される定常状態に達することを確実にする。
【0007】
一実施例のバンドギャップ電圧参照回路が、電力供給電圧を搬送するための第１及び第２の電力供給電極、前記第１の電力供給電極に結合される電流ミラー回路要素であって、第１及び第２の電流を提供することにより前記電力供給電圧及び第１のクランプされた電圧に応答する、前記電流ミラー回路要素、前記電流ミラー回路要素と前記第２の電力供給電極との間に結合されるバンドギャップ参照回路要素であって、バンドギャップ参照電圧を提供することにより、前記電力供給電圧、前記第１及び第２の電流、及び前記第１のクランプされた電圧に応答する、前記バンドギャップ参照回路要素、及び前記第１の電力供給電極、前記電流ミラー回路要素、及び前記バンドギャップ参照回路要素に結合される第１の電圧クランプ回路要素であって、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることにより、前記電力供給電圧及び前記第１のクランプされた電圧に応答する、前記第１の電圧クランプ回路要素を含む。
【0008】
別の実施例が、バンドギャップ電圧参照を提供する方法を提供する。この方法は、電力供給電圧及び第１のクランプされた電圧に応答して第１及び第２の電流を生成すること、前記電力供給電圧、前記第１及び第２の電流、及び前記第１のクランプされた電圧に応答してバンドギャップ参照電圧を生成すること、及び前記電力供給電圧及び前記第１のクランプされた電圧に応答して、前記第１のクランプされた電圧が第１の所定の値を超えないようにすることを含む。
【図面の簡単な説明】
【0009】
【0010】
【発明を実施するための形態】
【0011】
例示のバンドギャップ電圧参照回路は、１．５〜５．５ボルトなど、今日一般に用いられる広範囲の電力供給電圧に対し、正確なバンドギャップ電圧参照を提供する。このような用途は、＋／−１％の終端電圧要件を備えたポータブルシステムバッテリー充電器、低ドロップアウト（ＬＤＯ）電圧レギュレータ、スイッチング電力供給、及び電力供給電圧の広範囲にわたって動作する必要がある他のプレシジョンシステムを含む。このような参照回路要素はＢｒｏｋａｗアーキテクチャを用いる。Ｂｒｏｋａｗアーキテクチャは、構成要素マッチングを最適化するためのシンプルな実装及び少数の構成要素を可能にする。更に、このような電圧参照回路要素は、低電圧ヘッドルーム問題に対処するため低電圧閾値ＰＭＯＳデバイス（例えば、ＶＴＰ＝０．４４ボルト、ＶＤＳ＝１．８ボルト）を利用する。構成要素マッチングが含まれ、回路スタートアップは、信頼性が高く、広範囲の電力供給電圧及び立ち上がり時間（例えば、１〜１０ミリ秒）で動作する。
【0012】
図２は、例示のバンドギャップ電圧参照回路の実装を示す。Ｂｒｏｋａｗアーキテクチャに従って、Ｑ６：Ｑ７＝１４：１のエミッタエリア比を有するバイポーラ接合トランジスタＱ６及びＱ７が、差動ベース・エミッタ電圧Ｖｂｅを確立し、それらのそれぞれのエミッタ電流ＩＱ６及びＩＱ７が、レジスタＲ１及びＲ２及びレジスタＲ０の並列組み合わせを介して伝導される。一層小さなサイズのレジスタを用いることができ、それでもレジスタＲ０と比べて適切な比に必要な同じ同等の抵抗を達成するように、トランジスタＱ６に対してデュアルエミッタレジスタＲ１、Ｒ２が用いられる。
【0013】
電流ＩＱ６、ＩＱ７の大きさの一様性が、ＰＭＯＳトランジスタＭ１２及びＭ１５の電流ミラー動作により確立される。例示の実装において、これらのトランジスタＭ１２、Ｍ１５は、例えば、５５：８ミクロンのチャネル幅対長さ比を有し得、最適マッチングのため約１５０ミリボルトの過駆動電圧でバイアスされ得る。トランジスタＭ１２、Ｍ１５のドレイン及びソース電極間の動作電圧ＶＤＳは、正の電力供給電圧ＶＤＤと電流ミラートランジスタＭ１５のドレイン電極との間に接続されるダイオード接続ＰＭＯＳトランジスタＭ２１、Ｍ２２、Ｍ２４によって形成される電圧クランプ回路により、１．８ボルトの最大安全動作電圧まで制限される。
【0014】
回路が非常に低い電力供給電圧（例えば、ＶＤＤ=１．５ボルト）で動作しているときは不要であるが、このような電圧クランプ回路要素は、電流ミラートランジスタＭ１５及びＭ１２間のドレイン・ソース電圧Ｖｄｓが、回路が一層高い電力供給電圧（例えば、１．８〜５．５ボルト）で動作しているときそれらの最大動作電圧（例えば、１．８ボルト）を超えないようにする。
【0015】
トランジスタＱ５、ダイオード接続トランジスタＱ１３及びＱ１４、レジスタＲ４及びＲ７、及び電流源Ｉ１が、電流ミラー回路Ｍ１２、Ｍ１５を介する電流フローを開始するスタートアップ回路を形成する。このスタートアップ回路は、トランジスタＱ５に対する結果の不適切なベース・エミッタ駆動電圧（例えば、Ｖｂｅ＝１．４ボルト−１．２ボルト＝０．２ボルト）に起因して、回路オペレーションが始まるとシャットダウンする。
【0016】
電力供給電圧ＶＤＤ及び電流源Ｉ１によりバイアスされるトランジスタＱ１６が、トランジスタＱ６のベース、コレクタ、及びＰ基板によって形成される寄生ＰＮＰトランジスタが、低電力供給ランプ速度を有する回路スタートアップの間オンになることを防ぐ。
【0017】
トランジスタＭ１５のドレイン電極における結果の出力電圧は、トランジスタＭ２３、Ｍ１及びＱ４、及びレジスタＲ６によって形成される出力段を駆動している。電流源１２によりバイアスされたダイオード接続ＰＭＯＳトランジスタＭ０が、出力トランジスタＭ１に電力供給電圧ＶＤＤからレベルが低減されたゲート駆動電圧を提供する。
【0018】
ダイオード接続ＰＭＯＳトランジスタＭ２７、Ｍ２６、Ｍ２５及びＭ５７の形式の第２の電圧クランプ回路が、出力トランジスタＭ２３のドレイン及びソース電極間の最大電圧ＶＤＳをクランプして、それがその最大動作電圧（例えば、＜１．８ボルト）を超えないようにする。更に、トランジスタＭ１のバイアス動作が、トランジスタＭ２３のドレイン−ソース電圧ＶＤＳを実質的に一定に保ち、それにより、チャネル変調を防止する。
【0019】
ダイオード接続トランジスタＱ４及びレジスタＲ６が、出力トランジスタＭ２３のための出力負荷として機能し、トランジスタＱ６及びＱ７及びレジスタＲ１、Ｒ２及びＲ０のシリアル接続をシミュレートする。これは、電流ミラートランジスタＭ１２及びＭ１５、及び出力トランジスタＭ２３のそれぞれの負荷に対しマッチングを提供する。
【0020】
結果のバンドギャップ参照電圧ＶＢＧは、トランジスタＱ６及びＱ７のベース電極で提供される。
【0021】
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。