特許 6105459 液晶表示装置及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6105459

(24)【登録日】2017年3月10日

(45)【発行日】2017年3月29日

(54)【発明の名称】液晶表示装置及び電子機器

(51)【国際特許分類】

   G02F 1/1345 20060101AFI20170316BHJP

   G09G 3/36 20060101ALI20170316BHJP

   G09G 3/20 20060101ALI20170316BHJP

   G02F 1/133 20060101ALI20170316BHJP

   G02F 1/1368 20060101ALI20170316BHJP

【ＦＩ】

   G02F1/1345

   G09G3/36

   G09G3/20 622E

   G09G3/20 621L

   G09G3/20 621B

   G02F1/133 550

   G02F1/1368

   G09G3/20 621M

【請求項の数】3

【全頁数】14

(21)【出願番号】特願2013-260579(P2013-260579)

(22)【出願日】2013年12月17日

(65)【公開番号】特開2015-118190(P2015-118190A)

(43)【公開日】2015年6月25日

【審査請求日】2015年12月10日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(74)【代理人】

【識別番号】100118762

【弁理士】

【氏名又は名称】高村 順

(72)【発明者】

【氏名】杉山 裕紀

(72)【発明者】

【氏名】稲村 弘

【審査官】 三笠 雄司

(56)【参考文献】

【文献】 特開２０００−１１１９４５（ＪＰ，Ａ）

【文献】 特開２００４−４５５３（ＪＰ，Ａ）

【文献】 特開２０１０−２５１７３５（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１３２４４０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／１３３

Ｇ０２Ｆ １／１３４５

Ｇ０２Ｆ １／１３６８

Ｇ０９Ｇ ３／２０

Ｇ０９Ｇ ３／３６

(57)【特許請求の範囲】

【請求項1】

第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置される液晶層と、を備える液晶表示装置であって、
前記第１基板は、
マトリクス状に複数の画素が配置された表示エリア部と、
前記表示エリア部の外側に位置する額縁領域と、
前記画素を走査する走査線と、を備え、
前記額縁領域は、
前記表示エリア部の前記画素を駆動する周辺回路を含み、
前記周辺回路は、
前記第１基板の表面に形成された、前記走査線に走査パルスを出力するトランジスタと、
前記第１基板の表面に垂直な方向において前記トランジスタに積層された無機絶縁層と、
前記無機絶縁層上に設けられ、かつ前記トランジスタのチャネル領域を覆う、導電層と、
前記走査パルスの下位電位を給電する下位電位配線と、を備え、
前記トランジスタは、ゲートと、第１絶縁膜と、アモルファスシリコンで形成された半導体層と、ドレイン電極及びソース電極とを有し、
前記導電層は前記下位電位配線に接続しており、
前記導電層には、前記下位電位配線から負の電位が印加されている、液晶表示装置。

【請求項2】

前記導電層の電位は、前記下位電位と同じである請求項１に記載の液晶表示装置。

【請求項3】

請求項１又は２に記載の液晶表示装置と、前記液晶表示装置に映像信号を供給し、前記液晶表示装置の動作を制御する制御装置とを備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置及びこれを備える電子機器に関する。

【背景技術】

【0002】

近年、液晶表示装置は、カーナビゲーションの表示装置や、携帯電話や電子ペーパーなどのモバイル機器向けの表示装置の需要が高くなっている。

【0003】

特許文献１には、ＴＦＴ（トランジスタ）への光リークを防止するとともに、ＴＦＴの特性のズレを補正し、表示ムラの発生を抑制する技術が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−１９７３５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１では、アレイ基板上に導電性の遮光層が形成され、その上層に絶縁膜を介してＴＦＴが形成されている。このような態様によって、遮光層に負の電位を印加したときは、ＴＦＴの特性が補正され、閾値電圧が高くなるので、ＴＦＴオフ時のリークによる表示ムラを改善することができるとされる。しかしながら、このような作用があるのは、表示エリア部のＴＦＴについてであり、表示エリア部のＴＦＴを駆動する額縁領域に形成された周辺回路のトランジスタについて考慮されていない。

【0006】

額縁領域に形成された周辺回路のトランジスタは、表示エリア部のトランジスタよりも長時間動作の場合、誤動作を低減することが求められている。

【0007】

本発明はかかる問題点に鑑みてなされたもので、額縁領域に形成された周辺回路のトランジスタの誤動作を低減する液晶表示装置及び電子機器を提供することにある。

【課題を解決するための手段】

【0008】

本発明の一態様に係る液晶表示装置は、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置される液晶層と、を備える液晶表示装置であって、前記第１基板は、マトリクス状に複数の画素が配置された表示エリア部と、前記表示エリア部の外側に位置する額縁領域と、を備え、前記額縁領域は、前記表示エリア部の前記画素を駆動する周辺回路を含み、前記周辺回路のトランジスタが前記第１基板の表面に垂直な方向において前記トランジスタに積層された無機絶縁層を介して設けられ、かつ前記トランジスタのチャネル領域を覆う、導電層を備え、前記導電層には、負の電位が印加されている。

【0009】

望ましい一態様として、前記第１基板は、前記画素を走査する走査線を有し、前記導電層の電位は、前記走査線を伝送する走査パルスの下位電位と同じであるようにしてもよい。

【0010】

本発明の一態様に係る電子機器は、上記液晶表示装置と、前記液晶表示装置に映像信号を供給し、液晶表示装置の動作を制御する制御装置とを備えてもよい。

【図面の簡単な説明】

【0011】

【図1】図１は、本実施形態に係る液晶表示装置の一例を表す説明図である。

【図2】図２は、図１の液晶表示装置のシステム例を表すブロック図である。

【図3】図３は、画素を駆動する駆動回路の一例を示す回路図である。

【図4】図４は、液晶表示部の一例を示す断面図である。

【図5】図５は、本実施形態に係る液晶表示装置の画素を模式的に示す平面図である。

【図6】図６は、本実施形態に係る液晶表示装置の画素をスイッチングするトランジスタの一例を模式的に示す断面図である。

【図7】図７は、本実施形態に係る液晶表示装置の周辺回路を模式的に示す平面図である。

【図8】図８は、本実施形態に係る液晶表示装置の周辺回路の一例を模式的に示す断面図である。

【図9】図９は、トランジスタの特性を説明するための説明図である。

【図10】図１０は、トランジスタの特性を説明するための説明図である。

【図11】図１１は、本実施形態に係る液晶表示装置を適用する電子機器の一例を示す図である。

【発明を実施するための形態】

【0012】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0013】

図１は、本実施形態に係る液晶表示装置の一例を表す説明図である。図２は、図１の液晶表示装置のシステム例を表すブロック図である。図１は模式的に表したものであり、実際の寸法、形状と同一とは限らない。なお、表示装置１が本発明の「液晶表示装置」の一具体例に相当する。

【0014】

表示装置１は、液晶表示部２と、ドライバＩＣ３と、バックライト６と、を備えている。表示装置１は、透過型、又は半透過型の表示装置であってもよく、バックライト６を備えない、反射型の表示装置であってもよい。図示しないフレキシブルプリント基板（ＦＰＣ（Flexible Printed Circuits））は、ドライバＩＣ３への外部信号又はドライバＩＣ３を駆動する駆動電力を伝送する。液晶表示部２は、透光性絶縁基板、例えばガラス基板１１と、ガラス基板１１の表面にあり、液晶セルを含む画素がマトリクス状（行列状）に多数配置されてなる表示エリア部２１と、水平ドライバ（水平駆動回路）２３と、垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂと、を備えている。垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂは、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂとして、表示エリア部２１を挟むように配置されている。ガラス基板１１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１基板と、この第１の基板と所定の間隙をもって対向して配置される第２基板とを含む。そして、ガラス基板１１は、第１基板、第２基板の間に液晶が封入される液晶層を有する。水平ドライバ（水平駆動回路）２３と、垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂとは、第１基板に形成されるので、周辺回路ともよばれる。

【0015】

液晶表示部２の額縁領域１１ｇｒ、１１ｇｌは、ガラス基板１１の表面にあり、液晶セルを含む画素がマトリクス状（行列状）に多数配置されてなる表示エリア部２１の外側にある、非表示領域である。垂直ドライバ２２Ａ、２２Ｂは、額縁領域１１ｇｒ、１１ｇｌに配置されている。

【0016】

バックライト６は、液晶表示部２の裏面側（画像を表示する面とは反対側の面）に配置されている。バックライト６は、液晶表示部２に向けて光を照射し、表示エリア部２１の全面に光を入射させる。バックライト６は、例えば光源と、光源から出力された光を導いて、液晶表示部２の裏面に向けて出射させる導光板と、を含む。

【0017】

液晶表示部２は、ガラス基板１１上に、表示エリア部２１と、インターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えるドライバＩＣ３と、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂ及び水平ドライバ２３とを備えている。

【0018】

表示エリア部２１は、液晶層を含む画素Ｖｐｉｘが、表示上の１画素を構成するユニットがｍ行×ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるｎ個の画素Ｖｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｍ個の画素Ｖｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部２１は、画素Ｖｐｉｘのｍ行ｎ列の配列に対して行毎に走査線２４_１、２４_２、２４_３・・・２４_ｍが配線され、列毎に信号線２５_１、２５_２、２５_３・・・２５_ｎが配線されている。以後、本実施形態においては、走査線２４_１、２４_２、２４_３・・・２４_ｍを代表して走査線２４又は走査線２４_ｍのように表記し、信号線２５_１、２５_２、２５_３・・・２５_ｎを代表して信号線２５又は信号線２５_ｎのように表記することがある。また、本実施形態においては、走査線２４_１、２４_２、２４_３・・・２４_ｍを代表して走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・のように表記し、信号線２５_１、２５_２、２５_３・・・２５_ｎを代表して信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３・・・のように表記することもある。表示エリア部２１は、正面に直交する方向から見た場合、走査線２４と信号線２５がカラーフィルタのブラックマトリクスと重なる領域に配置されている。また、表示エリア部２１は、ブラックマトリクスが配置されていない領域が開口部となる。

【0019】

液晶表示部２には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバＩＣ３に与えられる。ドライバＩＣ３は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換（昇圧）し、マスタークロック、水平同期信号及び垂直同期信号を生成する。ドライバＩＣ３は、生成したマスタークロック、水平同期信号及び垂直同期信号をそれぞれ第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂ及び水平ドライバ２３に与える。ドライバＩＣ３は、画素Ｖｐｉｘ毎の画素電極に対して各画素共通に与えるコモン電位（対向電極電位）Ｖｃｏｍを生成して表示エリア部２１に与える。

【0020】

第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、シフトレジスタを含み、さらにラッチ回路等を含む。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、ラッチ回路が、垂直クロックパルスに同期してドライバＩＣ３から出力される表示データを１水平期間で順次サンプリングしラッチする。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、ラッチ回路においてラッチされた１ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア部２１の走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・に与えることによって画素Ｖｐｉｘを行単位で順次選択する。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・の延在方向に走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・を挟むように配置されている。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、例えば、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・の表示エリア部２１の上寄り、垂直走査上方向から、表示エリア部２１の下寄り、垂直走査下方向へ順にデジタルデータを出力する。また、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３・・・の表示エリア部２１の下寄り、垂直走査下方向から、表示エリア部２１の上寄り、垂直走査上方向へ順にデジタルデータを出力することもできる。

【0021】

水平ドライバ２３には、例えば６ビットのＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタル映像データＶｓｉｇが与えられる。水平ドライバ２３は、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂによる垂直走査によって選択された行の各画素Ｖｐｉｘに対して、画素毎に、もしくは複数画素毎に、あるいは全画素一斉に、信号線２５を介して表示データを書き込む。

【0022】

図３は、画素を駆動する駆動回路の一例を示す回路図である。表示エリア部２１には、図３に示す各画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）Ｔｒに表示データとして画素信号を供給する信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３、各薄膜トランジスタＴｒを駆動する走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３等の配線が形成されている。このように、信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３は、上述したガラス基板１１の表面と平行な平面に延在し、画素Ｖｐｉｘに画像を表示するための画素信号を供給する。画素Ｖｐｉｘは、薄膜トランジスタＴｒ及び液晶素子ＬＣを備えている。薄膜トランジスタＴｒは、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。薄膜トランジスタＴｒのソース及びドレインのうち一方は信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３に接続され、ゲートは走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３に接続され、ソース及びドレインのうち他方は液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端が薄膜トランジスタＴｒに接続され、他端が共通電極ｃｏｍのコモン電位Ｖｃｏｍに接続されている。

【0023】

画素Ｖｐｉｘは、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３により、表示エリア部２１の同じ行に属する他の画素Ｖｐｉｘと互いに接続されている。走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３のうち奇数の走査線２４_ｍ＋１、２４_ｍ＋３は、第１垂直ドライバ２２Ａと接続され、第１垂直ドライバ２２Ａから後述する走査信号の垂直走査パルスが供給される。走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３のうち偶数の走査線２４_ｍ＋２、２４_ｍ＋４は、第２垂直ドライバ２２Ｂと接続され、第２垂直ドライバ２２Ｂから、後述する走査信号の垂直走査パルスが供給される。このように、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査方向の走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３に交互に垂直走査パルスを印加する。また、画素Ｖｐｉｘは、信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３により、表示エリア部２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３は、水平ドライバ２３と接続され、水平ドライバ２３より画素信号が供給される。共通電極ｃｏｍのコモン電位Ｖｃｏｍは、不図示の駆動電極ドライバと接続され、駆動電極ドライバより電圧が供給される。さらに、画素Ｖｐｉｘは、共通電極ｃｏｍのコモン電位Ｖｃｏｍにより、表示エリア部２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。

【0024】

図１及び図２に示す第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、垂直走査パルスを、図３に示す走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３を介して、画素Ｖｐｉｘの薄膜トランジスタＴｒのゲートに印加することにより、表示エリア部２１にマトリクス状に形成されている画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。図１及び図２に示す水平ドライバ２３は、画素信号を、図３に示す信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３を介して、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂにより順次選択される１水平ラインを含む各画素Ｖｐｉｘにそれぞれ供給する。そして、これらの画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。

【0025】

上述したように、表示装置１は、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂが走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３を順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する画素Ｖｐｉｘに対して、水平ドライバ２３が画素信号を供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバは、その１水平ラインに対応する共通電極ｃｏｍのコモン電位Ｖｃｏｍを印加するようになっている。

【0026】

表示装置１は、液晶素子ＬＣに同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化する可能性がある。表示装置１は、液晶の比抵抗（物質固有の抵抗値）等の劣化を防ぐため、駆動信号のコモン電位Ｖｃｏｍを基準として映像信号の極性を所定の周期で反転させる駆動方式が採られる。

【0027】

この液晶表示装置の駆動方式として、カラム反転、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。カラム反転は、１カラム（１画素列）に相当する１Ｖ（Ｖは垂直期間）の時間周期で映像信号の極性を反転させる駆動方式である。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。

【0028】

次に、表示エリア部２１の構成を詳細に説明する。図４は、液晶表示部の一例を示す断面図である。液晶表示部２は、図４に示すように、第１基板（上側基板）５０と、この第１基板５０の表面に垂直な方向に対向して配置された第２基板（下側基板）５２と、第１基板５０と第２基板５２との間に挿設された液晶層５４とを備えている。なお、第１基板５０は、液晶層５４とは反対側の面に、バックライト６が配置されている。

【0029】

液晶層５４は、電界の状態に応じてそこを通過する光を変調するものであり、ＦＦＳ（フリンジフィールドスイッチング）又はＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶５４を用いた液晶表示デバイスが用いられる。液晶５４は、液晶層５４に多数分散されている。

【0030】

第１基板５０は、ガラスなどの透光性基板である画素基板６０と、画素基板６０の液晶層５４側に積層された第１配向膜６２と、画素基板６０の液晶層５４とは反対側に積層された第１偏光板６３と、を有する。画素基板６０については後述する。第１配向膜６２は、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第１配向膜６２は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。第１偏光板６３は、バックライト６側から入射してきた光を直線偏光に変換する機能を有している。

【0031】

第２基板５２は、ガラスなどの透光性基板である対向基板６４と、この対向基板６４の液晶層５４側に形成されたカラーフィルタ６６と、カラーフィルタ６６の液晶層５４側に形成された第２配向膜６７と、対向基板６４の液晶層５４側とは反対側に形成された位相差板６８と、位相差板６８の対向基板６４側とは反対側に形成された第２偏光板６９と、を含む。カラーフィルタ６６は、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタ６６は、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を周期的に配列して、図３に示す各画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。カラーフィルタ６６は、画素基板６０と垂直な方向において、液晶層５４と対向する。なお、カラーフィルタ６６は、異なる色に着色されていれば、他の色の組み合わせであってもよい。一般に、カラーフィルタ６６は、緑（Ｇ）の色領域の輝度が、赤（Ｒ）の色領域及び青（Ｂ）の色領域の輝度よりも高い。なお、カラーフィルタ６６は、ブラックマトリクス７６ａが図３に示す画素Ｖｐｉｘの外周を覆うように形成されていてもよい。このブラックマトリクス７６ａは、二次元配置された画素Ｖｐｉｘと画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。そして、ブラックマトリクス７６ａは、光の吸収率が高い材料で形成される。

【0032】

第２配向膜６７は、第１配向膜６２と同様に、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第２配向膜６７は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。位相差板６８は、第１偏光板６３及び第２偏光板６９に生じる偏光板起因の視野角を補償する機能を有する。第２偏光板６９は、偏光板吸収軸と平行な直線偏光成分を吸収し、直交する偏光成分を透過する機能を有している。第２偏光板６９は、液晶のＯＮ／ＯＦＦ状態に依存して光を透過／遮断する機能を有している。

【0033】

次に、図５及び図６を用いて、画素基板６０について説明する。図５は、本実施形態に係る液晶表示装置の画素を模式的に示す平面図である。図６は、本実施形態に係る液晶表示装置の画素をスイッチングするトランジスタの一例を模式的に示す断面図である。画素基板６０は、透光性基板７１に各種回路が形成されたＴＦＴ基板であり、この画素基板６０上にマトリクス状に配設された複数の画素電極７２と、共通電極ｃｏｍと、を含む。図６に示すように、画素電極７２と共通電極ｃｏｍとは、絶縁層７４で絶縁され、画素基板６０の表面に垂直な方向において、対向している。画素電極７２及び共通電極ｃｏｍは、ＩＴＯ（Indium Tin Oxide）等の透光性導電材料（透光性導電酸化物）で形成される透光性電極である。

【0034】

上述した各画素Ｖｐｉｘのスイッチング素子である薄膜トランジスタＴＲをトランジスタＴｒ１とする場合、画素基板６０は、透光性基板７１に、上述した各画素Ｖｐｉｘのスイッチング素子であるトランジスタＴｒ１が形成された半導体層９０、各画素電極７２に画素信号を供給する信号線２５、トランジスタＴｒ１を駆動する走査線２４等の配線が絶縁層７４を介して積層されている。本実施形態において、共通電位補助配線ＣＯＭＬは、共通電極ｃｏｍへコモン電位Ｖｃｏｍを給電する配線である。

【0035】

絶縁層７４は、走査線２４と半導体層９０との間の絶縁層（第１絶縁膜）７４ａと、画素電極７２と共通電極ｃｏｍとの間の絶縁層（第２絶縁膜）７４ｂと、が積層されている。より具体的には、絶縁層７４ａは、各部が透光性基板７１または走査線２４と接する位置（層）に積層されている。絶縁層７４ｂは、各部が信号線２５、半導体層９０または絶縁膜７４ａの表面に接する位置（層）に積層されている。本実施形態の絶縁膜７４ａ及び絶縁膜７４ｂは、ＳｉＮｘ（窒化シリコン）又は酸化シリコンの無機絶縁層である。また、絶縁膜７４ｂは、ポリイミド樹脂などの有機系絶縁材料で形成されている。なお、絶縁膜７４ａ、７４ｂの各層を形成する材料はこれに限定されない。また、絶縁膜７４ａ、７４ｂは、同じ絶縁材料であってもよく、いずれかが異なる絶縁材料であってもよい。

【0036】

図５及び図６に示すように、走査線２４は、半導体層９０の一部と立体交差して、トランジスタＴｒ１のゲートとして作用する。走査線２４と半導体層９０の一部とが立体交差した箇所は１カ所であり、トランジスタＴｒ１は、ｎチャネルであるチャネル領域ｃｈを備えるシングルゲートトランジスタである。半導体層９０は、例えば、アモルファスシリコンで形成されている。信号線２５は、透光性基板７１の表面と平行な平面に延在し、画素に画像を表示するための画素信号を供給する。半導体層９０は、一部が信号線２５のソース線２５ａと接し、他の一部が信号線２５と同一の層に形成されたドレイン線２５ｂと電気的に接続している。本実施形態のドレイン線２５ｂは、スルーホールＳＨ１において、画素電極７２と電気的に接続している。本実施形態において、走査線２４は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属の配線であり、信号線２５は、アルミニウム等の金属の配線である。共通電位補助配線ＣＯＭＬは、アルミニウム等の金属の配線である。本実施形態の画素基板６０は、透光性基板７１上に、共通電位補助配線ＣＯＭＬ、走査線２４及び共通電極ｃｏｍ、絶縁膜７４ａ、信号線２５及び半導体層９０、絶縁膜７４ｂ、画素電極７２の順で積層されている。

【0037】

画素基板６０は、各画素Ｖｐｉｘに対応して画素電極７２に開口ＳＬが形成されており、共通電極ｃｏｍと画素電極７２との間に形成される電界のうち、画素電極７２の開口ＳＬからもれた電界（フリンジ電界）で液晶５４を駆動させる。

【0038】

共通電位補助配線ＣＯＭＬは、共通電極ｃｏｍへコモン電位Ｖｃｏｍを給電する配線であり、共通電極ｃｏｍとスルーホールＳＨ２で電気的に接続することでコモン電位Ｖｃｏｍを給電している。

【0039】

図７は、本実施形態に係る液晶表示装置の周辺回路を模式的に示す平面図である。図８は、本実施形態に係る液晶表示装置の周辺回路の一例を模式的に示す断面図である。図８は、図７のＡ１−Ａ２断面を示している。図７に示す薄膜トランジスタであるトランジスタＴｒ２は、第１垂直ドライバ２２Ａ又は第２垂直ドライバ２２Ｂのシフトレジスタの一部である。

【0040】

シフトレジスタは、コンデンサを介して接続されたトランジスタＴｒ２が多段に接続されている。例えば、単位回路ごとに、トランジスタＴｒ２が走査線の電位を所定時間内にローレベル（下位電位）に立ち下げ、走査パルスを生成する。このため、シフトレジスタには、ローレベル（下位電位）の電位を給電する下位電位配線３２と、トランジスタＴｒ２を動作させる周辺回路用ゲート線３１が入力されている。トランジスタＴｒ２は、前段のトランジスタＴｒ２に接続されたコンデンサと接続する周辺回路用ソース電極３３ｂと、後段のトランジスタＴｒ２にコンデンサを介して接続する周辺回路用ドレイン電極３３ａと、半導体層９１と、を備えている。図８に示すように、周辺回路用ゲート線３１は、半導体層９１の一部と立体交差して、トランジスタＴｒ２のゲートとして作用する。周辺回路用ゲート線３１と半導体層９１の一部とが立体交差した箇所は１カ所であり、トランジスタＴｒ２は、ｎチャネルであるチャネル領域ｃｈを備えるシングルゲートトランジスタである。半導体層９１は、例えば、アモルファスシリコンで形成されている。また、図７に示すトランジスタＴｒ２は、図６に示す画素内の薄膜トランジスタＴｒ１を形成するための製造プロセスを用いて、透光性基板７１上で一体成形できる。これにより、製造プロセスを短縮でき、液晶表示部２を小型にすることができる。

【0041】

半導体層９１は、ゲートのチャネル領域ｃｈに電圧を繰り返し印加すると閾値電圧が変動する閾値電圧シフトと呼ばれる特性を有する。特に、半導体層９１がアモルファスシリコンである場合、０Ｖ電位時の電流が大きいと消費電力が大きくなり、回路が動作しない可能性がある。図９は、トランジスタの特性を説明するための説明図である。図９に示すように、長時間動作した薄膜トランジスタは、Ｉ−Ｖ特性曲線ＣｓｔがＩ−Ｖ曲線Ｃｄｐに閾値電圧シフト（矢印ＳＦ方向にシフト）し、０Ｖ電位の電流が増加する可能性がある。これにより、シフトレジスタが誤動作し、表示装置１は、ある画素へ走査する垂直走査パルスが適切でなくなり、画面の表示が乱れる可能性がある。

【0042】

本実施形態のトランジスタＴｒ２は、画素基板６０の表面に垂直な方向においてトランジスタＴｒ２に積層された無機絶縁層７４ｂを介して設けられ、チャネル領域ｃｈを覆う、導電層３４を備える。導電層３４は、画素電極７２又は共通電極ｃｏｍと同時にパターニングされ、形成されたＩＴＯであることが、プロセス工数を削減するために好ましい。導電層３４は、下位電位配線３２とスルーホールＳＨ３で電気的に接続されている。これにより、図８に示す導電層３４と半導体層９１とが絶縁層７４ｂを介して対向し、導電層３４に給電された負の電位が薄膜トランジスタＴｒのチャネル領域ｃｈの動作へ影響を及ぼすことができる。絶縁層７４ｂは、画素基板６０の表面に垂直な方向においてチャネル領域ｃｈとオーバーラップし、厚みｄは５０ｎｍ以上１０００ｎｍ以下であることが好ましい。絶縁層７４ｂの厚みｄは５０ｎｍ以上とすることで、導電層３４とソース線２５ａとの絶縁性を確保できる。絶縁層７４ｂの厚みｄは１０００ｎｍ以下とすることで、導電層３４に給電された電位が薄膜トランジスタＴｒのチャネル領域ｃｈの動作へ影響を高めることができる。なお、図８に示すスルーホールＳＨ３において、トランジスタＴｒ１と同じプロセスで形成するため、共通電極ｃｏｍを形成するためのＩＴＯを利用した、かさ上げ導電層３５を形成してもよい。

【0043】

図１０は、トランジスタの特性を説明するための説明図である。図１０に示すように、スイッチング素子であるトランジスタＴｒ２は、所定の電流−電圧特性（Ｉ−Ｖ特性）を有しており、画素基板６０の表面に垂直な方向において薄膜トランジスタＴｒに積層された無機絶縁層７４ｂを介して設けられ、チャネル領域ｃｈを覆う、導電層３４を備え、導電層３４には、負の電位が印加されていれば、導電層３４に電位が印加されていないＩ−Ｖ特性曲線Ｃｓｔよりも、予め閾値電圧を下げるようにシフトしたＩ−Ｖ特性曲線Ｃｓｆとすることができる。これにより、ゲートのチャネル領域ｃｈに電圧を繰り返し印加して生じる閾値電圧シフトが発生しても、０Ｖ電流の増加を抑制できる。

【0044】

このように、本実施形態に係る表示装置１は、第１基板である画素基板６０と、画素電極６０に対向配置された第２基板である対向基板６４と、画素基板６０と対向基板６４との間に配置される液晶層５４と、を備える。画素基板６０は、マトリクス状に配置された複数の画素が配置された表示エリア部２１と、表示エリア部２１の外側に位置する額縁領域１１ｇｌ、１１ｇｒと、を備える。額縁領域１１ｇｌ、１１ｇｒには、表示エリア部２１の画素を駆動する周辺回路である垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂを含み、垂直ドライバ（垂直駆動回路）２２Ａ、２２ＢのトランジスタＴｒ２には、画素基板６０の表面に垂直な方向においてトランジスタＴｒ２に積層された無機絶縁層７４ｂを介して導電層３４が設けられる。そして、導電層３４には、負の電位が印加されている。このトランジスタＴｒ２は、長時間動作などにより、ゲートのチャネル領域ｃｈに電圧を繰り返し印加して生じる閾値電圧シフトが発生しても、０Ｖ電流の増加を抑制できる。その結果、長時間動作に起因する周辺回路の誤動作が低減し、液晶層５４の表示ムラが抑制され、表示装置１は、表示品質が向上する。表示装置１を利用した電子機器は、表示品質が向上するので、操作性が向上する。

【0045】

導電層３４には、負の電位が印加されていれば、導電層３４への給電用の専用配線を備えてもよい。上述したように、本実施形態の下位電位配線３２を利用することにより、導電層３４への給電用の専用配線を削減できるので、表示に寄与しない額縁領域を低減できる。

【0046】

なお、本実施形態の画素電極７２は、共通電極ｃｏｍよりも液晶層５４側にあるがこの態様に限られず、共通電極ｃｏｍを画素電極７２よりも液晶層５４側にあるようにしてもよい。この別態様の場合、画素基板６０は、各画素Ｖｐｉｘに対応して共通電極ｃｏｍに開口ＳＬが形成されており、共通電極ｃｏｍと画素電極７２との間に形成される電界のうち、共通電極ｃｏｍの開口ＳＬからもれた電界（フリンジ電界）で液晶５４を駆動させる。このような構造にすることにより、本実施形態で配置した共通電位補助配線ＣＯＭＬを備えなくてもよい。その結果、開口効率を向上させることができる。

【0047】

（適用例）
次に、図１１を参照して、実施形態で説明した表示装置１の適用例について説明する。図１１は、本実施形態に係る液晶表示装置を適用する電子機器の一例を示す図である。本実施形態に係る表示装置１は、カーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、液晶表示装置に映像信号を供給し、液晶表示装置の動作を制御する制御装置を備える。

【0048】

図１１に示す電子機器は、本実施形態に係る表示装置１が適用されるカーナビゲーション装置である。表示装置１は、自動車の車内のダッシュボード３００に設置される。具体的にはダッシュボード３００の運転席３１１と助手席３１２の間に設置される。カーナビゲーション装置の表示装置１は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。

【0049】

また、上述した内容により実施形態が限定されるものではない。また、上述した実施形態の構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

【符号の説明】

【0050】

１ 表示装置
２ 液晶表示部
６ バックライト
１１ ガラス基板
１１ｇｒ、１１ｇｌ 額縁領域
２１ 表示エリア部
２２Ａ 第１垂直ドライバ
２２Ｂ 第２垂直ドライバ
２４ 走査線
２５ 信号線
３１ 周辺回路用ゲート線
３２ 下位電位配線
３４ 導電層
６４ 対向基板
６６ カラーフィルタ
７１ 透光性基板
７２ 画素電極
７４ｂ 無機絶縁層
９０、９１ 半導体層
ＬＣ 液晶素子
Ｔｒ、Ｔｒ１、Ｔｒ２ トランジスタ
ＳＨ１ スルーホール
ＳＨ２ スルーホール
ＳＨ３ スルーホール
ｃｏｍ 共通電極
ｃｈ チャネル領域
Ｖｐｉｘ 画素

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】