特許 6107021 配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6107021

(24)【登録日】2017年3月17日

(45)【発行日】2017年4月5日

(54)【発明の名称】配線基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20170327BHJP

   H05K 3/46 20060101ALI20170327BHJP

   H01L 23/28 20060101ALI20170327BHJP

【ＦＩ】

   H01L23/12 Q

   H05K3/46 Q

   H01L23/28 C

   H01L23/12 501B

   H05K3/46 B

【請求項の数】2

【全頁数】12

(21)【出願番号】特願2012-208145(P2012-208145)

(22)【出願日】2012年9月21日

(65)【公開番号】特開2014-63881(P2014-63881A)

(43)【公開日】2014年4月10日

【審査請求日】2015年8月20日

(73)【特許権者】

【識別番号】000003193

【氏名又は名称】凸版印刷株式会社

(72)【発明者】

【氏名】菊池 克

(72)【発明者】

【氏名】若生 巌

【審査官】 井上 和俊

(56)【参考文献】

【文献】 特開２０１０−１６５８５５（ＪＰ，Ａ）

【文献】 特開２００４−３２７８５１（ＪＰ，Ａ）

【文献】 特開２０１０−２６７９４８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／２８

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

配線基板の製造方法が、少なくとも、
（ａ）表裏に第一の導電層を備え、単体銅版の支持体を準備する工程と、
（ｂ）前記表裏の第一の導電層の上にフォトリソ法を利用して、リング状の導体パターンと半導体チップと接続するためのアレイ状配列した第一の端子電極パターンと配線パターンとを形成する工程と、
（ｃ）（ｂ）の工程後の支持体の表裏に樹脂絶縁層を形成する工程と、
（ｄ）前記表裏の樹脂絶縁層にビアホールを形成し、その後前記ビアホールを導電体で充填する工程と、
（ｅ）表裏に導電層を形成し、その後フォトリソ法により端子電極、配線パターン等を形成する工程と、
（ｆ）（ｃ）〜（ｅ）の工程を所定数繰り返す工程と、
（ｇ）表裏にソルダーレジストを塗布し、塗布したソルダーレジストにフォトリソ法により開口パターンを形成する工程と、
（ｈ）前記支持体部分で表裏の２枚の配線基板に分離し第一の導電層を露出する工程と、
（ｉ）前記配線基板に露出した第一の導電層を除去する工程と、
（ｊ）表裏の端子電極に表面処理を施す工程と
を含む配線基板の製造方法であって、
前記（ｈ）の工程がウオーターカッターで前記単体銅版を厚み方向で分割することを特徴とする配線基板の製造方法。

【請求項2】

前記配線基板がコアレス基板であることを特徴とする請求項１に記載の配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フリップチップ方式で半導体チップを接続・搭載するコアレスタイプの配線基板に係り、詳しくは、半導体チップと配線基板間の隙間を充填するアンダーフィル用樹脂がチップ周辺へ展延するのを防止する技術に関する。

【背景技術】

【0002】

高度情報化時代を迎え、情報通信技術が急速に発達するのに伴い、各種エレクトロニクス機器の小型化・薄型化・軽量化が図られている。これらの機器には半導体チップを搭載した配線基板が使われるが、配線基板は、一方の面に半導体チップと接続する第一の端子電極を備え他方の面にプリント基板と接続するための第二の端子電極を備えた基板で、半導体側の狭いピッチをプリント基板側の広いピッチに変換する基板である。

【0003】

半導体チップを配線基板に実装する方式に関しては、半導体チップと基板サイズの小型化により実装面積の低減が必要な一方、半導体チップの電極端子数は増加傾向にあるため、端子電極の大きさとピッチは狭小化している。このため実装方式は、従来のワイヤーボンディング方式から、対応する端子（面）同士をはんだで直接に接続するフリップチップ実装方式（以下、ＦＣ・・・・と記す。）が採用されている。特に、ＦＣ実装は、アレイ状に高密度配置された端子群を一括接続するもので、電気性能が優れる接続方式として、近年、急速に成長している実装方式である。

【0004】

配線基板については、図２にその概略を示すように、配線層１４を多層化したビルドアップ構造の多層配線基板１０が使用されている。ビルドアップ基板１０は、厚めのコア基板７の表裏にコア基板７よりは薄い配線層１４（樹脂絶縁層４／配線パターン１５）を複数積み重ね、上下の配線パターン１５間をビアホール１１で接続し、アレイ配置された第一の端子電極３と第二の端子電極間６の導通をとったものである。一般にＦＣＢＧＡと称されている。

【0005】

ＦＣＢＧＡは、さらなる高密度化と高速対応が要求されており、これらを実現するために、配線ルールの微細化、樹脂絶縁層４／配線パターン１５部分の薄膜化と超多層化、高速対応のための物性を有する樹脂絶縁材料の採用、絶縁層４を貫通するビアホール１１の微径化等が要求されている。また、コア基板７は、絶縁層４に比べて相対的に厚いためスルーホール８の径も太く、側壁９がめっきされる構造である。このためインピーダンスの不整合に起因する反射ノイズが多く高速伝送の妨げとなっており、このコア基板７を取り除いたコアレス（コアフリー）構造のＦＣＢＧＡが嘱望されている。

【0006】

このような高密度多ピンの接続技術の必要性を背景に、ＦＣＢＧＡの絶縁層材料として、セラミック材料から有機樹脂材料への変更が進んできた経緯がある。セラミック基板に比べて有機樹脂材料からなる基板はビアホール等の微細加工が容易であり、高速対応における電気特性の指標となる誘電率や誘電正接については、その値が低く、高速対応における材料特性として有利であることが挙げられる。さらに、有機材料は無機材料に比べ柔軟性を持ち、落下などの衝撃に対する耐衝撃性を備え、軽量であるからである。

【0007】

しかしながら、有機樹脂材料からなる配線基板と無機系半導体チップとの間の熱膨張率の差は、セラミック配線基板のそれと比べて大きく、温度によって著しく変化、上昇する。そのため、ＦＣ実装方式においては、ＦＣ接続後の冷却時に、半導体チップと配線基板の熱膨張係数差に起因して応力が生じ、該応力は半導体チップと配線基板間に配置された端子のはんだ接合部に集中し、はんだ接合部の変形、破壊を招きやすいという問題があった。

【0008】

上記の接続不良を防ぐため、図３に示すように半導体チップ１５裏面腹部と配線基板１０との間に熱硬化性の封止樹脂１７を注入（アンダーフィリング、また樹脂をアンダーフィル樹脂とも記す。）して、はんだ接合部１６にかかる応力を封止樹脂１７全体に分散させ、はんだ接合部１６の断裂を防ぐ技術が採用されている。この樹脂封止には、半導体チップ１５全体を覆う金属等のキャップを必要とせずに、湿気や塵埃から半導体装置を保護する効果もあり、接続信頼性が飛躍的に向上することが知られている。

【0009】

アンダーフィリングの方法としては、半導体チップ１５と配線基板１０を、微細なはんだボールを溶かしてはんだ接合した後、両者の５０μｍ程度の間隙に対して、封止樹脂１７をディスペンサから充填するＣＵＦ（Ｃａｐｉｌｌａｒｙ ＵｎｄｅｒＦｉｌｌ；キャピラリーアンダーフィル）工法と、配線基板１０上の半導体チップ１５の搭載位置の近傍にあらかじめ常温の封止樹脂１７を塗布しておいてから半導体チップ１５をはんだ接合するＰＡＭ（Ｐｒｅ Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ；プリアプライドマテリアル）工法が知られている。

【0010】

ＣＵＦ工法では、半導体チップ１５をフェースダウン方式で配線基板１０にＦＣ実装した後、半導体チップ１５の近傍に封止樹脂を滴下し、５０μｍ前後の間隙に毛細管現象を利用して樹脂を流し込むもので、封止樹脂の充填後、加熱硬化処理を行なう。
半導体チップ１５と配線基板１０の間隙に樹脂が浸透していくため、端子電極３の配置によっては、封止樹脂１７の注入時間が著しく長くなったり、樹脂内に含まれるフィラーと樹脂成分の流速差に起因してフローマークが生じたり、樹脂内に巻き込みボイドなどを発生したりして、接続信頼性を低下させることがある。

【0011】

一方、ＰＡＭ工法では、配線基板表層の樹脂絶縁層上に封止樹脂を常温状態であらかじめ塗布してから、半導体チップ１５と配線基板１０間の端子電極３の位置合わせを行ない、加熱ヘッドで半導体チップ１５を加熱押圧し、ほぼ同時に封止樹脂１７を溶融硬化させる。ＰＡＭ工法においても、半導体チップがフェースダウン方式で実装される際に、樹脂の間隙への濡れ広がりが円滑にいかないとＣＵＦ工法と同様の欠陥が樹脂内に生じる。

【0012】

アンダーフィル樹脂の流動性を高め、隙間への浸透性を向上させるために該樹脂の粘性を低くすると、樹脂がチップの裏面腹部からチップ外の配線基板上に展延してしまう（図３の→方向）。すなわち、封止樹脂が、半導体チップが占めるべき領域外の配線基板表面へ薄く濡れ広がるブリード現象が生じるという問題がある。半導体チップの周囲に抵抗、コンデンサ、インダクタ等の受動部品を搭載するための端子が敷設されていると、展延領域では端子表面が汚染され前記電子部品のはんだ接続がうまくいかなくなる。あるいは、チップ側壁を這い上がった樹脂（フィレット１８、図３参照）の形状が、展延が生じたことによって側壁面で均一でなくなると、樹脂中の応力分布が均一にならず半導体装置の長期信頼性を損なうという問題が生じる。

【0013】

アンダーフィル樹脂がチップ裏面以外の基板上へ広く展延するのを防止する技術として、樹脂堰き止め用のダムを半導体チップ（以下、チップとも記す。）周囲に敷設するものがある。従来のコアレスタイプ以外の配線基板においては、端子電極以外をソルダーレジスト（以下、ＳＲとも記す。）で被覆するのが一般的であるが、特許文献１ではチップ近傍のソルダーレジスト上に所定のインクを用いて枠状のダムを形成している。樹脂がチップ裏面から延在する部分はダムを乗り越えられず堰きとめられることを期待したものである。さらに特許文献２では上記ダムの材質を、アンダーフィル樹脂をはじきやすい性質のものに限定している。

【0014】

別の技術としては、上記堰き止め用ダムが基板表面のソルダーレジストパターンから突出しているのに対して、逆にチップ周囲を囲むように環状の凹部を、配線基板最外層を組成する樹脂絶縁層に形成している。この構造は、ダムが堰き止めるのに対して、凹みに樹脂を貯留することで展延を防止するもので、ＳＲ層を設けないコアレスタイプの配線基板に好ましいとされている（特許文献３）。
この他、プラズマ処理等を用いて表面状態の改質（疎水性／親水性）し、濡れ広がりを制御する技術も開示されている（特許文献２参照）。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】特開２００４−１７９５７６号公報

【特許文献2】特開２００４−１７９５７８号公報

【特許文献3】特開２０１０−１４１０１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0016】

特許文献１と特許文献２に開示された技術は、ＦＣＢＧＡ基板の表面に特殊なインクを使用してダムを形成している。したがって、別工程で追加加工が加わることで歩留まりの低下が懸念される。また基板表面から、凸状に突出するパターンは、半導体チップの周囲に受動部品を搭載する上で邪魔になるおそれがある。

【0017】

特許文献３に開示された技術は、コアレス基板が対象であるが、コアレス構造のＦＣＢＧＡは通常のコア有りのＦＣＢＧＡと異なり、配線層数が少なくまたコアがない分基板の厚が薄いため、凹みを設けることにより局所的に強度が低下することになり、凹みを起点とした反りやクラックが発生しやすくなるという問題がある。また、製造方法も凹部をつくるために犠牲層を設け、その後に接続パッド等配線パターンを形成する工程を有しており、歩留まりが低下するおそれがある。犠牲層を設けた後に配線加工用のレジストを塗布したり貼合したりするとレジスト内部下部にボイドが生じやすくなり、当該部位にめっき析出が生じるという問題もある。

【0018】

本発明は、半導体チップ側の表面にソルダーレジスト層がないコアレスタイプの配線基板（ＦＣＢＧＡ）に対して、半導体チップと配線基板のはんだ接続部を保護するために注入される封止樹脂が、半導体チップと配線基板の隙間から配線基板表面の所定領域以外に展延しないようにした構造を有する配線基板及びその製造方法を提供することを目的とした。

【課題を解決するための手段】

【0019】

上記課題を達成するための請求項１に記載の発明は、配線基板の製造方法が、少なくとも、（ａ）表裏に第一の導電層を備え、単体銅版の支持体を準備する工程と、（ｂ）前記表裏の第一の導電層の上にフォトリソ法を利用して、リング状の導体パターンと半導体チップと接続するためのアレイ状配列した第一の端子電極パターンと配線パターンとを形成する工程と（ｃ） （ｂ）の工程後の支持体の表裏に樹脂絶縁層を形成する工程と、（ｄ）前記表裏の樹脂絶縁層にビアホールを形成し、その後前記ビアホールを導電体で充填する工程と、（ｅ）表裏に導電層を形成し、その後フォトリソ法により端子電極、配線パターン等を形成する工程と、（ｆ）（ｃ）〜（ｅ）の工程を所定数繰り返す工程と、（ｇ）表裏にソルダーレジストを塗布し、塗布したソルダーレジストにフォトリソ法により開口パターンを形成する工程と、（ｈ）前記支持体部分で表裏の２枚の配線基板に分離し第一の導電層を露出する工程と、（ｉ）前記配線基板に露出した第一の導電層を除去する工程と、（ｊ）表裏の端子電極に表面処理を施す工程とを含む配線基板の製造方法であって、前記（ｈ）の工程がウオーターカッターで前記単体銅版を厚み方向で分割することを特徴とする配線基板の製造方法としたものである。

【0025】

また、請求項２に記載の発明は、前記配線基板がコアレス基板であることを特徴とする請求項１に記載の配線基板の製造方法としたものである。

【発明の効果】

【0027】

本発明は、アンダーフィル樹脂の展延防止対策として半導体チップ搭載エリアの外周に導体（一般には銅）からなるリングパターンを配設したものである。リングパターンは、樹脂絶縁層中に埋設され、リングパターン表面は樹脂面とほぼ面一状態で空気中に露出している。導体表面は樹脂絶縁層とは表面活性が異なり、アンダーフィル樹脂が導体表面を越えてより外側の樹脂絶縁層上に濡れ広がるのを阻止する効果がある。

【0028】

本発明においては、工法的に配線基板の半導体チップ側表面には凹凸がほとんど見られず、基板強度の低下や局所的な変形が回避される。凹凸が受動部品の装着性を妨げることもなく、展延による端子の汚染もないので導通不良の発生も少ない。

【0029】

また、リングパターンは、配線パターン形成と同時に形成されるので、工程上の煩雑さが回避でき、製造歩留まりの向上が期待できる。さらには、下記に記載するようにめっき工程の安定化も期待できる。電気的な利点としては、リングパターンをグランド回路につなぐことで、半導体チップ周囲のグランドシールドとして用いることができるので、半導体チップの安定動作が期待できる。

【0030】

電解めっきを実施する場合、パターンの密集度でパターンめっき中における電界集中が変化に対応してめっき厚みのバラツキが変化する。つまり、周囲にパターンが存在する状
態では、電界強度のバラツキが少なくなり、めっき厚みも均一になるが、周囲にパターンが存在しない独立状態では、電界強度が集中するため、めっき厚みバラツキが大きくなる。このため、図１の第一の端子電極のみのパターンで電解めっきを実施するより、周囲のリングパターンが存在する状態の方が、第一の端子電極部分における電界集中を低減することができる。特に、第一の端子電極の外側にと内側で発生するめっき厚みバラツキが緩和され、均一な厚みの仕上がりを実現できる。なお、リングパターンについては、幅を広く設けられるため、電界集中による厚みばらつきは許容できる。

【0031】

リングパターンは、一重に限らず多重に取り囲む形態でも、リングの幅に変化を持たせた形態でも構わない。図１では正方形の例を示したが、この形状に限定されず長方形や局率を有する形状や角部が曲線となる形状、円形や楕円形としても良い。アンダーフィルを滴下した部位から周辺への濡れ広がりが一般的に大きいが、滴下位置近傍のリング幅を広げれば展延防止効果が高い。粘性の異なる種々のアンダーフィル樹脂に対しては、本数を変えることで対応が可能となる。

【0032】

また、アンダーフィルの流れを意図的に誘導するため、リングパターンの少なくとも一部が不連続とし、樹脂絶縁層とする形状としても構わない。つまり、アンダーフィルが幅広で濡れ広がっても不具合の無い位置に不連続部を設け、アンダーフィルの濡れ広がりを誘発させることで、他の領域へ広がるアンダーフィルの体積を減少させることができる。

【0033】

製法的には、上下に分離可能な金属層をコア基材として使用し、枚葉方式で上下対称に絶縁樹脂／導電層を積層していくため、反りの発生が極めて少なく、配線パターンなど微細加工が可能で寸法精度が高い配線基板が得られる。最終的は上下を分離するので同一工程で２倍のコアレスタイプの配線基板数が得られるという効果がある。

【図面の簡単な説明】

【0034】

【図1】本発明になる配線基板の構造を説明する（ａ）上面視と（ｂ）断面視の図である。

【図2】従来型のＦＣＢＧＡの構造を説明する断面視の図である。

【図3】アンダーフィル樹脂が半導体チップと基板間を充填する様子を模式的に示す断面視図である。

【図4】（ａ）〜（ｅ）本発明になる配線基板の製造工程を説明する断面視工程図の一部の図である。

【図5】（ｆ）〜（ｈ）本発明になる配線基板の製造工程を説明する断面視工程図の一部の図である。

【発明を実施するための形態】

【0035】

本発明に係る配線基板１の構造を図１に示した。但し、図２記載のような多層構造を示す配線パターン等は省略し第一の端子電極３と第二の端子電極６とソルダーレジスト６のみ記載してある。該配線基板１は、アレイ状（正方形）に配置されたＣｕからなる端子電極３（直径が概ね１００μｍ程度、ピッチが１５０μｍ程度）を枠状に取り囲む幅が約５０μｍのリングパターン２を有している。リングパターン２は、端子電極３や配線パターンと同じ導電材料、一般にはＣｕからなっており、同時に形成されたものである。端子電極３とリングパターン２は、樹脂４表面と面一となっており、これらはいずれも下記に述べる工法に由来する。

【0036】

図１（ａ）では、端子数は３６個で記載されているが、一般には数百から数千に及ぶ。通常のＦＣＢＧＡであれば、配線基板１の表裏表面はソルダーレジストで被覆されており、端子電極３が円形開口部に露出しているところ、本発明はコアレス対応であるため、半導体チップとＦＣ接続する側の表面はＳＲ被覆されておらず樹脂絶縁層４と端子３が露出しており、裏面反対側のみがソルダーレジスト６で被覆されている。一般に、樹脂表面の方がＳＲ表面より阻度が高く、アンダーフィル樹脂が濡れ広がりやすく種々のトラブルを起こしやすい。但し、リングパターンはコアレスタイプの配線基板に限定されるものでなく、一般のＦＣＢＧＡ、あるいはテープ状のＢＧＡにも適用できるものである。

【0037】

図１（ｂ）の断面視では、裏面は、ピッチが長くアレイ配置された第二の端子電極６が樹脂絶縁層４表面上に形成され、端子間をソルダーレジスト６が埋設している。配線基板１内部は、図示はしていないが（樹脂層／配線層）が所定数積層され、半導体チップと接続するための狭いピッチが、内層での配線を引き回しとビアホール接続により、プリント基板に対応した広いピッチに変換される。従来型のＦＣＢＧＡは図２に示すように、コア基板７を中心に対称に多層化されているが、コアレス対応ＦＣＢＧＡではコア基板７が存在せず全体が非常に薄くなっている。

【0038】

アンダーフィル樹脂は、図３に示すように半導体チップ１５が配線基板１０上の所定の位置にＦＣ接続された後、チップ１５裏面腹部と配線基板１０の隙間のはんだ接続部以外の空間に充填される。粘性が低く熱硬化性のため温度が上昇するとチップ下から外周に向けて展延する場合が多い。樹脂絶縁層４表面は疎水性でアンダーフィル樹脂が濡れ広がりやすい。隙間は狭く（概ね５０μｍ程度）濡れ性を向上するためにプラズマ照射や薬剤処理などの活性化処理を行うのが普通である。これに対し、金属表面、特に清浄な金属表面は親水性があり、アンダーフィルの展延を防止する作用がある。

【0039】

アンダーフィルの濡れ広がりは、基本的には樹脂絶縁層と金属表面の境界で抑制される。境界を越えるアンダーフィ樹脂は、金属表面を濡れ広がりにくく、仮に濡れ広がる場合には、十分な幅を確保して外側の金属表面と樹脂絶縁層の境界に至らないようにする必要がある。金属表面の幅は、濡れ広がりが著しい方だけを変えてもよいし、リングパターンの本数を２本以上にしても構わない。

【0040】

以下、本発明を製造工程に則し、図４、図５の工程図を使って説明する。
図１、図２で示すＦＣＢＧＡは、一般に多面付けの枚葉方式で製造され、最後に断裁されて個片のＦＣＢＧＡとなるが、本実施例では個片に即して説明するが、特に混乱は生じない。

【0041】

本発明に係る製造方法では、表裏に第一の導電層１３を備えた厚み方向に分離可能で適度な剛性を有する支持体１４を出発材料とする。分離可能且つ一定程度の剛性を有する支持体１４を使うのは、該支持体１４をコア基板として、表裏対称に加工を進め、コア基板有りの配線基板を製造してから、支持体１４を表側と裏側に分離してコアレス配線基板とするためである。頑丈な支持体１４を使って対照に加工しないと加工中の基板に反りが生じるからである。

【0042】

支持体１４は、エッチングで除去できる第一の導電層１３を表裏に備えている。導電性材料としては，Ｃｕ、Ｆｅ、Ｍｎ、Ａｌ、Ｎｉ、Ｃｒ、ステンレスを含む合金等を挙げられるが、Ｃｕが導電性とコスト面からもっとも好ましい。支持体１４は、例えば、薄い銅箔２枚を外周その他の部位を分離できる範囲で接着したものでもよいし、スライサーやウオーターカッターで切断可能な金属の単板でも構わない。

【0043】

支持体１４の別の例としては、Ｃｕ、Ａｌ等の金属箔を両面に設けた積層基板が挙げられる。例えば、コア基材１２の表裏にピーラブル銅箔を貼り付けたものが使用できる。剛性が不足する場合は、コア基材１２にプリプレグを重ねた上にピーラブル銅箔を貼り付けてもよい。最後にピーラブル銅箔より上部側の配線基板を引き剥がして使用することになる。

【0044】

本例では、ガラスクロスを含む０．４ｍｍ厚のＦＲ４をコア基材１２とし、表裏に０．０７ｍｍ厚のプリプレグを貼り付け、更に１０μｍの厚さのピーラブル銅箔を第一の銅電層１３として積層した基板を支持体１４とした。

【0045】

次に、表裏の銅箔１３の上に、フォトリソ法を利用して、リング状の導体パターン２、半導体チップと接続するためのアレイ状配列した第一の端子電極３、配線パターン等を形成する。必須のパターンは、リングパターン２と端子電極３であるが、この他後述する多層化あるいはチップ実装時のアライメントに使用するアクセサリー類を含んで構わないが、図４、図５では全て省略して描いてある。

【0046】

所定の厚みのめっきレジスト（製品名：ＲＹ−３５００シリーズ，日立化成工業社製）を真空ラミネーターあるいは真空プレス機で張り合わせてから、定法のフォトリソ法によりレジストに所定の開口パターンを形成した。次いで、硫酸銅のめっき浴中で電解めっきを施して、開口部に厚みが１０μｍの銅皮膜２，３を形成し、レジストを剥離して所望の導体パターンを得た（アディティブ法、図４（ａ））。前記の加工は表裏同時にあるいは順次行うことができる。

【0047】

電解めっきは所定の脱脂処理をしてから、下記に示す、電解銅めっき液を用いることにより、電解銅のめっき皮膜を形成した。
Ａ．電解銅めっき液
硫酸銅 ２０ｇ／ｌ
硫酸 ６０ｇ／ｌ
塩化物イオン ３０ｇ／ｌ
光沢剤 適量
カソード電流密度 ５Ａ／ｄｍ^２
アノード電流密度 ２Ａ／ｄｍ^２
液温は３０℃である。

【0048】

次に、層間の樹脂絶縁層４として、有機絶縁樹脂シートを真空ラミネーターを用いて張り合わせる。樹脂絶縁材料としては、エポキシ系、アクリル系、ウレタン系、エポキシアクリレー系、フェノールエポキシ系、ポリイミド系、ポリアミド系、シアネート系、ポリマー液晶からなるシート類、これら樹脂にガラスやポリアミド、液晶からなる補強繊維を含浸させた材料、シリカやブチル系有機材料、炭酸カルシウムなどのフィラーを含んでいてもよい。

【0049】

本例では補強繊維を含有しないエポキシ系シート（ＧＸ−１３、味の素社製）をラミネーターを用いて２段階のラミネート条件にて表裏に張り合わせた（図４（ｂ））。ラミネート条件：（１段目）１００℃，３０秒真空引き後、１００℃３０秒，０．７ＭＰａ、（２段目）１００℃，６０秒，０．６ＭＰａ。ドライフィルムタイプは、液状樹脂をコーティングする場合に比べ、気泡、印刷ムラによる歩留まり低下がなく、両面同時加工が容易である。

【0050】

次に、表裏の樹脂絶縁層４にビアホールを形成し、その後ビアを導電体で充填する。ビアホール１１は、レーザ（ＣＯ_２、ＵＶ、エキシマ）により樹脂絶縁層４を、下層の端子電極３表面が露出すまでアブレーションしてビアホール１１を形成する。デスミア処理をしてから、ビアホール１１を導電体で充填すると同時に樹脂絶縁層４上にこれらとつながる引き回し用配線パターン１９を形成する。これらの導体パターン形成は、セミアディティブ法やサブトラクティブ法により形成することができる（図４（ｃ））。

【0051】

この後、銅表面の阻化処理を行い、後工程で積層する樹脂絶縁層との密着性を上げておくのが好ましい。阻化液の組成は、硫酸（３．０質量％）、過酸化水素（１．０質量％）、添加剤からなり添加剤は銅のエッチング抑制剤である。原液を１０倍に希釈し液温を３０℃に保った処理液中を２０〜３０秒間浸漬通過することで銅表面の粗化処理とする。

【0052】

セミアディティブ法は、ビアホールを形成した後、無電解めっきを全面に行い、めっきレジスト上に回路パターン部分が開口部となるように現像する。その後、無電解めっき層を給電層として電解めっきにより開口部内に銅を所定の厚みに析出させる。電解めっき後は、レジストを剥離して無電解めっき層をフラッシュエッチング（ＣＰＥ−９３０；三菱ガス化学製）にて除去する。

【0053】

サブトラクティブ法は、ビアホールを形成した後、無電解めっきを全面に行い、無電解めっきに引き続いて電解めっきを行いめっき皮膜の厚みを増加する。その後、エッチングレジストを貼り付け定法のフォトリソ法により開口パターンを形成し、これをエッチングマスクとして余分なめっき銅皮膜を除去する。最後にレジスト及び無電解めっき皮膜を除去するものである。

【0054】

本例では、ＵＶレーザーにより、ビアホール１１底部の径が５０μｍのビアホール１１を形成した。その後、セミアディティブ法によりビアホール１１と配線パターン１９の同時形成を行った。

【0055】

無電解めっきは所定の前処理、すなわち脱脂、鋭敏化および活性化処理をしてから、下記に示す、無電解銅めっき液を用いることにより、無電解めっき層を形成した。
Ａ．無電解銅めっき液
硫酸銅 ３５ｇ／ｌ
酒石酸ナトリウム １７５ｇ／ｌ
水酸化ナトリウム ５０ｇ／ｌ
３７重量％ホルムアルデイド １００ｍｌ添加
ＰＨ＝１１．５，液温２４℃，浸漬時間１５分間。

【0056】

次に、樹脂絶縁層シートの積層から、上記配線パターンの形成までを所定数繰り返すと多層の配線構造体を得る（図４（ｄ））。図は７層の配線層が積層された様子を示している。

【0057】

次に、表裏に形成されたＦＣ接続に使用する端子電極６（第二の端子電極）間をソルダーレジスト５で埋設する。これは、金めっきなどの表面処理が端子電極６上のみに限定されて、その後の貴金属類の拡散により端子電極間６に短絡が生じるのを防止するためである。ソルダーレジスト（製品名：ＡＵＳ７０３，太陽インキ製造社製）をロールコーターで塗布し、７０℃で乾燥してから、所定パターンのフォトマスクを介して露光した。１８０℃で熱硬化してから１０００ｍＪ／ｃｍ^２の条件でＵＶ処理を行った。これによって端子電極部が円形に開口し、それ以外がＳＲにより被覆・埋設された（図４（ｅ））。

【0058】

次に、得られた多層配線構造体の中央支持体１４部分で表裏に分離し第一の導電層１３を露出する（図５（ｆ））。これは支持体４の表裏に搭載された２組の配線板を支持体４から分離し、配線基板の支持体４と密着していた側に残存している第一の導電層１３を露出する工程である。支持体４の外周部に接着剤で銅箔を接着した場合は、接着部を切断して分離する。ピーラブル銅箔も外周部を切断し、ピーラブル銅箔接着面を露出させて分離する。単体銅版の場合は、スライサーやウオーターカッターにより厚み方向で分割する。本例では、外周部切断により、ピーラブル銅箔の薄箔と厚箔の界面を端部に露出させて、接着層にて分離した。分離面は第一の導体層１３由来の銅薄箔が残存した状態である。

【0059】

次に、残存している第一の導体層１３を塩化鉄溶液によりエッチングして除去した。これにより埋設されていた端子電極３とこれを取り囲むリングパターン２が露呈する。樹脂面とリングパターン２、端子電極３面はほぼ面一をなしている（図５（ｇ））。

【0060】

最後に、ＳＲが形成されている側の端子電極６上に表面処理（Ａｕ／Ｎｉ、Ａｕ／Ｐｄ／Ｎｉ等）を施して表面処理層２０を形成し、はんだボール２１を搭載する（図５（ｈ））。これにより、目的とする配線基板が製造できる。
本例では、前記配線基板面の一方を保護フィルムで覆った後、めっき前処理をし、スルファミンニッケルめっき槽で、ＳＲ側に電解ニッケルめっきを電流密度２Ａ／ｄｍ^２ で２分間施した。ニッケルめっき層の上にパラジウムめっき層を、更にその上に金めっき層を形成した。ニッケルめっき層は、厚さが約１．０μｍ、パラジウムめっき層は０．１０μｍ、金めっき層は０．０５μｍであった。
最後に多面付け基板を断裁して個片の配線基板を得ることができる。

【符号の説明】

【0061】

１、 配線基板
２、 リングパターン
３、 第一の端子電極（半導体チップ側）
４、 樹脂絶縁層
５、 ソルダーレジストパターン（ＳＲ）
６、 第二の端子電極（プリント基板側）
７、 コア基板
８、 スルーホール
９、 スルーホールめっき
１０、 配線基板（ビルドアップ基板、ＦＣＢＧＡと称される）
１１、 ビアホール（めっき充填された）
１２、 コア基材
１３、 第一の導電層（銅箔）
１４、 支持体
１５、 半導体チップ
１６、 はんだ接合部
１７、 封止樹脂（アンダーフィル樹脂）
１８、 フィレット（部）
１９、 配線パターン
２０、 表面処理層
２１、 はんだボール

【図1】

【図2】

【図3】

【図4】

【図5】