特許 6107132 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6107132

(24)【登録日】2017年3月17日

(45)【発行日】2017年4月5日

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20170327BHJP

【ＦＩ】

   H02M3/28 H

   H02M3/28 C

   H02M3/28 B

【請求項の数】6

【全頁数】14

(21)【出願番号】特願2012-286940(P2012-286940)

(22)【出願日】2012年12月28日

(65)【公開番号】特開2014-131380(P2014-131380A)

(43)【公開日】2014年7月10日

【審査請求日】2015年10月14日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100112003

【弁理士】

【氏名又は名称】星野 裕司

(74)【代理人】

【識別番号】100145344

【弁理士】

【氏名又は名称】渡辺 和徳

(72)【発明者】

【氏名】丸山 宏志

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２００８−１１８７５４（ＪＰ，Ａ）

【文献】 特開２００２−３００７７７（ＪＰ，Ａ）

【文献】 特開２００９−３０３２８１（ＪＰ，Ａ）

【文献】 特開平０８−０６５８７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００−３／４４

(57)【特許請求の範囲】

【請求項1】

スイッチング素子を介して入力電圧を所定の周波数でスイッチングしてトランスの一次巻線に印加し、該トランスの二次巻線に生起される交番電圧を整流・平滑して所定の出力電圧を得るスイッチング電源装置本体と、
このスイッチング電源装置本体の出力電圧に応じて前記スイッチング素子をスイッチングする駆動信号のパルス幅をフィードバック制御して前記出力電圧を所定の電圧レベルに一定化する制御回路と、
この制御回路に設けられ、前記スイッチング電源装置本体の過負荷検出時に前記スイッチング素子をスイッチングする前記駆動信号の周波数を低減して前記スイッチング電源装置本体の出力電流を制限する周波数低減回路と、
前記制御回路の起動時に、所定期間に亘って該制御回路を過負荷検出状態に設定する初期状態設定回路と
を具備したことを特徴とするスイッチング電源装置。

【請求項2】

前記制御回路は、前記スイッチング素子をスイッチングする前記駆動信号に伴って変化するＶＦ信号の電圧に応じて発振周波数が可変される発振器の出力信号と、前記スイッチング電源装置本体の直流出力電圧を検出して生成されるフィードバック電圧および該制御回路の起動時に生成されるソフトスタート用制御電圧とをそれぞれ比較して前記スイッチング素子をスイッチングする駆動信号を生成するものであって、
前記初期状態設定回路は、前記制御回路の起動時に、所定期間に亘って前記ソフトスタート用制御電圧を接地電位にプルダウンして前記駆動信号の生成を禁止すると共に、前記フィードバック電圧を過負荷状態を示す電圧にプルアップするスイッチ回路からなる請求項１に記載のスイッチング電源装置。

【請求項3】

前記制御回路は、前記スイッチング素子をスイッチングする前記駆動信号に伴って変化するＶＦ信号の電圧に応じて発振周波数が可変される発振器の出力信号が最低電圧となるタイミングから、前記発振器の出力信号が前記フィードバック電圧および前記ソフトスタート用制御電圧のうちの低い方の電圧を超えるタイミングに亘って前記スイッチング素子をオンにする駆動信号を生成するものである請求項２に記載のスイッチング電源装置。

【請求項4】

前記初期状態設定回路は、前記制御回路に印加される電源電圧を受けて該制御回路を駆動する内部電源が生成されたときに発せられるリセット信号を受けて起動され、前記フィードバック電圧が過負荷状態を示す電圧に達したときに動作解除されるものである請求項２に記載のスイッチング電源装置。

【請求項5】

前記発振器は、発振周波数の下限値を可聴周波数域よりも高い周波数に規定する最低発振周波数制限機能を備えたものである請求項２に記載のスイッチング電源装置。

【請求項6】

前記発振器は、所定の電流でコンデンサを充放電して予め設定した上限電圧および下限電圧にて規定される電圧幅の三角波信号を生成するものであって、
前記最低発振周波数制限機能は、前記コンデンサの充電時に前記三角波信号の電圧が所定時間内に前記上限電圧に達しないとき、前記コンデンサを強制的に前記下限電圧以下まで放電させるタイマ回路からなる請求項５に記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、起動時における出力電圧の立上り特性を改善したスイッチング電源装置に関する。

【背景技術】

【0002】

図５は従来一般的なフォワード型のスイッチング電源装置の概略構成を示している。このスイッチング電源装置には、ダイオード・ブリッジ回路ＤＳ１を介して交流電圧Ｖacを全波整流し、入力コンデンサＣinにて平滑化した入力電圧Ｖinが入力される。前記スイッチング電源装置の主体部をなすスイッチング電源装置本体１は前記入力電圧Ｖinを、トランスＴの一次巻線Ｔaを介してスイッチングするスイッチング素子Ｑを備える。そして前記スイッチング電源装置本体１は、前記トランスＴの二次巻線Ｔbに生起される交番電圧をダイオードＤＳ２,ＤＳ３を介して整流し、リアクトルＬと出力コンデンサＣoutとからなる平滑回路を介して平滑して所定の出力電圧Ｖoutを得るように構成される。

【0003】

電源ＩＣ２は前記スイッチング素子Ｑをオン・オフ駆動する制御回路をなす。この電源ＩＣ２は、基本的には前記出力電圧Ｖoutを検出する出力電圧検出回路３から与えられるＦＢ信号に応じて前記スイッチング素子Ｑの駆動を制御する。具体的には前記電源ＩＣ（制御回路）２は、前記ＦＢ信号に応じて前記スイッチング素子Ｑをスイッチング（オン・オフ）する駆動信号のパルス幅（オン幅）をフィードバック制御する。尚、前記出力電圧検出回路３は、直列接続された抵抗Ｒa,Ｒbにて前記出力電圧Ｖoutを分圧して検出する。そして前記出力電圧検出回路３は、シャントレギュレータＳＲに設定された電圧と前記抵抗Ｒa,Ｒbを介して検出された電圧との誤差電圧を前記ＦＢ信号として、フォトカプラＰＣを介して前記電源ＩＣ２に出力する。

【0004】

ここで前記電源ＩＣ２の電源入力端子ＶＣＣには、前記ダイオード・ブリッジ回路ＤＳ１から抵抗Ｒを介して起動電流が供給される。この起動電流によって前記電源入力端子ＶＣＣに接続されたコンデンサＣが充電される。そして前記電源ＩＣ２は、前記コンデンサＣの充電電圧が該電源ＩＣ２の低電圧誤動作防止回路（ＵＶＬＯ：Under Voltage Lock Out）の解除電圧を超えたときに前記スイッチング素子Ｑの駆動を開始する。前記スイッチング素子Ｑの駆動開始により前記スイッチング電源装置本体１が動作すると、前記電源入力端子ＶＣＣには、前記トランスＴの補助巻線Ｔcに生起された電圧がダイオードＤを介して印加される。以降、前記電源ＩＣ２は、前記補助巻線Ｔcから前記ダイオードＤを介して供給される電圧を受けて動作する。

【0005】

さて前記電源ＩＣ２は、概略的には図６に示すように構成される。この電源ＩＣ２は、端子ＲＴに外付けされた抵抗に応じて基本発振周波数が規定される電圧制御型の発振器２１を備える。この発振器２１は、例えば該発振器２１に内蔵したコンデンサ（図示せず）の充放電を利用して三角波信号を生成すると共に、この三角波信号に同期した方形波信号を生成する。ＰＷＭ制御用の比較器２２は、前記発振器２１が出力する三角波信号の電圧と、前記ＦＢ信号および前記電源ＩＣ２の起動時に生成されて０Ｖから漸増するソフトスタート用のＣＳ信号の各電圧とをそれぞれ比較して、前記スイッチング素子Ｑのオン幅を規定するパルス幅の制御信号を生成する。

【0006】

具体的には前記比較器２２は、例えば図７に示すように前記三角波信号が最低電圧（ボトム）となるタイミングから、該三角波信号の電圧が前記ＦＢ信号および前記ＣＳ信号の一方を上回るタイミングに至るパルス幅の前記制御信号を生成する。そしてこの制御信号が、前記スイッチング電源装置本体１に対する動作条件の下で出力ドライバ回路２３に入力され、該出力ドライバ回路２３から前記スイッチング素子Ｑをオン・オフ駆動する駆動信号ＯＵＴが出力される。

【0007】

尚、前記発振器２１には、前記スイッチング素子Ｑをスイッチングする駆動信号ＯＵＴに応じて変化するＶＦ電圧が、周波数低減回路２４を介して入力される。前記ＶＦ電圧は、フォワード型スイッチング電源の場合、前記駆動信号ＯＵＴを平滑したオンデューティに比例した電圧である。また前記周波数低減回路２４は、過負荷検出回路２５によって前記スイッチング電源装置本体１の過負荷（ＯＬＰ:OverLoad Protection）が検出されたとき、前記ＶＦ電圧に応じて前記発振器２１の動作を制御する。具体的には前記周波数低減回路２４は、過負荷が検出され、且つ前記ＶＦ電圧が所定の電圧閾値に満たない低電圧であるとき、前記ＶＦ電圧に応じて前記発振器２１の発振周波数を、ひいては前記スイッチング素子Ｑのスイッチング周波数を低減する。

【0008】

このようなスイッチング周波数の低減制御により、過負荷時における前記スイッチング電源装置本体１の出力電流が制限される。この出力電流の制限により、前記スイッチング電源装置の出力電圧・電流特性は、例えば図８に示すような電流垂下特性となる。ちなみに過負荷時にスイッチング周波数を低減して出力電流を垂下し、これによって二次側負荷への過電流供給を保護する技術については、例えば特許文献１に紹介されるように、この種のスイッチング電源装置において幅広く用いられている。

【0009】

尚、図６において２６は、ＩＳ端子に入力される信号から前記スイッチング素子Ｑの過電流を検出する過電流検出用の比較器であり、２７は前記ＦＢ信号から過負荷を検出する過負荷検出用の比較器である。また２８は前記電源入力端子ＶＣＣの電圧を判定する低電圧誤動作防止（ＵＶＬＯ）用の比較器である。更に４１は内部電源（５Ｖ）であり、４２はイニシャルリセット信号を生成する初期化回路である。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２００２−３００７７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

さて前述した如く構成されたスイッチング電源装置は、電源の投入によって前記電源ＩＣ２の前記電源入力端子ＶＣＣに加わる電圧が上昇し、該電圧が前記電源ＩＣ２の低電圧誤動作防止電圧を超えたときに該低電圧誤動作防止機能（ＵＶＬＯ）が解除される。この低電圧誤動作防止機能の解除により、コンデンサがそれぞれ接続された前記電源ＩＣ２のＦＢ端子およびＣＳ端子への電流供給が開始される。そしてこれらの端子電圧（ＦＢ信号，ＣＳ信号）が所定値を超えたときに前記発振器２１の発振動作が開始する。

【0012】

前記スイッチング電源装置の起動直後、前記電源ＩＣ２は通常モードで前記スイッチング素子Ｑの駆動を開始し、これに伴って前記ＦＢ信号の電圧が図９に示すように高くなる。そして前記ＦＢ信号の電圧が、予め設定した過負荷閾値ＶthＯＬＰを超えたとき、前記電源ＩＣ２は前記通常モードから過負荷モードに移行する。またこの起動時には、前記スイッチング素子Ｑの駆動に伴って前記ＶＦ電圧は緩やかに上昇するので、前記過負荷モードへの移行と同時に前述した出力電流の垂下制御が働く。この結果、前記過負荷モードへの移行に伴って前記スイッチング素子Ｑのスイッチング周波数が低下する。

【0013】

しかし起動時における前記直流出力電圧Ｖoutの立ち上がりが早い場合や、該直流出力電圧Ｖoutの立ち上がりの途中で過負荷モードに切り替わると、図９に示すように前記駆動信号ＯＵＴの周波数（スイッチング素子Ｑのスイッチング周波数）が急激に低下する。すると過負荷モードへの移行に伴って前記直流出力電圧Ｖoutの上昇が一時的に止まり、該直流出力電圧Ｖoutの上昇特性が、図９において破線で囲むように、いわゆる段付きになることが否めない。このように前記直流出力電圧Ｖoutが単調増加しない場合には、例えば二次側出力に接続される後段のICのパワーオン・リセットや低電圧誤動作防止機能の誤動作を招来する虞が生じる。

【0014】

本発明はこのような事情を考慮してなされたもので、その目的は、起動時における出力電圧の立上り特性を改善し、二次側出力に接続される後段のＩＣのパワーオン・リセットや低電圧誤動作防止機能等の誤動作を招くことなく安定に起動することのできるスイッチング電源装置を提供することにある。

【課題を解決するための手段】

【0015】

上述した目的を達成するべく本発明に係るスイッチング電源装置は、
スイッチング素子を介して入力電圧を所定の周波数でスイッチングしてトランスの一次巻線に印加し、該トランスの二次巻線に生起される交番電圧を整流・平滑して所定の出力電圧を得るスイッチング電源装置本体と、
このスイッチング電源装置本体の出力電圧に応じて前記スイッチング素子をスイッチングする駆動信号のパルス幅をフィードバック制御して前記出力電圧を所定の電圧レベルに一定化する制御回路と、
この制御回路に設けられ、前記スイッチング電源装置本体の過負荷検出時に前記スイッチング素子をスイッチングする前記駆動信号の周波数を低減して前記スイッチング電源装置本体の出力電流を制限する周波数低減回路と、
前記制御回路の起動時に、所定期間に亘って該制御回路を過負荷検出状態に設定する初期状態設定回路と
を具備したことを特徴としている。

【0016】

具体的には前記制御回路は、前記スイッチング素子をスイッチングする前記駆動信号に伴って変化するＶＦ信号の電圧に応じて発振周波数が可変される発振器の出力信号と、前記スイッチング電源装置本体の直流出力電圧を検出して生成されるフィードバック電圧（ＦＢ信号）および該制御回路の起動時に生成されるソフトスタート用制御電圧（ＣＳ信号）とをそれぞれ比較して前記スイッチング素子をスイッチングする駆動信号を生成するように構成される。そして前記初期状態設定回路は、例えば前記制御回路の起動時に、所定期間に亘って前記ＣＳ信号を接地電位にプルダウンして前記駆動信号の生成を禁止すると共に、前記ＦＢ信号を過負荷状態を示す電圧にプルアップするスイッチ回路として構成される。

【0017】

好ましくは前記制御回路は、前記スイッチング素子をスイッチングする前記駆動信号に伴って変化するＶＦ信号の電圧に応じて発振周波数が可変される発振器の出力信号が最低電圧となるタイミングから、前記発振器の出力信号が前記ＦＢ信号および前記ＣＳ信号のうちの低い方の電圧を超えるタイミングに亘って前記スイッチング素子をオンにする駆動信号を生成するように構成される。また前記初期状態設定回路は、例えば前記制御回路に印加される電源電圧を受けて該制御回路を駆動する内部電源が生成されたときに発せられるリセット信号を受けて起動され、前記ＦＢ信号が過負荷状態を示す電圧に達したときに動作解除される。

【0018】

尚、前記発振器については、発振周波数の下限値を可聴周波数域よりも高い周波数に規定する最低発振周波数制限機能を備えることが望ましい。具体的には前記発振器は、所定の電流でコンデンサを充放電して予め設定した上限電圧および下限電圧にて規定される電圧幅の三角波信号を生成するように構成される。そして前記最低発振周波数制限機能は、前記コンデンサの充電時に前記三角波信号の電圧が所定時間内に前記上限電圧に達しないとき、前記コンデンサを強制的に前記下限電圧以下まで放電させるタイマ回路として実現することが好ましい。

【発明の効果】

【0019】

上述した如く構成されたスイッチング電源装置によれば、その起動時に前記スイッチング素子を駆動する前記制御回路に対して強制的に過負荷モードが設定されるので、該制御回路は発振周波数を低下させた状態で動作を開始することになる。従って前記スイッチング電源装置本体の出力電圧は、前記ＣＳ信号に基づくソフトスタート動作によって緩やかに上昇し、これに伴って前記ＶＦ信号も緩やかに上昇する。そして前記出力電圧が所定の電圧レベルに達したとき、ＦＢ端子電圧が過負荷電圧ＶthＯＬＰより低下し、前記制御回路は過負荷モードから通常モードに移行する。

【0020】

故に本発明に係るスイッチング電源装置によれば、起動時における出力電圧が単調増加して立ち上がるので、二次側出力に接続される後段のＩＣのパワーオン・リセットや低電圧誤動作防止機能の誤動作等の不具合を招くことなく安定に起動する。しかも本発明によれば、起動時に前記ＣＳ信号を接地電位にプルダウンすると共に、前記ＦＢ信号を過負荷状態を示す電圧にプルアップするだけなので、簡易にして効果的にスイッチング電源装置の安定した起動を実現することができる。

【0021】

またこの際、前述したように前記発振器の発振周波数を可聴周波数域よりも高い周波数に制限しているので、前記発振周波数（スイッチング周波数）を低減して出力電流を制限する際、いわゆる音鳴りが生じる等の不具合を招くこともない。従って本発明による作用効果は、その実用的利点が多大である。

【図面の簡単な説明】

【0022】

【図1】本発明の一実施形態に係るスイッチング電源装置における制御回路（電源ＩＣ）の概略構成を示す図。

【図2】本発明に係るスイッチング電源装置における起動時の動作を示す各部の信号の変化を示す図。

【図3】図１に示す制御回路における発振器の概略構成を示す図。

【図4】図３に示す発振器における乗算器に対する電流生成回路の構成例を示す図。

【図5】従来一般的なフォワード型のスイッチング電源装置の概略構成図。

【図6】従来の制御回路の概略構成を示す図。

【図7】ＰＷＭ制御用の比較器の作用を示す信号波形図。

【図8】出力電圧・電流の垂下特性を示す図。

【図9】従来のスイッチング電源装置における起動時の各部の信号の変化を示す図。

【発明を実施するための形態】

【0023】

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

【0024】

この実施形態に係るスイッチング電源装置は、例えば図５に示すようなフォワード型のスイッチング電源装置として実現される。即ち、スイッチング電源装置の主体部をなすスイッチング電源装置本体１は入力電圧Ｖinを、トランスＴの一次巻線Ｔaを介してスイッチングするスイッチング素子（例えばＭＯＳ-ＦＥＴ）Ｑを備える。そして前記スイッチング電源装置本体１は、前記トランスＴの二次巻線Ｔbに生起される交番電圧をダイオードＤＳ２,ＤＳ３を介して整流し、リアクトルＬと出力コンデンサＣoutとからなる平滑回路を介して平滑して所定の出力電圧Ｖoutを得るように構成される。

【0025】

ここでこの実施形態に係るスイッチング電源装置が特徴とするところは、前記スイッチング素子Ｑの駆動を制御する制御回路（電源ＩＣ）２が、その起動時に強制的に過負荷モードを設定する機能を備える点にある。図１は本発明の特徴的な、起動時に過負荷モードを設定する機能を備えた前記制御回路（電源ＩＣ）２の概略構成を示している。尚、図１において、前述した図６に示す従来の電源ＩＣ２と同じ構成の部分については同一符号を付して示してある。

【0026】

図１に示す本発明に係る電源ＩＣ２は、図６に示す従来の電源ＩＣ２の構成に加えて、起動時に所定期間に亘って該電源ＩＣ（制御回路）２を過負荷検出状態（過負荷モード）に設定する初期状態設定回路３０を備えることを特徴としている。この初期状態設定回路３０は、イニシャルリセット信号を受けてリセットされるＲＳ型のフリップフロップ３１を備える。このフリップフロップ３１は、後述するように過負荷検出信号ＯＬＰによってセットされる。

【0027】

前記イニシャルリセット信号は、初期化回路４２から一定時間に亘って発せられる。この初期化回路４２は、前記低電圧誤動作防止（ＵＶＬＯ）用の比較器２８の出力を受けて内部電源回路４１が作動し、該内部電源回路４１が内部電源電圧（５Ｖ）の出力を開始したときに起動される。即ち、前記イニシャルリセット信号は、電源の投入によって前記電源入力端子ＶＣＣに加わる電圧が上昇して最低動作保証電圧に達した後、前記初期化回路４２から出力される。

【0028】

一方、前記電源ＩＣ２の前記ＣＳ信号が入力される端子ＣＳには、該端子ＣＳを接地電位（ＧＮＤ）に短絡する第１のスイッチ３２が接続されている。この第１のスイッチ３２は、例えばｎチャネル型のＭＯＳ-ＦＥＴからなり、インバータ回路３３を介して反転された前記フリップフロップ３１の出力をゲートに受けてオン・オフ制御される。従って前記第１のスイッチ３２は、前記フリップフロップ３１がリセットされたとき、前記端子ＣＳを接地電位にプルダウンして前記ＣＳ信号を強制的に０Ｖに設定する。

【0029】

また前記電源ＩＣ２の前記ＦＢ信号が加えられる端子ＦＢには、該端子ＦＢを前記内部電源電圧（５Ｖ）にプルアップして前記ＦＢ信号を入力する抵抗３４が接続されている。この抵抗３４に加えて前記端子ＦＢには、更に抵抗３５を介して前記端子ＦＢを前記電源入力端子ＶＣＣの端子電圧にプルアップするトランジスタ３６が接続されている。このトランジスタ３６は、トランジスタ３７を負荷とする定電流源３８から供給されるバイアス電流を受けてオンとなる。尚、前記トランジスタ３６は、前記フリップフロップ３１の出力により制御される第２のスイッチ（ＭＯＳ-ＦＥＴ）３９によりオン・オフ制御される。従って前記トランジスタ３６は、前記フリップフロップ３１がリセットされたときにオンとなり、該フリップフロップ３１がセットされたときにオフとなる。

【0030】

そして前記トランジスタ３６がオンしたとき、前記抵抗３５を介して前記端子ＦＢに外付けされたコンデンサ（図５を参照）が急速に充電される。この結果、前記端子ＦＢに印加される前記ＦＢ信号の大きさに拘わることなく、前記端子ＦＢが内部電源電圧（５Ｖ）に強制的にプルアップされる。尚、前記抵抗３５としては、例えば前記抵抗３４が１０ｋΩの場合、１ｋΩ程度のものが用いられる。

【0031】

このように構成された初期状態設定回路３０を備えた前記電源ＩＣ２によれば、電源が投入されて該電源ＩＣ２が起動したとき、前記フリップフロップ３１のリセットに伴って前記端子ＣＳが強制的に接地電位（ＧＮＤ）にプルダウンされると共に、前記端子ＦＢが強制的に内部電源電圧（５Ｖ）にプルアップされる。この状態は、前記端子ＦＢの電圧を判定する前記過負荷検出用の比較器２７により過負荷状態であると判定され、前記過負荷検出回路２５において過負荷モードが設定される。

【0032】

すると前記過負荷検出回路２５が出力する過負荷検出信号ＯＬＰによって前記フリップフロップ３１がセットされ、これによって前記端子ＣＳのプルダウンおよび前記端子ＦＢのプルアップがそれぞれ解除される。従って前記電源ＩＣ２は、その起動時に動作する前記初期状態設定回路３０の制御を受けて、所定期間に亘って強制的に過負荷モードに設定された状態で起動することになる。

【0033】

そして前述した如く過負荷モードが設定され、これに伴って前記フリップフロップ３１がセットされると、前記端子ＣＳに外付けされたコンデンサ（図５を参照）の充電が開始され、該端子ＣＳの電圧（ＣＳ信号）が次第に上昇する。また同時に前記端子ＦＢに外付けされた前記コンデンサ（図５を参照）の充電が停止する。しかしこのとき、前記出力電圧Ｖoutは十分に立ち上るまでに至らないので、前記出力電圧Ｖoutを受けて動作する前記出力電圧検出回路３も動作しない。従って前記フォトカプラＰＣを介して前記ＦＢ信号が前記電源ＩＣ２にフィードバックされることもない。これ故、前記電源ＩＣ２は、前述した如く設定された過負荷モードを維持する。

【0034】

しかる後、前記コンデンサの充電によって前記端子ＣＳの電圧（ＣＳ信号）が次第に高くなり、前記発振器２１における後述する下限電圧閾値Ｖlowを超えると、該発振器２１は過負荷モードでの発振周波数が低減制御された状態で発振を開始する。この結果、前記スイッチング素子Ｑのスイッチングが開始され、該スイッチング素子Ｑは、そのスイッチング周波数が低減制御された状態でオン・オフ駆動される。

【0035】

そして前記端子ＣＳの電圧（ＣＳ信号）の高まりに伴って、図７を参照して説明したように前記スイッチング素子Ｑを駆動する駆動信号ＯＵＴのオン幅が広がると、これによって前記出力電圧Ｖoutが次第に上昇する。そしてこの出力電圧Ｖoutの上昇に伴って前記ＶＦ信号の電圧が高くなるので、前記発振器２１の発振周波数が徐々に高くなり、前述した周波数低減制御が解除されて通常モードに移行する。この結果、図２に起動時における各部の信号の変化を示すように、前記発振器２１は、その発振周波数が低減制御された低い周波数から発振動作を開始することになる。

【0036】

この結果、前記スイッチング素子Ｑは低いスイッチング周波数でスイッチング動作を開始した後、次第にそのスイッチング周波数を高くし、通常モードに移行して所定の周波数でスイッチング駆動されることになる。そして通常モードに移行した後には、前記スイッチング素子Ｑは前記出力電圧Ｖoutに基づく前記駆動信号ＯＵＴのパルス幅制御（ＰＷＭ制御）の下でそのオン幅が制御され、前記出力電圧Ｖoutを一定化することになる。

【0037】

従って上記実施形態に係るスイッチング電源装置によれば、従来装置のようにその起動時における出力電圧Ｖoutの立ち上がりが段付きとなることがなく、図２に示すように単調増加する。よって従来装置において懸念された、例えばパワーオン・リセットや、低電圧誤動作防止機能の誤動作等の不具合を招来することがない。故に本発明によれば簡易にして効果的にスイッチング電源装置の安定した起動を確立することができ、その実用的利点が多大である。

【0038】

ここで前記発振器２１について説明する。前述した如く起動時に過負荷モードを設定し、前記発振器２１をその発振周波数を低減制御した状態から発振させると、これに伴って前記スイッチング素子Ｑもまた、そのスイッチング周波数が低減制御された状態でスイッチングを開始する。この際、起動時における前記発振器２１の発振周波数が２０ｋＨz以下の可聴周波数帯域であると、前記スイッチング素子Ｑのスイッチングに伴って、いわゆる音鳴りが発生する。従って前記発振器２１の最低発振周波数を前記可聴周波数帯域よりも高い周波数、例えば２５ｋＨzに設定することが望ましい。

【0039】

図３は、最低発振周波数を２５ｋＨzに設定した電圧制御型の前記発振器２１の概略的な構成例を示している。この発振器２１は、充放電制御されてその充電電圧を三角波状に変化させるコンデンサ２１ａを備える。このコンデンサ２１ａは、直列に接続されて相補的にオン・オフ制御されるトランジスタ（ＭＯＳ-ＦＥＴ）ＭＰ３,ＭＮ３により充放電が制御される。前記コンデンサ２１ａは、前記トランジスタＭＰ３がオンしたとき、トランジスタＭＰ２を介して充電電流Ｉonにより充電される。またコンデンサ２１ａは、前記トランジスタＭＮ３がオンしたとき、トランジスタＭＮ２を介して放電電流Ｉoff1により放電される。

【0040】

尚、前記トランジスタＭＰ２を介する充電電流Ｉonは、該トランジスタＭＰ２と対をなしてカレントミラー回路を構築するトランジスタＭＰ０により規定される。また前記トランジスタＭＮ２を介する放電電流Ｉoff1は、該トランジスタＭＮ２と対をなしてカレントミラー回路を構築するトランジスタＭＮ１により規定される。特に前記トランジスタＭＮ１に流れる電流は、該トランジスタＭＮ１に直列に接続されて前記トランジスタＭＰ０との間でカレントミラー回路を構築したトランジスタＭＰ１により規定される。

【0041】

ここで前記トランジスタＭＰ０は、前記端子ＲＴに外付けされた抵抗（図５を参照）に応じて設定される非反転増幅器２１bの出力電流に比例する電流を前記トランジスタＭＰ１,ＭＰ２にそれぞれ流す役割を担う。従って前記端子ＲＴに外付けされた抵抗は、前記コンデンサ２１ａの充放電時定数を決定する。また前記トランジスタＭＰ０には、前記トランジスタＭＰ１,ＭＰ２と並列に該トランジスタＭＰ０との間でカレントミラー回路を構成するトランジスタＭＰ５が接続されている。

【0042】

このトランジスタＭＰ５を介して得られる電流は、乗算器２１ｃに供給されて前述した過負荷モード時における前記コンデンサ２１ａの放電電流Ｉoff2の生成に用いられる。ここで前記乗算器２１ｃは、前記トランジスタＭＰ５から供給される電流Ｉin、予め設定された電流ＩＡ、および前記ＶＦ信号の電圧レベルに応じて定まる電流ＩＢを入力し、
Ｉin×ＩＢ／ＩＡ＝Ｉout
なる演算を実行して、前記放電電流Ｉoff2を規定する電流Ｉoutを生成する。

【0043】

ちなみに前記電流ＩＡ,ＩＢは、例えば図４に示す如く構成された電流生成回路により生成される。具体的には前記電流ＩＡは、周波数低減動作を開始する制御電圧（例えば２.５Ｖ）に応じた電流を生成するバッファアンプ５１の出力電流をカレントミラー回路５２を介して取り出すことにより生成される。また前記電流ＩＢは、前記ＶＦ信号をレベル調整した信号ＶＦ２に応じた電流を生成するバッファアンプ５３の出力電流をカレントミラー回路５４を介して取り出すことにより生成される。

【0044】

尚、前記信号ＶＦ２は、前記ＶＦ信号を抵抗分圧し、増幅器を介してレベル調整して周波数低減制御を開始する電圧を２.５Ｖに設定するＶＦレベル変換回路５５により生成される。また前記ＶＦ信号は、前述したように前記駆動信号ＯＵＴを平滑したオンデューティに比例した電圧である。従って過負荷状態で前記ＶＦ信号が２.５Ｖに満たない場合、前記乗算器２１ｃの出力電流Ｉoutは、前記電流Ｉinよりも前記電流比（ＩＢ／ＩＡ）の分だけ小さくなる。

【0045】

前述した発振器２１の説明に戻ると、前記乗算器２１ｃから出力される電流Ｉoutは、トランジスタＭＮ５,ＭＮ６からなるカレントミラー回路を介して取り出される。一方、前記トランジスタＭＮ６と前記トランジスタＭＮ３との間、および前記トランジスタＭＰ１と前記トランジスタＭＮ１との間には、前記過負荷検出信号ＯＬＰによって相補的にオン・オフ動作するスイッチとしてのトランジスタＭＰ４,ＭＮ４がそれぞれ介装されている。

【0046】

前記トランジスタＭＰ４は、前記過負荷検出信号ＯＬＰがＬレベルときにオンして前記トランジスタＭＰ１から出力される電流を前記トランジスタＭＮ１に供給し、前記トランジスタＭＮ２を介する前記コンデンサ２１ａの放電電流Ｉoff1を設定する。このとき前記トランジスタＭＮ４はオフし、前記トランジスタＭＮ６は前記トランジスタＭＮ２から切り離される。従って前記コンデンサ２１ａは、前記トランジスタＭＮ２に流れる電流により放電される。

【0047】

これに対して前記トランジスタＭＮ４は、前記過負荷検出信号ＯＬＰがＨレベルのときにオンし、前記トランジスタＭＮ４を前記トランジスタＭＮ３に直列接続する。このとき前記トランジスタＭＰ４はオフし、前記トランジスタＭＮ６から出力される電流の前記トランジスタＭＮ１への供給を停止するので前記トランジスタＭＮ２はオフとなる。従って前記コンデンサ２１ａは、前記トランジスタＭＮ６に流れる電流により放電される。この結果、前記コンデンサ２１ａは、過負荷モードが設定されたとき、前記ＶＦ信号に基づいて設定された放電電流Ｉoff2（＜Ｉoff1）により放電される。

【0048】

ここで前述した各カレントミラー回路を介してそれぞれ出力される電流が、その入力側の電流に等しいとすると、過負荷モード時における前記コンデンサ２１ａの放電電流Ｉoff2は、通常モード時における前記コンデンサ２１ａの放電電流Ｉoff1よりも小さくなる（Ｉoff2＜Ｉoff1）。この結果、コンデンサ２１ａの放電時間が遅くなり、後述するように前記発振器２１の発振周波数が低下する。

【0049】

さて上述した如く充放電される前記コンデンサ２１ａの端子電圧ＣＴは、並列に設けられた２つの比較器２１ｄ,２１ｅにそれぞれ入力される。前記比較器２１ｄは、前記端子電圧ＣＴが所定の上限電圧閾値Ｖhighに上昇したとき、その出力をＨレベルに反転させてＲＳ型のフリップフロップ２１ｆをセットする。また前記比較器２１ｅは、前記端子電圧ＣＴが所定の下限電圧閾値Ｖlowまで低下したとき、その出力をＨレベルに反転させて前記フリップフロップ２１ｆをリセットする。

【0050】

このようにしてセット・リセットされる前記フリップフロップ２１ｆの出力により、前記一対のトランジスタＭＰ３,ＭＮ３が相補的にオン・オフされる。この結果、前記コンデンサ２１ａは、その端子電圧ＣＴが前記上限電圧閾値Ｖhighに達するまで充電された後、該端子電圧ＣＴが前記下限電圧閾値Ｖlowに低下するまで放電される。そしてこのコンデンサ２１ａの充放電が繰り返し実行され、該コンデンサ２１ａの端子電圧ＣＴが所定周波数の前記三角波信号として出力される。また前述した如くセット・リセットされる前記フリップフロップ２１ｆの出力は、前記方形波信号として出力される。

【0051】

ところで前記フリップフロップ２１ｆをリセットする前記比較器２１ｅの出力は、タイマ回路２１ｇのリセット信号（初期化信号）としても与えられている。このタイマ回路２１ｇは、当該発振器２１の最低発振周波数を規定する役割を担うもので、例えば前記最低発振周波数が２５ｋＨzの場合、４０μｓを計時するものからなる。このタイマ回路２１ｇは、その出力によって前記コンデンサ２１ａに並列接続されたスイッチ（ＭＯＳ-ＦＥＴ）２１ｈをオンし、該コンデンサ２１ａの充電電荷を放電する。この放電により前記コンデンサ２１ａの端子電圧ＣＴは、前述した下限電圧閾値Ｖlowを下回る接地電位（ＯＶ）まで低下する。

【0052】

ちなみに前記コンデンサ２１ａの充放電周期が４０μｓよりも短く、前記発振器２１が２５ｋＨz以上の周波数で発振動作しているとき、前記タイマ回路２１ｇは、前記４０μｓの計時を完了しない。即ち、前記タイマ回路２１ｇは前記リセット信号を受けて初期化され、４０μｓの計時を開始する。しかし前記コンデンサ２１ａの充放電周期が４０μｓよりも短い場合、前記４０μｓの計時が完了する前に前記比較器２１ｅの出力によりリセットされ、再度初期化されて前記４０μｓの計時を開始する。従って前記発振器２１の発振周波数が２５ｋＨz以上である限り、前記タイマ回路２１ｇの出力によって前記コンデンサ２１ａが強制的に放電されることがない。

【0053】

しかし前述した過負荷モードによって前記コンデンサ２１ａの放電電流Ｉoff（＝Ｉoff2）が少なくなり、その放電時間が長くなって該コンデンサ２１ａの充放電周期が４０μｓよりも長くなると、前記タイマ回路２１ｇは前記比較器２１ｅによりリセットされる前に前記４０μｓの計時を完了する。すると前記タイマ回路２１ｇによって前記スイッチ２１ｈがオンとなり、前記コンデンサ２１ａが強制的に放電され、該コンデンサ２１ａの充放電周期が４０μｓに制限される。換言すれば前記発振器２１の最低発振周波数が２５ｋＨzに制限される。

【0054】

このように構成された発振器２１を備えて構築される前記制御回路２によれば、前述したようにその起動時に過負荷モードを設定し、起動時における前記スイッチング素子Ｑのスイッチング周波数を低減する場合であっても、音鳴りの問題を招来することがない。即ち、起動時に過負荷モードを設定し、前記ＶＦ信号の電圧に応じて発振周波数を低減した前記駆動信号ＯＵＴにより前記スイッチング素子Ｑのスイッチングを開始する場合であっても、起動時におけるスイッチング周波数を２５ｋＨz以上に設定することができる。従って音鳴りの問題を招来することなしに本スイッチング電源装置を起動することが可能となる。

【0055】

尚、本発明は上述した実施形態に限定されるものではない。ここではフォワード型のスイッチング電源装置を例に説明したが、フライバック型のスイッチング電源装置を構築する場合にも同様に適用することができる。この場合、前記ＶＦ端子には、前記ＶＣＣ端子電圧を分圧して求められる該ＶＣＣ端子電圧に比例する電圧を入力すれば良い。また過負荷を検出してスイッチング周波数を低減する手法については、例えば特許文献１に開示される手法等を適宜採用可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

【符号の説明】

【0056】

Ｑ スイッチング素子
Ｔ トランス
１ スイッチング電源装置本体
２ 電源ＩＣ（制御回路）
３ 出力電圧検出回路
２１ 発振器
２１ａ コンデンサ
２１ｄ,２１ｅ 比較器
２１ｆ フリップフロップ
２１ｇ タイマ回路
２１ｈ スイッチ（ＭＯＳ-ＦＥＴ）
２２ ＰＷＭ制御用の比較器
２３ 出力ドライバ回路
２４ 周波数低減回路
２５ 過負荷検出回路
２６ 過電流検出用の比較器
２７ 過負荷検出用の比較器
２８ 低電圧誤動作防止（ＵＶＬＯ）用の比較器
３０ 初期状態設定回路
３１ フリップフロップ
３２ 第１のスイッチ（ＭＯＳ-ＦＥＴ）
３３ インバータ回路
３４,３５ 抵抗
３６,３７ トランジスタ
３８ 定電流源
３９ 第２のスイッチ（ＭＯＳ-ＦＥＴ）
４１ 内部電源（５Ｖ）
４２ 初期化回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】