特許 6111943 半導体装置の検査装置、及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6111943

(24)【登録日】2017年3月24日

(45)【発行日】2017年4月12日

(54)【発明の名称】半導体装置の検査装置、及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20170403BHJP

   H01L 21/66 20060101ALI20170403BHJP

   H01L 21/677 20060101ALI20170403BHJP

【ＦＩ】

   H01L21/02 B

   H01L21/66 J

   H01L21/68 A

【請求項の数】4

【全頁数】21

(21)【出願番号】特願2013-188561(P2013-188561)

(22)【出願日】2013年9月11日

(65)【公開番号】特開2015-56495(P2015-56495A)

(43)【公開日】2015年3月23日

【審査請求日】2016年5月30日

(73)【特許権者】

【識別番号】308014341

【氏名又は名称】富士通セミコンダクター株式会社

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100119987

【弁理士】

【氏名又は名称】伊坪 公一

(74)【代理人】

【識別番号】100081330

【弁理士】

【氏名又は名称】樋口 外治

(72)【発明者】

【氏名】赤星 文彦

【審査官】 鈴木 和樹

(56)【参考文献】

【文献】 特開２０１１−６６２８７（ＪＰ，Ａ）

【文献】 特表２０１３−５１９２４０（ＪＰ，Ａ）

【文献】 特開２００６−５４４６０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２１／６６

Ｈ０１Ｌ ２１／６７７

(57)【特許請求の範囲】

【請求項1】

第１面及び第２面と、
前記第１面に配置される第１電極と、
前記第１電極との位置関係が関連づけられており、前記第１面に配置される第１マークと、
前記第２面に配置され、前記第１マークとの位置関係が関連づけられている第２マークと、
を備え、
前記第１マークと前記第２マークとの位置関係に基づいて、前記第２マークと前記第１電極との位置関係が関連づけられている第１半導体基板と、
第３面及び第４面と、
前記第３面に配置される第２電極と、
前記第２電極との位置関係が関連づけられており、前記第３面に配置される第３マークと、
前記第２面に配置され、前記第３マークとの位置関係が関連づけられている第４マークと、
を備え、
前記第３マークと前記第４マークとの位置関係に基づいて、前記第４マークと前記第２電極との位置関係が関連づけられている第２半導体基板とを、
前記第１面及び前記第３面を対向させた状態で、前記第２マーク及び前記第４マークの位置を測定し、
前記第１マークと前記第２マークとの位置関係、及び、前記第１マークと前記第１電極との位置関係、及び、前記第３マークと前記第４マークとの位置関係、及び、前記第３マークと前記第２電極との位置関係に基づいて、前記第１電極と前記第２電極との位置の差である変位量を求め、
前記変位量が第１の範囲内の時には、前記第１半導体基板と前記第２半導体基板とを、互いの第１面同士を対向させて積層し、
一方、前記変位量が第１の範囲外の時には、前記第１半導体基板と前記第２半導体基板との位置関係を、前記変位量が第１の範囲内になるように補正した後に、前記第１半導体基板と前記第２半導体基板とを、互いの第１面同士を対向させて積層する半導体装置の製造方法。

【請求項2】

前記第１半導体基板及び前記第２半導体基板それぞれの中心を原点とする第１座標系を用いて、前記第１マークと前記第２マークとの位置関係が関連づけられ、前記第３マークと前記第４マークとの位置関係が関連づけられており、また、前記第１半導体基板及び前記第２半導体基板それぞれは、前記第１面及び前記第３面上に形成されたスクライブラインに設定される原点を有する第２座標系を用いて、前記第１マークと前記第１電極との位置関係が関連づけられ、前記第３マークと前記第２電極との位置関係が関連づけられており、
前記第１半導体基板及び前記第２半導体基板は外形が同じであり、輪郭を一致させて対向させており、
前記第３マークと前記第４マークとの位置関係及び前記第３マークと前記第２電極との位置関係に基づいて、前記第２電極の位置を、前記第１半導体基板の前記第１面上に形成されたスクライブラインに設定される原点を有する第２座標系で表して、前記第２座標系で表された前記第１電極と前記第２電極との位置の差である前記変位量を求める請求項１に記載の半導体装置の製造方法。

【請求項3】

前記変位量が第１の範囲外の時には、
前記第１半導体基板の中心を原点とする第１座標系で表された前記第４マークの位置を前記変位量だけ移動させて、前記第１半導体基板と前記第２半導体基板との位置関係を補正する請求項２に記載の半導体装置の製造方法。

【請求項4】

第１面及び第２面と、前記第１面に配置される第１電極と、前記第１電極との位置関係が関連づけられており、前記第１面に配置される第１マークと、前記第２面に配置され、前記第１マークとの位置関係が関連づけられる第２マークと、を有する第１半導体基板に対する、前記第１電極と前記第１マークとの位置関係及び前記第１マークと前記第２マークとの位置関係と、
第３面及び第４面と、前記第３面に配置される第２電極と、前記第２電極との位置関係が関連づけられており、前記第３面に配置される第３マークと、前記第４面に配置され、前記第３マークとの位置関係が関連づけられる第４マークと、を有する第２半導体基板に対する、前記第２電極と前記第３マークとの位置関係及び前記第３マークと前記第４マークとの位置関係と、
を記憶する記憶部と、
前記第１半導体基板と前記第２半導体基板とを、前記第１面及び前記第３面を対向させた状態で、前記第２マーク及び前記第４マークの位置を測定する測定部と、
測定された前記第２マーク及び前記第４マークの位置と、
前記記憶部に記憶された、前記第１電極と前記第１マークとの位置関係及び前記第１マークと前記第２マークとの位置関係と、前記第２電極と前記第３マークとの位置関係及び前記第３マークと前記第４マークとの位置関係と、
に基づいて、前記第１電極と前記第２電極との位置関係を求める演算部と、
を備える半導体装置の検査装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の検査装置、及び半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、電子装置の高速化及び低消費電力化等の機能を向上するために、複数の基板が積層される３次元実装技術が提案されており、複数の基板が積層されて形成された半導体装置が開発されている。

【0003】

３次元実装技術では、対向する基板の表面に配置された電極同士の位置を一致させて、電極同士を電気的に接続することにより、積層される２枚の基板が電気的に接続される。

【0004】

積層される２枚の基板の位置を調整する方法として、例えば、２枚の基板のノッチ及び基板の輪郭を一致させることが行われている。

【0005】

また、積層される２枚の基板上に位置合わせのためのアライメントマークを形成すると共に、一方の基板を保持するホルダに基準マークを形成して、ホルダに保持される一方の基板のアライメントマークと基準マークとの位置関係を調べて置く。そして、２枚の基板を重ねる時には、他方の基板のアライメントマークを、ホルダの基準マークを仲介させて、一方の基板との位置合わせを行うことが提案されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００５−２５１９７２号公報

【特許文献2】特開２０１１−０２１９１６号公報

【特許文献3】特開２０１１−０４９３１８号公報

【特許文献4】特開２０１１−１００９６３号公報

【特許文献5】特開２０１１−０４９３１８号公報

【特許文献6】特開２０１１−０６６２８３号公報

【特許文献7】特開２０１１−２２２８０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

回路素子の微細化が進んでおり、基板の表面に配置される電極の大きさ及び電極が配置される間隔が縮小されている。そのため、積層される２枚の基板の位置合わせの精度が、電極の大きさ又は電極が配置される間隔に対して、十分でなくなるおそれがある。

【0008】

また、積層される基板の枚数が少ない場合には、赤外線等を用いて、積層後の基板における対向する電極同士の一致の程度を検査することもできるが、積層される基板の枚数が増加してくると、このような検査を行うことが困難になるおそれがある。

【0009】

そこで、本明細書では、積層される基板の位置のずれを求めることができる半導体装置の検査装置を提供することを課題とする。

【0010】

また、本明細書では、積層される基板の位置のずれを補正できる半導体装置の製造方法を提供することを課題とする。

【課題を解決するための手段】

【0011】

本明細書に開示する半導体装置の検査装置の一形態によれば、第１面及び第２面と、上記第１面に配置される第１電極と、上記第１電極との位置関係が関連づけられており、上記第１面に配置される第１マークと、上記第２面に配置され、上記第１マークとの位置関係が関連づけられる第２マークと、を有する第１半導体基板に対する、上記第１電極と上記第１マークとの位置関係及び上記第１マークと上記第２マークとの位置関係と、第３面及び第４面と、上記第３面に配置される第２電極と、上記第２電極との位置関係が関連づけられており、上記第３面に配置される第３マークと、上記第４面に配置され、上記第３マークとの位置関係が関連づけられる第４マークと、を有する第２半導体基板に対する、上記第２電極と上記第３マークとの位置関係及び上記第３マークと上記第４マークとの位置関係と、を記憶する記憶部と、上記第１半導体基板と上記第２半導体基板とを、上記第１面及び上記第３面を対向させた状態で、上記第２マーク及び上記第４マークの位置を測定する測定部と、測定された上記第２マーク及び上記第４マークの位置と、上記記憶部に記憶された、上記第１電極と上記第１マークとの位置関係及び上記第１マークと上記第２マークとの位置関係と、上記第２電極と上記第３マークとの位置関係及び上記第３マークと上記第４マークとの位置関係と、に基づいて、上記第１電極と上記第２電極との位置関係を求める演算部と、を備える。

【0012】

また、本明細書に開示する半導体装置の製造方法の一形態によれば、第１面及び第２面と、上記第１面に配置される第１電極と、上記第１電極との位置関係が関連づけられており、上記第１面に配置される第１マークと、上記第２面に配置され、上記第１マークとの位置関係が関連づけられている第２マークと、を備え、上記第１マークと上記第２マークとの位置関係に基づいて、上記第２マークと上記第１電極との位置関係が関連づけられている第１半導体基板と、第３面及び第４面と、上記第３面に配置される第２電極と、上記第２電極との位置関係が関連づけられており、上記第３面に配置される第３マークと、上記第２面に配置され、上記第３マークとの位置関係が関連づけられている第４マークと、を備え、上記第３マークと上記第４マークとの位置関係に基づいて、上記第４マークと上記第２電極との位置関係が関連づけられている第２半導体基板とを、上記第１面及び上記第３面を対向させた状態で、上記第２マーク及び上記第４マークの位置を測定し、上記第１マークと上記第２マークとの位置関係、及び、上記第１マークと上記第１電極との位置関係、及び、上記第３マークと上記第４マークとの位置関係、及び、上記第３マークと上記第２電極との位置関係に基づいて、上記第１電極と上記第２電極との位置の差である変位量を求め、上記変位量が第１の範囲内の時には、上記第１半導体基板と上記第２半導体基板とを、互いの第１面同士を対向させて積層し、一方、上記変位量が第１の範囲外の時には、上記第１半導体基板と上記第２半導体基板との位置関係を、上記変位量が第１の範囲内になるように補正した後に、上記第１半導体基板と上記第２半導体基板とを、互いの第１面同士を対向させて積層する。

【発明の効果】

【0013】

上述した本明細書に開示する半導体装置の検査装置の一形態によれば、積層される基板の位置のずれを求めることができる。

【0014】

上述した本明細書に開示する半導体装置の製造方法の一形態によれば、積層される基板の位置のずれを求めて補正できる。

【0015】

本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。

【0016】

前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。

【図面の簡単な説明】

【0017】

【図1】（Ａ）は、本明細書に開示する半導体基板の一実施形態を示す第１面の図であり、（Ｂ）は第２面の図である。

【図2】（Ａ）は、図１（Ａ）のＸ−Ｘ線断面図であり、（Ｂ）は、図２（Ａ）の端部の拡大図である。

【図3】エッジ検査装置を説明する図である。

【図4】表マークと裏マークとの位置関係を示す図である。

【図5】表マークと電極との位置関係を示す図である。

【図6】本明細書に開示する半導体装置の製造方法の一実施形態を説明するフローチャート（その１）である。

【図7】本明細書に開示する半導体装置の製造方法の一実施形態を説明するフローチャート（その２）である。

【図8】本明細書に開示する半導体装置の製造方法の一実施形態の工程（その１）を説明する図である。

【図9】本明細書に開示する半導体装置の製造方法の一実施形態の工程（その２）を説明する図である。

【図10】本明細書に開示する半導体装置の製造方法の一実施形態の工程（その３）を説明する図である。

【図11】貼り合わせ装置を説明する図である。

【図12】２枚の半導体基板の裏マークの位置に基づいて、それぞれの表マークの位置を求めることを説明する図である。

【図13】２枚の半導体基板の表マークの位置に基づいて、それぞれの電極の位置を求めることを説明する図である。

【図14】２枚の半導体基板の電極の位置を一致するように、半導体基板の位置を補正する処理を説明する図（その１）である。

【図15】２枚の半導体基板の電極の位置を一致するように、半導体基板の位置を補正する処理を説明する図（その２）である。

【発明を実施するための形態】

【0018】

以下、本明細書で開示する半導体基板の好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

【0019】

図１（Ａ）は、本明細書に開示する半導体基板の一実施形態を示す表面の図であり、図１（Ｂ）は裏面の図である。図２（Ａ）は、図１（Ａ）のＸ−Ｘ線断面図であり、図２（Ｂ）は、図２（Ａ）の端部の拡大図である。

【0020】

本実施形態の半導体基板１０ａは、表面である第１面１０ｆ及び裏面である第２面１０ｒを有し、第１面１０ｆ上に他の半導体基板が積層され得る。

【0021】

第１面１０ｆ上には、スクライブラインＬでよって境界が定められた複数の半導体ユニットＵが配置される。各半導体ユニットＵには、複数の電極Ｐが配置される。これらの電極Ｐは、第１面１０ｆ上に積層される他の半導体基板の電極と電気的に接続され得るものである。電極Ｐの上には、バンプ１３が配置される。電極Ｐは、バンプ１３を介在させて、他の半導体基板の電極と電気的に接続される。半導体基板１０ａは、第１面１０ｆ上に他の半導体基板が積層された後、スクライブラインＬに沿って切断されて個々の半導体装置が形成される。

【0022】

図２（Ａ）に示すように、半導体基板１０ａは、回路素子が配置される素子層１２を有する。第１面１０ｆ上に配置される各電極Ｐは、図示しない配線層又はコンタクト等を用いて、素子層１２と電気的に接続される。

【0023】

第１面１０ｆ上には、リソグラフィー法を用いて電極Ｐと同時に形成されており、電極Ｐとの位置関係が関連づけられている表マークＳ１〜Ｓ３が配置される。

【0024】

半導体基板１０ａの第１面１０ｆ上には、３つの表マークＳ１〜Ｓ３が形成される。ノッチ１１を１２時の方向として、表マークＳ１は３時の位置に配置され、表マークＳ２は７時の位置に配置され、表マークＳ３は１１時の位置に配置される。

【0025】

また、半導体基板１０ａの第２面１０ｒ上には、表マークＳ１〜Ｓ３との位置関係が関連づけられている裏マークＢ１〜Ｂ３が配置される。裏マークＢ１は、表マークＳ１と対応する位置に配置され、裏マークＢ２は、表マークＳ２と対応する位置に配置され、裏マークＢ３は、表マークＳ３と対応する位置に配置される。

【0026】

表マークＳ１〜Ｓ３及び裏マークＢ１〜Ｂ３は、半導体基板１０ａを、第１面１０ｆを他の半導体基板と対向させて積層する時に、積層される半導体基板の位置のずれを求め、対向する電極同士の位置を一致するように補正するために用いられる。

【0027】

半導体基板１０ａが、第１面１０ｆを他の半導体基板と対向させた状態では、表マークＳ１〜Ｓ３及び電極Ｐは、外側からは視認できない。そこで、裏マークＢ１〜Ｂ３を、第２面１０ｒ上に配置すると共に、裏マークＢ１〜Ｂ３と対応する表マークＳ１〜Ｓ３が、第１面１０ｆ上に配置される。表マークＳ１〜Ｓ３の位置は、電極Ｐの位置と関連づけられているので、裏マークＢ１〜Ｂ３の位置を測定することにより、表マークＳ１〜Ｓ３の位置を介在させて、第１面１０ｆ上の電極Ｐの位置を求めることができる。即ち、測定された裏マークＢ１〜Ｂ３の位置に基づいて、外側からは視認できない電極Ｐの位置を求めることができる。半導体基板１０ａと対向している他の半導体基板に対しても、裏マーク及び対応する表マークが形成されているので、他の半導体基板の電極の位置を求めることができる。そして、対向する電極同士の位置のずれを求めて、電極の位置を一致するように補正することができる。

【0028】

少なくとも１つの表マーク及び対応する裏マークが、半導体基板１０ａの第１面１０ｆ及び第２面１０ｒに形成される。積層される半導体基板の位置のずれを、特に円周方向の位置のずれを、より正確に求める観点からは、少なくとも３つの表マーク及び対応する裏マークが、半導体基板１０ａの第１面１０ｆ及び第２面１０ｒに形成されることが好ましい。

【0029】

複数の表マーク及び裏マークを配置する場合には、積層される半導体基板の位置のずれを正確に求める観点から、各マークが偏って配置されないことが好ましい。半導体基板１０ａでは、３つの表マークＳ１〜Ｓ３及び対応する裏マークＢ１〜Ｂ３は、マーク間の中心角が１２０°の間隔で配置される。

【0030】

裏マークＢ１〜Ｂ３は、対応する表マークＳ１〜Ｓ３に対して、所定の範囲に配置される。例えば、半導体基板１０ａの中心を原点とする極座標を用いて、表マークと対応する裏マークとの位置関係を、動径及び偏角の所定の範囲で定めることができる。

【0031】

表マークＳ１〜Ｓ３及び電極Ｐは、半導体基板１０ａ上のパターニングされたマスクを用いて形成される。このマスクは、設計された半導体基板１０ａのパターンデータに基づき、リソグラフィー法を用いてパターニングされる。従って、表マークＳ１〜Ｓ３の位置と電極Ｐの位置とは、パターンデータに基づいて関連づけられている。

【0032】

表マークＳ１〜Ｓ３は、円形等の任意の形状を有するマークとして形成しても良い。また、表マークＳ１〜Ｓ３として、スクライブライン等のすでにパターンデータ上に存在するパターンを用いても良い。

【0033】

表マークＳ１〜Ｓ３が配置される位置は、第１面１０ｆ上であれば、特に制限されることはない。表マークＳ１〜Ｓ３は、図２（Ｂ）に示すように、半導体基板１０ａの第１面１０ｆにおける平坦部に配置しても良いし、又は、ベベル部１４に配置しても良い。表マークがベベル部１４に配置される場合には、表マークは、ベベル部１４の頂点１４ａよりも表側に配置される。

【0034】

第１面１０ｆ上の平坦部には半導体ユニットＵが形成されるので、平坦部を有効に使用する観点からは、表マークＳ１〜Ｓ３は、半導体基板１０ａのエッジ近傍の外周部に配置することが好ましい。また、表マークＳ１〜Ｓ３をエッジ近傍に配置することにより、エッジ検査装置を用いて、表マークＳ１〜Ｓ３の位置を測定することができる。エッジ検査装置を用いて、表マークＳ１〜Ｓ３の位置を測定する場合には、表マークＳ１〜Ｓ３の位置を、半導体基板１０ａのエッジから例えば５ｍｍ以内に配置することが好ましい。裏マークＢ１〜Ｂ３の位置も、表マークＳ１〜Ｓ３と同様に装置を用いて測定することができる。

【0035】

また、表マークＳ１〜Ｓ３が配置される位置は、表マークＳ１〜Ｓ３を他のパターンとは区別して測定する観点から、他のパターンが配置されない領域か、又は配置される他のパターンが少ない領域にすることが好ましい。表マークＳ１〜Ｓ３を、他のパターンとは区別して測定できるように、横長又は縦長の形状にしても良い。

【0036】

表マークＳ１〜Ｓ３は、パターンデータに基づいて、電極と同時に形成されていれば、どのようなパターンであっても良い。表マークＳ１〜Ｓ３の具体例としては、半導体基板１０ａがエッチングされた後のパターン、又は、半導体基板１０ａが機械的化学的研磨された後のパターン、又は、半導体基板１０ａ上に膜を積層した後のパターン等が挙げられる。

【0037】

表マークＳ１〜Ｓ３の寸法としては、表マークＳ１〜Ｓ３の位置を測定する装置の分解能に応じて適宜設定され得る。例えば、エッジ検査装置を用いて、表マークＳ１〜Ｓ３の位置を測定する場合には、表マークＳ１〜Ｓ３の寸法として０．１ｍｍ程度とすることができる。

【0038】

裏マークＢ１〜Ｂ３は、半導体基板１０ａが他の半導体基板と積層されるまでに形成される。例えば、裏マークＢ１〜Ｂ３は、第１面１０ｆ上に電極Ｐ及び表マークＳ１〜Ｓ３を形成する前に、第２面１０ｒ上に形成しても良い。

【0039】

裏マークＢ１〜Ｂ３が配置される位置は、第２面１０ｒ上であれば、特に制限されることはない。裏マークＢ１〜Ｂ３は、図２（Ｂ）に示すように、半導体基板１０ａの第２面１０ｒにおける平坦部に配置しても良いし、又は、ベベル部１４に配置しても良い。裏マークがベベル部１４に配置される場合には、裏マークは、ベベル部１４の頂点１４ａよりも裏側に配置される。

【0040】

エッジ検査装置を用いて、表マークと裏マークの位置を同時に測定する観点から、裏マークＢ１〜Ｂ３を、半導体基板１０ａのエッジ近傍の外周部に配置することが好ましい。

【0041】

裏マークＢ１〜Ｂ３の形成方法は、特に制限はされないが、例えば、レーザ加工装置を用いることができる。

【0042】

裏マークＢ１〜Ｂ３の寸法は、裏マークの位置を測定する装置の分解能に応じて設定され得る。エッジ検査装置を用いる場合には、裏マークを形成するドットの大きさとして、約１００μｍ〜３００μｍとすることができる。

【0043】

また、裏マークＢ１〜Ｂ３の深さは、半導体基板１０ａの第２面１０ｒが研磨された後にも裏マークが残るように設定することが好ましい。通常、機械的化学的研磨によって４０μｍ〜１５０μｍの厚さが低減するので、裏マークＢ１〜Ｂ３の深さを、５０μｍ〜２００μｍ程度に形成することが好ましい。

【0044】

図３は、半導体基板１０ａの表マークＳ１〜Ｓ３及び裏マークＢ１〜Ｂ３の位置を測定するエッジ検査装置を説明する図である。

【0045】

エッジ検査装置２０は、半導体基板１０ａのエッジの画像を取得するセンサ部２１と、半導体基板１０ａを載置するステージ２２と、センサ部２１及びステージ２２を制御する装置制御部２３を備える。

【0046】

ステージ２２は、円形の半導体基板１０ａを吸着して載置するステージ部２２ｃと、ステージ部２２ｃを回転する回転駆動部２２ｂと、回転駆動部２２ｂを制御する駆動制御部２２ａを有する。駆動制御部２２ａは、装置制御部２３によって制御される。

【0047】

センサ部２１は、ステージ２２によって回転する半導体基板１０ａの円周に沿ったエッジの画像を取得して、取得した画像を装置制御部２３に出力する。

【0048】

装置制御部２３は、記憶部２３ｂと、入出力部２３ｃと、表示部２３ｄと、通信部２３ｅと、各部を制御する制御部２３ａを備える。制御部２３ａが、記憶部２３ｂが記憶する検査プラグラムを実行することにより、装置制御部２３の各機能が実現される。なお、装置制御部２３は、ハードゥエアを用いて形成しても良い。

【0049】

記憶部２３ｂは、制御部２３ａが実行する検査プログラムを記憶する。また、記憶部２３ｂは、半導体基板１０ａの第１面１０ｆに形成されるスクライブラインＬ、電極Ｐ及び表マークＳ１〜Ｓ３等のパターンデータを記憶する。また、記憶部２３ｂは、センサ部２１が出力した画像を記憶する。更に、記憶部２３ｂは、半導体基板１０ａのロット番号、ウエハ番号又は品種といった情報を、パターンデータと共に記憶する。

【0050】

入出力部２３ｃは、キーボード、マウス又はプリンタ等の入出力装置を有する。

【0051】

表示部２３ｄは、液晶ディスプレイ等の表示装置を有する。

【0052】

通信部２３ｅは、センサ部２１及びステージ２２との間の通信を行う。

【0053】

次に、エッジ検査装置２０の動作を以下に説明する。

【0054】

まず、ステージ部２２ｃ上で回転する半導体基板１０ａのエッジに対して、センサ部２１は、第２面１０ｒ側から第１面１０ｆ側までを、レーザ光を用いて円弧上に走査し、エッジからの散乱光を検出して、半導体基板１０ａの円周に沿ったエッジの帯状の画像を取得する。

【0055】

制御部２３ａは、記憶部２３ｂに記憶された検査プログラムを実行して、取得された画像内の所定の寸法又は所定の形状を有する領域を、表マーク及び裏マークとして判断する。

【0056】

表マーク及び裏マークの位置は、既知であるので、取得された画像にウインドウを設けて、ウインドウ内から表マーク及び裏マークを認識しても良い。

【0057】

求められた表マーク及び裏マークの位置は、円形の半導体基板１０ａの中心を原点Ｏ１とする極座標系Ｚ１において、動径ｒ及び偏角θで表され、半導体基板１０ａと関連づけられて、記憶部２３ｂに記憶される。

【0058】

図４は、表マークと裏マークとの位置関係を示す図である。

【0059】

極座標系Ｚ１において、動径ｒは、原点Ｏ１からの距離であり、偏角θは、原点Ｏ１とノッチ１１とを結ぶ基準線Ｍからの角度である。

【0060】

表マークＳ１は、第１面１０ｆに配置され、裏マークＢ１は、第２面１０ｒに配置されているが、極座標系Ｚ１は、半導体基板１０ａを平面視した平面上の座標系なので、裏マークＢ１を第１面１０ｆ上に投影した座標面において両マークを表すことになる。または、表マークＳ１を第２面１０ｒ上に投影した座標面において両マークを表していると考えても良い。

【0061】

極座標系Ｚ１において、表マークＳ１は、座標Ｓ１（ｒｓ１，θｓ１）で表され、対応する裏マークＢ１は、座標Ｂ１（ｒｂ１，θｂ１）で表される。表マークＳ１と裏マークＢ１との位置のずれは、変位量ΔＡで表される。ΔＡは、大きさと方向とを有するベクトル量である。

【0062】

次に、制御部２３ａは、第１面１０ｆに形成されたスクライブラインＬに設定される原点Ｏ２を有するデカルト座標系Ｚ２を用いて、表マークＳ１の位置を表す。ここで、第１面１０ｆに形成されたスクライブラインＬに設定される原点Ｏ２は、センサ部２１が取得した画像に含まれる領域から選択される。原点Ｏ２は、スクライブラインＬの交点としても良い。

【0063】

表マークＳ１が、第１面１０ｆの平坦部に配置されている場合には、制御部２３ａは、記憶部２３ｂに記憶された半導体基板１０ａのパターンデータに基づいて、表マークＳ１の位置を、デカルト座標系Ｚ２を用いて表すことができる。

【0064】

一方、表マークＳ１が、第１面１０ｆのベベル部１４に配置されている場合には、制御部２３ａは、極座標系Ｚ１で表された表マークＳ１の位置を、デカルト座標系Ｚ２に座標変換して、表マークＳ１の位置を、デカルト座標系Ｚ２を用いて表す。この座標変換としては、例えば、特開２０１２−１３４３１０号明細書に開示されている方法を用いることができる。

【0065】

このようにして、制御部２３ａは、第１面１０ｆ上の所定の電極Ｐと、表マークＳ１との位置関係を、デカルト座標系Ｚ２を用いて表すことができる。

【0066】

図５は、表マークと電極との位置関係を示す図である。

【0067】

デカルト座標系Ｚ２において、表マークＳ１は、座標Ｓ１（ｘｓ１，ｙｓ１）で表され、電極Ｐは、座標Ｐ（ｘｐ、ｙｐ）で表される。表マークＳ１と電極Ｐとの位置のずれは、変位量ΔＢで表される。ΔＢは、大きさと方向とを有するベクトル量である。

【0068】

半導体基板１０ａでは、表マークＳ１と裏マークＢ１との位置関係に基づいて、裏マークＢ１と電極Ｐとの位置関係が関連づけられる。

【0069】

同様に、表マークＳ２と裏マークＢ２とは、極座標系Ｚ１を用いて、位置関係が関連づけられており、表マークＳ３と裏マークＢ３も、極座標系Ｚ１を用いて、位置関係が関連づけられている。

【0070】

また、表マークＳ２の位置は、第１面１０ｆに形成されたスクライブラインＬに設定される原点Ｏ２’を有するデカルト座標系Ｚ２’を用いて表される。そして、デカルト座標系Ｚ２’を用いて表された表マークＳ２の位置は、座標変換されて、原点Ｏ２を有するデカルト座標系Ｚ２を用いて表される。更に、表マークＳ２と裏マークＢ２との位置関係に基づいて、裏マークＢ２と電極Ｐとの位置関係が関連づけられる。

【0071】

同様にして、表マークＳ３の位置は、第１面１０ｆに形成されたスクライブラインＬに設定される原点Ｏ２’’を有するデカルト座標系Ｚ２’’を用いて表される。そして、デカルト座標系Ｚ２’’を用いて表された表マークＳ３の位置は、座標変換されて、原点Ｏ２を有するデカルト座標系Ｚ２を用いて表される。更に、表マークＳ３と裏マークＢ３との位置関係に基づいて、裏マークＢ３と電極Ｐとの位置関係が関連づけられる。ここで裏マークＢ１〜Ｂ３と位置関係が関連づけられる電極Ｐは、同じ電極である。

【0072】

次に、上述した半導体基板１０ａを積層して半導体装置を製造する好ましい一実施形態を、図面を参照して、以下に説明する。

【0073】

図６及び図７は、本明細書に開示する半導体装置の製造方法の一実施形態を説明するフローチャートである。また、図８〜図１０は、本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図である。

【0074】

フローチャートのステップＳ１〜Ｓ２６及び図８（Ａ）〜図８（Ｃ）は、第１半導体基板１０ａと、第２半導体基板１０ｂとを積層する工程を説明する。第１半導体基板１０ａは、上述した半導体基板であり、第１面１０ｆ上に配置された複数の第１電極Ｐと、表マークＳ１〜Ｓ３と、裏マークＢ１〜Ｂ３を備える。第２半導体基板１０ｂは、第１半導体基板１０ａと同様の構成を有するが、第１半導体基板１０ａとは異なる回路を有する素子層（図せず）を備えていてもよい。第２半導体基板１０ｂは、第１面１０ｆ上に配置された複数の第２電極Ｑと、表マークＴ１〜Ｔ３と、裏マークＣ１〜Ｃ３を備える。第１半導体基板１０ａと第２半導体基板１０ｂとは、互いの第１面１０ｆ同士を対向させた状態で、各第２電極Ｑは、対応する第１電極Ｐと対向するように配置される。例えば、ＤＲＡＭのような記憶装置である半導体装置を形成する場合には、半導体ユニットをとしてインターフェースチップを有する第１半導体基板１０ａを用いることができる。また、第２半導体基板１０ｂとして、複数の記憶セルとそれらの記憶セルへアクセスするバックエンド部を有する半導体ユニットが形成された基板を用いることができる。

【0075】

また、フローチャートのステップＳ２８〜Ｓ３６及び図９（Ａ）〜図１０（Ｃ）は、他の半導体基板１０ｃ〜１０ｅを積層した後に、個々の半導体装置に切断する工程を説明する。

【0076】

まず、ステップＳ１０において、図３に示すように、エッジ検査装置２０を用いて、第１半導体基板１０ａの表マークＳ１〜Ｓ３及び裏マークＢ１〜Ｂ３の位置が測定される。

【0077】

次に、ステップＳ１２において、エッジ検査装置２０は、測定結果に基づいて、第１半導体基板１０ａの表マークＳ１〜Ｓ３と裏面マークＢ１〜Ｂ３との位置関係及び第１電極Ｐと表マークＳ１〜Ｓ３との位置関係を関連づけて記憶する。

【0078】

次に、ステップＳ１４において、エッジ検査装置２０を用いて、第２半導体基板１０ｂの表マークＴ１〜Ｔ３及び裏マークＣ１〜Ｃ３の位置が測定される。

【0079】

次に、ステップＳ１６において、エッジ検査装置２０は、測定結果に基づいて、第２半導体基板１０ｂの表マークＴ１〜Ｔ３と裏面マークＣ１〜Ｃ３との位置関係及び第２電極Ｑと表マークＴ１〜Ｔ３との位置関係を関連づけて記憶する。

【0080】

次に、ステップＳ１８において、図８（Ａ）に示すように、第１半導体基板１０ａと第２半導体基板１０ｂとを、輪郭を一致させて、第１面１０ｆ同士を対向させた状態で、それぞれの第２面１０ｒに配置された裏マークＢ１〜Ｂ３及び裏マークＣ１〜Ｃ３の位置が測定される。この測定は、図１１に示す貼り合わせ装置３０を用いて行われる。

【0081】

貼り合わせ装置３０は、図３に示すエッジ検査装置が有する各部と、第２ステージ３１を備える。センサ部２１と、第１ステージ２２（図３のステージ部に対応）と、装置制御部２３の構成は、図３に示すエッジ検査装置と同様である。第１ステージ２２は、第１半導体基板１０ａの第２面１０ｒを吸着して載置する。

【0082】

第２ステージ３１は、円形の第２半導体基板１０ｂの第２面１０ｒを吸着して載置するステージ部３１ｅと、ステージ部３１ｅを水平方向に駆動する水平駆動部３１ｂと、ステージ部３１ｅを垂直方向に駆動する垂直駆動部３１ｃと、ステージ部３１ｅを回転する回転駆動部３１ｄと、各駆動部を制御する駆動制御部３１ａを有する。駆動制御部３１ａは、装置制御部２３によって制御される。第１半導体基板１０ａ及び第２半導体基板１０ｂは、図示しない搬送部によって、各ステージ部に搬送される。

【0083】

貼り合わせ装置３０は、図３に示すエッジ検査装置としても機能する。第１半導体基板１０ａ及び第２半導体基板１０ｂそれぞれの表マーク及び裏マークの位置は、貼り合わせ装置３０を用いて測定しても良い。記憶部２３ｂには、第１半導体基板１０ａのパターンデータも記憶されており、表マークの位置と所定の第１電極Ｐとの位置が関連づけられて記憶されている。同様に、記憶部２３ｂには、第２半導体基板１０ｂのパターンデータも記憶されており、表マークの位置と所定の第２電極Ｑとの位置が関連づけられて記憶されている。また、上述したステップＳ１０〜Ｓ１６の処理において、エッジ検査装置２０によって求められたデータは、貼り合わせ装置３０の装置制御部２３の記憶部２３ｂにも記憶される。または、ステップＳ１０〜Ｓ１６の処理を、貼り合わせ装置３０を用いて行っても良い。

【0084】

制御部２３ａは、記憶部２３ｂに記憶された貼り合わせプログラムを実行することにより、装置制御部２３の各機能が実現される。

【0085】

貼り合わせ装置３０が、輪郭を一致させて対向する第１半導体基板１０ａ及び第２半導体基板１０ｂの第２面１０ｒのエッジに配置された裏マークＢ１〜Ｂ３及び裏マークＣ１〜Ｃ３の位置を測定する動作については、上述した説明が適用される。

【0086】

具体的には、貼り合わせ装置３０を用いて、対向する第１半導体基板１０ａ及び第２半導体基板１０ｂの裏マークＢ１〜Ｂ３及び裏マークＣ１〜Ｃ３の位置を測定する時には、まず、第１半導体基板１０ａの第２面１０ｒがステージ部２２ｃに吸着して載置される。次に、第２半導体基板１０ｂの第２面１０ｒがステージ部３１ｅに吸着して載置される。次に、駆動制御部３１ａが、水平駆動部３１ｂ、垂直駆動部３１ｃ及び回転駆動部３１ｄを制御して、第１半導体基板１０ａと第２半導体基板１０ｂとを、ノッチの位置及び輪郭を一致させて、間隔をあけて対向するように、ステージ部３１ｅを駆動する。

【0087】

第１ステージ２２及び第２ステージ３１は、同期して、対向する第１半導体基板１０ａ及び第２半導体基板１０ｂを回転させる。

【0088】

次に、センサ部２１は、対向する第１半導体基板１０ａ及び第２半導体基板１０ｂの円周に沿ったエッジの帯状の画像を取得する。次に、制御部２３ａは、記憶部２３ｂに記憶された検査プログラムを実行して、取得された画像から所定の寸法又は所定の形状を有する領域を裏マークとして求められる。

【0089】

次に、ステップＳ２０において、貼り合わせ装置３０は、第１電極Ｑと第２電極Ｐとの位置の差である変位量を求める。貼り合わせ装置３０は、第１電極Ｑと第２電極Ｐとの位置の差である変位量を求めるために、まず、各半導体基板に対して、表マークと裏マークとの位置関係を求める。

【0090】

以下では、説明を簡単にするために、第１半導体基板１０ａは、１つの表マークＳ１及び対応する裏マークＢ１を有し、第２半導体基板１０ｂは、１つの表マークＴ１及び対応する裏マークＣ１を有するとして説明を行う。

【0091】

図１２は、２枚の半導体基板の裏マークの位置に基づいて、それぞれの表マークの位置を求めることを説明する図である。

【0092】

貼り合わせ装置３０は、第１半導体基板１０ａの中心を原点Ｏ１とする極座標系Ｚ１を用いて、第１半導体基板１０ａの表マークＳ１〜Ｓ３及び裏マークＢ１〜Ｂ３と、第２半導体基板１０ｂの表マークＴ１〜Ｔ３及び裏マークＣ１〜Ｃ３を表す。極座標系Ｚ１は、第１半導体基板１０ａを平面視した平面上の座標系なので、第２半導体基板１０ｂの表マークＴ１〜Ｔ３及び裏マークＣ１〜Ｃ３を第１半導体基板１０ａの第１面１０ｆ上に投影した座標面において各マークを表すことになる。

【0093】

極座標系Ｚ１において、第１半導体基板１０ａの表マークＳ１は、座標Ｓ１（ｒｓ１，θｓ１）で表され、対応する裏マークＢ１は、座標Ｂ１（ｒｂ１，θｂ１）で表される。表マークＳ１と裏マークＢ１との位置のずれは、変位量ΔＡ１で表される。ΔＡ１は、大きさと方向とを有するベクトル量である。また、極座標系Ｚ１において、第２半導体基板１０ｂの表マークＴ１は、座標Ｔ１（ｒｔ１，θｔ１）で表され、対応する裏マークＣ１は、座標Ｂ１（ｒｃ１，θｃ１）で表される。表マークＴ１と裏マークＣ１との位置のずれは、変位量ΔＡ２で表される。ΔＡ２は、大きさと方向とを有するベクトル量である。また、裏マークＢ１と裏マークＣ１との位置のずれは、変位量ΔＧで表される。ΔＧは、大きさと方向とを有するベクトル量である。

【0094】

次に、貼り合わせ装置３０は、第１半導体基板１０ａの第１面１０ｆ上の所定の第１電極Ｐと、表マークＳ１との位置関係を、第１半導体基板１０ａの第１面１０ｆに形成されたスクライブラインＬに設定される原点Ｏ２を有するデカルト座標系Ｚ２を用いて表す。また、貼り合わせ装置３０は、第２半導体基板１０ｂの第１面１０ｆ上の所定の第２電極Ｑと、表マークＴ１との位置関係をデカルト座標系Ｚ２を用いて表す。ここで、第２半導体基板１０ｂの所定の第２電極Ｑは、第１半導体基板１０ａの所定の第１電極Ｐと接合される対応する位置に配置された電極である。

【0095】

図１３は、２枚の半導体基板の表マークの位置に基づいて、それぞれの電極の位置を求めることを説明する図である。

【0096】

デカルト座標系Ｚ２において、第１半導体基板１０ａの表マークＳ１は、座標Ｓ１（ｘｓ１，ｙｓ１）で表され、第１半導体基板１０ａの第１電極Ｐは、座標Ｐ（ｘｐ、ｙｐ）で表される。表マークＳ１と第１電極Ｐとの位置のずれは、変位量ΔＢ１で表される。ΔＢ１は、大きさと方向とを有するベクトル量である。

【0097】

また、デカルト座標系Ｚ２において、第２半導体基板１０ｂの表マークＴ１は、座標Ｔ１（ｘｔ１，ｙｔ１）で表され、第２半導体基板１０ｂの第２電極Ｑは、座標Ｑ（ｘｑ、ｙｑ）で表される。表マークＴ１と第２電極Ｑとの位置のずれは、変位量ΔＢ２で表される。ΔＢ２は、大きさと方向とを有するベクトル量である。

【0098】

デカルト座標系Ｚ２において、第１半導体基板１０ａの第１電極Ｐと第２半導体基板１０ｂの第２電極Ｑとの位置のずれは、変位量ΔＨで表される。ΔＨは、大きさと方向とを有するベクトル量である。

【0099】

次に、ステップＳ２２において、貼り合わせ装置３０は、変位量ΔＨが所定の範囲内であるか否かを判断する。変位量ΔＨが所定の範囲内であれば、ステップＳ２４に進む。一方、変位量ΔＨが所定の範囲外の時には、ステップＳ２６に進む。ここで、変位量ΔＨが所定の範囲内であるとは、対向する所定の第１電極Ｐと、所定の第２電極Ｑとが、バンプを介して、電気的に接続する位置関係にあることを意味する。

【0100】

ステップＳ２４に進んだ場合には、貼り合わせ装置３０は、図８（Ｂ）に示すように、第１半導体基板１０ａと第２半導体基板１０ｂとを、互いの第１面１０ｆ同士を対向させて積層する。そして、第１半導体基板１０ａの第１面１０ｆ上の各電極Ｐは、第２半導体基板１０ｂの第１面１０ｆ上の対応する電極Ｑと、それぞれのバンプ１３ａ、１３ｂを介在して電気的に接続される。バンプ１３ａとバンプ１３ｂとの電気的な接続は、加熱又は加圧により行われ得る。そして、図８（Ｃ）に示すように、第１半導体基板１０ａと第２半導体基板１０ｂとの間に充填材１５が充填される。充填材１５としては、例えば、熱硬化性の樹脂を用いることができる。

【0101】

一方、ステップＳ２６に進んだ場合には、第１半導体基板１０ａと第２半導体基板１０ｂとの位置関係に対して、変位量ΔＨが所定の範囲内になるように補正される。そして、第１半導体基板１０ａと第２半導体基板１０ｂとが、互いの第１面１０ｆ同士を対向させて積層される。次に、変位量ΔＨが所定の範囲内になるように補正する処理を以下に説明する。

【0102】

図１４に示すように、デカルト座標系Ｚ２において、第２半導体基板１０ｂの第２電極Ｑの位置を、第１半導体基板１０ａの第１電極Ｐの位置に一致させるには（少なくとも所定の範囲内に近接させるには）、第２電極Ｑを、変位量ΔＨだけ移動させれば良い。この時、デカルト座標系Ｚ２において、第２半導体基板１０ｂの表マークＴ１も、変位量ΔＨだけ移動する。

【0103】

このように第２半導体基板１０ｂを第１半導体基板１０ａに対して変位量ΔＨだけ移動した時、図１５に示すように、極座標系Ｚ１において、第２半導体基板１０ｂの裏マークＣ１も変位量ΔＨだけ移動することになる。移動後の裏マークＣ１と裏マークＢ１との位置のずれは、変位量ΔＩで表される。ΔＩは、大きさと方向とを有するベクトル量である。

【0104】

従って、貼り合わせ装置３０は、第２半導体基板１０ｂの裏マークＣ１を、変位量ΔＨだけ移動させて、第２電極Ｑを、第１電極Ｐと一致するように（少なくとも所定の範囲内に近接させるように）、第２半導体基板１０ｂを第２ステージ３１を用いて移動する。または、貼り合わせ装置３０は、第２半導体基板１０ｂの裏マークＣ１と、第１半導体基板１０ａの裏マークＢ１との位置のずれが変位量ΔＩとなるように、第２半導体基板１０ｂを第２ステージ３１を用いて移動しても良い。

【0105】

そして、貼り合わせ装置３０は、図８（Ｂ）に示すように、第１半導体基板１０ａと第２半導体基板１０ｂとを、互いの第１面１０ｆ同士を対向させて積層する。そして、第１半導体基板１０ａの第１面１０ｆ上の各電極Ｐは、第２半導体基板１０ｂの第１面１０ｆ上の対応する電極Ｑと、それぞれのバンプ１３ａ、１３ｂを介在して接続される。バンプ１３ａとバンプ１３ｂとの電気的な接続は、加熱又は加圧により行われ得る。そして、図８（Ｃ）に示すように、第１半導体基板１０ａと第２半導体基板１０ｂとの間に充填材１５が充填される。

【0106】

第１半導体基板１０ａが３つの表マーク及び対応する裏マークを有し、第２半導体基板１０ｂが３つの表マーク及び対応する裏マークを有する場合には、第１電極Ｐと第２電極Ｐとの位置のずれを表す３つの変位量ΔＨ１〜ΔＨ３が求められる。そこで、第２半導体基板１０ａを移動する量は、３つの変位量ΔＨ１〜ΔＨ３に基づいて決定され得る。決定する方法としては、例えば、３つの変位量ΔＨ１〜ΔＨ３の平均の変位量を用いることができる。また、３つの変位量ΔＨ１〜ΔＨ３に基づいて位置のずれを精度よく補正する観点から、３点法を用いて、第２半導体基板１０ａを移動する量を決定しても良い（特許第４６６７１８６号明細書等を参照）。以上が、ステップＳ２６の説明である。

【0107】

次に、ステップＳ２８において、図９（Ａ）に示すように、第２半導体基板１０ｂの裏面である第２面１０ｒを削って、第２半導体基板１０ｂの厚さを低減する。

【0108】

次に、ステップＳ３０において、図９（Ｂ）に示すように、第２半導体基板１０ｂの第２面１０ｒ側から、基板を貫通して第２電極Ｑと電気的に接続する貫通電極Ｖが形成される。貫通電極Ｖは、第２半導体基板１０ｂの第２面１０ｒに露出する。

【0109】

次に、ステップＳ３２において、図９（Ｃ）に示すように、第２半導体基板１０ｂの裏面である第２面１０ｒに露出している貫通電極Ｖ上にバンプ１３ｃが形成されて、第１半導体基板１０ａ、１０ｂが積層された基板積層体１０ａｂが得られる。

【0110】

次に、ステップＳ３４において、基板積層体１０ａｂと他の第３〜５半導体基板１０ｃ〜１０ｅとが積層される。第３〜５半導体基板１０ｃ〜１０ｅは、第２半導体基板１０ｂと同様の構成を有しており、そのパターンデータは、エッジ検査装置及び貼り合わせ装置の記憶部に記憶されている。第３〜５半導体基板１０ｃ〜１０ｅは、図示しない素子層を有している。なお、第１半導体基板１０ａ上に積層される半導体基板の数は、特に限定されるものではない。

【0111】

まず、基板積層体１０ａｂと第３半導体基板１０ｃとを用いて、上述したステップＳ１４〜ステップＳ３４を繰り返して、図１０（Ａ）に示すように、基板積層体１０ａｂと第３半導体基板１０ｃとが積層された基板積層体１０ａｂｃが得られる。ここで、ステップＳ１４及びＳ１６では、第３半導体基板１０ｃの表マークＵ１及び裏マークＤ１の測定及び電極との位置関係の関連づけが行われる。

【0112】

更に、基板積層体１０ａｂｃ上に、第４半導体基板１０ｄ及び第５半導体基板１０ｅが積層されて、図１０（Ｂ）に示す基板積層体１０ａｂｃｄｅが得られる。なお、第５半導体基板１０ｅに対しては、貫通電極を形成されない。

【0113】

次に、ステップＳ３６において、基板積層体１０ａｂｃｄｅがスクライブラインＬに沿って切断されて、個々の半導体装置１が得られる。

【0114】

上述した本実施形態の半導体装置の製造方法によれば、外部から視認できない積層される基板の位置のずれを求め、対向する電極の位置が一致するように、積層される半導体基板の位置のずれを補正して、半導体基板を積層することができる。

【0115】

貼り合わせ装置において、２枚の半導体基板が、輪郭及びノッチの位置を一致させても、装置の精度の範囲内で一致させているので、対向する電極同士の位置にはずれが生じる可能性がある。また、パターニングされた電極の位置は、基板の中心に対して、設計された位置とはずれている場合がある。

【0116】

本実施形態では、このような製造工程の工程能力に起因する位置のずれを求めて、位置のずれを補正して、半導体装置を製造することができる。

【0117】

本発明では、上述した実施形態の半導体装置の検査装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。

【0118】

例えば、上述したステップＳ１８において、第１半導体基板１０ａと第２半導体基板１０ｂとの間に充填材を充填し、両基板を仮貼り合わせした後に、裏マークの位置の測定及び位置の補正を行っても良い。この場合、位置の補正を行う時には、充填材は硬化しておらず、両基板は仮貼り合わせされているので、両基板を離間して位置の補正を行うことができる。

【0119】

また、上述したステップＳ１８において、基板を回転するのではなく、センサ部を基板の周囲に沿って回転するように駆動して、裏マークの位置を測定しても良い。

【0120】

また、上述した説明では、半導体基板の中心を原点とする極座標系を用いていたが、半導体基板の中心を原点とするデカルト座標系を用いても良い。

【0121】

更に、上述した説明では、スクライブライン上に原点を有するデカルト座標系を用いていたが、スクライブライン上に原点を有する極座標系を用いても良い。

【0122】

ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。

【符号の説明】

【0123】

１０ａ〜１０ｅ 半導体基板
１０ｆ 第１面
１０ｒ 第２面
１１ ノッチ
１２ 素子層
１３ バンプ
１４ ベベル部
１４ａ 頂点
１５ 充填材
Ｓ１、Ｓ２、Ｓ３ 表マーク（第１マーク）
Ｂ１、Ｂ２、Ｂ３ 裏マーク（第２マーク）
Ｔ１ 表マーク
Ｃ１ 裏マーク
Ｕ１ 表マーク
Ｄ１ 裏マーク
Ｌ スクライブライン
Ｐ、Ｑ 電極
Ｕ 半導体ユニット
２０ エッジ検査装置
２１ センサ部
２２ ステージ、第１ステージ
２２ ステージ駆動部
２２ａ 駆動制御部
２２ｂ 回転駆動部
２２ｃ ステージ部
２３ 装置制御部
２３ａ 制御部
２３ｂ 記憶部
２３ｃ 入出力部
２３ｄ 表示部
２３ｅ 通信部
３０ 貼り合わせ装置
３１ 第２ステージ
３１ａ 駆動制御部
３１ｂ 水平駆動部
３１ｃ 垂直駆動部
３１ｄ 回転駆動部
３１ｅ ステージ部
Ｚ１ 第１座標系
Ｏ１ 第１座標の原点
Ｍ 基準線
Ｚ２ 第２座標系
Ｏ２ 第２座標の原点

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】