(58)【調査した分野】(Int.Cl.,DB名)
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献2に記載されたコイル部品は、4つの外部端子を有するコモンモードフィルタであり、各外部端子はそれぞれ対応する角部近傍に配置されている。しかしながら、例えば特許文献1に記載されたコイル部品のように2つの外部端子のみを有するコイル部品においてポスト導体を用いる場合、各ポスト導体をどの平面位置に配置するかが問題となる。
【0007】
つまり、2つのポスト導体を短辺(又は長辺)の中央近傍に配置した場合、角部近傍がデッドスペースとなるおそれがあり、この場合はチップサイズが大型化してしまう。また、2つのポスト導体を一方向にオフセットして配置した場合、ポスト導体は比較的質量が大きいため、コイル部品全体の重量バランスに偏りが生じてしまう。重量バランスの偏りは、コイル部品がある程度大きい場合にはそれほど問題とならないが、コイル部品が非常に小型である場合、プリント基板への実装時に傾きが生じたり、製造段階における搬送時において各コイル部品を所望の方向に揃えることが困難となるなど、種々の問題が発生するおそれがあった。
【0008】
このような問題は、2つの外部端子のみを有するコイル部品に限らず、重量バランスが問題となり得る小型のコイル部品全般において生じる問題である。
【0009】
したがって、本発明は、ポスト導体を備える小型のコイル部品において、デッドスペースの発生や重量バランスの偏りを防止することを目的とする。
【課題を解決するための手段】
【0010】
上記課題を解決するため、本発明によるコイル部品は、矩形状の主面を有する基板と、前記基板の前記主面上に設けられたコイル導体と、前記コイル導体を覆う絶縁層と、前記基板の前記主面に対して垂直に延在するよう前記絶縁層内に設けられ、前記コイル導体の一端に接続された第1のポスト導体と、前記基板の前記主面に対して垂直に延在するよう前記絶縁層内に設けられ、前記コイル導体の他端に接続された第2のポスト導体と、を備え、前記第1のポスト導体は、積層方向から見て前記基板の前記主面の第1の角部近傍に配置され、前記第2のポスト導体は、前記積層方向から見て前記基板の前記主面の前記第1の角部と対角に位置する第2の角部近傍に配置されていることを特徴とする。
【0011】
本発明によれば、2つのポスト導体が互いに対角の位置に配置されていることから、重量バランスに偏りが生じない。このため、プリント基板への実装時において傾きが生じないとともに、製造段階における搬送時において各コイル部品を所望の方向に容易に揃えることが可能となる。
【0012】
本発明において、前記第1及び第2のポスト導体は、前記基板の前記主面に対して垂直な側面が前記絶縁層から露出していることが好ましい。これによれば、プリント基板への実装時にはんだフィレットが形成されるため、実装強度を高めることが可能となる。しかも、ポスト導体の形成は集合基板の状態で行うことができるため、小型なコイル部品を個片化した後、その側面に外部端子を形成する必要がない。
【0013】
本発明によるコイル部品は、前記基板の前記主面と平行な前記絶縁層の表面に設けられた第1及び第2の外部端子をさらに備え、前記第1のポスト導体は、前記コイル導体の前記一端と前記第1の外部端子とを接続し、前記第2のポスト導体は、前記コイル導体の前記他端と前記第2の外部端子とを接続することが好ましい。これによれば、コイル部品の実装面に大面積の外部端子を配置することができるため、ポスト導体による渦損の発生を抑制しつつ、実装強度を高めることが可能となる。また、実装時において、プリント基板に形成されたランド電極に対するセルフアラインも可能となる。
【0014】
この場合、前記第1の外部端子は、前記積層方向から見て、前記基板の前記主面の第3の角部を覆うことなく前記第1の角部を覆うよう配置され、前記第2の外部端子は、前記積層方向から見て、前記基板の前記主面の前記第3の角部と対角に位置する第4の角部を覆うことなく前記第2の角部を覆うよう配置されていることが好ましい。これによれば、集合基板を個片化することによってコイル部品を多数個取りする場合、切断すべき導体パターンが減少することから、ダイシング時の負荷を低減することが可能となる。
【0015】
本発明において、前記コイル導体は、外周端が前記第1のポスト導体に接続された第1のスパイラル導体と、外周端が前記第2のポスト導体に接続された第2のスパイラル導体とを含み、前記第1のスパイラル導体の内周端と前記第2のスパイラル導体の内周端が互いに接続されていることが好ましい。これによれば、引き出し導体などを用いることなく、ポスト導体を基板の外周近傍に配置することができるため、コイル導体の径を最大化することができる。また、ポスト導体による渦損の発生を抑制することも可能となる。
【0016】
この場合、前記基板の前記主面上には、第1の導体層と、前記第1の導体層上に設けられた第2の導体層と、前記第2の導体層上に設けられた第3の導体層とが積層されており、前記第1のスパイラル導体は前記第1の導体層に形成され、前記第2のスパイラル導体は前記第2の導体層に形成され、前記第1のポスト導体は前記第1乃至第3の導体層に形成され、前記第2のポスト導体は前記第1の導体層に形成されることなく、前記第2及び第3の導体層に形成されていることが好ましい。これによれば、第1の導体層に形成する第1のスパイラル導体のループサイズを十分に確保することが可能となる。また、ポスト導体の側面を絶縁層から露出させる場合には、広い露出面積を確保することが可能となる。
【0017】
また、前記コイル導体は第3のスパイラル導体をさらに備え、前記第1のスパイラル導体の前記内周端と前記第2のスパイラル導体の前記内周端は、前記第3のスパイラル導体を介して接続されていることもまた好ましい。これによれば、コイル導体のターン数が増大することから、より大きなインダクタンスを得ることが可能となる。
【発明の効果】
【0018】
このように、本発明によれば、ポスト導体を備える小型のコイル部品において、デッドスペースの発生や重量バランスの偏りを防止することが可能となる。
【発明を実施するための形態】
【0020】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【0021】
図1は、本発明の好ましい実施形態によるコイル部品10の構造を示す略斜視図である。
【0022】
本実施形態によるコイル部品10は表面実装型のチップインダクタであって、
図1に示すように、基板11と、基板11の主面上に設けられた後述するコイル導体(50)を覆う絶縁層12と、絶縁層12の上面に設けられた第1及び第2の外部端子21,22を備えている。コイル部品10の外形は略直方体形状であり、特に限定されるものではないが、X方向、Y方向及びZ方向におけるサイズは、それぞれ0.4mm×0.2mm×0.2mmと非常に小型である。なお、実装時には上下反転し、外部端子21,22側がプリント基板と対向するよう実装される。
【0023】
基板11は、コイル部品10の機械的強度を確保するとともに、後述するコイル導体(50)を形成するための下地としての役割を果たす。基板11の材料としては、例えば非磁性フェライト等の非磁性セラミック材料を用いることができる。基板11の材料として非磁性材料を用いているのは、コイル部品10のQ値を高めるためである。基板11も略直方体形状であり、絶縁層12に覆われた矩形状のXY平面が基板11の主面である。
【0024】
絶縁層12は、基板11の主面に対して垂直な4つの側面12a〜12dと、基板11の主面と平行な表面12eを有しており、外部端子21,22は絶縁層12の表面12eに形成されている。また、絶縁層12の側面12a,12bはYZ平面を構成し、それぞれ第1及び第2のポスト導体31,32の一部が露出している。絶縁層12の側面12c,12dはXZ平面を構成している。
【0025】
ポスト導体31,32は、絶縁層12に覆われた内部導体パターンの一部であり、基板11の主面に対して垂直に延在するように設けられ、それぞれ外部端子21,22に接続されている。したがって、本実施形態によるコイル部品10をプリント基板に実装すると、プリント基板と対向する底面(つまり絶縁層12の表面12e)に露出する外部端子21,22と、側面12a,12bに露出するポスト導体31,32を介して、プリント基板上のランドパターンと電気的及び機械的に接続されることになる。このような3面を用いた接続により、電気的な接続信頼性が高められるとともに、機械的な接続強度も十分に確保される。
【0026】
図2は、コイル部品10の層構造を詳細に示す略分解斜視図である。尚、図面の見やすさを考慮して、
図2においては絶縁層12の図示が省略されている。また、
図2に示す破線は、絶縁層12に設けられたスルーホールを介して両者が接続されていることを意味する。
【0027】
図2に示す符号40は絶縁層12に覆われた内部導体パターンであり、3つの導体層40A〜40Cからなる。導体層40Aは最下層に位置する導体層、つまり、基板11の主面11aに最も近い導体層であり、第1のスパイラル導体50A及びポスト導体31Aが形成されている。スパイラル導体50Aはコイル導体50の一部であり、平面的に約1.5ターン巻回されている。スパイラル導体50Aの外周端50Aoはポスト導体31Aに接続されている。ポスト導体31Aは、
図1に示したポスト導体31の一部である。尚、導体層40Aには、
図1に示したポスト導体32の一部は形成されていない。
【0028】
導体層40Aの上層には、導体層40Bが設けられている。導体層40Bには、第2のスパイラル導体50B及びポスト導体31B,32Bが形成されている。スパイラル導体50Bはコイル導体50の残りの一部であり、平面的に約1ターン巻回されている。スパイラル導体50Bの内周端50Biは、導体層40Aに形成されたスパイラル導体50Aの内周端50Aiに接続され、スパイラル導体50Bの外周端50Boはポスト導体32Bに接続されている。ポスト導体31Bは、導体層40Bの面内においては他の導体と接続されていないが、導体層40A,40Cにそれぞれ設けられたポスト導体31A,31Cに接続されている。ポスト導体31Bは、
図1に示したポスト導体31の他の一部であり、ポスト導体32Bは、
図1に示したポスト導体32の一部である。
【0029】
導体層40Bの上層には、最上層の導体層40Cが設けられている。導体層40Cには、ポスト導体31C,32Cが形成されている。ポスト導体31C,32Cは、導体層40Bに設けられたポスト導体31B,32Bにそれぞれ接続されている。ポスト導体31C,32Cは、それぞれ
図1に示したポスト導体31,32の残りの一部であり、それぞれ外部端子21,22に接続されている。
【0030】
図2に示すように、スパイラル導体50Aは、外周端50Aoから内周端50Aiに向かって左回り(反時計回り)に巻回されている。これに対し、スパイラル導体50Bは、外周端50Boから内周端50Biに向かって右回り(時計回り)に巻回されている。そして、これらの内周端50Ai,50Biが互いに接続されていることから、外部端子21から外部端子22に向かって電流を流した場合、スパイラル導体50A,50Bに生じる磁束の向きは互いに同一となる。これにより、
図3に示すように、本実施形態によるコイル部品10は、等価的に単一のコイル導体50からなる2端子のチップインダクタとして扱うことができる。また、2つのスパイラル導体50A,50Bの外周端がそれぞれ外部端子21,22に接続されていることから、スパイラル導体の内周端を外部端子に接続する場合に必要となる引き出し導体などが不要となる。
【0031】
スパイラル導体50A、50Bはアスペクト比の高いメッキ導体によって構成することが好ましく、特に限定されるものではないが、その線幅は20μm程度、導体厚は30μm程度とすることが好ましい。スパイラル導体50A、50Bのアスペクト比を高くすれば、コイル部品10の平面サイズ(XY方向のサイズ)を小型化しつつ、スパイラル導体50A、50Bの断面積を拡大することができるため、直流抵抗を低減することが可能となる。
【0032】
一方、ポスト導体31(31A〜31C)は、平面視、つまり積層方向であるZ方向から見て、基板11の主面11aの第1の角部C1近傍にオフセットして配置されている。また、ポスト導体32(32B,32C)は、Z方向から見て、基板11の主面11aの第2の角部C2近傍にオフセットして配置されている。
図2に示すように、角部C1と角部C2は、互いに対角に位置している。このように、ポスト導体31,32を角部にオフセットして配置しているのは、後述するように、スパイラル導体50A、50Bのループサイズを最大化するためである。また、これらポスト導体31,32を互いに対向する角部に配置しているのは、コイル部品10の重量バランスに偏りが生じないようにするためである。
【0033】
また、本実施形態においては、ポスト導体31,32の平面積(XY平面の面積)が外部端子21,22の平面積(XY平面の面積)よりも小さい。これにより、ポスト導体31,32による渦損が低減され、より高いQ値を得ることが可能とされている。
【0034】
但し、ポスト導体31,32のY方向のサイズについては、ある程度の大きさを確保することが好ましい。これは、
図1に示したように、ポスト導体31,32の側面(YZ平面)は絶縁層12からの露出面となるため、そのY方向における幅がポスト導体31,32のY方向のサイズによって決まるからである。これに対し、ポスト導体31,32のX方向のサイズについては、Y方向におけるサイズよりも小さくて構わない。ポスト導体31,32のX方向のサイズは露出面積に影響を与えないとともに、X方向におけるサイズが大きすぎると、スパイラル導体50A,50Bのループサイズを小さくせざるを得ないからである。一方で、ポスト導体31,32のX方向におけるサイズが小さすぎると直流抵抗が増大するため、ポスト導体31,32のX方向のサイズについては要求される直流抵抗などを考慮して決定すればよい。
【0035】
また、ポスト導体31,32のZ方向におけるサイズは、各導体層40A〜40Cの厚さによって決まる。本実施形態においては、ポスト導体31が3つの部分31A〜31Cからなり、これら3つの部分31A〜31Cが全て絶縁層12から露出するため、大きな露出面積を確保することができる。同様に、ポスト導体32は2つの部分32B,32Cからなり、これら2つの部分32B,32Cが全て絶縁層12から露出するため、大きな露出面積を確保することができる。本実施形態においては、ポスト導体31,32のZ方向におけるサイズが互いに異なるため、例えばこの差を方向性マークとして利用することも考えられる。
【0036】
さらに、本実施形態では外部端子21,22もオフセットして配置されている。つまり、外部端子21については、Z方向から見ての第3の角部C3を覆うことなく第1の角部C1を覆うように配置される。また、外部端子22については、Z方向から見ての第4の角部C4を覆うことなく第2の角部C2を覆うように配置される。ここで、角部C3と角部C4は、互いに対角に位置している。これにより、集合基板を個片化することによってコイル部品10を多数個取りする場合、切断すべき導体パターンが減少することから、ダイシング時の負荷を低減することが可能となる。
【0037】
図4(a)は導体層40Aに形成された内部導体パターンの平面図であり、
図4(b)は導体層40Bに形成された内部導体パターンの平面図である。
【0038】
図4(a)に示すように、導体層40Aにおいてスパイラル導体50Aの配置に障害となるものは、ポスト導体31Aだけである。ここで、ポスト導体31Aは角部C1(
図4(a)においては左上角部)にオフセットして配置されていることから、ポスト導体31Aによって生じるデッドスペースは最小限に抑えられる。その結果、
図4(a)に示すように、導体層40Aのほぼ全面を利用してスパイラル導体50Aを配置できるため、スパイラル導体50Aのループサイズを大きくすることができる。
【0039】
一方、
図4(b)に示すように、導体層40Bには2つのポスト導体31B,32Bが存在することから、スパイラル導体50Bはこれらを避けて配置する必要がある。しかしながら、これらポスト導体31B,32Bは互いに対角となる位置の角部C1,C2(
図4(b)においては左上角部と右下角部)にオフセットして配置されていることから、ポスト導体31B,32Bによって生じるデッドスペースも最小限に抑えられる。その結果、
図4(b)に示すように、実質的にポスト導体31Bとの干渉を回避すればよく、導体層40Bの大部分を利用してスパイラル導体50Bを配置できる。このため、スパイラル導体50Bについてもループサイズを大きくすることができる。
【0040】
これにより、平面サイズが非常に小型であるにもかかわらず、大きなインダクタンスと高いQ値を得ることが可能となる。しかも、アスペクト比の大きいスパイラル導体50A,50Bを用いれば直流抵抗も低減されるため、より高いQ値を得ることが可能となる。
【0041】
図5(a)〜(c)は、ポスト導体31,32の形成位置とスパイラル導体の形成可能領域Sとの関係を説明するための略平面図である。
【0042】
図5(a)は、2つのポスト導体31,32を対角の位置、つまり角部C1,C2の近傍に配置した例を示しており、本実施形態によるレイアウトに相当する。この場合、スパイラル導体の形成可能領域Sは
図5(a)に示す形状となり、
図4を用いて説明したように、ループサイズの大きいスパイラル導体を形成することが可能となる。これは、スパイラル導体の形成可能領域Sが比較的整形された形状を有しており、デッドスペースとなる狭いエリアなどが存在しないからである。
【0043】
図5(b)は、ポスト導体31,32を短辺L1,L2の略中央部分に配置した例を示している。短辺L1,L2とはY方向に延在する辺であり、
図1に示した側面12a,12bにそれぞれ対応する。この場合、スパイラル導体の形成可能領域Sは
図5(b)に示す形状となり、ポスト導体31,32と長辺L3,L4に挟まれた狭いエリアSxが発生する。ここで、長辺L3,L4とは、X方向に延在する辺であり、
図1に示した側面12c,12dにそれぞれ対応する。
【0044】
図6は、
図5(b)に示すレイアウトを採用した場合に想定される内部導体パターンの形状を説明するための平面図であり、(a)は導体層40Aに形成される内部導体パターン、(b)は導体層40Bに形成される内部導体パターンを示している。
【0045】
図6(a)に示すように、ポスト導体31,32を短辺L1,L2の略中央部分に配置した場合であっても、導体層40Aにはある程度ループサイズの大きなスパイラル導体50Aを形成することが可能である。これは、スパイラル導体50Aを配置する上で障害となるポスト導体31Aが導体層40Aには1つしか存在しないからである。
【0046】
しかしながら、導体層40Bには短辺L1,L2の略中央部分にポスト導体31B,32Bがそれぞれ存在するため、
図6(b)に示すように、導体層40Bに形成可能なスパイラル導体50Bのループサイズが大幅に制限されてしまう。これは、ポスト導体31B,32Bを避けてスパイラル導体50Bを配置する必要があるため、狭いエリアSxがデッドスペースとなるからである。もちろん、狭いエリアSxにスパイラル導体50Bを引き回すことは不可能ではないが、この場合、スパイラル導体50Bが複雑に屈曲した平面形状となり、インダクタンスが低下するおそれがあるとともに、電流の流れがスムーズで無くなるために直流抵抗が増大するおそれがある。また、コイル部品の平面サイズが非常に小さい場合には、狭いエリアSxにスパイラル導体50Bを引き回すことがそもそも困難となる。
【0047】
このように、
図5(b)に示すレイアウトを採用すると、特にコイル部品の平面サイズが非常に小さい場合には、狭いエリアSxが実質的にデッドスペースとなり、インダクタンスやQ値の低下をもたらしてしまう。これに対し、
図5(a)に示した本実施形態によるレイアウトを採用すれば、このような問題はほとんど解消され、高いインダクタンス及びQ値を得ることが可能となる。
【0048】
図5(c)は、2つのポスト導体31,32を隣接する角部C1,C4の近傍に配置した例を示している。角部C1は
図1に示した側面12a,12dの交点に対応し、角部C4は
図1に示した側面12b,12dの交点に対応している。したがって、
図5(c)に示すレイアウトにおいては、ポスト導体31,32がいずれも側面12d側にオフセットした状態となる。この場合も、スパイラル導体の形成可能領域Sは
図5(c)に示す形状となり、比較的ループサイズの大きいスパイラル導体を形成することが可能である。
【0049】
しかしながら、
図5(c)に示すレイアウトを採用した場合、ポスト導体31,32がいずれも絶縁層12の側面12d側にオフセットして配置される結果、重量バランスに偏りが生じてしまう。これは、ポスト導体31,32が金属からなり、その体積も比較的大きいことから、コイル部品10の中で質量の大きい部分となるからである。重量バランスの偏りは、コイル部品10のサイズがある程度大きい場合にはほとんど問題とならないが、サイズが非常に小さい場合、特に、本実施形態のように0.4mm×0.2mm×0.2mmといったサイズである場合には、無視できない問題が生じる。
【0050】
例えば、
図7に示すように、プリント基板60に搭載した後、リフロー工程によってランドパターン61上のはんだ62が溶融すると、重量バランスの偏りによってコイル部品10xに傾きが生じるおそれがある。コイル部品10xとは、ポスト導体31,32が
図5(c)に示すレイアウトを有する比較例によるコイル部品である。このような傾きは、電気的な接続不良の原因になるとともに、実装強度不足をもたらす。或いは、コイル部品10(10x)の製造工程においては、完成した多数のコイル部品10(10x)を
図8に示すキャリア70の収容部71に収容することによって搬送が行われることがあるが、重量バランスに偏りのあるコイル部品10xでは、キャリア70の収容部71に正しく挿入される確率が低下し、作業効率が低下してしまう。
【0051】
これに対し、本実施形態によるコイル部品10は、質量の大きいポスト導体31,32が対角となる位置にレイアウトされていることから、重量バランスの偏りに起因する上記の問題を解消することが可能となる。
【0052】
図9は、コイル部品10を個片化する前の集合基板80を示す平面図である。
【0053】
図9に示すように、コイル部品10(10a〜10i)は集合基板80上でX方向及びY方向にマトリクス状に多数個形成され、これをダイシングラインDx1,Dx2,Dy1,Dy2に沿って切断することにより、個片化される。そして、集合基板80上においては、ダイシングラインDx1,Dy1の交点を中心とする4つのコイル部品、例えば、10a,10b,10d,10eの外部端子21を一体的に形成し、ダイシングラインDx2,Dy2の交点を中心とする4つのコイル部品、例えば10e,10f,10h,10iの外部端子22を一体的に形成することが好ましい。これによれば、集合基板80上における外部端子21,22の平面サイズが最終製品におけるそれの約4倍に拡大されることから、外部端子21,22の形成マージンが拡大する。
【0054】
一方、ダイシングラインDx1,Dy2の交点部分や、ダイシングラインDx2,Dy1の交点部分には、外部端子21,22は形成されない。その結果、個片化後のコイル部品10においては、
図1に示したように外部端子21,22が対角の位置にオフセットして配置されることになる。これによれば、ダイシングラインの全ての交点に外部端子21又は22を配置する場合と比べ、ダイシングライン上において外部端子21,22が存在する部分が少なくなることから、金属と非金属を同時に切断することによるダイシング時の負荷を低減することが可能となる。しかも、この場合、外部端子21,22のオフセット方向が異なる2種類のコイル部品10を同時に作製することも可能となる。
【0055】
ダイシングラインDy1,Dy2に沿ったダイシングにおいては、絶縁層12に埋め込まれた状態のポスト導体31,32も切断され、これにより、ポスト導体31,32の側面を自然に露出する。このため、個片化後のコイル部品10の側面に対してスパッタリングなどの電極形成プロセスを施す必要がない。
【0056】
以上説明したように、本実施形態によるコイル部品10は、質量の大きい2つのポスト導体31,32が互いに対角の位置に配置されていることから、重量バランスの偏りに起因する種々の問題を解消することが可能となる。しかも、これらポスト導体31,32は、集合基板80のダイシングによって絶縁層12の側面に露出することから、プリント基板60に対する実装強度を高めることも可能となる。
【0057】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【0058】
例えば、スパイラル導体50A,50Bの平面形状については
図4に示した形状に限定されるものではなく、
図10に示す形状であっても構わない。
図10(a)は変形例によるスパイラル導体50Aの平面形状を示しており、平面的に約2ターン巻回されている。また、
図10(b)は変形例によるスパイラル導体50Bの平面形状を示しており、平面的に約1.5ターン巻回されている。これにより合計で3.5ターンとなることから、より大きなインダクタンスを得ることが可能となる。
【0059】
但し、平面上でターン数を増大させると、スパイラル導体のループサイズが減少するため、よりターン数を増やす必要がある場合には、コイル導体50を3つ以上のスパイラル導体で構成することが好ましい。例えば、
図11に示す例では、コイル導体50を3つのスパイラル導体50A〜50Cによって構成している。
図11(a)〜(c)は、それぞれスパイラル導体50A〜50Cの平面形状を示しており、それぞれ約2ターン、約1ターン、約1.5ターン巻回されている。これにより合計で4.5ターンとなることから、より大きなインダクタンスを得ることが可能となる。しかも、1つのスパイラル導体の最大ターン数が2ターンに抑えられていることから、ループサイズを十分に確保することも可能となる。
【0060】
さらに、
図12に示す例では、コイル導体50を4つのスパイラル導体50A〜50Dによって構成している。
図12(a)〜(d)は、それぞれスパイラル導体50A〜50Dの平面形状を示しており、それぞれ約2ターン、約1ターン、約1.5ターン、約1ターン巻回されている。これにより合計で5.5ターンとなることから、よりいっそう大きなインダクタンスを得ることが可能となる。本例においても、1つのスパイラル導体の最大ターン数が2ターンに抑えられていることから、ループサイズを十分に確保することができる。
【0061】
このように、本発明においてコイル導体50の具体的な形状については特に限定されるものではない。
【0062】
尚、上記の実施形態においては、ポスト導体31,32が絶縁層12の側面12a,12bからそれぞれ露出しているが、本発明においてポスト導体31,32を外部に露出させることは必須でない。逆に、ポスト導体31を絶縁層12の2つの側面12a,12dから露出させ、ポスト導体32を絶縁層12の2つの側面12b,12cから露出させても構わない。
【0063】
また、上記の実施形態においては、絶縁層12の表面12eに外部端子21,22を形成しているが、本発明において外部端子21,22を設けることは必須でない。外部端子21,22を省略する場合、ポスト導体31,32の上面(及び側面)をそのまま外部端子として用いればよい。
【0064】
さらに、上記の実施形態においては、本発明を2端子型のチップインダクタに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。