特許 6116052 組込みシステムのテスト方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6116052

(24)【登録日】2017年3月31日

(45)【発行日】2017年4月19日

(54)【発明の名称】組込みシステムのテスト方法

(51)【国際特許分類】

   G06F 11/36 20060101AFI20170410BHJP

【ＦＩ】

   G06F11/36 172

【請求項の数】3

【全頁数】7

(21)【出願番号】特願2013-123447(P2013-123447)

(22)【出願日】2013年6月12日

(65)【公開番号】特開2014-241066(P2014-241066A)

(43)【公開日】2014年12月25日

【審査請求日】2016年1月18日

(73)【特許権者】

【識別番号】592161372

【氏名又は名称】日本システムウエア株式会社

(74)【代理人】

【識別番号】100105946

【弁理士】

【氏名又は名称】磯野 富彦

(72)【発明者】

【氏名】永田 充

【審査官】 多胡 滋

(56)【参考文献】

【文献】 特開２００９−１３４４６０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １１／３６

(57)【特許請求の範囲】

【請求項1】

新規設計又は追加変更が行われた組込みシステムに対するハードウェア、ファームウェア、及びソフトウェアのテストを含むテスト方法において、
前記ハードウェア、ファームウェア、及びソフトウェアの各々において、前記組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素を抽出する工程と、
前記抽出する工程において抽出された機能、電子部品、及び要素が前記ハードウェア、ファームウェア、及びソフトウェアに対して引き起こす前記組込みシステムの機能及び特性値のリスクを抽出し、前記組込みシステムの機能及び特性値の重要度と、前記機能及び特性値の障害発生確率とを判定する工程と、
前記ハードウェア、ファームウェア、及びソフトウェアに対して、判定された前記重要度と前記障害発生確率を縦横にとり、前記重要度と前記障害発生確率の組み合わせに対応するリスクの高低を数値化してマトリクスを各々作成する工程と、
作成された各マトリクスにおける前記重要度と前記障害発生確率の組み合わせに対応するリスクの数値を加算する工程と、
該工程において加算された数値に基づいて、前記機能及び特性値のリスクの高さを判定する工程と、
該判定されたリスクに基づいて、前記機能及び特性値に対するテスト項目の優先度を決定し、テストを行う工程と、
を備えることを特徴とする組込みシステムのテスト方法。

【請求項2】

抽出された前記組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素と、抽出されたリスクと、判定された前記組込みシステムの機能及び特性値の重要度と、該機能及び特性値の障害発生確率と、決定されたテスト項目の優先度の一部又は全てをリスク抽出表として、記憶部に保存することを特徴とする請求項１記載の組込みシステムのテスト方法。

【請求項3】

前記テストを行う工程は、前記テスト項目の優先度を決定し、前記テスト項目の実施又は不実施を決定することを特徴とする請求項１又は請求項２記載の組込みシステムのテスト方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、組込みシステムのテスト方法にし、特にテスト項目を効率よく決定することができる組込みシステムのテスト方法に関する。

【背景技術】

【0002】

近年の組込みシステム開発において、ハードウェア、ファームウェア、ソフトウェア（以下、それぞれ下位レイヤ、中位レイヤ、上位レイヤと称する）の設計業務は分業制になっている。そして、組込みシステムは各レイヤにおいて、ユニット化、コンポーネント化やモジュール化が進んでおり、それぞれの特性を生かし、高機能化やコストダウンが行われている。 組込みシステムのテスト方法は、それぞれのレイヤの単体テストが行われた後、全てのレイヤの結合テストが行われ、組込みシステム開発の仕様書の機能及び特性値に基づいて合否判定が行われる。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】永田 充、外４名、“組込みデバイスにおけるテスト方法改善の取組み −ハード/ファーム/ ソフトの機能テスト ＦｕＳＴ（Ｆｕｎｃｔｉｏｎ Ｓｌｉｃｅ Ｔｅｓｔ）の推進−”、［ｏｎｌｉｎｅ］、平成２４年１月２５〜２６日、ソフトウェアテストシンポジウム ２０１２（ＪａＳＳＴ’１２： Ｊａｐａｎ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｓｏｆｔｗａｒｅ Ｔｅｓｔｉｎｇ ２０１２）、［平成２５年５月２１日検索］、インターネット＜ＵＲＬ： ｈｔｔｐ：／／ｗｗｗ．ｊａｓｓｔ．ｊｐ／ｓｙｍｐｏｓｉｕｍ／ｊａｓｓｔ１２ｔｏｋｙｏ／ｐｄｆ／Ａ４−３＿ｐａｐｅｒ．ｐｄｆ＞

【発明の概要】

【発明が解決しようとする課題】

【0004】

各レイヤの開発現場での設計工数は縮小の方向で進んでいるが、テスト工数だけが著しく増大している。これは、高機能化されたモジュールを組合せることにより、パズルのようにシステムを容易に構築できる反面、組合わされたモジュールは、モジュール間接続と機能と特性が複雑になり、テスト工数が膨れ上がるためである。現状は、設計工数よりもテストに時間と工数を割いている。

【0005】

また、テスト設計は各レイヤの設計者の経験によってなされる部分があり、効率的なテストは実施されておらず、従来通りのテストプロセスに頼ったシステムテストが行われている。 その結果、テストにばらつきや偏りが出てしまっており、漠然としたテストが繰り返されており、テストの追加や戻り工数が発生し、テスト工数が増大する恐れがあった。

【課題を解決するための手段】

【0006】

本発明は、組込みシステムの開発において、組込みシステムの機能と特性値に基づき、ハードウェア（下位レイヤ）とファームウェア（中位レイヤ）とソフトウェア（上位レイヤ）の各レイヤと各レイヤ間のテスト項目を効率よく且つ品質を維持することができように抽出することができる組込みシステムのテスト方法を提供することを課題とする。

【0007】

本発明の組込みシステムのテスト方法は、新規設計又は追加変更が行われた組込みシステムに対するハードウェア、ファームウェア、及びソフトウェアのテストを含むテスト方法において、
（１）ハードウェア、ファームウェア、及びソフトウェアの各々において、組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素を抽出する工程と、
（２）抽出する工程において抽出された機能、電子部品、及び要素がハードウェア、ファームウェア、及びソフトウェアに対して引き起こす組込みシステムの機能及び特性値のリスクを抽出し、組込みシステムの機能及び特性値の重要度と、機能及び特性値の障害発生確率とを判定する工程と、
（３）ハードウェア、ファームウェア、及びソフトウェアに対して、判定された重要度と障害発生確率を縦横にとり、重要度と障害発生確率の組み合わせに対応するリスクの高低を数値化してマトリクスを各々作成する工程と、
（４）作成された各マトリクスにおける重要度と障害発生確率の組み合わせに対応するリスクの数値を加算する工程と、
（５）該工程において加算された数値に基づいて、機能及び特性値のリスクの高さを判定する工程と、
（６）該判定されたリスクに基づいて、機能及び特性値に対するテスト項目の優先度を決定し、テストを行う工程と、を備える。

【0008】

ここで、抽出された組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素と、抽出されたリスクと、判定された組込みシステムの機能及び特性値の重要度と、該機能及び特性値の障害発生確率と、決定されたテスト項目の優先度の一部又は全てをリスク抽出表として、記憶部に保存することができる。また、テストを行う工程は、テスト項目の優先度を決定し、テスト項目の実施又は不実施を決定してもよい。

【発明の効果】

【0009】

本発明の組込みシステムのテスト方法によれば、各レイヤ（ハードウェア、ファームウェア、ソフトウェア）において、電子部品単位又は要素単位まで分解してテストを行うので、各レイヤ間、各レイヤ内外での電子部品／要素間接続と機能と特性値の相関が得られ品質の良いテストを行うことができる。また、テストの優先順位と重みづけができ、テスト項目の削減や追加を容易に実施することができる。

【図面の簡単な説明】

【0010】

【図1】図１は本発明の組込みシステムのテスト方法の実施形態のフローを示す図である。

【図2】図２は組込みシステムのテスト方法を行うテスト装置のブロック図である。

【図3】図３は組込みシステムのテスト方法によるリスク抽出の一例を示す表である。

【図4】図４は組込みシステムのテスト方法を示すフローチャートである。

【図5】図５は本実施形態の組込みシステムのテスト方法により作成されるマトリクスの一例を示す図である。

【発明を実施するための形態】

【0011】

本願発明の組込みシステムのテスト方法の実施形態を説明する。本実施形態では、組込みシステムにおけるハードウェア、ファームウェア、ソフトウェアをそれぞれ下位レイヤ、中位レイヤ、上位レイヤと称する。本実施形態では、機能が追加変更された組込みシステムを例に説明する。

【0012】

図１は本実施形態の組込みシステムのテスト方法のフローを示す図である。図２は組込みシステムのテスト方法を決定するテスト決定装置のブロック図である。図３は組込みシステムのテスト方法により行われるリスク抽出の一例を示す表である。図４は組込みシステムのテスト方法のフローチャートである。

【0013】

本実施形態の組込みシステムのテスト方法は、従来のテスト方法に追加して、図１に示すテストを行うものである。図１に示すように、機能毎に上位レイヤ、中位レイヤ、下位レイヤの各レイヤ間、各レイヤ内外の機能及び特性値に対するテストを行う。

【0014】

最初に、組込みシステムの仕様書から、追加機能と変更機能を特定し、各レイヤの追加変更部分と、機能と特性値における追加変更部分と、その中で組込みシステムに負の影響を与えるリスクを抽出する工程を説明する（図４の工程Ｓ１０１、Ｓ１０２）。

【0015】

図２に示すテスト決定装置１は、組込みシステムのテスト方法を決定する装置であり、データベース１４には組込みシステムの仕様書のデータが保存されている。

【0016】

まず、テスト決定装置１の電子部品・要素抽出部１０により、組込みシステムの機能と制御の追加変更ブロックを抽出し、下位レイヤの追加変更がある電子部品を特定する。これは下位レイヤにデジタル回路とアナログ回路が混在し、各電子部品が機能と特性値に直接影響するためである。細かい電子部品の変更が組込みボードの性能に直接影響するため、下位レイヤへの制御機能にリスクがあるか否かを判定する必要がある。

【0017】

次に、リスク判定部１１により、電子部品・要素抽出部１０により特定された電子部品が下位レイヤに対してリスクがあるか否かを判定する。最初に、下位レイヤにおける受動デバイスと能動デバイスの整理を行う。能動デバイスは機能に直接影響するので、比較的不具合やバクが発見し易いが、受動デバイスは条件が揃わないと機能しないので発見できない可能性が高い。例えば、これらの点を考慮して「リスクあり」、「リスクなし」を判定する。

【0018】

抽出されたリスクは図３に示すリスク抽出表として、テスト実施装置１のリスク抽出表記憶部１５に保存される。
図３に示すリスク抽出表では、電源ブロックとインターフェースブロックとＦＰＧＡブロックが抽出され、これらブロックの機能１〜機能９における電子部品の変更内容が能動部品と受動部品とに整理されて抽出されている。そして、機能１〜機能９における下位レイヤに対するリスクが全て「リスクあり」と判定されている。

【0019】

そして次に、中位レイヤが下位レイヤを制御する制御条件と設定を明確にし、中位レイヤに対するリスクの抽出を行う。中位レイヤにおいても受動制御と能動制御によるリスクの細分化を実施する。図３のリスク抽出表に示すように、中位レイヤにおけるリスクの欄に、「リスクあり」、「リスクなし」が判定され、入力される。

【0020】

なお、本実施形態では、上位レイヤへの追加変更がないので、上位レイヤに対するリスク分析を行わないが、上位レイヤに追加変更がある場合にはリスク分析を行うものである。

【0021】

次に、機能と特性値に対するリスクと、組込みシステムの性能に対するリスクの影響度、機能概要や不具合発生時の現象を明確にする（図３の「不具合発生の動作と事象」欄）。この不具合発生の動作と事象は設計者により判断され、テスト決定装置１の入力部１7を介して入力される。ここで、不具合の発生の動作と事象に対するデータが蓄積されている場合、蓄積されたデータから選択してもよい。

【0022】

そして、機能と組込みシステムの特性値に対するリスクを判定し（図３の「機能特性値リスク」の欄）、特性値に対するリスクをＨ（高）、Ｍ（中）、Ｌ（低）に分類する（図３の「特性値に対するリスク」の欄）。

【0023】

リスク判定部１１は、更に、各レイヤに対して、機能と特性値の重要度と障害発生確率を抽出及び判定し、数値化を行う。各レイヤの数値化された重要度と障害発生確率は、テスト決定装置１のマトリクス作成部１２により、図５に示すマトリクスが作成される（図４の工程Ｓ１０3）。

【0024】

図５に示すように、ソフトウェア、ファームウェア、ハードウェアのそれぞれに対し、数値化された機能と特性値の重要度と障害発生確率のマトリクスが作成されている。縦に各機能の重要度とリスク、横に障害発生確率をとり、リスクの低〜高を１〜５に数値化している。なお、数値の分類はこれに限定されず任意に設定できる。

【0025】

次に、各レイヤのマトリクスの成分を結合して、機能及び特性値の重要度と障害発生確率の数値を加算する（図４の工程Ｓ１０４）。図５に示すように、結合されたマトリクスは３〜１５の数値によりリスクが表わされている。

【0026】

テスト決定装置１のテスト実施判定部１３は、電子部品・要素抽出部１０により特定された追加変更された機能に対しテストを実施するか否かを判定する。
テスト実施判定部１３は、結合されたマトリクスから数値が高い順に、機能及び特性値に対するテスト項目の優先度を決定し、テストを実施するか否かを判定する（図４の工程Ｓ１０５）。例えば、リスクが「１」とされる機能は、テスト工数を考慮して、テストを実施しないと判定してもよい。そして、図３のリスク抽出表の「テスト実施／未実施」の欄に「実施」又は「未実施」が入力される。

【0027】

テスト決定装置１により決定されたテスト項目は、出力部１７により外部に出力され、所定のテストが行われる（図４の工程Ｓ１０６）。

【0028】

上述したテスト決定装置１は、汎用のコンピュータを用いて実現することができる。テスト決定装置１のデータベース１４とリスク抽出表記憶部１５とマトリクス記憶部１６として用いられる記憶装置はどこに置かれていてもよい。

【0029】

上述したように、本実施形態のテスト方法によれば、障害発生率が高く機能の重要度が高い、リスクの高い部分から優先的にテストを行うことができ、リスクが少ないテストの未実施により、テスト工数の増大を抑えることができる。これにより、組込みシステムの品質を維持することができるテストを効率よく行うことが可能となる。
また、ソフトウェア、ファームウェア、ハードウェアをまたがるテストにより、製品の不要なデバイスを発見できるので、不要な部品を減らすことができる。つまり、設計者が必要な部品と考えていても、実は、テスト段階で不要な部品であることを発見することがある。この場合、不要な部品となり、この部品を組み込まなくても良いことになり、最終製品の部品点数を減らすことになり、工数・費用の大幅な削減に貢献する。

【0030】

本発明の組込みシステムのテスト方法は上記の実施形態に限定されることはなく、様々に変形可能である。例えば、テスト決定装置１は上記の構成以外の装置を用いることができ、本発明のテスト方法を実現できる装置であればよい。リスク抽出表やマトリクスは一例であり、組込みシステムにより適宜設定できる。
また、上記の実施形態では、リスク抽出表を作成したが、これに限定されず、抽出、判定、判断された項目を保存できれば様々なフォーマットを使用することができる。
更にまた、上記の実施形態では、追加変更された組込みシステムについて説明したが、新規に設計された組込みシステムにも適用することができる。

【産業上の利用可能性】

【0031】

本発明の組込みシステムのテスト方法は、機能と特性値を重要視するシステムで有効であり利用することができる。

【符号の説明】

【0032】

１ テスト決定装置
１０ 電子部品・要素抽出部
１１ リスク判定部
１２ マトリクス作成部
１３ テスト実施判定部
１４ データベース
１５ リスク抽出表記憶部
１６ マトリクス記憶部
１７ 入力部
１８ 出力部

【図1】

【図2】

【図3】

【図4】

【図5】