特許 6122649 浅い接合を有する紫外線受光素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6122649

(24)【登録日】2017年4月7日

(45)【発行日】2017年4月26日

(54)【発明の名称】浅い接合を有する紫外線受光素子

(51)【国際特許分類】

   H01L 31/10 20060101AFI20170417BHJP

【ＦＩ】

   H01L31/10 A

【請求項の数】7

【全頁数】11

(21)【出願番号】特願2013-25084(P2013-25084)

(22)【出願日】2013年2月13日

(65)【公開番号】特開2014-154793(P2014-154793A)

(43)【公開日】2014年8月25日

【審査請求日】2016年2月8日

(73)【特許権者】

【識別番号】390009667

【氏名又は名称】セイコーＮＰＣ株式会社

(74)【代理人】

【識別番号】100147740

【弁理士】

【氏名又は名称】保坂 俊

(72)【発明者】

【氏名】大森 悠佑

【審査官】 佐竹 政彦

(56)【参考文献】

【文献】 特開平０７−００７１７３（ＪＰ，Ａ）

【文献】 特開平０７−１６２０２５（ＪＰ，Ａ）

【文献】 特開２００４−０９５６３６（ＪＰ，Ａ）

【文献】 特開２００５−１０１４４２（ＪＰ，Ａ）

【文献】 特開２００８−０４１７２６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／００−３１／０３９２、３１／０８−３１／１１９

Ｈ０１Ｌ ２１／３３９

Ｈ０１Ｌ ２７／１４−２７／１４８

Ｈ０１Ｌ ２９／７６２

(57)【特許請求の範囲】

【請求項1】

シリコン半導体基板上にＣＭＯＳトランジスタまたはＭＯＳトランジスタとともに搭載された、シリコン半導体表面に形成されたｐｎ接合を用いた紫外線受光素子（以下、受光素子をフォトダイオードと記載）の形成方法であって、
ＣＭＯＳトランジスタまたはＭＯＳトランジスタで使用するゲート酸化膜をフォトダイオード形成領域のシリコン基板上に形成する工程、
前記ゲート酸化膜上にゲート電極膜を形成する工程、
フォトダイオード形成領域上に形成されたゲート電極膜をすべてエッチング除去するとともに、フォトダイオード形成領域上に形成されたゲート酸化膜の一部を残してゲート酸化膜下のシリコン基板をエッチングしない工程、
ＭＯＳトランジスタ領域にソース・ドレインのＬＤＤ（Lightly Doped Drain）形成用のイオン注入を行なう工程であって、フォトダイオード形成領域上にフォトレジストでマスキングしてＬＤＤ形成用のイオン注入をしないようにする工程、
フォトダイオード形成領域上にＬＤＤ（Lightly Doped Drain）形成用の絶縁膜を形成する工程、
前記ＬＤＤ形成用の絶縁膜をエッチングしてゲート電極側壁にＬＤＤ形成用の絶縁膜を形成する工程であって、フォトダイオード形成領域は前記ＬＤＤ形成用の絶縁膜上をフォトレジスト膜でマスキングして、フォトダイオード形成領域上の前記ＬＤＤ形成用の絶縁膜はエッチングしないで残す工程、
ＭＯＳトランジスタのソースおよびドレイン形成用のイオン注入を行なう工程であって、フォトダイオード形成領域は前記ＬＤＤ形成用の絶縁膜上にフォトレジスト膜を形成して、フォトダイオード形成領域上には前記ソースおよびドレイン形成用のイオン注入を行なわない工程、
フォトダイオード形成領域において受光素子形成用のＰ型イオン注入を行なう工程であって、Ｐ型イオンのイオン注入のピーク濃度（飛程）は前記ゲート酸化膜およびＬＤＤ形成用絶縁膜内に存在し、前記Ｐ型イオン注入の一部は半導体基板側に注入されるようにイオン注入を行なう工程、
前記フォトダイオード形成用のイオン注入された不純物イオンの活性化熱処理を行なう工程
を上記の順に含むことを特徴とする、紫外線受光素子の形成方法。

【請求項2】

前記フォトダイオード形成用のイオン注入を行なう工程において、前記半導体基板側に注入されたＰ型イオンの半導体表面における表面濃度は、１０^１９／ｃｍ^３〜１０^１７／ｃｍ^３であることを特徴とする、請求項１に記載の紫外線受光素子の形成方法。

【請求項3】

前記半導体基板側に注入されたＰ型イオンのイオン注入深さは０．２μｍ以下であることを特徴とする、請求項２に記載の紫外線受光素子の形成方法。

【請求項4】

前記フォトダイオード形成用のイオン注入された不純物イオンの活性化熱処理は、９００℃以上の温度で３０分以上の時間であり、このときの熱処理後の半導体基板のＰ型拡散層の深さは０．３μｍ以下であることを特徴とする、請求項２または３に記載の紫外線受光素子の形成方法。

【請求項5】

前記フォトダイオード形成用のイオン注入された不純物イオンの活性化熱処理は、ランプアニールであり、このときの熱処理後の半導体基板のＰ型拡散層の深さは０．３μｍ以下であることを特徴とする、請求項２または３に記載の紫外線受光素子の形成方法。

【請求項6】

ゲート電極膜はリン（Ｐ）をドープした多結晶シリコン膜であり、前記ゲート電極膜の厚みは１００ｎｍ〜５００ｎｍであることを特徴とする、請求項１〜５のいずれかの項に記載の紫外線受光素子の形成方法。

【請求項7】

ＣＭＯＳトランジスタまたはＭＯＳトランジスタで使用するゲート酸化膜をフォトダイオード形成領域のシリコン基板上に形成する工程において、形成した前記ゲート酸化膜の厚みは１０ｎｍ〜５０ｎｍであり、
前記フォトダイオード形成領域上に形成されたゲート電極膜をすべてエッチング除去するとともに、フォトダイオード形成領域上に形成されたゲート酸化膜の一部を残してゲート酸化膜下のシリコン基板をエッチングしない工程において、ゲート電極膜のエッチング除去後のフォトダイオード形成領域上のゲート酸化膜の厚みは５ｎｍ〜３０ｎｍであることを特徴とする、請求項１〜６のいずれかの項に記載の紫外線受光素子の形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、浅いｐｎ接合を有する受光素子に関するものであり、特に紫外線のような短波長の光に対する検出感度を向上させた受光素子に関する。

【背景技術】

【0002】

光照射により半導体基板中に発生した電子・正孔対がダイオードのｐｎ接合部の空乏層に生じた電位ポテンシャルにより移動して光電流を生じる。光電流を利用したフォトダイオードは受光素子として、光検出センサ、撮像素子、フォトカプラーなど種々の用途に使用されている。また、デジタルビデオディスク（ＤＶＤ）用の光ピックアップにも用いられ、光学記録媒体の需要増大に従い研究開発も活発に行なわれている。光学記録媒体の記録密度は、記録媒体に集光する光線のスポットサイズが小さくなるほど高くなるが、光線のスポットサイズは光の波長さの２乗に比例するので、より波長の短い光、特に紫外線に対する感度を高めることが要求されている。

【0003】

しかし、シリコン基板に光が照射した場合、光はシリコン基板に吸収されるので、光のシリコン基板への侵入深さが深くなるに従い光の強度が指数関数的に小さくなる。特に波長の短い紫外線の場合、光の侵入深さが浅くなり、特にシリコン基板の表面およびその近傍で光が吸収される。紫外線照射によって半導体基板中に発生したキャリアは、逆バイアスされたｐｎ接合部に移動していき光電流となるが、ｐｎ接合が深くなるとキャリアの拡散長が大きくなり途中で消滅してしまうので、ｐｎ接合を浅くした方が良く、０．４μｍ以下、好適には０．３μｍ以下が望ましい。また、シリコン基板表面およびその近傍において、表面準位が大きい場合や結晶欠陥等の欠陥が多い場合、その部分でキャリアが再結合してしまい、光電流が低下する。

【0004】

フォトダイオードのｐｎ接合を形成する方法として、固相拡散法とイオン注入法が用いられている。図５は固相拡散法の一例を示す図であり、Ｎ型基板１１１上に形成したシリコン酸化膜１１２に拡散層形成用の窓開け領域１１３を形成し、その上にＰ型不純物元素であるボロン（Ｂ）を高濃度に含むＢＳＧ（Boron Silicate Glass）膜１１４をCVD法やプリデポ法を用いて付着させる。その後で熱処理を行ないＢＳＧ膜からＢを拡散してＮ型基板１１１中にＰ型拡散層１１５を形成する。ＢＳＧ膜はその後除去し、窓開け領域１１３においてシリコン半導体表面が露出した部分に熱酸化法またはＣＶＤ法で絶縁膜（ＳｉＯ２膜）を形成する。

【0005】

図６は、従来のイオン注入により形成した不純物拡散層を形成する製造方法を示す図である。Ｎ型シリコン基板１２１の表面にＮ型エピタキシャル成長層１２２を形成した後、Ｎ型エピタキシャル成長層１２２上に第１の熱酸化膜１２３を成長させてｐ型拡散層形成用の窓開け領域１２４を形成し、露出したエピタキシャル層表面に第１の酸化膜１２３より薄い第２の酸化膜１２５を形成する。Ｂイオン注入において、厚い第１の酸化膜１２３はＢイオンを通さないが、薄い第２の酸化膜１２５はＢイオンを通すので、エピタキシャル層１２２の表面近傍にＰ型不純物であるＢのイオン注入層１２６を形成する。次にイオン注入層の不純物活性化のために非酸化性雰囲気中で、９５０〜１０００℃３０分間の熱処理を行ない、ｐ型拡散層１２７を形成する。（特許文献１）

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平９−２９８３０８

【発明の概要】

【発明が解決しようとする課題】

【0007】

図５に示す固相拡散法では、拡散や酸化等の熱処理を多用するため、１μｍ以下の浅いｐｎ接合を形成することは困難である。また、比較的濃いＰ型層を露出した後に、再度酸化を行なう場合には、Ｐ型拡散層のシリコン表面において結晶欠陥等が発生する。あるいは、比較的濃いＰ型層を露出した後に、ＣＶＤ法によりシリコン酸化膜（ＳｉＯ２膜）を形成する場合は界面準位が大きくなる。これらの結晶欠陥等や界面準位は光照射により生じたキャリアの再結合サイトとなり、キャリアの消滅の原因となる。特に紫外線のような短波長領域の光線はシリコン半導体表面の影響を受けやすく、フォトダイオードの受光効率を低下させる。

【0008】

図６に示すイオン注入法でも、シリコンエピタキシャル層の表面におけるＰ型不純物（Ｂ）濃度は１０^１９／ｃｍ^３以上と高いため、その後の熱処理により拡散し０．５μｍ以下の浅いｐｎ接合を形成することが難しく、実際に０．５μｍ以下のｐｎ接合は実現していない。（特許文献１における図２）もっと浅いｐｎ接合を形成するために、イオン注入後の熱処理温度を９００℃以下に下げる方法があるが、イオン注入層内のイオン注入によるダメッジ等の欠陥が充分に回復しないので、この欠陥領域において光照射により発生したキャリアが再結合により消滅するという問題を新たに生じる。このように、シリコン酸化膜中にイオン注入されたＢの拡散係数は小さく、シリコン基板中に打ち込まれたＢの拡散係数は大きいため、シリコン酸化膜中のＢはシリコン基板には余り入り込まないで、シリコン基板中のＢがシリコン中へ拡散する。また、シリコン中にイオン注入されたＢを活性化させると同時に、イオン注入によって生じるシリコン基板中のダメッジ等の欠陥を回復させるには、少なくとも９００℃以上の熱処理が必要である。しかし、この熱処理を実施するとｐ型拡散層深さ（ｐｎ接合深さ）は０．５μｍ以上となる。ｐｎ接合深さが０．５μｍ以上となると紫外線以外の長い波長を持つ光を吸収する割合が多くなり紫外線受光素子としての感度が低下するので、ｐｎ接合深さは０．３μｍ以下にすることが望ましい。さらに、ｐｎ接合深さが大きいと、不純物拡散層にかかる電界強度が弱くなることと、拡散層中で発生したキャリアの移動距離が長くなることによって、拡散層中のキャリアの移動時間が長くなり再結合で消滅するという問題もある。

【課題を解決するための手段】

【0009】

本発明は、ＭＯＳトランジスタと一緒に搭載可能なフォトダイオード（受光素子）に関するものであり、上記課題を解決するために、シリコン半導体表面に界面準位の低い薄いゲート酸化膜を兼ねたシリコン酸化膜を形成し、その上にＣＶＤシリコン酸化膜を形成する。これらのシリコン酸化膜の内部にイオン注入のピーク（飛程）を持ち、かつシリコン半導体表面におけるイオン注入時のＰ型不純物濃度を１０^１９／ｃｍ^３〜１０^１７／ｃｍ^３の範囲内とするＰ型イオン注入を行ない、そのＰ型不純物イオン注入層の深さを０．２μｍ以下とする。また、拡散熱処理後のＰ型拡散層の深さ、すなわちｐｎ接合深さは０．３μｍ以下とする。さらに、本発明のフォトダイオ−ドから構成される受光素子は、ＭＯＳトランジスタと一緒に形成され、フォトダイオード領域における半導体表面に形成されるシリコン酸化膜は、ＭＯＳトランジスタのゲート酸化膜であり、フォトダイオード領域におけるゲート酸化膜上に形成されるシリコン酸化膜は、ＭＯＳトランジスタのＬＤＤ用サイドウォール酸化膜として使われるシリコン酸化膜である。

【発明の効果】

【0010】

フォトダイオード形成領域において、イオン注入時のシリコン半導体基板表面のＰ型不純物濃度を１０^１９／ｃｍ^３〜１０^１７／ｃｍ^３の範囲内で、Ｐ型不純物イオン注入層の深さを０．２μｍ以下とすることによって、その後の活性化用熱処理（たとえば、９００℃３０分）後のｐｎ接合深さを０．３μｍ以下とすることができ、紫外線受光素子としての感度を高めることができる。また、この活性化用熱処理（たとえば、９００℃３０分）によって、イオン注入時のダメッジ等の欠陥を回復することができるので、紫外線入射によって発生したキャリアの再結合による消滅を最小限にできる。フォトダイオード形成領域におけるシリコン半導体表面の酸化膜はＭＯＳトランジスタのゲート酸化膜であり、このゲート酸化膜は除去しないので、酸化膜とシリコン半導体との界面における界面準位は低い（１０^１１／ｃｍ^２以下）状態を維持できる。従って、酸化膜とシリコン半導体との界面およびその近傍におけるキャリアの消滅も少なくすることができる。以上から、紫外線照射で発生したキャリアを有効に光電流として捕獲することができる。さらに、フォトダイオード形成領域におけるゲート酸化膜上のシリコン酸化膜はＭＯＳトランジスタのＬＤＤ酸化膜を使用できるので、プロセスを簡略化でき、プロセスコストを低減できる。

【図面の簡単な説明】

【0011】

【図1】図１は、本発明のフォトダイオードの製造方法を示す図である。

【図2】図２は、本発明のフォトダイオードの製造方法を示す図である。

【図3】図３は、イオン注入後のＢ不純物濃度プロファイルを示す図である。

【図4】図４は、熱処理後のＢ不純物濃度プロファイルを示す図である。

【図5】図５は、固相拡散法により形成した不純物拡散層を示す図である。

【図6】図６は、従来のイオン注入法により形成した不純物拡散層を形成する製造方法を示す図である。

【図7】図７は、シリコン（Ｓｉ）における光の吸収量（表面における光の強度を１とした場合の、光強度の割合）の深さ依存性を示すグラフである。

【発明を実施するための形態】

【0012】

本発明は、０．３μｍ以下の深さのＰ型拡散層を形成し、浅いｐｎ接合を有するフォトダイオード（受光素子）およびその製造方法に関するものであり、波長の短い紫外線等の光（γ線、Ｘ線等の電磁波を含む）に対する感度を向上させたものである。紫外線は、可視光より波長の短い（波長約４３０ｎｍ以下の）光であり、シリコン半導体の場合、０．３μｍの深さにおいて約５０％強度が低下する。すなわち、紫外線の約５０％は０．３μｍまでの領域で吸収される。紫外線より長い波長である可視光はこれよりもかなり深い領域まで進入する。たとえば、６４０ｎｍの可視光では２．５μｍの深さにおいて約５０％強度が低下する。（図７）（特許文献１）すなわち、可視光以上の光は０．３μｍ以下の浅い領域における吸収割合は小さいので、０．３μｍの以下の浅いｐｎ接合を有するフォトダイオードで発生する光電流は紫外線によるものと考えて良い。以上から、紫外線に対するフォトダイオードの感度を良くするには０．３μｍ以下の浅いｐｎ接合を作製すれば良いことが分かる。

【0013】

図１および図２は、本発明のフォトダイオードの製造方法を示す図である。本発明のフォトダイオードは単独でも作製可能であるが、図１および図２ではＭＯＳトランジスタと一緒に搭載する製造方法で説明する。Ｎ型シリコン半導体基板１１をＬＯＣＯＳプロセスで素子分離酸化膜１２を形成する。ＬＯＣＯＳ素子分離の代わりにトレンチ分離を用いても良いし、素子分離領域に余裕があれば拡散分離を用いても良い。素子分離酸化膜１２の下に反転防止用の不純物拡散層を形成することもできる。本発明のフォトダイオードはＰ型拡散層を用いたｐｎ接合を利用するので、Ｎ型半導体基板１１においてフォトダイオード形成領域（Ｋ）におけるｎ型（基板１１側）の不純物濃度を調整して、ｎウエル（ｎ型領域）を形成しても良い。あるいは、Ｐ型基板を用いてフォトダイオード形成領域Ｋをｎウエル（ｎ型領域）にすることもできる。

【0014】

素子分離酸化膜１２を形成後、素子分離領域以外の領域であるフォトダイオード形成領域ＫおよびＭＯＳトランジスタ形成領域Ｍにおけるシリコン半導体基板表面を露出させて、ゲート酸化膜１３を形成する。ゲート酸化膜１３の形成前にシリコン半導体基板表面を清浄化するためにフッ酸、硫酸、塩酸、アンモニア水、過酸化水素水、あるいはこれらの混合溶液等を用いた洗浄を行なった後、８５０℃〜１０００℃の温度でゲート酸化を行なう。ゲート酸化はドライ酸化（ドライO2を使用）、ウエット酸化（wetO2を使用）、パイロジェニック酸化（H2＋O2を使用）等があり、これらに不活性ガス（N2、He、Ar等）や塩素系ガス（たとえば、ＨＣｌ）等を混合しても良い。これらのゲート前洗浄やゲート酸化によって、シリコン半導体基板表面の欠陥発生を抑制・除去でき、また界面準位を１０^１１／ｃｍ^２以下に低減でき、さらにゲート酸化膜中の固定電荷や欠陥を防止することができる。この結果、ＭＯＳトランジスタの特性を改善できるだけでなく、フォトダイオードの特性を良好にすることができる。尚、ゲート酸化膜の厚みは、たとえば１０ｎｍ〜５０ｎｍである。

【0015】

ゲート酸化膜１３を形成後、多結晶シリコン膜、各種シリサイド膜（ＷＳｉｘ膜、ＴｉＳｉｘ膜等）あるいは各種金属膜（Ｍｏ、Ｗ等）等の導電体膜をＣＶＤ法やＰＶＤ法で積層し、必要な場合はリン（Ｐ）等をドープして（多結晶シリコン膜は導電性が向上する）、パターニングしてゲート電極膜１４や中間配線層を形成する。導電体膜の厚みは、たとえば１００ｎｍ〜５００ｎｍである。このとき、フォトダイオード形成領域Ｋに積層している多結晶シリコン膜等も除去しておく。多結晶シリコン膜等のエッチングはウエットエッチングまたはドライエッチングで行なうが、下地のゲート酸化膜１３と多結晶シリコン膜等とのエッチング選択比を上げてゲート酸化膜１３を全部エッチングしないようにする。たとえば、５ｎｍ〜３０ｎｍは残すようにする。ゲート酸化膜１３を全部エッチングしてしまうとその下地のシリコン半導体基板表面が露出して、シリコン半導体基板表面およびその近傍に欠陥が生じる。また、この後のプロセスにおいてＣＶＤ等でシリコン酸化膜等の絶縁膜を積層するので、ゲート酸化膜が全部エッチング除去された所は界面準位が高くなる。これらは、特にフォトダイオードの特性を劣化させるので好ましくない。｛図１（ａ）｝尚、ＭＯＳトランジスタ等を形成しない場合は、多結晶シリコン膜等を形成する必要はなく、ゲート酸化膜（この場合は、ゲート酸化膜とは呼ばないが）１３をエッチングしないで、直接ゲート酸化膜上にＣＶＤ等でシリコン酸化膜等の絶縁膜を積層するので上記の問題は発生しない。

【0016】

次にＭＯＳトランジスタ領域Ｍにソース・ドレインのＬＤＤ（Lightly Doped Drain）形成用のイオン注入を行なう。このイオン注入時には、フォトダイオード領域Ｋにはフォトレジスト等でマスクしてイオン注入しないようにする。PMOSトランジスタの場合は、ボロンイオン（Ｂ＋）等をイオン注入し、ＮＭＯSトランジスタの場合はヒ素イオン（Ａｓ＋）やリンイオン（Ｐ＋）等をイオン注入する。｛図１（ｂ）｝このイオン注入の後で不純物イオン活性化または拡散のための熱処理を行なっても良い。これらの処理によって、ＬＤＤ用のソース・ドレイン１５が形成される。

【0017】

次に、ＣＶＤ法やＰＶＤ法により絶縁膜１６を積層する。この絶縁膜１６はゲート電極１４の側壁絶縁膜（サイドウォール絶縁膜とも言う）｛図２（ｄ）の１７｝となるので、絶縁膜１６の厚みは側壁絶縁膜１７の幅によって決定されるが、概ね２００ｎｍ〜５００ｎｍの厚みである。絶縁膜１６は、たとえばシリコン酸化膜（ＳｉＯｘ膜）、シリコン酸窒化膜（ＳｉＯｘＮｙ膜）、あるいはシリコン窒化膜（ＳｉＮｙ膜）である。｛図１（ｃ）｝絶縁膜１６の積層後、緻密化用に熱処理を行なうこともできる。シリコン酸化膜（ＳｉＯｘ膜）の場合は、たとえばＳｉＨ₄およびＯ_２の化学気相反応により形成することができる。

【0018】

絶縁膜１６を形成後、フォトダイオード領域Ｋおよび絶縁膜１６を残したい領域にフォトレジスト膜でマスキングして、ＭＯＳトランジスタ領域Ｍにおける絶縁膜１６を異方性エッチングでエッチングする。この結果ゲート電極１４の側壁に側壁絶縁膜（サイドウォール絶縁膜）１７が形成される。（尚、酸化膜の場合は、側壁酸化膜（サイドウォール酸化膜）という。）マスキングしたフォトレジスト膜を除去した後、ＭＯＳ領域および所望の場所にソース・ドレイン形成用の高濃度の不純物イオン（Ｐ型またはＮ型）をイオン注入する。このとき、フォトダイオード領域Ｋおよびイオン注入したくない領域はフォトレジスト膜でマスキングすることが望ましい。特にフォトダイオード領域Ｋ（この領域をカバーしている絶縁膜１６も含む）にはＮ型不純物イオンをイオン注入しないようにする。また、Ｐ型不純物イオンについてもフォトダイオード領域Ｋにおいてゲート酸化膜１３の下のシリコン半導体にはイオン注入しないようにすることが望ましい。これらのイオン注入およびその後の熱処理により、Ｐ型またはＮ型のソース・ドレイン１８が形成される。イオン注入後熱処理前にフォトダイオード領域Ｋ等をマスキングしていたフォトレジスト膜は除去する。｛図２（ｄ）｝

【0019】

次にフォトダイオード領域Ｋにおいて、絶縁膜１６およびゲート酸化膜１３を通して半導体基板表面およびその近傍にＰ型不純物イオンであるボロン（Ｂ＋）をイオン注入する。このイオン注入によって、シリコン半導体基板内の表面付近にイオン注入層１９が形成される。このとき、ＭＯＳトランジスタ領域Ｍやイオン注入をしたくない領域はフォトレジスト膜等でマスキングしておく。このイオン注入において、イオン注入の濃度ピーク（いわゆる、イオン注入の飛程）は絶縁膜１６およびゲート酸化膜１３内に存在し、かつシリコン半導体基板１１内にもイオン注入されるようにする。この結果、シリコン半導体基板１１におけるＰ型不純物（Ｂ）濃度は、シリコン半導体基板１１の表面（ゲート酸化膜１３とシリコン半導体基板１１との界面）で最も高くなり、そのＰ型不純物濃度を１０^１９／ｃｍ^３〜１０^１７／ｃｍ^３とし、かつイオン注入時のＰ型不純物イオンの深さを０．２μｍ以下とする。イオン注入したＢの活性化用熱処理は９００℃以上の温度で３０分間行なえば良く、また１０^１９／ｃｍ^３以下の不純物濃度にすれば９００℃以上の温度で３０分間の熱処理によりイオン注入時に生じるダメッジや結晶欠陥も充分回復することができる。（尚、イオン注入量が多いと活性化用およびダメッジ回復用熱処理温度を高く（または長く）する必要がある。）従って、上記の条件を満足すればｐｎ接合深さが０．３μｍ以下で、キャリアの消滅サイトとなる欠陥等の殆どないｐ型拡散領域を実現できる。１０^１９／ｃｍ^３を越える不純物濃度の場合にはイオン注入時の結晶欠陥を回復するには９００℃以上の温度で３０分間以上の熱処理が必要となり、またｐｎ接合の深さも０．３μｍ以上となるので望ましくない。また、１０^１７／ｃｍ^３未満の表面濃度の場合は、活性化熱処理後の不純物表面濃度は５×１０^１６／ｃｍ^３未満となるので、拡散後のｐ型不純物領域の抵抗が大きくなりすぎるので望ましくない。尚、ＭＯＳトランジスタ領域Ｍにはフォトダイオード形成用のイオン注入は行なわない。ＭＯＳトランジスタ領域Ｍには、側壁絶縁膜１７以外の絶縁膜１６は既に除去されているので、フォトレジスト膜等でマスキングして、イオン注入時にＭＯＳトランジスタ領域Ｍにイオン注入しないようにする。｛図２（ｅ）｝

【0020】

図３はゲート酸化膜１３を２０ｎｍ、絶縁膜１６にＣＶＤ（化学的気相成長）法によるシリコン酸化膜を３００ｎｍ形成し、９００℃３０分間窒素雰囲気下で緻密化処理をした後、ボロンイオン（Ｂ＋）を加速エネルギー６０ｋｅＶでドーズ量１．５×１０^１６／ｃｍ^２イオン注入した直後のＢ不純物濃度プロファイルを示す。シリコン基板表面（シリコン基板１１とゲート酸化膜１３との界面）のＢ濃度は約１０^１９／ｃｍ^３であり、イオン注入深さは０．２０μｍである。これを９００℃３０分間窒素雰囲気下で熱処理した後のＢ不純物濃度プロファイルが図４である。シリコン酸化膜（ゲート酸化膜１３＋絶縁膜１６）内のＢ不純物濃度は余り変化がないが、シリコン基板内ではＢが拡散し、シリコン基板表面のＢ濃度は２×１０^１８／ｃｍ^３で、Ｂ拡散層の深さ（ｐｎ接合深さ）は０．２９μｍとなる。

【0021】

同様に、ボロンイオン（Ｂ＋）を加速エネルギー６０ｋｅＶでドーズ量２．０×１０^１６／ｃｍ^２イオン注入した場合は、シリコン基板表面（シリコン基板１１とゲート酸化膜１３との界面）のＢ濃度は２×１０^１９／ｃｍ^３であり、イオン注入深さは０．２２μｍである。これを同様の熱処理後、シリコン基板表面のＢ濃度は５×１０^１８／ｃｍ^３で、Ｂ拡散層の深さ（ｐｎ接合深さ）は０．３２μｍとなる。これらの結果を元にすると、イオン注入後の不純物イオンの活性化およびダメッジ等の欠陥回復用の熱処理として、９００℃３０分間程度の熱処理が必要であるから、この熱処理を行なった後にｐｎ接合深さを０．３μm以下にすることが必要となる。そのためには、イオン注入時のP型（Ｂ）イオンの飛程をシリコン酸化膜中として、シリコン半導体基板表面の不純物濃度を１０^１９／ｃｍ^３以下とすれば良いことが分かる。

【0022】

上記と同様にボロンイオン（Ｂ＋）を加速エネルギー５５ｋｅＶでドーズ量１．５×１０^１６／ｃｍ^２イオン注入した場合、シリコン基板表面（シリコン基板１１とゲート酸化膜１３との界面）のＢ濃度は１×１０^１７／ｃｍ^３であり、イオン注入深さは０．０５μｍである。これを同様の熱処理後は、シリコン基板表面のＢ濃度は５×１０^１６／ｃｍ^３で、Ｂ拡散層の深さ（ｐｎ接合深さ）は０．１５μｍとなる。ｐｎ接合深さは浅く０．３μｍ以下を満足するが、拡散層の濃度が薄くなり拡散層の抵抗が増大する。従って、１×１０^１７／ｃｍ^３未満のシリコン基板表面のＢ濃度は望ましくない。尚、イオン注入による条件を上記のようにするには、ゲート酸化膜１３およびＣＶＤ絶縁膜１６の両方の厚みを考慮して、イオン注入の加速エネルギーおよびイオン注入量（ドーズ量）を適宜選択すれば良い。ＣＶＤ絶縁膜は上述したように、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜等種々採用できるが、これらの絶縁膜に合わせた加速エネルギーを選択すれば良い。さらに、ゲート酸化膜もシリコン酸窒化膜、シリコン窒化膜、あるいはハフニウム酸化膜等の高誘電率膜である場合も、同様にそれらの絶縁膜に合わせて加速エネルギーを選択すれば良い。

【0023】

フォトダイオード形成のイオン注入後の熱処理によってｐ型拡散層２０が形成される。その後、ＣＶＤ法を用いて層間絶縁膜２１を積層する。｛図２（ｆ）｝その後、コンタクト孔、配線用導電膜、保護膜等を形成する。尚、ｐ型拡散層２０およびシリコン半導体基板１１との電気的接続を行なう場合、ＭＯＳトランジスタを形成した際のＰ型およびＮ型の高濃度不純物拡散層とｐ型拡散層２０およびシリコン半導体基板１１を接続するパターニングを行なっておけば良い。以上のように、本発明の０．３μｍ以下の浅いｐｎ接合を有するフォトダイオード（受光素子）は、ＭＯＳトランジスタやＩＣと一緒に搭載でき、その際ＭＯＳトランジスタのＬＤＤ構造を構成する側壁絶縁膜として使用されるＣＶＤ絶縁膜を、フォトダオードのＰ型拡散層形成用にイオン注入におけるカバー膜として利用でき、新たなプロセスの追加は最小限に抑えることができる。すなわち、ＭＯＳトランジスタ形成プロセスにｐ型拡散層２０形成用のフォトレジストパターニングプロセス、（Ｂ＋）イオン注入および活性化熱処理を付加するだけである。この活性化熱処理も層間絶縁膜２１形成後の緻密化用の熱処理と兼用することもでき、プロセスコストを低減できる。

【0024】

尚、図３および図４の濃度プロファイルやそれらについて説明した様に、本発明の数値範囲の上限（不純物濃度１０^１９／ｃｍ^３およびイオン注入深さ０．２μｍ）の場合に、活性化用のイオン注入温度の上限は９００℃（３０分）となるが、それ以外の数値範囲の場合には、活性化用のイオン注入温度をこれより高い温度で、長時間の熱処理を採用しても最終的なｐｎ接合深さ０．３μｍ以下を達成できる。あるいは、上記の熱処理炉を用いた熱処理以外にもランプアニールを用いて高温短時間の熱処理を行なっても最終的なｐｎ接合深さ０．３μｍ以下を達成できる。

【0025】

以上説明した様に、本発明は、０．３μｍ以下の浅い接合を有し紫外線に対して受光感度を高めた受光素子に関するもので、ＬＤＤゲート構造を持つＭＯＳトランジスタプロセスを利用して作製することができる。フォトダイオード領域において、シリコン半導体基板上にゲート酸化膜およびＬＤＤ用ゲート電極膜のサイドウォール絶縁膜形成用絶縁膜を形成し、これらの絶縁膜を通して、絶縁膜内に不純物ピークを持つとともに半導体基板内に達するようにＰ型イオン注入を行なう。半導体基板表面の不純物濃度は１０^１９／ｃｍ^３〜１０^１７／ｃｍ^３であり、かつイオン注入深さは０．２μｍ以下とする。これによって、イオン注入活性化用の熱処理後に０．３μｍ以下の浅い接合を有するフォトダイオードを作製できる。

【0026】

尚、明細書の各部分に記載し説明した内容を記載しなかった他の部分においても矛盾なく適用できることに関しては、当該他の部分に当該内容を適用できることは言うまでもない。さらに、上記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施でき、本発明の権利範囲が上記実施形態に限定されないことも言うまでもない。

【産業上の利用可能性】

【0027】

本発明は、フォトダイオードだけでなく、浅いｐｎ接合を有する各種デバイスにも適用することができる。

【符号の説明】

【0028】

１１・・・シリコン半導体基板、１２・・・素子分離酸化膜、１３・・・ゲート酸化膜、
１４・・・ゲート電極膜、１５・・・ＬＤＤ用ソース・ドレイン、１６・・・絶縁膜、
１７・・・側壁絶縁膜、１８・・・ソース・ドレイン、１９・・・イオン注入層、
２０・・・ｐ型拡散層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】