特許 6125714 分散型電力系統測定のための通信システムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6125714

(24)【登録日】2017年4月14日

(45)【発行日】2017年5月10日

(54)【発明の名称】分散型電力系統測定のための通信システムおよび方法

(51)【国際特許分類】

   H02J 13/00 20060101AFI20170424BHJP

   H04L 7/04 20060101ALN20170424BHJP

【ＦＩ】

   H02J13/00 301A

   !H04L7/04

【請求項の数】18

【全頁数】14

(21)【出願番号】特願2016-503496(P2016-503496)

(86)(22)【出願日】2013年12月3日

(65)【公表番号】特表2016-516390(P2016-516390A)

(43)【公表日】2016年6月2日

(86)【国際出願番号】CA2013050928

(87)【国際公開番号】WO2015081412

(87)【国際公開日】20150611

【審査請求日】2015年9月16日

(73)【特許権者】

【識別番号】513201561

【氏名又は名称】スマート エナジー インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】100118913

【弁理士】

【氏名又は名称】上田 邦生

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(72)【発明者】

【氏名】ドナルド ジェフェリー ディオンヌ

(72)【発明者】

【氏名】ジェニファー マリー マッカン

【審査官】 高橋 優斗

(56)【参考文献】

【文献】 特開２００８−１４１８６６（ＪＰ，Ａ）

【文献】 特開平０２−１３２３８０（ＪＰ，Ａ）

【文献】 特開２０００−１８３９５６（ＪＰ，Ａ）

【文献】 国際公開第２０１２／１０６８１６（ＷＯ，Ａ１）

【文献】 特開平０６−０９４７７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ１９／００−１９／３２，

Ｇ０１Ｒ３１／０８−３１／１１，

Ｈ０２Ｊ１３／００，

Ｈ０３Ｊ９／００−９／０６，

Ｈ０４Ｂ７／２４−７／２６，

Ｈ０４Ｌ７／００−７／１０，

Ｈ０４Ｌ１３／０２−１３／１８，

Ｈ０４Ｌ２９／００−２９／１２，

Ｈ０４Ｑ９／００−９／１６，

Ｈ０４Ｗ４／００−８／２４，

Ｈ０４Ｗ８／２６−１６／３２，

Ｈ０４Ｗ２４／００−２８／００，

Ｈ０４Ｗ２８／０２−７２／０２，

Ｈ０４Ｗ７２／０４−７４／０２，

Ｈ０４Ｗ７４／０４−７４／０６，

Ｈ０４Ｗ７４／０８−８４／１０，

Ｈ０４Ｗ８４／１２−８８／０６，

Ｈ０４Ｗ８８／０８−９９／００

(57)【特許請求の範囲】

【請求項1】

分散型電力測定システムに適用されるサンプリング装置であって、
高速アイソクロナス・データ・リンクを使用してリモート・マスタ装置とデータを送受信するリンク・インターフェースと、
ローカル・クロック信号を発生するクロック回路と、
前記リモート・マスタ装置から受信したタイム・スタンプ・パケットのシーケンス番号を格納するデータ記憶要素と、
前記ローカル・クロック信号によってクロックされて、前記タイム・スタンプ・パケットの受信からのオフセット時間を決定するカウンタと、
前記高速アイソクロナス・データ・リンクを通じた前記リモート・マスタ装置への送信のためのフレーム化出力データを生成するフレーム化コントローラとを備え、 前記フレーム化出力データが、前記シーケンス番号、前記オフセット時間およびデータ・ペイロードを含む、サンプリング装置。

【請求項2】

前記クロック回路は、前記アイソクロナス・データ・リンクに基づきクロック回復を実施して、前記ローカル・クロック信号を発生する位相ロックループを含む、請求項１に記載のサンプリング装置。

【請求項3】

デルタ・シグマ変調サンプル・データのビットストリームを生成するためのデルタ・シグマ変調器をさらに含み、
前記データ・ペイロードは、前記ビットストリームの一部を含む、請求項１に記載のサンプリング装置。

【請求項4】

前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記ビットストリームのビットの１つと関連するサンプリング・イベントとの間の時間を含む、請求項３に記載のサンプリング装置。

【請求項5】

前記オフセット時間は、
前記カウンタからのカウンタ値を含み、
前記タイム・スタンプ・パケットの受信と前記カウンタの始動の間の所定の遅延時間を加算し、
サンプリング・イベントの発生と前記カウンタ値の読み出しの間の所定の遅延を減算する、請求項１から４のいずれか一項に記載のサンプリング装置。

【請求項6】

前記データ・ペイロードは、一連の時間同期データ・サンプルを含み、
前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記データ・サンプルの所定の１つのサンプリングとの間の時間を含む、請求項１に記載のサンプリング装置。

【請求項7】

前記データ・サンプルの前記所定の１つは、前記一連の時間同期データ・サンプル中の一番目のサンプルを含む、請求項６に記載のサンプリング装置。

【請求項8】

前記データ・ペイロードは、イベントに関する非同期データ値を含み、
前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記イベントの発生の間の時間を含む、請求項１に記載のサンプリング装置。

【請求項9】

請求項１から８のいずれか一項に記載の少なくとも１つのサンプリング装置と、
前記タイム・スタンプ・パケットを周期的に送り、関連するシーケンス番号およびオフセット時間を有するデータ・ペイロードを受信するために、前記高速アイソクロナス・データ・リンクを介して前記少なくとも１つのサンプリング装置のそれぞれに接続されるマスタ装置とを含み、
該マスタ装置は、複数のタイム・スタンプおよびシーケンス番号のペアを格納するためのメモリと、前記データ・ペイロード中のデータ・サンプルと関連する絶対時間を決定するプロセッサとを含む、分散型電力測定システム。

【請求項10】

分散型電力測定システムにおいてサンプリング装置からリモート・マスタ装置に高速アイソクロナス・データ・リンクを使用したデータ測定値の伝達方法であって、
前記サンプリング装置において、前記アイソクロナス・データ・リンクを通じて前記マスタ装置からタイム・スタンプ・パケットを受信するステップと、
前記タイム・スタンプ・パケットの受信からのオフセット時間を決定するために、ローカル・クロック信号によって記録されるカウンタを始動させるステップと、
電力系統データを取得するステップと、
フレーム化出力データを生成して、前記アイソクロナス・データ・リンクを通じて前記フレーム化出力データを前記リモート・マスタ装置に送信するステップと、を備え、
前記タイム・スタンプ・パケットが前記タイム・スタンプ・パケットのシーケンス番号を含み、
前記フレーム化出力データが、前記シーケンス番号、前記オフセット時間および前記電力系統データを含むデータ・ペイロードを含むデータ測定値の伝達方法。

【請求項11】

前記アイソクロナス・データ・リンクによって駆動される、クロック回復のための位相ロックループを使用して、前記ローカル・クロック信号を発生するステップをさらに含む、請求項１０に記載のデータ測定値の伝達方法。

【請求項12】

電力系統データを取得するステップは、デルタ・シグマ変調サンプル・データのビットストリームを生成するステップを含み、
前記データ・ペイロードは、前記ビットストリームの一部を含む、請求項１０または１１に記載のデータ測定値の伝達方法。

【請求項13】

前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記ビットストリームのビットの１つと関連するサンプリング・イベントとの間の時間を含む、請求項１２に記載のデータ測定値の伝達方法。

【請求項14】

前記カウンタからのカウンタ値に基づき、
前記タイム・スタンプ・パケットの受信と前記カウンタの始動の間の所定の遅延時間を加算し、
サンプリング・イベントの発生と前記カウンタ値の読み出しとの間の所定の遅延を減算して前記オフセット時間を決定するステップをさらに含む、請求項１０から１３のいずれか一項に記載のデータ測定値の伝達方法。

【請求項15】

前記電力系統データを取得するステップは、一連の時間同期データ・サンプルを取得するステップを含み、
前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記データ・サンプルの所定の１つのサンプリングとの間の時間を含む、請求項１０に記載のデータ測定値の伝達方法。

【請求項16】

前記データ・サンプルの前記所定の１つは、前記一連の時間同期データ・サンプル中の一番目のサンプルを含む、請求項１５に記載のデータ測定値の伝達方法。

【請求項17】

電力系統データを取得するステップは、イベントに関する非同期データ値を取得するステップを含み、
前記オフセット時間は、前記タイム・スタンプ・パケットの受信と前記イベントの発生の間の時間を含む、請求項１０に記載のデータ測定値の伝達方法。

【請求項18】

１つまたは複数の処理要素に請求項１０から１７のいずれか一項に記載の前記データ測定値の伝達方法を実行させるプログラム命令を格納する非一時的なプロセッサ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、一般に、分散型電力測定システムにおいてデータを送信する際に使用するための電力測定及び通信システム及び方法に関する。

【背景技術】

【0002】

現在の電力系統は、システム中の複数の分散型ノードからの高速で正確なフェーザ（ｐｈａｓｏｒ）測定に依存している。いくつかの場合、遠く離れた距離に位置決めされたノードの間で位相比較を実施することが望ましい。したがって、システムの本質的に異なる部分からの正確なタイミング測定および相関測定が課題である。

【0003】

測定装置における部品コストを低減しながら、時間的に相関させた迅速かつ正確な電力信号の測定/サンプリングを行うことが有利となる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０１２／０２００２８４号明細書

【特許文献2】ＰＣＴ特許出願第ＰＣＴ／ＣＡ２０１３／０５０９１２号明細書

【発明の概要】

【0005】

ここで、例として添付図面を参照し、図面は、本願の例示的な実施形態を示す。

【図面の簡単な説明】

【0006】

【図1】電力測定装置の実施例のブロック図である。

【図2】分散型電力サンプリング・システムのブロック図である。

【図3】電力系統信号をサンプルするための例示的なスレーブ装置のブロック図である。

【図4】例示的なサンプリング装置中の受信経路および送信経路の遅延を示す例示的な図である。

【発明を実施するための形態】

【0007】

本願の一態様は、分散型電力測定システムにおいて使用するためのサンプリング装置を開示する。サンプリング装置は、高速アイソクロナス・データ・リンク（ｈｉｇｈ−ｓｐｅｅｄ ｉｓｏｃｈｒｏｎｏｕｓ ｄａｔａ ｌｉｎｋ）を使用するリモート・マスタ装置とのデータを送受信するリンク・インターフェースと、ローカル・クロック信号を発生するクロック回路と、リモート・マスタから受信したタイム・スタンプ・パケットのシーケンス番号を格納するデータ記憶要素と、ローカル・クロック信号によってクロックされて、タイム・スタンプ・パケットの受信からのオフセット時間を決定するカウンタと、アイソクロナス・データ・リンクを通じたリモート・マスタ装置への送信のためのフレーム化出力データを生成するフレーム化コントローラとを含み、フレーム化出力データは、シーケンス番号、オフセット時間およびデータ・ペイロードを含む。

【0008】

別の態様では、本願は、サンプリング装置およびマスタ装置の少なくとも１つを含む分散型電力測定システムを開示する。マスタ装置は、周期的にタイム・スタンプ・パケットを送り、かつ関連するシーケンス番号およびオフセット時間を有するデータ・ペイロードを受信するために、高速アイソクロナス・データ・リンクを介して少なくとも１つのサンプリング装置のそれぞれに接続される。マスタ装置は、複数のタイム・スタンプおよびシーケンス番号のペアを格納するメモリと、データ・ペイロード中のデータ・サンプルと関連する絶対時間を決定するプロセッサとを含む。

【0009】

さらなる態様では、本願は、分散型電力測定システムにおいてサンプリング装置からリモート・マスタ装置に高速アイソクロナス・データ・リンクを使用してデータ測定値を伝達する方法を開示する。この方法は、サンプリング装置において、アイソクロナス・データ・リンクを通じてタイム・スタンプ・パケットをマスタ装置から受信するステップであって、タイム・スタンプ・パケットは、タイム・スタンプ・パケットのシーケンス番号を含む、受信するステップと、ローカル・クロック信号によってクロックされるカウンタを始動させて、タイム・スタンプ・パケットの受信からのオフセット時間を決定する、始動させて決定するステップと、電力系統データを取得するステップと、フレーム化出力データを生成して、それをリモート・マスタ装置にアイソクロナス・データ・リンクを通じて送信するステップであって、フレーム化出力データは、シーケンス番号、オフセット時間、および電力系統データを含むデータ・ペイロードを含む、生成して送信するステップとを含む。

【0010】

また別の態様では、本願は、本明細書に述べる方法の１つまたは複数を実施するためのプロセッサ実行可能な命令を含む非一時的なコンピュータ可読媒体を含む。

【0011】

本願の他の態様および特徴は、添付図と併せて実施例の以下の記述を検討することにより当業者に理解されよう。

【0012】

電力系統の信頼性および安定性を向上させるための技法の１つは、電力系統ネットワーク中の様々なノードにおいて正確で高速なフェーザ測定をもたらすことである。測定は、ネットワークの至る所に分散された測定装置（本明細書において「サンプリング装置」ともいう）によって実施される。フェーザ測定システムの重要な特徴は、タイミングの正確さである。これは、システム中の異なるノードで同時に取られた測定値を正確に迅速に相互に関連付けて比較し、必要なら修正処置を実施することが望ましいからである。時には、何十キロも離れていることがある、システムのノードの間で相対位相をほぼリアルタイムで決定することが望ましい場合がある。

【0013】

例示的な電力測定装置が、Ｄｉｏｎｎｅに付与された「電力測定装置（Ｐｏｗｅｒ Ｍｅａｓｕｒｅｍｅｎｔ Ｄｅｖｉｃｅ）」と題する特許文献１に記載されており、その内容は、参照によって本明細書に援用される。ここで、図１を参照すると、図１は電力測定装置１０の簡単化されたブロック図を示す。装置１０は、電力量（位相の１つに基づく電圧および／または電流）を測定し１ビット・デルタ・シグマ変調器（ＤＳＭ：Ｄｅｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｏｒ）のビットストリーム１４を生成するための１ビットＤＳＭ１２を含む。従来のデルタ・シグマ変換器（ｄｅｌｔａ−ｓｉｇｍａ ｃｏｎｖｅｒｔｅｒ）は、ビットストリームをマルチ・ビット・データに変換するとき、デルタ・シグマ変調の高周波形状量子化雑音成分を除去するために、出力でローパス・フィルタを用いることを理解されたい。いくつかの実施形態では、装置１０は、そのようなローパス・フィルタリングを用いず、その代り、信号処理動作の少なくともいくつかの間、高周波成分を持ち続けている。上記に注記したように、簡単化のために、１個のＤＳＭ１２を図１に例示する。いくつかの実装形態は、１つまたは複数の位相に基づき電圧および電流の信号を測定するために２つ以上のデルタ・シグマ変調器を有することができる。三相三線システムの場合、３つの位相すべてに基づき電流および電圧を測定するために６つのＤＳＭを使用することができる。同様に、三相四線システムの場合、３つの位相すべてとニュートラルに基づき電流および電圧を測定するために８つのデルタ・シグマ変調器を使用することができる。

【0014】

この実施例では、装置１０は、信号プロセッサ２０を含む。信号プロセッサ２０は、ビットストリーム１４を受信し、信号解析および測定を実施する。具体的には、信号プロセッサ２０は、１ビットＤＳＭビットストリーム１４に直接に基づき動作するように実現される。信号プロセッサ２０は、電力系統基本波の高精度のシンクロフェーザ（ｓｙｎｃｈｒｏｐｈａｓｏｒ）測定値を生成する。また、これは、存在するサブグループの高調波を選択的に検出して測定する（電力量によって選択される）、過渡検出を実施する、および単一ビットおよびマルチ・ビットの両方の波形捕捉を行うことができる。この実施例では、信号プロセッサ２０は、１ビット二重周波数ロックループ（ＦＬＬ：ｆｒｅｑｕｅｎｃｙ ｌｏｃｋｅｄ−ｌｏｏｐ）および位相ロックループ（ＰＬＬ：ｐｈａｓｅ−ｌｏｃｋｅｄ−ｌｏｏｐ）３２のアーキテクチャを含む。また、信号プロセッサ２０は、過渡捕捉および位相ジャンプ検出構成要素３６を含む。過渡捕捉および位相ジャンプ検出構成要素３６は、ビットストリーム１４中に起こり得る過渡を検出するように構成される。信号プロセッサ２０は、１ビットＲＭＳ計算機３４をさらに含む。ＲＭＳ計算機３４は、入力ＤＳＭビットストリームの二乗平均平方根値を計算し、それによってＲＭＳ信号４２を発生する。

【0015】

上記に注記したように、タイミング精度は、電力系統測定に関して重要である。ＧＰＳ信号またはＩＲＩＧ−Ｂ信号のような高精度の外部時間基準は、デルタ・シグマ・サンプリングおよびいずれかの信号処理を実施するための高度に正確なローカル・クロック信号を導き出すために使用することができる。クロック信号を修正するための例示的な方法および装置は、Ｄｉｏｎｎｅ他による２０１３年１１月２８日出願の特許文献２に記載されており、その内容は、参照によって本明細書に援用される。

【0016】

図１に示す電力測定装置１０は、電力測定装置の一実施例である。多くのシステムでは、あらゆる電力測定装置に全部または部分的なものでさえ信号処理能力を設けることは、コストがかかりすぎることになるはずである。また、ＧＰＳによって修正される直接デジタル・シンセサイザ（ＤＤＳ：ｄｉｒｅｃｔ−ｄｉｇｉｔａｌ ｓｙｎｔｈｅｓｉｚｅｒ）をあらゆる電力測定装置中に組み込むことは、コストがかかりすぎることになる恐れがある。

【0017】

したがって、いくつかのシステムでは、電力測定システムの分散型サンプリング装置の少なくともいくつかは、信号処理能力を欠いていることができ、システム中でサンプルされたデータを別のノードに中継して伝えてもよい。さらに、サンプリング装置の少なくともいくつかは、中継して伝えられたデータがサンプルされた時間を示すために、ＧＰＳによって修正されたクロック信号またはネットワーク中の別の装置によって分配された時間値に依存することができる。

【0018】

一実装形態では、本願は、指定されたマスタ装置がデルタ・シグマ変調の（ＤＳＭ：ｄｅｌｔａ−ｓｉｇｍａ ｍｏｄｕｌａｔｅｄ）電力系統のサンプルされたデータ（ビットストリーム）を、ネットワーク中の１つまたは複数のスレーブ・サンプリング装置から受信する電力測定システムを開示する。マスタ装置は、スレーブ装置からのタイミング・データを受信し、それによってマスタ装置が受信したＤＳＭデータを再調整することが可能になる。ＤＳＭデータは高速にサンプルされ、したがって量子化されたサンプリング・タイムの効果が無視できるので、マスタは、サンプリング・タイムの整数倍の遅延を単に挿入することによって、データを再調整することができる。

【0019】

分散型電力測定システムを実現し、タイミング信頼性を維持するために、一態様では、本願は、マスタ装置とスレーブ装置の間に高速アイソクロナス・データ・リンクを設ける。アイソクロナス・データ・リンクは、周期的なタイム・スタンプ・パケットなど、タイム・データを分配するために使用することができる。たとえば、一実施形態では、マスタは、ＧＰＳによってロックされる高度に正確なクロックを含み、周期的なタイム・スタンプをシステム中の至る所に分配する。他の実施形態では、ＧＰＳによってロックされるタイム・ソースは、スレーブ装置の１つ中に位置決めることができ、マスタ（および、恐らく他のスレーブ装置）に周期的に分配される。以下に述べる実施形態では、ＧＰＳによってロックされるタイム・ソースは、マスタ装置中に位置決めされ、それによって分配されると仮定するが、しかし本記述が他の構成に適用可能であることを認識されよう。ＧＰＳ以外の外部タイム・ソースは、いくつかの実装形態で使用することができる。

【0020】

一実施例では、マスタ装置は、所定のように定期的にタイム・スタンプを送る。たとえば、マスタは、タイム・スタンプを１ミリ秒毎に送ってもよい。したがって、スレーブ装置は、マスタにおいて現在時間を示す（マスタからスレーブへの送信時間がプラスされる）正規時間の同期パケットを受信する。高精度時間プロトコル（ＰＴＰ：Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）（ＩＥＥＥ １５８８−２００８によって定義される）は、クロックを同期させるためにネットワークのノードに時間情報を分配するための１つの例示的なプロセスであり、その場合、伝達するためにＩＰが使用される。また、ＰＴＰプロセスは、スレーブのクロックをマスタのクロックに同期させる目的で、ネットワーク中のマスタとスレーブの間の通過時間を決定するためのメカニズムを記述する。ＰＴＰプロセスの一部は、マスタとスレーブの間における通過時間を決定するために、システムおよび本願に述べるプロセス中に組み込んでもよい。

【0021】

多くの実施形態では、ＰＴＰにおいてとは違い、スレーブは、スレーブが絶対時間を決定することができるように、クロックをマスタのクロックと時間が同期される必要がない。その代り、目的は、スレーブがマスタ・タイム・スタンプ通信の受信とサンプルが取られた時間の間の経過時間を正確に伝達することが可能になることを保証することである。いくつかのそのような場合、マスタ装置がネットワーク中の様々なソース／ノードからのデータを適切に調整することができるように、マスタ装置だけが、サンプルが取られた絶対時間を知ることが必要である。それ故、そのような実施形態では、スレーブ装置は、満足できる程度に正確な高周波クロック信号を必要とするだけである。スレーブ装置での高周波クロック信号は、いくつかの実装形態では、マスタからの高速アイソクロナス・リンクから導き出すことができ（たとえばクロック回復のために位相ロックループ（ＰＬＬ）を使用して）、それによって、マスタ・タイム・スタンプの受信とスレーブ装置における電力系統データのサンプリングとの間の経過時間を決定するために、マスタ装置のクロック信号がスレーブ装置中で使用されるクロック信号と同期されることが保証される。

【0022】

帯域幅をセーブするため、マスタ装置によって分配されるタイム・スタンプは、もっとより短いシーケンス番号を添付する（または置き換えることさえする）ことができる。シーケンス番号は、マスタによって送られたタイム・スタンプ・パケット数を数えることができる。一実施形態では、タイム・スタンプは８０ビットのタイム・スタンプであり、シーケンス番号は８ビット識別子である。マスタは、タイム・スタンプと対応するシーケンス番号のペアの履歴を格納することができる。一実施例では、マスタは、最新の１６個のペアを格納することができる、ただし、所与の実装形態の必要に応じて、それより多い、または少ないペアを格納することができることを認識されたい。タイム・スタンプおよび／またはシーケンス番号は、異なる実施形態では、システムの具体的な必要に応じてより長く、またはより短くすることができる。

【0023】

スレーブ装置がタイム・スタンプ・パケットをマスタ装置から受信したとき、スレーブ装置は、シーケンス番号を格納し、オフセット・カウンタを始動／再始動させることができる。オフセット・カウンタは、スレーブ装置のローカル・クロック速度でクロックされ、それは、上記に注記したように、クロック回復のためにＰＬＬを使用してアイソクロナス・リンクから導き出すことができる。いくつかの場合、スレーブ装置は、ローカル発振器を使用することができ、データ回復を使用して発振器信号を修正し、それによってアイソクロナス・データ・リンク上のビット・タイムの中心を決定することができる。後者のアプローチは、スレーブ装置においてマスタのクロックとローカル・クロックの間の不一致を小さくすることに繋がる可能性があり、そのような場合、データ回復回路によって、クロック・スリップが存在する状態で、データが正しく受信されることが保証される。

【0024】

オフセット・カウンタは、スレーブ装置におけるマスタ・タイム・スタンプの受信からの時間を追跡する（ローカル・クロック・サイクル中で）。マスタ・タイム・スタンプ検出とオフセット・カウンタのリセット起動との間の固有の遅延がスレーブ装置内に存在する場合、その遅延は、所定の基本値から始動させるようにオフセット・カウンタをリセットすることで引き起こすことができる。実施例は、以下に後で詳細に述べることにする。

【0025】

スレーブ装置が、高速アイソクロナス・リンクを通じてデータをマスタ装置に送信したとき、スレーブ装置は、オフセット・カウンタ中の最新に受信したシーケンス番号および値をデータのフレーム・ヘッダ中に挿入する。

【0026】

オフセット値は、最新のシーケンス番号の受信と送信されるデータに関するサンプリング・タイムとの間の経過時間の測定値とすることができる。この場合、オフセット・カウンタは、取られるサンプルの１つもしくは複数と同時に、または送信でリポートされるいくつかの他のイベントの発生時に読むことができる。また別の実装形態では、オフセット・カウンタ値は、シーケンス番号の受信と発信データの送信の間の時間を示す。いくつかの場合、事前に計算された過剰分が、サンプリング・イベントとオフセット・カウンタ値の読み出しとの間の時間を説明することができ、出ていく送信にセットされた値がサンプル・タイムをより正確に反映するように、オフセット・カウンタ値からその過剰分を減算することができる。

【0027】

マスタ装置では、データが、アイソクロナス・リンクを通じて関連するシーケンス番号およびオフセット値とともに受信される。これから、マスタ装置は、シーケンス番号と関連する格納されたタイム・スタンプと、サンプルがスレーブ装置においてシーケンス番号の受信に対して取られたときを示すオフセット値と、マスタからスレーブへのタイム・スタンプの送信の間の通過時間とからサンプル・タイムを決定することができる。この通過時間は、要求メッセージをスレーブ装置に送り、オフセット値を有する応答メッセージを受信することによって、マスタによって前に計算しておくことができる。オフセット値は、要求メッセージ受信と応答メッセージ送出の間の遅延を表す。往復時間からオフセット値を差し引くと、往復の通過時間が与えられる、ただし、オフセット値がメッセージの受信と実際の応答の送信との間の時間を反映するものとする。オフセット・カウンタ値に様々なクロック・サイクルを加える、またはそれから差し引いて、スレーブ装置内の既知の伝搬遅延に基づき、実際のオフセット値を決定することができることを理解されたい。通過時間がリンクに関して双方向で同じと仮定すると、マスタ装置は、マスタからスレーブへの通過時間を決定することができる。通過時間の決定は、リンク特性のいずれかの変化を考慮して、周期的に繰り返すことができる。

【0028】

いくつかの実施形態では、アイソクロナス・データ・リンクを通じて送信されるデータは、符号化することができる。いくつかの実施例では、８ｂ／１０ｂ符号化を使用してＤＣバランス（ＤＣ−ｂａｌａｎｃｅ）を達成してクロック回復を可能にすることができる。ＤＣバランスは、アイソクロナス・リンク経路内で変圧器および他のガルバニック絶縁技法の使用を可能にし、それは、電力系統内で動作するとき、有利であることができる。他のコード化スキームは、他の実施形態で使用することができる。

【0029】

ここで、図２を参照すると、図２は、例示的な電力測定システム１００の簡単化されたブロック図を示す。システム１００は、マスタ装置１０２を含み、マスタ装置１０２は、この実施例では、信号プロセッサ１０４、ＧＰＳによってロックされるＤＤＳ １０６、メモリ１０７およびリンク・インターフェース１０８を含む。システム１００は、複数のスレーブ装置１１０、すなわちサンプリング装置を含む。スレーブ装置１１０は、クロック回復のためのＰＬＬ １１２、リンク・インターフェース１１４および電力系統信号をサンプルし、高周波デルタ・シグマ変調器（ＤＳＭ：ｄｅｌｔａ−ｓｉｇｍａ ｍｏｄｕｌａｔｏｒ）ビットストリームを生成するためのＤＳＭ１１６（その１つが例示されている）を含む。

【0030】

マスタ装置１０２および各スレーブ装置１１０は、専用のアイソクロナス・リンク１３０を通じて通信する。各アイソクロナス・リンク１３０は、マスタからスレーブへの、およびスレーブからマスタへのアイソクロナス・リンクまたはチャネルを含むことができる。様々なスレーブ装置１１０へのアイソクロナス・リンク１３０は、同じ物理的なリンクの少なくともいくつかを通じて動作することができることを理解されたい。ガルバニック絶縁回路構成および他のそのような細部は、例示していない。物理的なリンクは、光ファイバ、ツイスト・ペアまたは所与の環境に適切な他の媒体を含むことができる。

【0031】

一実施形態では、アイソクロナス・リンク１３０は、１２５Ｍｂｐｓまたはそれより高い周波数で動作する。ＤＳＭ１１６による電力系統信号のデルタ・シグマ変調は、デルタ・シグマ変調データの１２．５Ｍｂｐｓビットストリームを生成する。スレーブ装置１１０は、デルタ・シグマ変調データをバッファリングし、定期的にパッケージングしてそれをマスタ装置１０２に、最新のシーケンス番号および現在のオフセット値を有するタイム・スタンプされたデータ・フレームの形で送ることができる。マスタ装置１０２は、デルタ・シグマ変調データを抽出して、シーケンス番号、メモリ１０７に格納された関連するタイム・スタンプおよびシーケンスのペア、メモリ１０７に格納された事前に測定された通過時間およびデータ・フレームから抽出されたオフセット値から、サンプリングが行われた時間を決定する。

【0032】

いくつかの実施形態では、スレーブ装置１１０は、それぞれがマルチ位相システムの１つの位相に関する電力系統信号（電流または電圧）を表すデルタ・シグマ・ビットストリームを生成するために、複数のＤＭＳ１１６を含む。それ故、スレーブ装置１１０、具体的にはリンク・インターフェース１１４は、多重チャネルのためにデルタ・シグマ・ビットストリーム・データを１つのデータ・フレームの形にパッケージングすることができる。

【0033】

１つの具体的な実施例では、ＤＳＭデータの４チャネルは、データ・フレーム中に一緒にパッケージングすることができる。各チャネルの６４個のサンプルがフレームあたりに含まれている場合、データ・フレームは、３２ワードのペイロード長さ（６４＊４チャネル／８）を有することができる。フレーム化のオーバーヘッドとして８ワードを加えると、データ送信のためのフレーム長さは、４０ワードとすることができる。アイソクロナス・リンクが１２５Ｍｂｐｓで動作し、８ｂ／１０ｂ符号化を使用する場合、ワード送信レートは１２．５×１０^６（すなわちワードあたり８０ｎｓ）である。ワードあたり８０ｎｓでは、４０ワードのフレーム期間は、３．２μｓになる。ＤＳＭ１１６は、１２．５Ｍｂｐｓでサンプルのデルタ・シグマ変調ビットストリームを生成する場合、６４個のサンプルは、サンプリングの５．１２μｓの過程で行われる。アイソクロナス・リンクの速度は、５．１２μｓ−３．２μｓ＝１．９２μｓのデータ間のフレーム・ギャップが存在する状態で４チャネルのデータの送信をできるようにするのに十分速く、６２．５％のリンク帯域幅使用をもたらす。データ間のフレーム・ギャップは、必要な場合、他のレジスタ読み出し、またはマスタからの構成コマンドに応答するために、スレーブ装置１１０に時間を与える。他のペイロード長さ、フレーム化オーバーヘッド、符号化スキーム、サンプリング速度、リンク速度またはチャネル数は、他の実施形態で使用することができることを理解されたい。

【0034】

ここで図３を参照すると、図３は、電力信号測定のためのスレーブ装置１１０の１つの例示的なブロック図を示す。スレーブ装置１１０、すなわちサンプリング装置は、この実施例では、リモート・マスタ装置からのアイソクロナス・データ・リンクからのクロック回復のためのＰＬＬ １１２を含む。この実施例では、ＰＬＬ １１２は、リンク上のアイソクロナス・ビット・レートと同じ周波数でクロック信号を出力し、それは、この例示図では１２５ＭＨｚである。他の実施例では、ＰＬＬ １１２は、スレーブ装置１１０のために、アイソクロナス・リンク上で見られるより速い、またはより遅いクロック信号を発生することができる。

【0035】

この例示的なスレーブ装置１１０では、発生されるクロック信号は、分周器１４０に入力され、電力信号（複数可）のサンプリングを動作させる第２のクロック信号を発生する。デルタ・シグマ変調器１１６は、第２のクロック信号によってクロックすることができ、電力系統に関する電圧または電流の信号を表すサンプル・データのデルタ・シグマ・ビットストリームを出力することができる。出力されるビットストリームは、一実施例では、１２．５Ｍｂｐｓのビットストリームとすることができる。

【0036】

スレーブ装置１１０は、シーケンス番号レジスタ１５０、オフセット・カウンタ１６０およびデータ・バッファ１７０など、値を格納するためのデータ記憶要素をさらに含む。異なる実装形態では、これらのデータ記憶要素は、ソリッド・ステート・レジスタ、ランダム・アクセス・メモリまたはいずれか他のデジタル記憶媒体によって実現することができる。

【0037】

シーケンス番号レジスタ１５０は、マスタ装置（または時間分配の他のソース）から送られたタイム・スタンプ・メッセージ中のスレーブ装置１１０によって直前に受信されたシーケンス番号を格納する。シーケンス番号レジスタ１５０は、新しいタイム・スタンプ・メッセージが受信されたとき、その中に格納されたシーケンス番号を上書きする。

【0038】

オフセット・カウンタ１６０は、ＰＬＬ １１２によって発生されたクロック信号でクロックされる（この実施例では）。いくつかの場合、オフセット・カウンタ１６０は、実装形態の細部に応じてアイソクロナス・リンクより速い、またはより遅いレートでインクリメントすることができる、ただし、マスタ装置がオフセット値によって表わされた時間を決定することができるものとする。すなわち、マスタ装置は、マスタ装置がオフセット値からサンプルがスレーブ装置１１０によって取られたときを決定することができるように、オフセット・カウンタがインクリメントされる速度を知らなければならない。

【0039】

データ・バッファ１７０は、デルタ・シグマ変調器１１６からのビットストリーム・データがマスタ装置への送信のためにパッケージングされるのに先立ち、ビットストリーム・データを格納する。

【0040】

スレーブ装置１１０は、アイソクロナス・リンク上でのマスタ装置への送信のために、出力されるフレーム化データの生成を管理するためのフレーム化コントローラ１８０をさらに含む。フレーム化コントローラ１８０は、データ・バッファ１７０（データ・サンプリングの多重チャネルのために、多重バッファが存在することができる）からのデルタ・シグマ・ビットストリーム・データを、定義済のフレーム構造のペイロードとしてパッケージングする。フレーム化コントローラ１８０は、フレーム構造の所定のフィールド内に、シーケンス番号レジスタ１５０から読み出したシーケンス番号およびオフセット・カウンタ１６０から読み出したオフセット値を挿入する。いくつかの実施形態でのオフセット値の扱いに関するさらなる細部は、以下に提示する。

【0041】

いくつかの実施形態では、スレーブ装置１１０は、クロック回復のためのＰＬＬ １１２を含まない。その代り、スレーブ装置１１０は、クロック信号を発生するために、それ自体のローカル発振器を有することができ、アイソクロナス・リンクに基づきデータ回復を行うことができる。スレーブ装置１１０は、実際のＰＬＬハードウェアを使用せずに、マスタ装置からのアイソクロナス・リンクのビットのフレーム化に基づき、そのクロックを管理するように試みることができる。ローカル・クロックとマスタ装置中のクロックの間に多少のクロックのずれが存在する恐れがあるが、クロック・スリップは、いくつかの実装形態では無視できる場合がある。

【0042】

ここで図４を参照すると、図４は、オフセット・カウンタに加える、またはそれから差し引くクロック・サイクルの数を事前に決定するための例示的な図を示す。

【0043】

この実施例では、マスタ装置からの送信に対するサンプリング装置での受信経路は、アライナ（ａｌｉｇｎｅｒ）４０２、シリアライザ（ｓｅｒｉａｌｉｚｅｒ）／デシリアライザ（ｄｅｓｅｒｉａｌｉｚｅｒ）４０４およびフレーム復号器４０６を含む。アライナ４０２は、６クロック・サイクルの遅延を引き起こす。受信構成要素および復号器構成要素の両方を含むことができるシリアライザ／デシリアライザは、１クロック・サイクルの遅延を引き起こす。フレーム復号器４０６は、１９１クロック・サイクルの遅延をもたらすことになる（この実施形態ではタイム・スタンプ・パケットに関するフレーム長さに基づき）。それ故、全受信経路遅延は１９８サイクルである。

【0044】

したがって、一実施形態では、オフセット・カウンタは、フレームの復号の後にタイム・スタンプ・パケットの受信が検出されたとき、１９８のバイナリ値が予めロードされる。

【0045】

いくつかの場合、また、送信経路中の遅延は、必要になることがある。一実施例では、送信経路遅延は、サンプリング装置内の全体の伝搬遅延を説明する目的で、オフセット・カウンタの読み出し値にその遅延を加える（または受信経路のための１９８サイクルに加えてカウンタにその遅延を事前にロードする）ことができるようにするために重要である。たとえば、マスタ装置がマスタからスレーブへの送信時間を測定する場合、要求メッセージの受信と応答の送信の間の全体の伝搬遅延は、オフセット値中に必要である。オフセット値が実際の送信に先立ち読み出される場合（オフセット値は符号化して送信しなければならないので）、符号化および送信のための送信経路に起因する遅延は、オフセット値に加えられる（またはカウンタに予め加えられる）。

【0046】

一実施例では、送信経路は、フレーム符号器４２０と、フィードバックを備えるシリアライザ／デシリアライザ符号器４２２と、送信機４２４とを含む。フレーム符号器４２０は、１クロック・サイクルの遅延を引き起こすことができる、ただし、フィードバック・ループ（８ｂ／１０ｂ符号化を仮定）が１０サイクルの全体の遅延に繋がることがあるものとする。送信機４２４は、この実施例では、１１クロック・サイクルの全体の全送信経路遅延に対してさらなる１クロック・サイクルの遅延を加える。

【0047】

他のシステムは、使用される符号化、フレーム構造および異なる復号／符号化ステージに応じて他の伝搬遅延を有することになる。オフセット値がカウンタからいつ読み出されたのかに依存して、異なる受信遅延および／または送信遅延は、発信されるフレーム中に挿入されたオフセット値が、タイム・スタンプ・パケットの受信からサンプリング・イベントの発生までのクロック・サイクル数を正確に与えることを保証するために、オフセット値中に加える（または予め組み込む）ことができる。サンプリング・イベントは、一連の時間同期サンプルの１つのサンプルとすることができる、または電力系統イベント（たとえば、ブレーカの開、故障検出またはある他の単独の測定イベント）の発生とすることができる。

【0048】

上記に述べた電力信号測定システムは、一部はハードウェアで、一部はソフトウェアで実現することができることを理解されたい。いくつかの実施形態では、実装形態は、１つまたは複数のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）を含むことができる。いくつかの実施形態では、実装形態は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を含むことができる。具体的なハードウェア構成要素は、コスト、速度、動作環境などに基づき選択することができる。そのような構成要素は、本明細書に提示した詳細な記述を考慮した当業者の理解の範囲内で選択されプログラムされることになる。

【0049】

またさらなる態様では、本願は、コンピュータ実行可能な命令がそこに格納された非一時的なコンピュータ可読媒体を開示し、この命令は、プロセッサによって実行されたとき、上記に述べたプロセスのいずれか１つまたは複数を実行するように、プロセッサを設定する。

【0050】

述べた実施形態のある適応および変更は、行うことができる。したがって、上記に議論した実施形態は、例示的であり、限定しないものと考えられる。

【図1】

【図2】

【図3】

【図4】