(58)【調査した分野】(Int.Cl.,DB名)
アクティブエリアに画像を表示するのに必要な信号が信号供給源から供給される出力パッドと、前記出力パッドと並んだダミーパッドと、前記出力パッドに接続された信号配線と、前記信号配線に接続されたスイッチング素子と、前記アクティブエリアにおいて前記スイッチング素子に接続された画素電極と、前記ダミーパッドに接続され前記信号配線から離間した第1ダミー配線であってその延出方向と交差する方向に突出した第1突起を有する第1ダミー配線と、前記ダミーパッド及び前記信号配線から離間し前記第1突起に対向する第2突起を有する第2ダミー配線と、を備えた第1基板と、
前記第1基板に対向配置された第2基板と、
を備え、
前記第1ダミー配線は、前記信号配線と平行に延出した第1主要部と、前記第1主要部から屈曲した第1屈曲部と、前記第1屈曲部と同一直線上に位置し前記第1屈曲部から離間した第1島状電極と、前記第1屈曲部及び前記第1島状電極にコンタクトホールを介して電気的に接続された第1接続電極と、を有し、前記第1突起が前記第1屈曲部、前記第1島状電極、及び、前記第1接続電極の少なくとも1つに形成された、平面表示装置。
前記第2ダミー配線は、前記前記第1主要部と平行に延出した第2主要部と、前記第2主要部から屈曲した第2屈曲部と、前記第2屈曲部と同一直線上に位置し前記第2屈曲部から離間した第2島状電極と、前記第2屈曲部及び前記第2島状電極に電気的に接続された第2接続電極と、を有し、前記第2突起が前記第2屈曲部、前記第2島状電極、及び、前記第2接続電極の少なくとも1つに形成された、請求項1に記載の平面表示装置。
【発明を実施するための形態】
【0008】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0009】
図1は、本実施形態の平面表示装置に適用可能な表示パネルPNLの一例を概略的に示す平面図である。
【0010】
すなわち、表示パネルPNLは、アクティブマトリクスタイプの液晶表示パネルであり、アレイ基板ARと、アレイ基板ARに対向配置された対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。アレイ基板ARと対向基板CTとは、これらの間に所定のセルギャップを形成した状態でシール材SEによって貼り合わせられている。図示した例では、シール材SEは、矩形枠状の閉ループ形状をなすように形成されているが、図示した例に限らず、シール材SEに液晶注入口が形成されていても良い。セルギャップは、アレイ基板ARまたは対向基板CTに形成された図示しない柱状のスペーサによって形成されている。液晶層LQは、アレイ基板ARと対向基板CTとの間のセルギャップにおいてシール材SEによって囲まれた内側に保持されている。表示パネルPNLは、シール材SEによって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。アクティブエリアACTは、例えば、略長方形状であり、マトリクス状に配置された複数の画素PXによって構成されている。
【0011】
アレイ基板ARは、第1方向Xに沿って延出したゲート配線G、第1方向Xに交差する第2方向Yに沿って延出しゲート配線Gと交差するソース配線S、ゲート配線G及びソース配線Sに接続されたスイッチング素子SW、スイッチング素子SWに接続された画素電極PEなどを備えている。ここでは、第1方向Xは、第2方向Yと直交している。ゲート配線G及びソース配線Sは、アクティブエリアACTに画像を表示するのに必要な信号が供給される信号配線に相当する。
【0012】
液晶層LQを介して画素電極PEの各々と対向する共通電極CEは、例えば対向基板CTに備えられているが、アレイ基板ARに備えられていても良い。
【0013】
なお、表示パネルPNLの詳細な構成については説明を省略するが、TN(Twisted Nematic)モード、OCB(Optically Compensated Bend)モード、VA(Vertical Aligned)モードなどの主として縦電界を利用するモードでは、画素電極PEがアレイ基板ARに備えられる一方で、共通電極CEが対向基板CTに備えられている。また、IPS(In−Plane Switching)モード、FFS(Fringe Field Switching)モードなどの主として横電界を利用するモードでは、画素電極PE及び共通電極の双方がアレイ基板ARに備えられている。
【0014】
駆動ICチップ2及びフレキシブル・プリンテッド・サーキット(FPC)基板3は、例えば、アクティブエリアACTよりも外側の周辺エリアPRPに実装されている。図示した例では、駆動ICチップ2及びFPC基板3は、対向基板CTの基板端部CTEよりも外側に延出したアレイ基板ARの実装部MTに実装されている。より具体的には、駆動ICチップ2は基板端部CTEの側に位置し、FPC基板3は駆動ICチップ2よりもアレイ基板ARの基板端部AREの側に位置している。駆動ICチップ2及びFPC基板3は、表示パネルPNLのアクティブエリアACTに画像を表示するのに必要な信号を供給する信号供給源に相当する。
【0015】
各ゲート配線G及び各ソース配線Sは、アクティブエリアACTから周辺エリアPRPに引き出され、駆動ICチップ2などに接続されている。画素電極PEには、スイッチング素子SWを介して画素電位が書き込まれる。共通電極CEは、図示しない給電配線から供給される所定電位、例えばコモン電位に設定される。
【0016】
周辺エリアPRPは、アクティブエリアACTを囲むエリアであり、シール材SEが配置されるエリアを含み、矩形枠状に形成されている。
【0017】
図2は、
図1に示した表示パネルPNLの一画素PXにおける断面構造を概略的に示す図である。ここでは、主として縦電界を利用するモードを適用した構成について説明する。
【0018】
すなわち、アレイ基板ARは、ガラス基板やプラスチック基板などの透明な第1絶縁基板20を用いて形成されている。アレイ基板ARは、第1絶縁基板20の対向基板CTと対向する側に、スイッチング素子SW、画素電極PE、第1絶縁膜21、第2絶縁膜22、第3絶縁膜23、第1配向膜AL1などを備えている。
【0019】
ここに示した例では、スイッチング素子SWは、ボトムゲート型のnチャネル薄膜トランジスタ(TFT)によって構成されている。スイッチング素子SWのゲート電極WGは、ゲート配線Gとともに第1絶縁基板20の上に形成されている。ゲート電極WGは、ゲート配線Gに電気的に接続され、図示した例では、ゲート配線Gと一体的に形成されている。ゲート電極WGは、ゲート配線Gとともに第1絶縁膜21によって覆われている。第1絶縁膜21は、第1絶縁基板20の上にも配置されている。
【0020】
スイッチング素子SWの半導体層SCは、例えば、アモルファスシリコンによって形成されている。半導体層SCは、第1絶縁膜21の上に形成され、ゲート電極WGの上方にも延在している。スイッチング素子SWのソース電極WS及びドレイン電極WDは、ソース配線Sとともに第1絶縁膜21の上に形成されている。ソース電極WS及びドレイン電極WDは、それぞれ半導体層SCにコンタクトしている。ソース電極WSは、ソース配線Sに電気的に接続され、図示した例では、ソース配線Sと一体的に形成されている。ソース電極WS及びドレイン電極WDは、ソース配線Sとともに第2絶縁膜22によって覆われている。第2絶縁膜22は、第1絶縁膜21の上にも配置されている。これらの第1絶縁膜21及び第2絶縁膜22は、例えば、シリコン窒化物(SiN)やシリコン酸化物(SiO)などの無機系材料によって形成されている。第2絶縁膜22及びスイッチング素子SWは、第3絶縁膜23によって覆われている。第3絶縁膜23は、例えば、透明な樹脂材料によって形成されている。
【0021】
画素電極PEは、第3絶縁膜23の上に形成されている。画素電極PEは、第3絶縁膜23を貫通するコンタクトホールを介してドレイン電極WDにコンタクトしている。画素電極PEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。画素電極PE及び第3絶縁膜23は、第1配向膜AL1によって覆われている。
【0022】
対向基板CTは、ガラス基板やプラスチック基板などの光透過性を有する第2絶縁基板30を用いて形成されている。対向基板CTは、第2絶縁基板30のアレイ基板ARと対向する側に、遮光層31、カラーフィルタ層32、オーバーコート層33、共通電極CE、第2配向膜AL2などを備えている。
【0023】
遮光層31は、アクティブエリアACTにおいて各画素PXを区画するように形成され、アレイ基板ARに形成されたスイッチング素子SWやゲート配線G及びソース配線Sなどの各種配線部に対向している。遮光層31は、例えば、黒色の樹脂材料やクロムなどの遮光性の金属材料によって形成されている。
【0024】
カラーフィルタ層32は、アクティブエリアACTにおいて遮光層31によって区画された各画素PXに配置されている。カラーフィルタ層32の一部は、遮光層31に重なっている。カラーフィルタ層32は、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含んでおり、それぞれ、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。
【0025】
オーバーコート層33は、カラーフィルタ層32を覆っている。オーバーコート層33は、例えば、透明な樹脂材料によって形成されている。
【0026】
共通電極CEは、アクティブエリアACTにおいて、オーバーコート層33のアレイ基板ARと対向する側に形成されている。図示した例では、共通電極CEは、液晶層LQを介して各画素PXの画素電極PEと対向している。共通電極CEは、例えば、ITOやIZOなどの透明な導電材料によって形成されている。共通電極CEは、第2配向膜AL2によって覆われている。
【0027】
上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のセルギャップが形成される。液晶層LQは、上述したセルギャップに保持されている。すなわち、液晶層LQは、アレイ基板ARと対向基板CTとの間に介在した液晶組成物によって構成されている。
【0028】
図3は、アレイ基板ARから対向基板CT側への給電構造を説明するための概略断面図である。なお、ここでは、シール材SEが配置される周辺エリアPRPの構成について説明する。
【0029】
給電配線PLは、第1絶縁基板20の上に形成されている。なお、詳述しないが、給電配線PLは、例えば、アクティブエリアACTを囲むようにアレイ基板ARの最外周に沿って配置されている。給電配線PLは、先に説明したゲート配線Gなどと同一の配線材料によって形成されている。給電配線PLは、第1絶縁膜21によって覆われている。第1絶縁膜21及び第2絶縁膜22には、給電配線PLまで貫通したコンタクトホールCH1が形成されている。
【0030】
給電パッドPPは、アレイ基板ARの対向基板CTと対向する位置に形成され、給電配線PLと電気的に接続されている。給電パッドPPは、共通電極CEと電気的に接続されている。すなわち、給電パッドPPは、第3絶縁膜23に形成されたコンタクトホールCH2から露出した第2絶縁膜22の上に形成され、コンタクトホールCH1を介して、給電配線PLにコンタクトしている。給電パッドPPは、先に説明した画素電極PEと同一の導電材料によって形成されている。
【0031】
共通電極CEは、周辺エリアPRPに延在している。すなわち、共通電極CEは、アクティブエリアACTのみならず、シール材SEが配置される位置を越えて給電パッドPPと対向する位置まで延在している。
【0032】
シール材SEは、給電パッドPPの上を通り、導電粒子CMを含んでおり、アレイ基板ARと対向基板CTとを接着している。導電粒子CMは、比較的低抵抗な球状の粒子であり、例えば金粒子である。給電パッドPPの上に位置する導電粒子CMは、共通電極CEにコンタクトし、給電パッドPPと共通電極CEとを電気的に接続している。これにより、給電配線PLに印加された電圧は、給電パッドPP及び導電粒子CMを介して共通電極CEに給電される。
【0033】
図4は、
図1に示したアレイ基板ARの実装部MTの一部を拡大した平面図である。なお、図示した例は、駆動ICチップ2及びFPC基板3を実装する前の実装部MTを示している。
【0034】
すなわち、基板端部AREと基板端部CTEとの間の実装部MTには、FPC基板を実装するためのパッドPF、駆動ICチップを実装するための入力パッドPI、出力パッドPO及びダミーパッドDPが形成されている。パッドPFは、基板端部AREの近傍において、第1方向Xに沿って並んでいる。入力パッドPIは、第1方向Xに沿って並んでいる。出力パッドPOは、第1方向Xに沿って並んでいる。ダミーパッドDPは、第1方向Xに沿って並んでおり、出力パッドPOと並んでいる。図示した例では、出力パッドPO及びダミーパッドDPは、第1方向Xに2列に並んでおり、千鳥状に配列されている。
【0035】
パッドPFは、接続配線CW1を介して入力パッドPIに接続されている。入力パッドPI同士、例えばパッドPFと接続された入力パッドPIと、パッドPFと接続されていない入力パッドPIとは、接続配線CW2を介して接続されている。接続配線CW2は、入力パッドPIと出力パッドPOとの間に延出している。
【0036】
出力パッドPOは、ゲート配線やソース配線などの信号配線MWに接続されている。ダミーパッドDPは、出力パッドPOの配列が途切れている箇所に形成されており、いずれも信号配線MWには接続されていない。図示した例では、左側の出力パッドPOに隣接する3つのダミーパッドDPAはそれぞれフローティング状態のダミー配線DWAに接続され、右側の出力パッドPOに隣接する3つのダミーパッドDPBはそれぞれフローティング状態のダミー配線DWBに接続されている。つまり、ダミー配線DWA及びダミー配線DWBは、いずれも信号配線MWから離間している。ダミー配線DWAとダミー配線DWBとの間には、フローティング状態のダミー配線DWCが形成されている。ダミー配線DWCは、ダミーパッドDP及び信号配線MWから離間している。なお、ダミーパッドDPAとダミーパッドDPBとの間に位置する他のダミーパッドDPについては、いずれの信号配線及びダミー配線にも接続されていない。
【0037】
ダミー配線DWAよりもアクティブエリアACT側には、さらに、フローティング状態のダミー配線DWDが形成されている。ダミー配線DWBよりもアクティブエリアACT側には、さらに、フローティング状態のダミー配線DWEが形成されている。ダミー配線DWCよりもアクティブエリアACT側には、さらに、フローティング状態のダミー配線DWFが形成されている。
【0038】
信号配線MW、ダミー配線DWA、ダミー配線DWB、ダミー配線DWC、ダミー配線DWD、ダミー配線DWE、ダミー配線DWFのそれぞれは、概ね第2方向Yに沿って延出している。
【0039】
ダミー配線DWAの一部は、詳述しないが第1方向Xに延出した接続電極を介してダミー配線DWBに接続されている。同様に、ダミー配線DWDの一部は、詳述しないが第1方向Xに延出した接続電極を介してダミー配線DWEに接続されている。
【0040】
以下に、図中の点線で囲んだ領域の詳細な構造について説明する。
【0041】
図5は、
図4に示した実装部MTの楕円で囲んだ領域Aを拡大した平面図である。
【0042】
図示した例では、ダミー配線DWAとして、信号配線MWに隣接する位置から順にダミー配線DWA1、DWA2、DWA3が並んで配置されている。ダミー配線DWA1は、信号配線MWと平行あるいは第2方向Yに延出した主要部M11、及び、主要部M11に一体的に形成されるとともに主要部M11から屈曲した屈曲部B11を有している。屈曲部B11は、第1方向Xに延出しており、主要部M11に対して直角に屈曲している。同様に、ダミー配線DWA2は、第2方向Yに延出した主要部M12、及び、主要部M12に一体的に形成されるとともに主要部M12から屈曲し第1方向Xに延出した屈曲部B12を有している。ダミー配線DWA3は、第2方向Yに延出した主要部M13、及び、主要部M13に一体的に形成されるとともに主要部M13から屈曲し第1方向Xに延出した屈曲部B13を有している。
【0043】
また、ダミー配線DWAは、島状電極及び接続電極を備えている。すなわち、ダミー配線DWA1は、島状電極E11及び接続電極C11を備えている。図示した例では、ダミー配線DWA1は、屈曲部B11と同一直線上に位置する2つの島状電極E11を備えている。つまり、2つの島状電極E11は、屈曲部B11の先端部から点在するように第1方向Xに並び、屈曲部B11から離間している。接続電極C11は、屈曲部B11に電気的に接続されるとともに、第1方向Xに延出し、2つの島状電極E11のそれぞれと電気的に接続され、屈曲部B11と各島状電極E11とを電気的に接続している。
【0044】
ダミー配線DWA2は、屈曲部B12と同一直線上に位置する複数の島状電極E12を備えている。つまり、各島状電極E12は、屈曲部B12の先端部から点在するように第1方向Xに並び、屈曲部B12から離間している。接続電極C12は、屈曲部B12に電気的に接続されるとともに、第1方向Xに延出し、複数の島状電極E12のそれぞれと電気的に接続され、屈曲部B12と各島状電極E12とを電気的に接続している。
【0045】
ダミー配線DWA3は、屈曲部B13と同一直線上に位置する複数の島状電極E13を備えている。つまり、各島状電極E13は、屈曲部B13の先端部から点在するように第1方向Xに並び、屈曲部B13から離間している。接続電極C13は、屈曲部B13に電気的に接続されるとともに、第1方向Xに延出し、複数の島状電極E13のそれぞれと電気的に接続され、屈曲部B13と各島状電極E13とを電気的に接続している。
【0046】
これらの接続電極C12及び接続電極C13は、
図4に示したように、ダミー配線DWAとはダミー配線DWCを挟んで反対側に位置するダミー配線DWBとも電気的に接続されている。つまり、接続電極C12及び接続電極C13は、一部のダミー配線DWAと一部のダミー配線DWCとを電気的に接続している。
【0047】
複数のダミー配線DWCは、ダミー配線DWA3に隣接する位置から順に第1方向Xに沿って並んで配置されている。各ダミー配線DWCは、信号配線MWや主要部M13と平行あるいは第2方向Yに延出した主要部M20を有している。ダミー配線DWCのうち、ダミー配線DWA3に最も近いダミー配線は屈曲部B13と向かい合い、他のダミー配線はそれぞれ島状電極E13と向かい合っている。
【0048】
上記の構成において、ダミー配線DWAは、その延出方向と交差する方向に突出した突起を有している。また、ダミー配線DWCは、ダミー配線DWAの突起に対向する突起を有している。これらについて、図示した例を参照しながらより具体的に説明する。
【0049】
ダミー配線DWA3は、その屈曲部B13の先端において、ダミー配線DWCに向かって第2方向Yに突出した突起BCを有している。また、ダミー配線DWA3は、各島状電極E13において、それぞれダミー配線DWCに向かって第2方向Yに突出した突起ECを有している。
【0050】
ダミー配線DWCのそれぞれは、主要部M20の先端において、ダミー配線DWAに向かって第2方向Yに突出した突起MCを有している。すなわち、ダミー配線DWCのうち、ダミー配線DWA3に最も近いダミー配線は、その先端に、屈曲部B13の突起BCと対向する突起MCを有している。また、ダミー配線DWCのうち、他のダミー配線は、それぞれの先端に、各島状電極E13の突起ECと対向する突起MCを有している。
【0051】
一方で、ダミー配線DWA3は、その接続電極C13において、屈曲部B13の突起BC及び島状電極E13の突起ECとは反対側に突起CCを有している。
【0052】
また、ダミー配線DWA2は、その接続電極C12において、その延出方向である第1方向Xに直交する第2方向Yにそれぞれ突出した突起CCを有している。すなわち、接続電極C12は、接続電極C11と接続電極C13との間に位置している。接続電極C12のエッジは第1方向Xに沿って延出している。接続電極C12の突起CCは、一方のエッジから接続電極C11に向かって突出し、また、他方のエッジから接続電極C13に向かって突出している。同様に、ダミー配線DWA1は、その接続電極C11において、両側のエッジから第2方向Yにそれぞれ突出した突起CCを有している。
【0053】
ダミー配線DWDはダミー配線DWAと同様に構成されており、また、ダミー配線DWFはダミー配線DWCと同様に構成されている。
【0054】
ダミー配線DWD1は、主要部M11と同一直線上に延出した主要部M31、屈曲部B11と並んだ屈曲部B31、島状電極E31、及び、接続電極C31を有している。ダミー配線DWD2は、主要部M12と同一直線上に延出した主要部M32、屈曲部B32、島状電極E32、及び、接続電極C32を有している。ダミー配線DWD3は、主要部M13と同一直線上に延出した主要部M33、屈曲部B33、島状電極E33、及び、接続電極C33を有している。
【0055】
屈曲部B33には、ダミー配線DWFの主要部M40の先端に形成された突起MCと対向する突起BCが形成されている。島状電極E33には、主要部M40の突起MCと対向する突起ECが形成されている。接続電極C33には、接続電極C32と対向する突起CCが形成されている。接続電極C32の両側のエッジには、第2方向Yにそれぞれ突出した突起CCが形成されている。接続電極C31の両側のエッジには、第2方向Yにそれぞれ突出した突起CCが形成されている。接続電極C31の一方のエッジに形成された突起CCは、隣接する接続電極C11の一方のエッジに形成された突起と対向している。
【0056】
なお、図示した例では、いずれの突起も三角形状に形成され、1つの頂角を有するように形成されているが、突起の形状については図示した例に限らない。
【0057】
図6は、
図5に示した実装部MTをA−B線で切断した断面図である。
【0058】
第1絶縁基板20の上には、図中の左側から順に、ダミー配線DWCの主要部M20、ダミー配線DWA3の屈曲部B13、ダミー配線DWA2の屈曲部B12、ダミー配線DWA1の屈曲部B11、及び、2つの島状電極E11が並んでいる。主要部M20の突起MCは、屈曲部B13の突起BCと間隔をおいて対向している。
【0059】
これらの主要部M20、屈曲部B13、屈曲部B12、屈曲部B11、及び、島状電極E11は、いずれも上記のゲート配線などと同一層に形成されており、ゲート配線などと同一材料によって形成されている。
【0060】
第3絶縁膜23の上には、図中の左側から順に、接続電極C13、接続電極C12、及び、接続電極C12が並んでいる。接続電極C13は、第1絶縁膜21、第2絶縁膜22、及び、第3絶縁膜23を屈曲部B13まで貫通するコンタクトホールを介して屈曲部B13にコンタクトしている。同様に、接続電極C12は、コンタクトホールを介して屈曲部B12にコンタクトしている。また、接続電極C11は、屈曲部B11まで貫通したコンタクトホールを介して屈曲部B11にコンタクトするとともに、各島状電極E11まで貫通したコンタクトホールを介して島状電極E11にコンタクトしている。接続電極C13の突起CCは接続電極C12の突起CCと間隔をおいて対向し、接続電極C12の突起CCは接続電極C11の突起CCと間隔をおいて対向している。
【0061】
これらの接続電極C11、接続電極C12、及び、接続電極C13は、第3絶縁膜23が除去された領域に配置され、いずれも画素電極と同一材料によって形成されている。また、
図3に示した例と同様に、シール材SEには、接続電極C11、接続電極C12、及び、接続電極C13の上にそれぞれ位置する導電粒子CMが含まれている。このような導電粒子CMは、共通電極CEにコンタクトし、各接続電極と共通電極CEとを電気的に接続している。
【0062】
このような本実施形態によれば、信号供給源を実装する前の段階で、アレイ基板ARの基板端部ARE付近に位置するパッドPFに飛び込んだ静電気による、信号配線MWや、信号配線に接続された回路、スイッチング素子の破損を抑制することが可能となる。すなわち、パッドPFに飛び込んだ静電気については、パッドPFと入力パッドPIとの間に位置する接続配線CW1を介して入力パッドPIに到達し、入力パッドPIと出力パッドPOとの間に位置する接続配線CW2を介して出力パッドPOに到達し、信号配線MWに流れ込むパスが形成され得る。特に、出力パッドPOが途切れている部分においては、端部付近に位置する出力パッドPOに静電気が流れ込みやすい。このような出力パッドPOに流れ込んだ静電気は、隣接する信号配線のショートを発生させたり、信号配線に接続された各種回路やスイッチング素子などにダメージを与えたりする虞がある。
【0063】
本実施形態においては、出力パッドPOが途切れている部分にダミーパッドDPを配置し、しかも、出力パッドPOに隣接するダミーパッドDPには、フローティング状態のダミー配線DWAなどが接続されている。また、ダミー配線DWAの隣接する位置には、フローティング状態のダミー配線DWCが配置されている。ダミー配線DWCには突起MCが形成されている一方で、ダミー配線DWAには突起BC及び突起ECが形成されている。突起MCは、同一層に形成された突起BC及び突起ECに対向している。
【0064】
このため、接続配線CW2から出力パッドPOに向かう静電気をダミーパッドDPに誘導することが可能となる。ダミーパッドDPに流れ込んだ静電気は、ダミー配線DWAを流れ、互いに向かい合う突起を介してダミー配線DWCに向けて放電可能となる。つまり、ダミーパッドDPに流れ込んだ静電気をアクティブエリアACTとは反対側のダミー配線DWCに誘導することが可能となるため、アクティブエリアACTに向かって延出する信号配線に静電気が流れ込むことを抑制することが可能となる。
【0065】
また、ダミー配線DWAを流れた静電気は、コンタクトホールを介してコンタクトした接続電極に流れ込むことで一部が消費され、また、接続電極がコンタクトホールを介してコンタクトした島状電極にも流れ込むことでさらに一部が消費され、加えて、隣接する接続電極同士が互いに向かい合う突起を有しているため、接続電極の突起を介して放電可能となる。このため、アレイ基板ARに侵入した静電気の消費が促進され、静電気放電に起因した信号配線のショートや、各種回路、スイッチング素子の破損を抑制することが可能となる。
【0066】
本実施形態では、接続電極はITO等の透明電極で形成されるが、ITOはソース配線等に使用される金属材料と比較して電気抵抗が高いため、ITOのみで形成された接続電極では局所的に静電気が集中し効果的に静電気を消費できない虞がある。しかしながら、第1方向に飛び飛びに配置した複数の島状電極は、電気抵抗が低い金属材料を用いて形成されるため、これらの島状電極に接続電極をコンタクトすることにより、接続電極全体の電気抵抗を下げることが可能となる。すなわち、接続電極を散在する複数の島状電極に適度にコンタクトさせることにより接続電極部分の電気抵抗を調整することが可能となる。これにより、ITO単独で接続電極を配置する場合と比較して本実施形態の接続電極部分では、静電気を効果的に放電し消費できる。したがって、アレイ基板上の信号配線のショート、各種回路、スイッチング素子の破損を抑制できる。
【0067】
また、シール材SEに導電粒子CMは、それぞれの接続電極及び共通電極CEにコンタクトし、両者を電気的に接続している。このため、ダミー配線DWAから接続電極に侵入した静電気は、導電粒子CMを介して共通電極CEに拡散される。このため、アレイ基板ARに侵入した静電気の拡散が抑制され、静電気放電に起因した信号配線のショートや、各種回路、スイッチング素子の破損を抑制することが可能となる。
【0068】
したがって、製造歩留まりの低下を抑制することが可能となる。
【0069】
以上説明したように、本実施形態によれば、静電気に起因した配線や回路の破壊といった静電気不良を抑制することが可能となる。したがって、製造歩留まりの低下を抑制することが可能な平面表示装置を提供することができる。
【0070】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0071】
上記の実施形態では、平面表示装置の一例として、液晶表示装置について説明したが、有機エレクトロルミネッセンス表示装置などの他の平面表示装置についても本実施形態で説明したアレイ基板ARを適用可能である。