特許 6132620 磁気センサ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6132620

(24)【登録日】2017年4月28日

(45)【発行日】2017年5月24日

(54)【発明の名称】磁気センサ装置

(51)【国際特許分類】

   G01D 5/245 20060101AFI20170515BHJP

【ＦＩ】

   G01D5/245 110A

【請求項の数】7

【全頁数】18

(21)【出願番号】特願2013-71153(P2013-71153)

(22)【出願日】2013年3月29日

(65)【公開番号】特開2014-194385(P2014-194385A)

(43)【公開日】2014年10月9日

【審査請求日】2016年2月5日

(73)【特許権者】

【識別番号】000002233

【氏名又は名称】日本電産サンキョー株式会社

(74)【代理人】

【識別番号】100142619

【弁理士】

【氏名又は名称】河合 徹

(74)【代理人】

【識別番号】100125690

【弁理士】

【氏名又は名称】小平 晋

(74)【代理人】

【識別番号】100153316

【弁理士】

【氏名又は名称】河口 伸子

(74)【代理人】

【識別番号】100090170

【弁理士】

【氏名又は名称】横沢 志郎

(72)【発明者】

【氏名】奥村 宏克

(72)【発明者】

【氏名】海老根 徹

(72)【発明者】

【氏名】小田切 秀行

(72)【発明者】

【氏名】常田 晴弘

【審査官】 眞岩 久恵

(56)【参考文献】

【文献】 特開２０１２−１６８０１６（ＪＰ，Ａ）

【文献】 実開昭６２−１５８３０７（ＪＰ，Ｕ）

【文献】 特開２００４−０２２７２９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｄ ５／００−５／２５２

Ｇ０１Ｄ ５／３９−５／６２

(57)【特許請求の範囲】

【請求項1】

回転体側に設けられ、回転中心軸線周りにＮ極およびＳ極が設けられたマグネットと、
固定体側で前記マグネットに対向する感磁センサと、
該感磁センサからの出力信号を増幅するアンプ部を備えた半導体装置と、
一方面側に前記感磁センサが実装され、他方面側に前記半導体装置が実装された両面基板と、
を有し、
前記感磁センサと前記半導体装置とは、少なくとも一部同士が前記両面基板の厚さ方向において重なる位置に配置され、
前記感磁センサと前記半導体装置とは、前記両面基板において前記感磁センサおよび前記半導体装置の少なくとも一方に前記両面基板の厚さ方向で重なる位置に形成された複数のスルーホールを介して電気的に接続されており、
前記感磁センサは、前記マグネットの回転中心軸線上に設けられ、
前記両面基板は、厚さ方向を前記マグネットの回転中心軸線方向に向けて配置され、
前記両面基板では、
前記一方面側で前記感磁センサの第１出力端子が電気的に接続される感磁センサ用第１ランドと、前記一方面側で前記感磁センサにおいて前記第１出力端子と対を成す第２出力端子が電気的に接続される感磁センサ用第２ランドとを結ぶ仮想線が延在する方向において、前記他方面側で前記感磁センサ用第１ランドに電気的に接続する半導体装置用第１ランドに対して前記他方面側で前記感磁センサ用第２ランドに電気的に接続する半導体装置用第２ランドが位置する方向は、前記感磁センサ用第１ランドに対して前記感磁センサ用第２ランドが位置する方向と反対であることを特徴とする磁気センサ装置。

【請求項2】

前記感磁センサの中心、および前記半導体装置の中心が前記回転中心軸線上に位置することを特徴とする請求項１に記載の磁気センサ装置。

【請求項3】

前記マグネットは、ＮＳ一極対に着磁されていることを特徴とする請求項１または２に記載の磁気センサ装置。

【請求項4】

前記複数のスルーホールは、前記感磁センサおよび前記半導体装置の双方に前記両面基板の厚さ方向で重なる位置に形成されていることを特徴とする請求項１乃至３の何れか一
項に記載の磁気センサ装置。

【請求項5】

前記感磁センサにおいて、感磁膜が形成された感磁センサ側チップと前記第１出力端子との間の感磁センサ側第１配線および前記感磁センサ側チップと前記第２出力端子との間の感磁センサ側第２配線が前記マグネットの磁束と鎖交することにより発生する第１誘導電圧、
前記複数のスルーホールのうち、前記第１出力端子に対応する第１スルーホールおよび前記第２出力端子に対応する第２スルーホールが前記マグネットの磁束と鎖交することにより発生する第２誘導電圧、
および前記半導体装置において、前記アンプ部が形成されたアンプ側チップと前記第１出力端子に電気的に接続する第１入力端子との間のアンプ側第１配線、および前記アンプ側チップと前記第２出力端子に電気的に接続する第２入力端子との間のアンプ側第２配線が前記マグネットの磁束と鎖交することにより発生する第３誘導電圧は、
いずれか１つの誘導電圧と他の２つの誘導電圧とが打ち消すように形成されていることを特徴とする請求項１乃至４の何れか一項に記載の磁気センサ装置。

【請求項6】

前記回転中心軸線方向からみたとき、
前記半導体装置用第１ランドと前記半導体装置用第２ランドとを結ぶ仮想線に対して、前記第１スルーホールと前記第２スルーホールとを結ぶ仮想線、および前記感磁センサ用第１ランドと前記感磁センサ用第２ランドとを結ぶ仮想線のうちの少なくとも一方の仮想線が平行に延在している構造、
または、前記感磁センサ用第１ランドと前記感磁センサ用第２ランドとを結ぶ仮想線に対して、前記第１スルーホールと前記第２スルーホールとを結ぶ仮想線、および前記半導体装置用第１ランドと前記半導体装置用第２ランドとを結ぶ仮想線のうちの少なくとも一方の仮想線が平行に延在している構造を有していることを特徴とする請求項５に記載の磁気センサ装置。

【請求項7】

前記感磁センサは、前記マグネットの回転に伴って、９０°の位相差を有する２相の信号を出力することを特徴とする請求項１乃至６の何れか一項に記載の磁気センサ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マグネットと感磁センサとが対向配置された磁気センサ装置に関するものである。

【背景技術】

【0002】

ロータリエンコーダ等として用いられる磁気センサ装置は、回転体側に設けられたマグネットと、固定体側に設けられた感磁センサとが対向しており、マグネットの回転に伴って感磁センサから出力される信号に基づいて、信号処理回路が回転体の回転角度位置や回転速度等を検出する。その際、感磁センサから信号処理回路に出力される配線で磁束変化に伴う誘導電圧が発生すると、検出精度が低下する。そこで、ホール素子からなる感磁センサと信号処理回路とを接続するフレキシブル配線の導線をマグネットの回転中心軸線の近傍に配置した構成が提案されている（特許文献１参照）。また、ホール素子からなる感磁センサと信号処理回路とを接続する配線パターンをマグネットの回転中心軸線の周りに同心状に配置した構成が提案されている（特許文献２参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７−２１８５９２号公報

【特許文献2】特開２０１１−３３５９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１、２に記載の構成では、マグネットの周辺にフレキシブル配線を所定の条件で配置するスペースや、マグネットの回転中心軸線の周りに同心状の配線パターンを備えた基板を設けるスペースを必要とするという問題点がある。

【0005】

以上の問題点に鑑みて、本発明の課題は、マグネットの周辺に大きなスペースを確保しなくても、感磁センサからの出力の伝送経路で発生する誘導ノイズの影響を緩和することのできる磁気センサ装置を提供することにある。

【課題を解決するための手段】

【0006】

上記の課題を解決するために、本発明に係る磁気センサ装置は、回転体側に設けられ、回転中心軸線周りにＮ極およびＳ極が設けられたマグネットと、固定体側で前記マグネットに対向する感磁センサと、該感磁センサからの出力信号を増幅するアンプ部を備えた半導体装置と、一方面側に前記感磁センサが実装され、他方面側に前記半導体装置が実装された両面基板と、を有し、前記感磁センサと前記半導体装置とは、少なくとも一部同士が前記両面基板の厚さ方向において重なる位置に配置され、前記感磁センサと前記半導体装置とは、前記両面基板において前記感磁センサおよび前記半導体装置の少なくとも一方に前記両面基板の厚さ方向で重なる位置に形成された複数のスルーホールを介して電気的に接続されており、前記感磁センサは、前記マグネットの回転中心軸線上に設けられ、前記両面基板は、厚さ方向を前記マグネットの回転中心軸線方向に向けて配置され、前記両面基板では、前記一方面側で前記感磁センサの第１出力端子が電気的に接続される感磁センサ用第１ランドと、前記一方面側で前記感磁センサにおいて前記第１出力端子と対を成す第２出力端子が電気的に接続される感磁センサ用第２ランドとを結ぶ仮想線が延在する方向において、前記他方面側で前記感磁センサ用第１ランドに電気的に接続する半導体装置用第１ランドに対して前記他方面側で前記感磁センサ用第２ランドに電気的に接続する半
導体装置用第２ランドが位置する方向は、前記感磁センサ用第１ランドに対して前記感磁センサ用第２ランドが位置する方向と反対であることを特徴とする。

【0007】

本発明では、一方面側に感磁センサが実装され、他方面側に半導体装置が実装された両面基板を用い、感磁センサと半導体装置とは、両面基板のスルーホールを介して電気的に接続されている。このため、マグネットの周辺に大きなスペースを確保しなくてよい。また、感磁センサと半導体装置とは、少なくとも一部同士が両面基板の厚さ方向において重なる位置に配置され、かつ、スルーホールは、感磁センサおよび半導体装置の少なくとも一方と重なる位置に形成されている。従って、感磁センサからの出力の伝送経路が短いため、感磁センサからの出力の伝送経路で発生する誘導ノイズが小さく、誘導ノイズの影響を緩和することができる。

【0008】

また、本発明において、前記感磁センサは、前記マグネットの回転中心軸線上に設けられ、前記両面基板は、厚さ方向を前記マグネットの回転中心軸線方向に向けて配置されている。このため、両面基板に形成されている配線のループが磁束と鎖交する分が少ないので、感磁センサからの出力の伝送経路で発生する誘導ノイズが小さい。さらに、本発明において、前記感磁センサ用第１ランドと前記感磁センサ用第２ランドとを結ぶ仮想線が延在する方向において、前記半導体装置用第１ランドに対して前記半導体装置用第２ランドが位置する方向は、前記感磁センサ用第１ランドに対して前記感磁センサ用第２ランドが位置する方向と反対である。このため、回路基板の構成を変更するだけで、感磁センサから半導体装置に向かうループの向きを途中で逆転させることができる。従って、誘導電圧の極性を途中で反転させて互いに相殺させることができるので、誘導ノイズの影響を緩和することができる。なお、本発明において、「第１出力端子と対を成す第２出力端子」における「対をなす」とは、第１出力端子から出力される信号と第２出力端子から出力される信号とによって１つの信号を生成することを意味し、例えば、＋Ａ相の信号を出力する第１出力端子と−Ａ相の信号を出力する第２出力端子との関係、および＋Ｂ相の信号を出力する第１出力端子と−Ｂ相の信号を出力する第２出力端子との関係を意味する。

【0009】

本発明において、前記感磁センサの中心、および前記半導体装置の中心が前記回転中心軸線上に位置することが好ましい。かかる構成によれば、感磁センサからの出力の伝送経路を回転中心軸線近傍に配置することができるので、誘導ノイズを低減することができる。

【0010】

本発明において、前記マグネットは、ＮＳ一極対に着磁されている構成を採用することができる。

【0011】

本発明において、前記複数のスルーホールは、前記感磁センサおよび前記半導体装置の双方に前記両面基板の厚さ方向で重なる位置に形成されていることが好ましい。かかる構成によれば、感磁センサからの出力の伝送経路が短いため、感磁センサからの出力の伝送経路で発生する誘導ノイズが小さく、誘導ノイズの影響を緩和することができる。

【0013】

本発明では、前記感磁センサにおいて、感磁膜が形成された感磁センサ側チップと前記第１出力端子との間の感磁センサ側第１配線および前記感磁センサ側チップと前記第２出力端子との間の感磁センサ側第２配線が前記マグネットの磁束と鎖交することにより発生する第１誘導電圧、
前記複数のスルーホールのうち、前記第１出力端子に対応する第１スルーホールおよび前記第２出力端子に対応する第２スルーホールが前記マグネットの磁束と鎖交することにより発生する第２誘導電圧、
および前記半導体装置において、前記アンプ部が形成されたアンプ側チップと前記第１出力端子に電気的に接続する第１入力端子との間のアンプ側第１配線、および前記アンプ側チップと前記第２出力端子に電気的に接続する第２入力端子との間のアンプ側第２配線が前記マグネットの磁束と鎖交することにより発生する第３誘導電圧は、
いずれか１つの誘導電圧と他の２つの誘導電圧とが打ち消すように形成されていることが好ましい。かかる構成によれば、誘導電圧同士を互いに相殺させるので、誘導ノイズの影響を緩和することができる。

【0014】

本発明において、前記回転中心軸線方向からみたとき、前記半導体装置用第１ランドと前記半導体装置用第２ランドとを結ぶ仮想線に対して、前記第１スルーホールと前記第２スルーホールとを結ぶ仮想線、および前記感磁センサ用第１ランドと前記感磁センサ用第２ランドとを結ぶ仮想線のうちの少なくとも一方の仮想線が平行に延在している構造、または、前記感磁センサ用第１ランドと前記感磁センサ用第２ランドとを結ぶ仮想線に対して、前記第１スルーホールと前記第２スルーホールとを結ぶ仮想線、および前記半導体装置用第１ランドと前記半導体装置用第２ランドとを結ぶ仮想線のうちの少なくとも一方の仮想線が、平行に延在している構造を有していることが好ましい。かかる構成によれば、第１誘導電圧、第２誘導電圧および第３誘導電圧のうちの少なくとも２つの誘導電圧の位相を合わせることができるので、誘導電圧同士を互いに相殺させるのに適している。

【0015】

本発明において、前記感磁センサは、前記マグネットの回転に伴って、９０°の位相差を有する２相の信号を出力する構成を採用することができる。

【発明の効果】

【0016】

本発明では、一方面側に感磁センサが実装され、他方面側に半導体装置が実装された両面基板を用い、感磁センサと半導体装置とは、両面基板のスルーホールを介して電気的に接続されている。このため、マグネットの周辺に大きなスペースを確保しなくてよい。また、感磁センサと半導体装置とは、少なくとも一部同士が両面基板の厚さ方向において重なる位置に配置され、かつ、スルーホールは、感磁センサおよび半導体装置の少なくとも一方と重なる位置に形成されている。従って、感磁センサからの出力の伝送経路が短いため、感磁センサからの出力の伝送経路で発生する誘導ノイズが小さく、誘導ノイズの影響を緩和することができる。

【図面の簡単な説明】

【0017】

【図1】本発明を適用した磁気センサ装置（ロータリエンコーダ）の構成を示す説明図である。

【図2】本発明を適用した磁気センサ装置の電気的構成を示す説明図である。

【図3】本発明を適用した磁気センサ装置の検出原理を示す説明図である。

【図4】本発明を適用した磁気センサ装置における感磁センサからアンプ部への信号経路の説明図である。

【図5】本発明を適用したセンサ装置において誘導電圧を効果的に打ち消すための構成を示す説明図である。

【発明を実施するための形態】

【0018】

以下に、図面を参照して、本発明を適用したセンサ装置を説明する。

【0019】

図１は、本発明を適用した磁気センサ装置１０（ロータリエンコーダ）の構成を示す説明図である。図２は、本発明を適用した磁気センサ装置の電気的構成を示す説明図である。図３は、本発明を適用した磁気センサ装置１０の検出原理を示す説明図であり、図３（ａ）、（ｂ）、（ｃ）、（ｄ）は、Ａ相用の感磁膜の電気的な接続構造を示す説明図、Ｂ相用の感磁膜の電気的な接続構造を示す説明図、感磁センサ４から出力される信号の説明図、およびかかる信号と回転体２の角度位置（電気角）との関係を示す説明図である。

【0020】

図１に示すセンサ装置１０は、固定体（図示せず）に対する回転体２の軸線周り（回転中心軸線Ｌ周り）の回転を磁気的に検出する装置であり、固定体は、モータ装置のフレーム等に固定され、回転体２は、モータ装置の回転出力軸等に連結された状態で使用される。回転体２の側には、Ｎ極とＳ極とが周方向において１極ずつ着磁された着磁面２１を回転中心軸線Ｌ方向の一方側に向けるマグネット２０が保持されており、マグネット２０は回転体２と一体に回転中心軸線Ｌ周りに回転する。

【0021】

図１および図２に示すように、固定体の側には、マグネット２０の着磁面２１に対して回転中心軸線Ｌ方向の一方側で対向する感磁センサ４と、感磁センサ４からの出力を増幅するアンプ部９０（アンプ部９０（＋Ａ）、アンプ部９０（−Ａ）、アンプ部９０（＋Ｂ）、アンプ部９０（−Ｂ））をチップ９７（アンプ側チップ）内に備えた半導体装置９（アンプＩＣ）とが設けられている。本形態では、半導体装置９に対しては、アンプ部９０（アンプ部９０（＋Ａ）、９０（−Ａ）、９０（＋Ｂ）、９０（−Ｂ））からの出力をＡ／Ｄ変換するとともに、Ａ／Ｄ変換後の信号に基づいて、回転体２の回転角度位置や回転速度等を検出する信号処理部９９が設けられている。かかる信号処理部９９は、半導体装置９に内蔵されることもある。また、磁気センサ装置１０は、マグネット２０に対向する位置に、第１ホール素子６１と、第１ホール素子６１に対して周方向において機械角で９０°ずれた箇所に位置する第２ホール素子６２とを備えており、半導体装置９の内部あるいは半導体装置９の外部には、第１ホール素子６１に対するアンプ部９５や、第２ホール素子６２に対するアンプ部９６が設けられている。

【0022】

感磁センサ４は、センサＩＣとして構成されており、チップ４０（感磁センサ側チップ）内に、素子基板４５と、マグネット２０の位相に対して互いに９０°の位相差を有する２相の感磁膜（Ａ相（SIN）の感磁膜、およびＢ相（COS）の感磁膜）とを備えた磁気抵抗素子である。かかる感磁センサ４において、Ａ相の感磁膜は、１８０°の位相差をもって回転体２の移動検出を行う＋Ａ相（SIN+）の感磁膜４３、および−Ａ相（SIN-）の感磁膜４１を備えており、Ｂ相の感磁膜は、１８０°の位相差をもって回転体２の移動検出を行う＋Ｂ相（COS+）の感磁膜４４、および−Ｂ相（COS-）の感磁膜４２を備えている。

【0023】

＋Ａ相の感磁膜４３および−Ａ相の感磁膜４１は、図３（ａ）に示すブリッジ回路を構成しており、一方端が電源端子４８（Ｖｃｃ）に接続され、他方端がグランド端子４８（ＧＮＤ）に接続されている。＋Ａ相の感磁膜４３の中点位置には、＋Ａ相が出力される出力端子４８（＋Ａ）が設けられ、−Ａ相の感磁膜４１の中点位置には、−Ａ相が出力される出力端子４８（−Ａ）が設けられている。また、＋Ｂ相の感磁膜４４および−Ｂ相の感磁膜４２も、＋Ａ相の感磁膜４４および−Ａ相の感磁膜４１と同様、図３（ｂ）に示すブリッジ回路を構成しており、一方端が電源端子４８（Ｖｃｃ）に接続され、他方端がグランド端子４８（ＧＮＤ）に接続されている。＋Ｂ相の感磁膜４４の中点位置には、＋Ｂ相が出力される出力端子４８（＋Ｂ）が設けられ、−Ｂ相の感磁膜４２の中点位置には、−Ｂ相が出力される出力端子４８（−Ｂ）が設けられている。

【0024】

かかる構成の感磁センサ４は、図１に示すように、マグネット２０の回転中心軸線Ｌ上に配置されており、マグネット２０の着磁境界部分に回転軸線方向Ｌで対向している。このため、感磁センサ４の感磁膜４１〜４４は、各感磁膜４１〜４４の抵抗値の飽和感度領域以上の磁界強度で、着磁面２１の面内方向で向きが変化する回転磁界を検出することができる。すなわち、着磁境界線部分では、各感磁膜４１〜４４の抵抗値の飽和感度領域以上の磁界強度で面内方向の向きが変化する回転磁界が発生する。ここで、飽和感度領域とは、一般的に、抵抗値変化量ｋが、磁界強度Ｈと近似的に「ｋ∝Ｈ²」の式で表すことができる領域以外の領域をいう。また、飽和感度領域以上の磁界強度で回転磁界（磁気ベクトルの回転）の方向を検出する際の原理は、感磁膜４１〜４４に通電した状態で、抵抗値が飽和する磁界強度を印加したとき、磁界と電流方向がなす角度θと、感磁膜４１〜４４の抵抗値Ｒとの間には、下式
Ｒ＝Ｒ０−ｋ×ｓｉｎ２θ
Ｒ０：無磁界中での抵抗値
ｋ：抵抗値変化量（飽和感度領域以上のときは定数）
で示す関係があることを利用するものである。このような原理に基づいて回転磁界を検出すれば、角度θが変化すると抵抗値Ｒが正弦波に沿って変化するので、波形品質の高いＡ相出力およびＢ相出力を得ることができる。

【0025】

本形態の磁気センサ装置１０においては、感磁センサ４から出力される正弦波信号ｓｉｎ、ｃｏｓに補間処理や各種演算処理を行う信号処理を行う信号処理部９９が設けられており、感磁センサ４、第１ホール素子６１、および第２ホール素子６２からの出力に基づいて、固定体に対する回転体２の回転角度位置が求められる。

【0026】

より具体的には、ロータリエンコーダにおいて、回転体２が１回転すると、感磁センサ４（磁気抵抗素子）からは、図３（ｃ）に示す正弦波信号ｓｉｎ、ｃｏｓが２周期分、出力される。従って、正弦波信号ｓｉｎ、ｃｏｓをアンプ部９０（アンプ部９０（＋Ａ）、９０（−Ａ）、９０（＋Ｂ）、９０（−Ｂ））により増幅した後、信号処理部９９において、図３（ｄ）に示すリサージュ図を求め、正弦波信号ｓｉｎ、ｃｏｓからθ＝ｔａｎ^-1（ｓｉｎ／ｃｏｓ）を求めれば、回転出力軸の角度位置θが分かる。また、本形態では、マグネット２０の中心からみて９０°ずれた位置に第１ホール素子６１および第２ホール素子６２が配置されている。このため、第１ホール素子６１および第２ホール素子６２の出力の組合せにより、現在位置が正弦波信号ｓｉｎ、ｃｏｓのいずれの区間に位置するかが分かる。従って、ロータリエンコーダは、感磁センサ４での検出結果、第１ホール素子６１での検出結果、および第２ホール素子６２での検出結果に基づいて回転体２の絶対角度位置情報を生成することができ、アブソリュート動作を行うことができる。

【0027】

（感磁センサ４からアンプ部９０への信号経路の構成）
図４は、本発明を適用した磁気センサ装置１０における感磁センサ４からアンプ部９０への信号経路の説明図であり、図４（ａ）、（ｂ）は、両面基板５（回路基板）に対する感磁センサ４および半導体装置９の実装構造を示す説明図、および両面基板５（回路基板）の配線パターン等を示す説明図である。なお、図４（ｂ）には配線パターンのうち、本発明に関する配線パターンのみを示してある。また、図４（ｂ）では、両面基板５の一方面５０１に形成された配線パターンを実線で示し、両面基板５の他方面５０２に形成された配線パターンを一点鎖線で示してある。また、図４（ｂ）では、感磁センサ４を点線で示し、半導体装置９を二点鎖線で示してある。

【0028】

図２および図４（ａ）に示すように、本形態の磁気センサ装置１において、感磁センサ４は、チップ４０と、チップ４０に電気的に接続された複数の出力端子４８（＋Ａ）、４８（−Ａ）、４８（＋Ｂ）、４８（−Ｂ）とを備えており、チップ４０と出力端子４８（＋Ａ）、４８（−Ａ）、４８（＋Ｂ）、４８（−Ｂ）とは、感磁センサ側配線４７（＋Ａ）、４７（−Ａ）、４７（＋Ｂ）、４７（−Ｂ）によって電気的に接続されている。

【0029】

このような構成の感磁センサ４において、本発明における「第１出力端子」「第２出力端子」「感磁センサ側第１配線」および「感磁センサ側第２配線」は、以下のように対応する。
Ａ相用
感磁センサ４の第１出力端子＝出力端子４８（＋Ａ）
感磁センサ４の第２出力端子＝出力端子４８（−Ａ）
感磁センサ側第１配線＝感磁センサ側配線４７（＋Ａ）
感磁センサ側第２配線＝感磁センサ側配線４７（−Ａ）
Ｂ相用
感磁センサ４の第１出力端子＝出力端子４８（＋Ｂ）
感磁センサ４の第２出力端子＝出力端子４８（−Ｂ）
感磁センサ側第１配線＝感磁センサ側配線４７（＋Ｂ）
感磁センサ側第２配線＝感磁センサ側配線４７（−Ｂ）

【0030】

また、半導体装置９は、アンプ部９０（アンプ部９０（＋Ａ）、９０（−Ａ）、９０（＋Ｂ）、９０（−Ｂ））を備えたチップ９７と、チップ９７に電気的に接続された複数の入力端子９８（＋Ａ）、９８（−Ａ）、９８（＋Ｂ）、９８（−Ｂ）とを備えており、チップ９７と入力端子９８（＋Ａ）、９８（−Ａ）、９８（＋Ｂ）、９８（−Ｂ）とは、アンプ側配線９３（＋Ａ）、９３（−Ａ）、９３（＋Ｂ）、９３（−Ｂ）によって電気的に接続されている。

【0031】

このような構成の半導体装置９において、本発明における「第１入力端子」「第２入力端子」「アンプ側第１配線」および「アンプ側第２配線」は、以下のように対応する。
Ａ相用
半導体装置９の第１入力端子＝入力端子９８（＋Ａ）
半導体装置９の第２入力端子＝入力端子９８（−Ａ）
アンプ側第１配線＝アンプ側配線９３（＋Ａ）
アンプ側第２配線＝アンプ側配線９３（−Ａ）
Ｂ相用
半導体装置９の第１入力端子＝入力端子９８（＋Ｂ）
半導体装置９の第２入力端子＝入力端子９８（−Ｂ）
アンプ側第１配線＝アンプ側配線９３（＋Ｂ）
アンプ側第２配線＝アンプ側配線９３（−Ｂ）

【0032】

本形態では、感磁センサ４と半導体装置９とを電気的に接続するにあたって、両面基板５が用いられている。具体的には、両面基板５の一方面５０１側には感磁センサ４が実装され、他方面５０２側には半導体装置９が実装されており、両面基板５は、厚さ方向（矢印Ｔで示す方向）をマグネット２０の回転中心軸線Ｌ方向に向けている。

【0033】

感磁センサ４と半導体装置９とは、少なくとも一部同士が両面基板５の厚さ方向において重なる位置に配置されている。また、感磁センサ４および半導体装置９は、一方を両面基板５の厚さ方向に平行投影した領域の内側に位置するように配置されている。本形態では、半導体装置９の平面サイズは、感磁センサ４の平面サイズより大であり、感磁センサ４は、半導体装置９を両面基板５の厚さ方向に平行投影した領域の内側に位置するように配置されている。なお、感磁センサ４の平面サイズが半導体装置９の平面サイズより大であることもあり、この場合、半導体装置９は、感磁センサ４を両面基板５の厚さ方向に平行投影した領域の内側に配置されることになる。ここで、両面基板５は、感磁センサ４の中心（チップ４０）、および半導体装置９の中心（チップ９７）が回転中心軸線Ｌ上に位置するように配置されている。

【0034】

このように構成したセンサ装置１０において、感磁センサ４と半導体装置９とは、両面基板５に形成された複数のスルーホール５０を介して電気的に接続されている。また、複数のスルーホール５０は、感磁センサ４および半導体装置９の少なくとも一方と両面基板５の厚さ方向において重なる位置に形成されている。本形態において、複数のスルーホール５０は、感磁センサ４と両面基板５の厚さ方向において重なる位置に形成されている。このため、複数のスルーホール５０は、感磁センサ４および半導体装置９の双方と両面基板５の厚さ方向において重なる位置に形成されている。

【0035】

（両面基板５の詳細構成）
以下、図２および図４（ａ）、（ｂ）を参照して、両面基板５のランドや配線等を説明する。両面基板５は、フェノール基板やガラス−エポキシ基板等の基板本体の一方面５０１に、感磁センサ４が実装される複数のランド５１と、ランド５１から延在する複数の配線５２とが形成されており、複数の配線５２の各々の先端部にスルーホール５０が形成されている。

【0036】

本形態において、複数のランド５１には、感磁センサ４の電源端子４８（Ｖｃｃ）が実装される電源端子用のランド５１（Ｖｃｃ）と、感磁センサ４のグランド端子４８（ＧＮＤ）が実装されるグランド端子用のランド５１（ＧＮＤ）とが含まれている。また、複数のランド５１には、感磁センサ４の出力端子４８（＋Ａ）が実装される＋Ａ相用のランド５１（＋Ａ）と、感磁センサ４の出力端子４８（−Ａ）が実装される−Ａ相用のランド５１（−Ａ）と、感磁センサ４の出力端子４８（＋Ｂ）が実装される＋Ｂ相用のランド５１（＋Ｂ）と、感磁センサ４の出力端子４８（−Ｂ）が実装される−Ｂ相用のランド５１（−Ｂ）とが含まれている。

【0037】

複数の配線５２には、感磁センサ４の電源端子４８（Ｖｃｃ）が電気的に接続される電源端子用の配線５２（Ｖｃｃ）と、感磁センサ４のグランド端子４８（ＧＮＤ）が電気的に接続されるグランド端子用の配線５２（ＧＮＤ）とが含まれている。また、複数の配線５２には、感磁センサ４の出力端子４８（＋Ａ）が電気的に接続される＋Ａ相用の配線５２（＋Ａ）と、感磁センサ４の出力端子４８（−Ａ）が電気的に接続される−Ａ相用の配線５２（−Ａ）と、感磁センサ４の出力端子４８（＋Ｂ）が電気的に接続される＋Ｂ相用の配線５２（＋Ｂ）と、感磁センサ４の出力端子４８（−Ｂ）が電気的に接続される−Ｂ相用の配線５２（−Ｂ）とが含まれている。

【0038】

複数のスルーホール５０には、感磁センサ４の電源端子４８（Ｖｃｃ）が電気的に接続される電源端子用のスルーホール５０（Ｖｃｃ）と、感磁センサ４のグランド端子４８（ＧＮＤ）が電気的に接続されるグランド端子用のスルーホール５０（ＧＮＤ）とが含まれている。また、複数のスルーホール５０には、感磁センサ４の出力端子４８（＋Ａ）が電気的に接続される＋Ａ相用のスルーホール５０（＋Ａ）と、感磁センサ４の出力端子４８（−Ａ）が電気的に接続される−Ａ相用のスルーホール５０（−Ａ）と、感磁センサ４の出力端子４８（＋Ｂ）が電気的に接続される＋Ｂ相用のスルーホール５０（＋Ｂ）と、感磁センサ４の出力端子４８（−Ｂ）が電気的に接続される−Ｂ相用のスルーホール５０（−Ｂ）とが含まれている。

【0039】

また、両面基板５の他方面５０２には、半導体装置９が実装される複数のランド５３と、ランド５３から延在する複数の配線５４とが形成されている。複数の配線５４の先端部は、一対一の関係をもって、複数の配線５２の各々の先端部に重なっており、かかる重なり部分にスルーホール５０が形成されている。

【0040】

複数のランド５３には、感磁センサ４の出力端子４８（＋Ａ）に対応する＋Ａ相用のランド５３（＋Ａ）と、感磁センサ４の出力端子４８（−Ａ）に対応する−Ａ相用のランド５３（−Ａ）と、感磁センサ４の出力端子４８（＋Ｂ）に対応する＋Ｂ相用のランド５３（＋Ｂ）と、感磁センサ４の出力端子４８（−Ｂ）に対応する−Ｂ相用のランド５３（−Ｂ）とが含まれている。かかるランド５３のうち、ランド５３（＋Ａ）には、半導体装置９のアンプ部９０（＋Ａ）に電気的に接続する入力端子９８（＋Ａ）が実装され、ランド５３（−Ａ）には、半導体装置９のアンプ部９０（−Ａ）に電気的に接続する入力端子９８（−Ａ）が実装され、ランド５３（＋Ｂ）には、半導体装置９のアンプ部９０（＋Ｂ）に電気的に接続する入力端子９８（＋Ｂ）が実装され、ランド５３（−Ｂ）には、半導体装置９のアンプ部９０（−Ｂ）に電気的に接続する入力端子９８（−Ｂ）が実装されている。

【0041】

複数の配線５４には、感磁センサ４の出力端子４８（＋Ａ）に対応する＋Ａ相用の配線５４（＋Ａ）と、感磁センサ４の出力端子４８（−Ａ）に対応する−Ａ相用の配線５４（−Ａ）と、感磁センサ４の出力端子４８（＋Ｂ）に対応する＋Ｂ相用の配線５４（＋Ｂ）と、感磁センサ４の出力端子４８（−Ｂ）に対応する−Ｂ相用の配線５４（−Ｂ）とが含まれている。かかる配線５４のうち、配線５４（＋Ａ）と配線５２（＋Ａ）との重なり部分にはスルーホール５０（＋Ａ）が形成され、配線５４（−Ａ）と配線５２（−Ａ）との重なり部分にはスルーホール５０（−Ａ）が形成され、配線５４（＋Ｂ）と配線５２（＋Ｂ）との重なり部分にはスルーホール５０（＋Ｂ）が形成され、配線５４（−Ｂ）と配線５２（−Ｂ）との重なり部分にはスルーホール５０（−Ｂ）が形成されている。

【0042】

なお、両面基板５の他方面５０２では、感磁センサ４の電源端子４８（Ｖｃｃ）が接続されるランド５５（Ｖｃｃ）、および感磁センサ４のグランド端子４８（ＧＮＤ）が接続されるランド５５（ＧＮＤ）が、他のランド５３から離間してスルーホール５０（Ｖｃｃ）、およびスルーホール５０（ＧＮＤ）と重なる位置のみに形成されている。

【0043】

このように構成したセンサ装置１０において、本発明における「感磁センサ用第１ランド」および「感磁センサ用第２ランド」は以下のように対応する。
Ａ相用
感磁センサ用第１ランド＝ランド５１（＋Ａ）
感磁センサ用第２ランド＝ランド５１（−Ａ）
Ｂ相用
感磁センサ用第１ランド＝ランド５１（＋Ｂ）
感磁センサ用第２ランド＝ランド５１（−Ｂ）

【0044】

また、本発明における「第１スルーホール」および「第２スルーホール」は以下のように対応する。
Ａ相用
第１スルーホール＝スルーホール５０（＋Ａ）
第２スルーホール＝スルーホール５０（−Ａ）
Ｂ相用
第１スルーホール＝スルーホール５０（＋Ｂ）
第２スルーホール＝スルーホール５０（−Ｂ）

【0045】

また、本発明における「半導体装置用第１ランド」および「半導体装置用第２ランド」は以下のように対応する。
Ａ相用
半導体装置用第１ランド＝ランド５３（＋Ａ）
半導体装置用第２ランド＝ランド５３（−Ａ）
Ｂ相用
半導体装置用第１ランド＝ランド５３（＋Ｂ）
半導体装置用第２ランド＝ランド５３（−Ｂ）

【0046】

（Ａ相における誘導電圧対策）
図５は、本発明を適用したセンサ装置１０において誘導電圧を効果的に打ち消すための構成を示す説明図である。

【0047】

このように構成したセンサ装置１０に用いた両面基板５において、一方面５０１側で感磁センサ４の第１出力端子（出力端子４８（＋Ａ））が電気的に接続される感磁センサ用第１ランド（ランド５１（＋Ａ））と、一方面５０１側で感磁センサ４において第１出力端子（出力端子４８（＋Ａ））と対を成す第２出力端子（出力端子４８（−Ａ））が電気的に接続される感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線が延在する方向において、他方面５０２側で感磁センサ用第１ランド（ランド５１（＋Ａ））に電気的に接続する半導体装置用第１ランド（ランド５３（＋Ａ））に対して他方面５０２側で感磁センサ用第２ランド（ランド５１（−Ａ））に電気的に接続する半導体装置用第２ランド（ランド５３（−Ａ））が位置する方向は、感磁センサ用第１ランド（ランド５１（＋Ａ））に対して感磁センサ用第２ランド（ランド５１（−Ａ））が位置する方向と反対である。

【0048】

より具体的には、両面基板５の他方面５０２で、＋Ａ相用の配線５４（＋Ａ）は、スルーホール５０（＋Ａ）からスルーホール５０（−Ａ）が位置する側に延在し、−Ａ相用の配線５４（−Ａ）は、スルーホール５０（−Ａ）からスルーホール５０（＋Ａ）が位置する側に延在している。このため、Ａ相用において、感磁センサ４の感磁センサ用第１ランド（ランド５１（＋Ａ））と、感磁センサ４の感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線が延在する方向において、半導体装置用第１ランド（ランド５３（＋Ａ））に対して半導体装置用第２ランド（ランド５３（−Ａ））が位置する方向は、感磁センサ用第１ランド（ランド５１（＋Ａ））に対して感磁センサ用第２ランド（ランド５１（−Ａ））が位置する方向と反対である。すなわち、感磁センサ用第１ランド（ランド５１（＋Ａ））から半導体装置用第１ランド（ランド５３（＋Ａ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ａ））から半導体装置用第２ランド（ランド５３（−Ａ））への伝送経路とは、途中で位置が切り換わっている。

【0049】

従って、マグネット２０が回転した際、感磁センサ４においてチップ４０と出力端子４８（＋Ａ）、４８（−Ａ）との間の配線４７（＋Ａ）、４７（−Ａ）がマグネット２０の磁束と鎖交することにより発生する第１誘導電圧、スルーホール５０（＋Ａ）、５０（−Ａ）がマグネット２０の磁束と鎖交することにより発生する第２誘導電圧、および半導体装置９のチップ９７と入力端子９８（−Ａ）、９８（−Ａ）との間の配線９３（＋Ａ）、９３（−Ａ）がマグネット２０の磁束と鎖交することにより発生する第３誘導電圧は、いずか１つの誘導電圧と他の２つの誘導電圧とが打ち消すことになる。本形態では、感磁センサ用第１ランド（ランド５１（＋Ａ））から半導体装置用第１ランド（ランド５３（＋Ａ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ａ））から半導体装置用第２ランド（ランド５３（−Ａ））への伝送経路とは、両面基板５の他方面５０２で位置が切り換わっているため、第３誘導電圧を第１誘導電圧と第２誘導電圧とによって打ち消すことできる。

【0050】

また、回転中心軸線Ｌ方向からみたとき、半導体装置用第１ランド（ランド５３（＋Ａ））と半導体装置用第２ランド（ランド５３（−Ａ））とを結ぶ仮想線、第１スルーホール（スルーホール５０（＋Ａ））と第２スルーホール（スルーホール５０（−Ａ））とを結ぶ仮想線、および感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線のうちの少なくとも２本の仮想線は、平行に延在している。このため、第１誘導電圧、第２誘導電圧および第３誘導電圧のうちの少なくとも２つの誘導電圧の位相を合わせることができるので、誘導電圧同士を互いに相殺させるのに適している。

【0051】

本形態では、第３誘導電圧を第１誘導電圧と第２誘導電圧とによって打ち消す。このため、感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線に対して、第１スルーホール（スルーホール５０（＋Ａ））と第２スルーホール（スルーホール５０（−Ａ））とを結ぶ仮想線、および感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線のうちの少なくとも一方の仮想線は、平行に延在している。より具体的には、Ａ相では、半導体装置用第１ランド（ランド５３（＋Ａ））と半導体装置用第２ランド（ランド５３（−Ａ））とを結ぶ仮想線と、第１スルーホール（スルーホール５０（＋Ａ））と第２スルーホール（スルーホール５０（−Ａ））とを結ぶ仮想線とが平行に延在している。このため、第２誘導電圧と第３誘導電圧の位相を合わせることができるので、第３誘導電圧を第２誘導電圧によって低減することができる。なお、感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線は、上記の仮想線に対して斜め方向に延在しているが、その傾きは３０°以下である。それ故、第１誘導電圧と第３誘導電圧の位相を近づけることができるので、第３誘導電圧を第１誘導電圧によって低減することができる。

【0052】

特に本形態では、図５に示すように、各ループの断面積と誘導電圧との大きさが比例することから、スルーホール５０（＋Ａ）とスルーホール５０（−Ａ）との間隔を最適化し、感磁センサ４においてチップ４０と出力端子４８（＋Ａ）、（−Ａ）により区画される面積Ｓ４Ａと、スルーホール５０（＋Ａ）、５０（−Ａ）が区画する面積Ｓ５０Ａとの和が、半導体装置９のアンプ部９０（＋Ａ）、９０（−Ａ）のチップ９７と入力端子９８（−Ａ）、９８（−Ａ）とにより区画される面積Ｓ９Ａと等しく設定されている。このため、伝送経路が途中で切り換わることにより、第３誘導電圧を第１誘導電圧および第２誘導電圧によって相殺することができる。それ故、誘導ノイズの発生を抑制することができる。

【0053】

（Ｂ相における誘導電圧対策）
また、Ｂ相に関しても、Ａ相と同様な構成になっている。両面基板５において、一方面５０１側で感磁センサ４の第１出力端子（出力端子４８（＋Ｂ））が電気的に接続される感磁センサ用第１ランド（ランド５１（＋Ｂ））と、一方面５０１側で感磁センサ４において第１出力端子（出力端子４８（＋Ｂ））と対を成す第２出力端子（出力端子４８（−Ｂ））が電気的に接続される感磁センサ用第２ランド（ランド５１（−Ｂ））とを結ぶ仮想線が延在する方向において、他方面５０２側で感磁センサ用第１ランド（ランド５１（＋Ｂ））に電気的に接続する半導体装置用第１ランド（ランド５３（＋Ｂ））に対して他方面５０２側で感磁センサ用第２ランド（ランド５１（−Ｂ））に電気的に接続する半導体装置用第２ランド（ランド５３（−Ｂ））が位置する方向は、感磁センサ用第１ランド（ランド５１（＋Ｂ））に対して感磁センサ用第２ランド（ランド５１（−Ｂ））が位置する方向と反対である。

【0054】

より具体的には、両面基板５の他方面５０２で、＋Ｂ相用の配線５４（＋Ｂ）は、スルーホール５０（＋Ｂ）からスルーホール５０（−Ｂ）が位置する側に延在し、−Ｂ相用の配線５４（−Ｂ）は、スルーホール５０（−Ｂ）からスルーホール５０（＋Ｂ）が位置する側に延在している。このため、Ｂ相用において、感磁センサ４の感磁センサ用第１ランド（ランド５１（＋Ｂ））と、感磁センサ４の感磁センサ用第２ランド（ランド５１（−Ｂ））とを結ぶ仮想線が延在する方向において、半導体装置用第１ランド（ランド５３（＋Ｂ））に対して半導体装置用第２ランド（ランド５３（−Ｂ））が位置する方向は、感磁センサ用第１ランド（ランド５１（＋Ｂ））に対して感磁センサ用第２ランド（ランド５１（−Ｂ））が位置する方向と反対である。すなわち、感磁センサ用第１ランド（ランド５１（＋Ｂ））から半導体装置用第１ランド（ランド５３（＋Ｂ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ｂ））から半導体装置用第２ランド（ランド５３（−Ｂ））への伝送経路とは、途中で位置が切り換わっている。

【0055】

従って、マグネット２０が回転した際、感磁センサ４においてチップ４０と出力端子４８（＋Ｂ）、４８（−Ｂ）との間の配線４７（＋Ｂ）、４７（−Ｂ）がマグネット２０の磁束と鎖交することにより発生する第１誘導電圧、スルーホール５０（＋Ｂ）、５０（−Ｂ）がマグネット２０の磁束と鎖交することにより発生する第２誘導電圧、および半導体装置９のチップ９７と入力端子９８（−Ｂ）、９８（−Ｂ）との間の配線９３（＋Ｂ）、９３（−Ｂ）がマグネット２０の磁束と鎖交することにより発生する第３誘導電圧は、いずか１つの誘導電圧と他の２つの誘導電圧とが打ち消すことになる。本形態では、感磁センサ用第１ランド（ランド５１（＋Ａ））から半導体装置用第１ランド（ランド５３（＋Ａ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ａ））から半導体装置用第２ランド（ランド５３（−Ａ））への伝送経路とは、両面基板５の他方面５０２で位置が切り換わっているため、第３誘導電圧を第１誘導電圧と第２誘導電圧とによって打ち消すことできる。

【0056】

また、回転中心軸線Ｌ方向からみたとき、半導体装置用第１ランド（ランド５３（＋Ｂ））と半導体装置用第２ランド（ランド５３（−Ｂ））とを結ぶ仮想線、第１スルーホール（スルーホール５０（＋Ｂ））と第２スルーホール（スルーホール５０（−Ｂ））とを結ぶ仮想線、および感磁センサ用第１ランド（ランド５１（＋Ｂ））と感磁センサ用第２ランド（ランド５１（−Ｂ））とを結ぶ仮想線のうちの少なくとも２本の仮想線は、平行に延在している。このため、第１誘導電圧、第２誘導電圧および第３誘導電圧のうちの少なくとも２つの誘導電圧の位相を合わせることができるので、誘導電圧同士を互いに相殺させるのに適している。

【0057】

本形態では、第３誘導電圧を第１誘導電圧と第２誘導電圧とによって打ち消す。このため、感磁センサ用第１ランド（ランド５１（＋Ｂ））と感磁センサ用第２ランド（ランド５１（−Ｂ））とを結ぶ仮想線に対して、第１スルーホール（スルーホール５０（＋Ｂ））と第２スルーホール（スルーホール５０（−Ｂ））とを結ぶ仮想線、および感磁センサ用第１ランド（ランド５１（＋Ｂ））と感磁センサ用第２ランド（ランド５１（−Ｂ））とを結ぶ仮想線のうちの少なくとも一方の仮想線は、平行に延在している。

【0058】

より具体的には、Ｂ相では、半導体装置用第１ランド（ランド５３（＋Ｂ））と半導体装置用第２ランド（ランド５３（−Ｂ））とを結ぶ仮想線と、第１スルーホール（スルーホール５０（＋Ｂ））と第２スルーホール（スルーホール５０（−Ｂ））とを結ぶ仮想線とが平行に延在している。このため、第２誘導電圧と第３誘導電圧の位相を合わせることができるので、第３誘導電圧を第２誘導電圧によって低減することができる。また、感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線は、上記の仮想線に対して平行に延在している。それ故、第１誘導電圧と第３誘導電圧の位相を近づけることができるので、第３誘導電圧を第１誘導電圧によって低減することができる。

【0059】

特に本形態では、図５に示すように、各ループの断面積と誘導電圧との大きさが比例することから、スルーホール５０（＋Ｂ）とスルーホール５０（−Ｂ）との間隔を最適化し、感磁センサ４においてチップ４０と出力端子４８（＋Ｂ）、（−Ｂ）により区画される面積Ｓ４Ｂと、スルーホール５０（＋Ｂ）、５０（−Ｂ）が区画する面積Ｓ５０Ｂとの和が、半導体装置９のアンプ部９０（＋Ｂ）、９０（−Ｂ）のチップ９７と入力端子９８（−Ｂ）、９８（−Ｂ）とにより区画される面積Ｓ９Ｂと等しく設定されている。このため、伝送経路が途中で切り換わることにより、第３誘導電圧を第１誘導電圧および第２誘導電圧によって相殺することができる。それ故、誘導ノイズの発生を抑制することができる。

【0060】

（本形態の主な効果）
以上説明したように、本形態のセンサ装置１０では、一方面５０１側に感磁センサ４が実装され、他方面５０２側に半導体装置９が実装された両面基板５を用い、感磁センサ４と半導体装置９とは、両面基板５のスルーホール５０を介して電気的に接続されている。このため、マグネット２０の周辺に大きなスペースを確保しなくてよい。また、感磁センサ４と半導体装置９とは、少なくとも一部同士が両面基板５の厚さ方向において重なる位置に配置され、かつ、スルーホール５０は、感磁センサ４および半導体装置９の少なくとも一方と重なる位置に形成されている。特に本形態において、スルーホール５０は、感磁センサ４および半導体装置９の双方に両面基板５の厚さ方向で重なる位置に形成されている。このため、感磁センサ４から半導体装置９への伝送経路が短いため、磁束と鎖交する面積が狭い。従って、感磁センサ４からの出力の伝送経路で発生する誘導電圧が低い。それ故、感磁センサ４からの出力の伝送経路で発生する誘導ノイズが小さいので、検出結果への誘導ノイズの影響を緩和することができる。

【0061】

また、感磁センサ４は、マグネット２０の回転中心軸線上に設けられ、両面基板５は、厚さ方向をマグネット２０の回転中心軸線方向に向けて配置されている。このため、図４（ａ）に示すように、磁束は両面基板５に沿って形成される。従って、両面基板５に形成されている配線５２、５４のループが磁束と鎖交する分が少ないので、感磁センサ４からの出力の伝送経路で発生する誘導ノイズが小さい。

【0062】

また、感磁センサ４の中心、および半導体装置９の中心が回転中心軸線Ｌ上に位置する。このため、感磁センサ４から半導体装置９への伝送経路を回転中心軸線Ｌ近傍に配置することができる。従って、伝送経路と鎖交する磁束の時間的変化が小さいので、感磁センサ４からの出力の伝送経路で発生する誘導電圧が低い。それ故、誘導ノイズを低減することができる。

【0063】

また、本形態では、感磁センサ４から半導体装置９への伝送経路が＋Ａ相と−Ａ相との間で位置が入れ替わり、感磁センサ４から半導体装置９への伝送経路が＋Ｂ相と−Ｂ相との間でも位置が入れ替わっている。従って、回路基板５の構成を変更するだけで、感磁センサ４から半導体装置９に向かうループの向きを逆転させることができる。従って、誘導電圧の極性を途中で反転させて互いに相殺させることができるので、誘導ノイズの影響を緩和することができる。

【0064】

（他の実施の形態）
上記実施の形態では、感磁センサ４がマグネット２０に対して回転中心軸線Ｌ方向で対向していたが、リング状のマグネット２０の外周面あるいは外周面に感磁センサ４が対向しているセンサ装置１０に本発明を適用してもよい。

【0065】

なお、上記実施の形態では、感磁センサ用第１ランド（ランド５１（＋Ａ））から半導体装置用第１ランド（ランド５３（＋Ａ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ａ））から半導体装置用第２ランド（ランド５３（−Ａ））への伝送経路とは、両面基板５の他方面５０２で位置が切り換わっている。このため、第３誘導電圧を第１誘導電圧と第２誘導電圧とによって打ち消す。これに対して、感磁センサ用第１ランド（ランド５１（＋Ａ））から半導体装置用第１ランド（ランド５３（＋Ａ））への伝送経路と、感磁センサ用第２ランド（ランド５１（−Ａ））から半導体装置用第２ランド（ランド５３（−Ａ））への伝送経路とは、両面基板５の一方面５０１で位置が切り換わっている構成を採用してもよい。この場合、第１誘導電圧を第２誘導電圧と第３誘導電圧とによって打ち消すことになる。このような場合、回転中心軸線Ｌ方向からみたとき、感磁センサ用第１ランド（ランド５１（＋Ａ））と感磁センサ用第２ランド（ランド５１（−Ａ））とを結ぶ仮想線に対して、半導体装置用第１ランド（ランド５３（＋Ａ））と半導体装置用第２ランド（ランド５３（−Ａ））とを結ぶ仮想線、および第１スルーホール（スルーホール５０（＋Ａ））と第２スルーホール（スルーホール５０（−Ａ））とを結ぶ仮想線のうちの少なくとも一組の仮想線が平行に延在している構成とする。説明を省略するが、Ｂ相も同様である。

【符号の説明】

【0066】

１０・・磁気センサ装置
２・・回転体
４・・感磁センサ（センサＩＣ）
５・・両面基板
９・・半導体装置（アンプＩＣ）
４０・・チップ（感磁センサ側チップ）
４１〜４４・・感磁膜
４５・・素子基板
４７・・感磁センサの素子基板（チップ）と出力端子との間の感磁センサ側配線
４７（＋Ａ）・・感磁センサ側配線（感磁センサ側第１配線）
４７（−Ａ）・・感磁センサ側配線（感磁センサ側第２配線）
４７（＋Ｂ）・・感磁センサ側配線（感磁センサ側第１配線）
４７（−Ｂ）・・感磁センサ側配線（感磁センサ側第２配線）
４８・・感磁センサの出力端子
４８（＋Ａ）・・出力端子（感磁センサの第１出力端子）
４８（−Ａ）・・出力端子（感磁センサの第２出力端子）
４８（＋Ｂ）・・出力端子（感磁センサの第１出力端子）
４８（−Ｂ）・・出力端子（感磁センサの第２出力端子）
５０・・スルーホール
５０（＋Ａ）・・第１スルーホール
５０（−Ａ）・・第２スルーホール
５０（＋Ｂ）・・第１スルーホール
５０（−Ｂ）・・第２スルーホール
５１・・感磁センサ側のランド
５１（＋Ａ）・・ランド（感磁センサ用第１ランド）
５１（−Ａ）・・ランド（感磁センサ用第２ランド）
５１（＋Ｂ）・・ランド（感磁センサ用第１ランド）
５１（−Ｂ）・・ランド（感磁センサ用第２ランド）
５２・・両面基板の配線
５３・・半導体装置側のランド
５３（＋Ａ）・・ランド（半導体装置用第１ランド）
５３（−Ａ）・・ランド（半導体装置用第２ランド）
５３（＋Ｂ）・・ランド（半導体装置用第１ランド）
５３（−Ｂ）・・ランド（半導体装置用第２ランド）
５４・・両面基板の配線
９０・・アンプ部
９３・・半導体装置のチップと入力端子との間のアンプ側配線
９３（＋Ａ）・・アンプ側配線（アンプ側第１配線）
９３（−Ａ）・・アンプ側配線（アンプ側第２配線）
９３（＋Ｂ）・・アンプ側配線（アンプ側第１配線）
９３（−Ｂ）・・アンプ側配線（アンプ側第２配線）
９７・・半導体装置のチップ（アンプ側チップ）
９８・・半導体装置の入力端子
９８（＋Ａ）・・入力端子（半導体装置の第１入力端子）
９８（−Ａ）・・入力端子（半導体装置の第２入力端子）
９８（＋Ｂ）・・入力端子（半導体装置の第１入力端子）
９８（−Ｂ）・・入力端子（半導体装置の第２入力端子）
５０１・・両面基板の一方面
５０２・・両面基板の他方面

【図1】

【図2】

【図3】

【図4】

【図5】