特許 6134520 バランス補正装置及び蓄電装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6134520

(24)【登録日】2017年4月28日

(45)【発行日】2017年5月24日

(54)【発明の名称】バランス補正装置及び蓄電装置

(51)【国際特許分類】

   H02J 7/02 20160101AFI20170515BHJP

   H02J 7/00 20060101ALI20170515BHJP

   H01M 10/42 20060101ALI20170515BHJP

   H01M 10/44 20060101ALI20170515BHJP

【ＦＩ】

   H02J7/02 H

   H02J7/00 Y

   H01M10/42 P

   H01M10/44 P

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2013-12594(P2013-12594)

(22)【出願日】2013年1月25日

(65)【公開番号】特開2014-147149(P2014-147149A)

(43)【公開日】2014年8月14日

【審査請求日】2015年12月18日

(73)【特許権者】

【識別番号】000237721

【氏名又は名称】ＦＤＫ株式会社

(74)【代理人】

【識別番号】110000176

【氏名又は名称】一色国際特許業務法人

(72)【発明者】

【氏名】▲浜▼田 健志

(72)【発明者】

【氏名】宮崎 真鶴

【審査官】 早川 卓哉

(56)【参考文献】

【文献】 米国特許出願公開第２０１０／０３２７８０７（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００９／０１４０６９３（ＵＳ，Ａ１）

【文献】 特開２０１０−２２８５２３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｊ７／００−７／１２

Ｈ０２Ｊ７／３４−７／３６

Ｈ０１Ｍ１０／４２−１０／４８

Ｇ０１Ｒ１９／００−１９／３２

Ｇ０１Ｒ３１／０２−３１／０６

Ｇ０１Ｒ３１／３６

(57)【特許請求の範囲】

【請求項1】

直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
前記蓄電モジュールの夫々に対する電流の供給を第１のデューティ比でオンオフ制御することにより、前記蓄電モジュールの夫々が共通に接続する素子を介して前記蓄電モジュール間で電力の授受を生じさせ、前記蓄電モジュール間の電圧を均等化させるスイッチング制御部と、
前記第１のデューティ比とは異なる第２のデューティ比で前記オンオフ制御を行う期間を生じさせるデューティ比制御部と、
前記蓄電セルの端子間に接続している容量素子に印加される電圧を計測する電圧計測部と、
前記期間において前記容量素子に印加される前記電圧の変化に基づき、前記容量素子と前記蓄電セルとを結ぶ線路の断線の有無を判定する断線検出部と、
を備えるバランス補正装置。

【請求項2】

前記断線検出部は、前記期間において、前記容量素子に印加される前記電圧の時間変化率が所定の閾値を超えた場合に前記容量素子と前記蓄電セルとを結ぶ線路に断線が生じたと判定する、請求項１に記載のバランス補正装置。

【請求項3】

前後して接続する第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続されるインダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される第２のスイッチング素子と、を備え、
前記スイッチング制御部は、前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフ制御することにより、前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる
請求項１または２に記載のバランス補正装置。

【請求項4】

前記第１のスイッチング素子及び前記第２のスイッチング素子はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、前記容量素子は、前記第１のスイッチング素子又は前記第２のスイッチング素子に存在する寄生容量である
請求項３に記載のバランス補正装置。

【請求項5】

直列接続された複数の前記蓄電モジュールで構成される集合電池の正負端子間に接続される一次巻線、及び前記蓄電モジュールの夫々の正負端子間に接続される複数の二次巻線を有するトランスと、前記集合電池と前記一次巻線とを含む経路において前記集合電池に直列接続されるスイッチング素子と、を備え、
前記スイッチング制御部は、前記スイッチング素子をオンオフ制御することにより前記トランスを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、
請求項１または２に記載のバランス補正装置。

【請求項6】

前記複数の蓄電セルと、請求項１乃至５のいずれか一項に記載の前記バランス補正装置とを備える蓄電装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。

【背景技術】

【0002】

複数の蓄電セルが直列接続されてなる集合電池においては、放電能力の低下や寿命の短縮化を防ぐべく、蓄電セル間の電圧（起電力）のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。

【0003】

蓄電セル間の電圧を均等化する仕組みとして、例えば、特許文献１には、直列接続された２次電池Ｂ１，Ｂ２の接続点にインダクタＬの一端を接続しておき、インダクタＬの他端を電池Ｂ１の他端に接続して形成される第１閉回路に電流を流す第１モードと、インダクタＬの他端を電池Ｂ２の他端に接続して形成される第２閉回路に電流を流す第２モードとを短時間ずつ交互に繰り返す動作（スイッチング動作）を適当な期間、実行することにより、電池Ｂ１と電池Ｂ２の電圧を均等化するバランス補正方法について開示されている（以下、同文献に開示されているバランス補正方式のことをコンバータ方式と称する。）。

【0004】

また特許文献２には、ノートパソコン等に使用されるパック電池において、負荷電流が少ない場合におけるパック電池内の損失を低減しつつセルバランスを補正すべく、複数個の素電池を直列に接続し、これら素電池の出力電圧を入力とし、各素電池を充電する方向に出力を接続したＯＮ／ＯＦＦ方式のコンバータ回路、並びに負荷電流の大きさに応じて一次側電流を増減させる電流制御回路を備えたパック電池について開示されている（以下、同文献に開示されているバランス補正方式のことをトランス方式と称する。）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１−１８５２２９号公報

【特許文献2】特開平１１−１７６４８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

図６は、集合電池の蓄電セルのバランスを確保するためのバランス補正装置の一例として示す、コンバータ方式のバランス補正回路６である。同図に示すように、蓄電セルＢ１とＢ２とが直列接続されて集合電池３が構成されている。集合電池３の正負端子３１，３２には、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路）、もしくは集合電池３の電力を利用する負荷（例えば、モータ、需要家負荷、電子回路）が接続される。

【0007】

蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続されている。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

【0008】

スイッチング素子Ｓ１，Ｓ２は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路３０によって生成される制御信号φ１，φ２によって制御されるゲートドライバＤ１，Ｄ２によって、一方のスイッチング素子がオンしているときは他方のスイッチング素子がオフするように、互いに相補的に動作する。

【0009】

同図に示すように、インダクタＬの一端と蓄電セルＢ１の正極との間には、容量素子Ｃ１が、またインダクタＬの一端と蓄電セルＢ２の負極との間には、容量素子Ｃ２が、夫々設けられている。容量素子Ｃ１，Ｃ２は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和などを目的として設けられる。尚、スイッチング素子Ｓ１，Ｓ２がＭＯＳＦＥＴである場合、容量素子Ｃ１，Ｃ２はスイッチング素子Ｓ１，Ｓ２の寄生容量であってもよい。

【0010】

以上の構成からなるバランス補正回路において、制御回路１０は、制御信号によりスイッチング素子Ｓ１とスイッチング素子Ｓ２とを所定のデューティ比で交互にオンオフ制御する。これにより蓄電セルＢ１と蓄電セルＢ２との間で電力の授受が行われ、蓄電セルＢ１と蓄電セルＢ２の電圧が均等化される。

【0011】

制御回路１０は、蓄電セルＢ１，Ｂ２の夫々の電圧（例えば、同図における接続点Ｊ４−Ｊ３間の電圧や接続点Ｊ３−Ｊ５の間の電圧）を電圧センサ（電圧計等）によってリアルタイムに監視している。制御回路１０は、両蓄電セルＢ１，Ｂ２の電圧が略一致していること（セルバランスが十分に確保されていること）を検知すると、スイッチング素子Ｓ１，Ｓ２のスイッチング動作を停止する。

【0012】

ところで、以上の構成からなるバランス補正回路６において、上記オンオフ制御の実施中に、例えば、図７に示す断線部位７１にて断線が生じている場合でも、容量素子Ｃ１に向かって蓄電セルＢ２からエネルギーが供給されるので接続点Ｊ４の電位が殆ど変化せず、従って制御回路１０は断線部位７１に断線が生じていることを検出することができない。そしてその後もバランス補正回路６がオンオフ制御を持続する結果、蓄電セルＢ１，Ｂ２間の電圧のばらつきが拡大してしまう可能性がある。こうした事情は、例えば、蓄電セルＢ１の負極と接続点Ｊ３とを結ぶ線路に断線が生じた場合においても同様である。

【0013】

本発明は、このような課題を解決すべくなされたもので、回路中に生じた断線を確実に検出することが可能な、バランス補正装置及び蓄電装置を提供することを目的としている。

【課題を解決するための手段】

【0014】

上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、前記蓄電モジュールの夫々に対する電流の供給を第１のデューティ比でオンオフ制御することにより、前記蓄電モジュールの夫々が共通に接続する素子を介して前記蓄電モジュール間で電力の授受を生じさせ、前記蓄電モジュール間の電圧を均等化させるスイッチング制御部と、前記第１のデューティ比とは異なる第２のデューティ比で前記オンオフ制御を行う期間を生じさせるデューティ比制御部と、前記蓄電セルの端子間に接続している容量素子に印加される電圧を計測する電圧計測部と、前記期間において前記容量素子に印加される前記電圧の変化に基づき、前記容量素子と前記蓄電セルとを結ぶ線路の断線の有無を判定する断線検出部と、を備える。

【0015】

本発明の他の一つは、上記バランス補正装置であって、前記断線検出部は、前記期間において、前記容量素子に印加される前記電圧の時間変化率が所定の閾値を超えた場合に前記容量素子と前記蓄電セルとを結ぶ線路に断線が生じたと判定する。

【0016】

本発明の他の一つは、上記バランス補正装置であって、前後して接続する第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続されるインダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される第２のスイッチング素子と、を備え、前記スイッチング制御部は、前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフ制御することにより、前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる。

【0017】

本発明の他の一つは、上記バランス補正装置であって、前記第１のスイッチング素子及び前記第２のスイッチング素子はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、前記容量素子は、前記第１のスイッチング素子又は前記第２のスイッチング素子に存在する寄生容量である。

【0018】

本発明の他の一つは、上記バランス補正装置であって、直列接続された複数の前記蓄電モジュールで構成される集合電池の正負端子間に接続される一次巻線、及び前記蓄電モジュールの夫々の正負端子間に接続される複数の二次巻線を有するトランスと、前記集合電池と前記一次巻線とを含む経路において前記集合電池に直列接続されるスイッチング素子と、を備え、前記スイッチング制御部は、前記スイッチング素子をオンオフ制御することにより前記トランスを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる。

【0019】

本発明の他の一つは、蓄電装置であって、前記直列接続された複数の蓄電セルと上記バランス補正装置を備える。

【0020】

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。

【発明の効果】

【0021】

本発明によれば、簡素な構成にて回路中に生じた断線を確実に検出することができる。

【図面の簡単な説明】

【0022】

【図1】コンバータ方式のバランス補正回路１の一例である。

【図2】（ａ）は、制御回路１０が第１の期間に出力する制御信号φ１，φ２の波形であり、（ｂ）乃至（ｄ）は、第１の期間においてインダクタＬを流れる電流の波形である。

【図3】（ａ）は、第２の期間における制御信号φ１，φ２の波形であり、（ｂ）は断線が生じていない場合におけるバランス補正回路１の所定箇所の電圧及び電流の変化を示すグラフであり、（ｃ）は、断線が生じている場合におけるバランス補正回路１の所定箇所の電圧及び電流の変化を示すグラフである。

【図4】断線部位４１を示す図である。

【図5】トランス方式のバランス補正回路２の一例である。

【図6】コンバータ方式のバランス補正回路６の一例である。

【図7】断線部位７１を示す図である。

【発明を実施するための形態】

【0023】

以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。

【0024】

図１は本発明の一実施形態として示すバランス補正回路１（バランス補正装置）である。このバランス補正回路１は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置（電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、ＰＤＡ機器等）に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等が代表的であるが、蓄電セルは、例えば、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。

【0025】

集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性（電池容量、放電電圧特性）に差が生じることがある。そしてこうした電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。そこでこのようなばらつきの発生を抑制すべく、バランス補正回路１は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化（セルバランスの確保）させるように動作する。

【0026】

同図に示すように、蓄電セルＢ１とＢ２とが直列に接続されて集合電池３を構成している。集合電池３の正負端子３１，３２には、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路）、集合電池３の起電力を利用して機能する負荷（例えば、モータ、需要家負荷、電子回路）等が接続される。

【0027】

蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続されている。またインダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

【0028】

スイッチング素子Ｓ１，Ｓ２はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路１０（スイッチング制御部）によって生成される制御信号φ１，φ２によって制御されるゲートドライバＤ１，Ｄ２によって、一方のスイッチング素子がオンの場合は他方のスイッチング素子がオフするように、互いに相補的に動作する。

【0029】

インダクタＬの一端と蓄電セルＢ１の正極との間には容量素子Ｃ１が、インダクタＬの一端と蓄電セルＢ２の負極との間には容量素子Ｃ２が、夫々設けられている。容量素子Ｃ１，Ｃ２は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和などを目的として設けられる。尚、スイッチング素子Ｓ１，Ｓ２がＭＯＳＦＥＴである場合、容量素子Ｃ１，Ｃ２は、スイッチング素子Ｓ１，Ｓ２の寄生容量であってもよい。また容量素子Ｃ１は、接続点Ｊ４と接続点Ｊ５との間に設けてもよい（容量素子Ｃ１の両端子を夫々、接続点Ｊ４、接続点Ｊ５に接続する）。

【0030】

同図に示すように、制御回路１０は、制御信号生成回路１０１、デューティ比制御回路１０２、計測回路１０３（電圧計測部）、及び断線検出回路１０４（断線検出部）を備える。

【0031】

制御信号生成回路１０１は、ゲートドライバＤ１，Ｄ２の夫々に供給する２相の制御信号φ１，φ２を生成する。尚、本実施形態においては、制御信号φ１，φ２は、所定のデューティ比（例えば５０％）の２相の方形波（例えばＰＷＭパルス（PWM:Pulse Width Modulation）であるものとする。

【0032】

デューティ比制御回路１０２は、制御信号生成回路１０１が生成する制御信号φ１，φ２のデューティ比を制御する。計測回路１０３は、バランス補正回路１を構成している線路の所定部位の電圧の計測値並びに電流の計測値をリアルタイムに取得する。

【0033】

断線検出回路１０４は、第２の期間においてバランス補正回路１を構成している線路の所定部位の電圧の時間変化率（単位時間当たりの電圧変化量）に基づき、バランス補正回路１を構成している線路における断線の有無を検出する。例えば、断線検出回路１０４は、容量素子Ｃ１，Ｃ２の端子間に印加される電圧の時間変化率（単位時間当たりの電圧変化量）が所定の閾値を超えているか否かに基づき、容量素子Ｃ１，Ｃ２と蓄電セルＢ１又はＢ２とを結ぶ線路における断線の有無を検出する。

【0034】

続いてバランス補正回路１の基本的な動作について、図２を参照しつつ説明する。

【0035】

図２（ａ）は、制御回路１０が、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間に生成する、制御信号φ１，φ２の波形である。同図に示すように、上記期間中、制御回路１０は、例えば、同一周期で相補的にオンオフされる方形波からなる制御信号φ１，φ２を生成する。

【0036】

図２（ｂ）〜（ｄ）は、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間においてインダクタＬを流れる電流ｉＬの波形である。このうち図２（ｂ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合にインダクタＬを流れる電流ｉＬの波形であり、図２（ｃ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合にインダクタＬを流れる電流ｉＬの波形であり、図２（ｄ）は、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である（略等しい）場合にインダクタＬを流れる電流ｉＬの波形である。

【0037】

ここで図２（ｂ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合（Ｅ１＞Ｅ２）、スイッチング素子Ｓ１がオンでスイッチング素子Ｓ２がオフの期間中は、主に蓄電セルＢ１の正極→接続点Ｊ６→接続点Ｊ４→スイッチング素子Ｓ１→インダクタＬ→接続点Ｊ３→接続点Ｊ１→蓄電セルＢ１の負極の経路（以下、これを第１経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図１に示す実線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

【0038】

その後、スイッチング素子Ｓ１がオフしてスイッチング素子Ｓ２がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ３→接続点Ｊ１→蓄電セルＢ２の正極→蓄電セルＢ２の負極→接続点Ｊ７→接続点Ｊ５→スイッチング素子Ｓ２→インダクタＬの経路で放出され、これにより蓄電セルＢ２が充電される。そしてインダクタＬのエネルギーが無くなると、インダクタＬには逆方向に電流ｉＬが流れ始める。

【0039】

また図２（ｃ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合（Ｅ１＜Ｅ２）、スイッチング素子Ｓ１がオフでスイッチング素子Ｓ２がオンの期間中は、主に蓄電セルＢ２の正極→接続点Ｊ１→接続点Ｊ３→インダクタＬ→接続点Ｊ２→スイッチング素子Ｓ２→接続点Ｊ５→接続点Ｊ７→蓄電セルＢ２の負極の経路（以下、これを第２経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図１に示す破線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

【0040】

その後、スイッチング素子Ｓ２がオフしてスイッチング素子Ｓ１がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ２→スイッチング素子Ｓ１→接続点Ｊ４→接続点Ｊ６→蓄電セルＢ１の正極→蓄電セルＢ１の負極→接続点Ｊ１→接続点Ｊ３→インダクタＬの経路で放出され、これにより蓄電セルＢ１が充電される。そしてインダクタＬのエネルギーが無くなると、インダクタＬには逆方向に電流ｉＬが流れ始める。

【0041】

このように、蓄電セルＢ１，Ｂ２間の電圧に差が存在する場合、第１経路及び第２経路に交互に電流ｉＬが流れることにより、蓄電セルＢ１と蓄電セルＢ２との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。尚、図２（ｄ）に示すように、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である場合（Ｅ１＝Ｅ２）、オンオフ制御に伴い蓄電セルＢ１，Ｂ２間で授受されるエネルギーの収支はバランスしており、蓄電セルＢ１，Ｂ２間の電圧は均等に保たれる。

【0042】

制御回路１０は、計測回路１０３によって計測される電圧（蓄電セルＢ１，Ｂ２の夫々の端子間の電圧（例えば、接続点Ｊ４−Ｊ３間の電圧、接続点Ｊ３−Ｊ５の間の電圧等）をリアルタイムに監視しており、蓄電セルＢ１，Ｂ２の電圧が均等であること（略一致していること）を検知すると、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を停止する。

【0043】

＜断線検出＞
続いて、本実施形態のバランス補正回路１による断線検出の仕組みについて説明する。制御回路１０は、蓄電セルＢ１，Ｂ２間のセルバランスを確保する必要があると判断すると、第１のデューティ比（例えば５０％）からなる制御信号φ１，φ２を出力してスイッチング素子Ｓ１，Ｓ２をオンオフ制御し、蓄電セルＢ１，Ｂ２間での電力の授受を生じさせて蓄電セルＢ１，Ｂ２間の電圧を均等化させる。

【0044】

一方、制御回路１０は、線路中の断線検出を行うべく、上記オンオフ制御の期間（以下、第１の期間と称する。）において、第１のデューティ比とは異なる第２のデューティ比（例えば７０〜９０％）からなる制御信号φ１，φ２を出力する期間（以下、第２の期間と称する。）を、予め設定された間隔で繰り返し生じさせる。尚、制御回路１０は、例えば、バランス補正回路１によるセルバランスの均等化に影響が生じないように時間間隔及び期間を設定して上記第２の期間を生じさせる。

【0045】

図３（ａ）に上記第１の期間及び第２の期間に制御回路１０が出力する制御信号φ１，φ２の一例を示す。同図において、時刻ｔ１〜ｔ３の期間が上記第１の期間に相当し、時刻ｔ３〜ｔ６の期間が上記第２の期間に相当する。ここで第２の期間においては、バランス補正回路１の線路に断線が生じている場合と生じていない場合とで容量素子Ｃ１，Ｃ２の夫々の端子間に印加される電圧の時間変化率に顕著な差が生じる。以下、これについて図４に示す断線部位４１（バランス補正回路１の接続点Ｊ４と蓄電セルＢ１の正極との間を結ぶ線路の所定部位）に断線が生じている場合を例として説明する。

【0046】

図３（ｂ）は、図３（ａ）と同一の時間軸で示した、バランス補正回路１に断線が生じていない場合に計測回路１０３により計測されるバランス補正回路１の所定箇所の電圧変化並びに電流変化を示すグラフである。図３において、Ｖａは、断線部位４１に対して、スイッチング素子Ｓ１側に繋がる線路の電圧（容量素子Ｃ１の、蓄電セルＢ１の正極に繋がる端子の電圧）であり（図４を参照）、Ｖｂは、断線部位４１に対して蓄電セルＢ１の正極に繋がる線路の電圧であり、Ｉｂは、後述する断線部位４１に対して蓄電セルＢ１の正極に繋がる線路を流れる電流である。尚、Ｖａ、Ｖｂを計測する際の基準電位は、例えば、接続点Ｊ３や接続点Ｊ５とする。

【0047】

図３（ｂ）に示すように、バランス補正回路１に断線が生じていない場合には、第２の期間中、Ｖａ、Ｖｂ、及びＩｂは、いずれも時間の経過とともに緩やかに上昇してゆく。

【0048】

図３（ｃ）は、断線部位４１に断線が生じている場合における、図３（ａ）と同一の時間軸で示したＶａ、Ｖｂ、Ｉｂの時間変化を示すグラフである。同図に示すように、断線部位４１に断線が生じている場合には、接続点Ｊ４と蓄電セルＢ１の正極とを結ぶ線路には電流が流れず、従ってＶｂ及びＩｂはいずれも一定のままである。しかしスイッチング動作によって容量素子Ｃ１に電流が流れ込むため、Ｖａの値が急激に上昇する（同図ではとくに時刻ｔ３〜ｔ５の期間）。

【0049】

このように、上記第２の期間におけるＶａの時間変化率が所定の閾値を超えるか否かを調べることで、接続点Ｊ４と蓄電セルＢ１の正極との間を結ぶ線路における断線の有無を確実に検出することができる。尚、以上と同様の仕組みにより、接続点Ｊ５と蓄電セルＢ２の負極との間を結ぶ線路における断線、接続点Ｊ３と蓄電セルＢ２の正極との間を結ぶ線路における断線についても検出することができる。

【0050】

以上に説明したように、本実施形態のバランス補正回路１によれば、簡素な構成にて回路中の断線の検出を確実に行うことができる。尚、このようにスイッチング動作中に途中でデューティ比を変化させたとしても、一般的なバランス補正装置が備える過充電監視制御や過放電監視制御の仕組みが作動するので、蓄電セルＢ１，Ｂ２の電圧が極端に上昇もしくは低下してしまうことはない。

【0051】

ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。

【0052】

例えば、以上の実施形態では、第２のデューティ比を第１のデューティ比よりも高く設定しているが、第２のデューティ比を第１のデューティ比よりも低く設定してもよい。この場合、例えば図４に示す断線部位４１に断線が生じるとＶａの値が急激に下降するので、これを検知することにより断線の有無を判定すればよい。

【0053】

計測回路１０３としては蓄電セルやセルモジュールのセルバランス（電圧差）を検出するための既存の電圧センサや電流センサを利用することができる。このため、本実施形態のバランス補正回路１は簡易かつ低コストで実現することができる。

【0054】

本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。

【0055】

また前述した実施形態ではコンバータ方式のバランス補正回路１を例として説明したが、本発明はトランス方式のバランス補正回路にも適用することができる。

【0056】

図５は本発明を適用したトランス方式のバランス補正回路２の一例である。同図に示すように、蓄電セルＢ１及び蓄電セルＢ２が直列接続されて集合電池３が構成されている。集合電池３の正負端子間には、充電電流の供給源もしくは負荷が接続される。集合電池３の正負端子間には、トランスＴｒの一次巻線Ｎ１並びにスイッチング素子Ｓが接続されている。各蓄電セルＢ１，Ｂ２の正負端子間には、夫々、トランスＴｒの二次巻線Ｎ２が接続されている。

【0057】

蓄電セルＢ１，Ｂ２の夫々と、夫々の正負端子間に接続する二次巻線Ｎ２とで構成される経路には、夫々、整流素子ｄ１，ｄ２が設けられている。また蓄電セルＢ１，Ｂ２の夫々の正負端子間には、夫々容量素子Ｃ１，Ｃ２が接続している。容量素子Ｃ１，Ｃ２は、例えばトランスＴｒや素子から発生するノイズの低減、蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和等を目的として設けられる。

【0058】

スイッチング素子Ｓは、制御回路２０によって生成される制御信号によってオンオフ制御される。制御回路２０は、前述した制御回路１０と同様、制御信号生成回路２０１、デューティ比制御回路２０２、計測回路２０３、及び断線検出回路２０４を備える。

【0059】

制御信号生成回路２０１は、スイッチング素子Ｓをオンオフ制御するための制御信号を生成する。スイッチング素子Ｓは、例えば、ＭＯＳＦＥＴやバイポーラトランジスタを用いて構成される。スイッチング素子Ｓがバイポーラトランジスタで構成されている場合、制御信号はベースに入力される。またスイッチング素子ＳがＭＯＳＦＥＴで構成されている場合、制御信号はゲートに入力される。

【0060】

このバランス補正回路２においては、直列接続された蓄電セルＢ１，Ｂ２で構成される集合電池３の電力が、一次巻線Ｎ１から各二次巻線Ｎ２に再分配されることにより、蓄電セルＢ１，Ｂ２間の電圧が均等化される。

【0061】

前述したコンバータ方式の場合と同様、同図に示す断線部位５１における断線の有無は、前述した第２の期間におけるＶａの時間変化率が所定の閾値を超えているか否かを調べることにより判定する。また前述したコンバータ方式の場合と同様、容量素子Ｃ１と蓄電セルＢ１の負極との間を結ぶ線路における断線の有無、容量素子Ｃ２と蓄電セルＢ２の正極との間を結ぶ線路における断線の有無、容量素子Ｃ２と蓄電セルＢ２の負極との間を結ぶ線路における断線の有無を判定することも可能である。

【符号の説明】

【0062】

１ バランス補正回路、 １０ 制御回路、 ４１ 断線部位、 １０１ 制御信号生成回路、 １０２ デューティ比制御回路、 １０３ 計測回路、 １０４ 断線検出回路、 Ｌ インダクタ、 Ｃ１，Ｃ２ 容量素子、 Ｂ１，Ｂ２ 蓄電セル、 Ｓ１，Ｓ２ スイッチング素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】