特許 6134525 キャリブレーション回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6134525

(24)【登録日】2017年4月28日

(45)【発行日】2017年5月24日

(54)【発明の名称】キャリブレーション回路

(51)【国際特許分類】

   H03H 19/00 20060101AFI20170515BHJP

   H03H 11/00 20060101ALI20170515BHJP

   H01L 27/04 20060101ALI20170515BHJP

   H01L 21/822 20060101ALI20170515BHJP

【ＦＩ】

   H03H19/00

   H03H11/00

   H01L27/04 V

【請求項の数】4

【全頁数】16

(21)【出願番号】特願2013-21115(P2013-21115)

(22)【出願日】2013年2月6日

(65)【公開番号】特開2013-192215(P2013-192215A)

(43)【公開日】2013年9月26日

【審査請求日】2016年1月18日

(31)【優先権主張番号】特願2012-28197(P2012-28197)

(32)【優先日】2012年2月13日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】591128453

【氏名又は名称】株式会社メガチップス

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】池田 卓史

(72)【発明者】

【氏名】山口 正人

【審査官】 鬼塚 由佳

(56)【参考文献】

【文献】 米国特許第０６８０３８１３（ＵＳ，Ｂ１）

【文献】 米国特許出願公開第２００８／０１９１７９４（ＵＳ，Ａ１）

【文献】 米国特許第０６２５９３１１（ＵＳ，Ｂ１）

【文献】 特表２００９−５３３９０３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／００９６４８８（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｈ １９／００

Ｈ０１Ｌ ２７／０４

Ｈ０３Ｈ １１／００−１１／５４

(57)【特許請求の範囲】

【請求項1】

第１の容量を第１の定電圧で充電する操作と前記第１の容量を第１の基準電圧に対して放電する操作とを所定の周波数で繰り返すスイッチトキャパシタと、該スイッチトキャパシタの前記第１の容量の充放電の電流を平均化して第１の電流を生成する平均化手段と、前記第１の定電圧と前記第１の基準電圧との電位差に対して所定の比率の第２の定電圧が印加されることにより第２の電流を生成する第１の抵抗と、前記第１の電流と前記第２の電流を比較する比較手段とを備え、
前記所定の周波数を、前記第１の定電圧までの充電と前記放電とが実質的に完全に終了したと見なせる周波数に設定し、
前記比較手段による比較結果に応じて、前記第１及び第２の電流が一致するように、前記第１の容量の容量値又は前記第１の抵抗の抵抗値のいずれか一方を被キャリブレーション対象として調整することを特徴とするキャリブレーション回路。

【請求項2】

請求項１に記載のキャリブレーション回路において、
前記平均化手段は、出力側のトランジスタのゲートと第２の基準電圧との間に第２の容量を付加するとともに、入力側のトランジスタのゲートとドレインとの間または該入力側のトランジスタのゲートと前記出力側のトランジスタのゲートとの間に第２の抵抗を挿入したカレントミラー回路からなり、平均化後の前記第１の電流を前記出力側のトランジスタから出力することを特徴とするキャリブレーション回路。

【請求項3】

請求項２に記載のキャリブレーション回路において、
前記平均化手段は、前記スイッチトキャパシタの前記第１の容量の充放電の電流と前記第１の容量をバイパスするバイパス電流とを合算した電流を平均化して前記第１の電流を生成し、
前記比較手段は、前記第１の抵抗に流れる電流に対して前記バイパス電流に対応するキャンセル用電流を合算した電流を前記第２の電流として、前記第１の電流と前記第２の電流の差分を求める
ことを特徴とするキャリブレーション回路。

【請求項4】

請求項１、２又は３に記載のキャリブレーション回路において、
前記スイッチトキャパシタの前記第１の容量を、第１のサンプリングクロックで充電が行われ、前記第１のサンプリングクロックと逆相の第２のサンプリングクロックで放電が行われる第３の容量と、前記第２のサンプリングクロックで充電が行われ、前記第１のサンプリングクロックで放電が行われる第４の容量とを並列接続して構成したことを特徴とするキャリブレーション回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プロセスやサンプリングクロックの精度に依存することなく、また複雑な回路構成を必要とせずに、抵抗値あるいは容量値を調整することにより任意のＲＣ時定数を実現することが可能となるようにしたキャリブレーション回路に関する。

【背景技術】

【0002】

＜第１の従来例＞
第１の従来例（例えば、特許文献１）では、抵抗値の温度補償を行っており、時定数の調整は抵抗や容量の値をオートマチックに切り替えることで実装される。本願発明と求めるところは少々異なるが、抵抗と容量とを比較する点で類似点がある。

【0003】

図８に第１の従来例の基本概念を示す。その目的は温度依存性のある抵抗デバイスについて、実動作時にその温度依存性をモニタしてキャンセルし、安定した抵抗値を保持した抵抗を提供することである。安定化対象であり、電圧および温度に抵抗値が依存する被キャリブレーション抵抗Ｒｘ２のインピーダンスＺ１と、温度依存性の低い固定容量Ｃｓ１をサンプリングクロックｆｓで充放電するスイッチトキャパシタで実現された参照抵抗Ｒref２により生成される参照インピーダンスＺ２とを、比較器ＣＰ２で比較し、その差異、つまり温度依存によるインピーダンスＺ１の変化分を示す電圧Ｖ１を得て、この電圧Ｖ１により被キャリブレーション抵抗Ｒｘ２の値を調整するものである。この被キャリブレーション抵抗Ｒｘ２については、レプリカでこの被キャリブレーション抵抗Ｒｘ２を作成してこれをキャリブレーションし、その結果を主回路上に組み込まれている実抵抗に反映させることもできるし、実際の主経路上の抵抗を対象としてキャリブレーションして逐一調整することもできる。

【0004】

図９に、第１の従来例の具体例を示す。参照抵抗Ｒref２は、スイッチＳＷ１１〜ＳＷ１４と固定容量Ｃｓ１によるスイッチトキャパシタで実現される。スイッチＳＷ１２，ＳＷ１３はサンプリング周波数ｆｓのサンプリングクロックφ１でオン／オフされ、スイッチＳＷ１１，ＳＷ１４はサンプリングクロックφ１と逆相関係にあるサンプリングクロックφ２でオン／オフされる。スイッチＳＷ１５，ＳＷ１６は、比較用信号源からの電流Ｉbaseを、被キャリブレーション抵抗Ｒｘ２を含む主経路のパスと、参照抵抗Ｒref２のパスとに供給する。サンプリングクロックφ１，φ２のサンプリング周波数ｆｓは、被キャリブレーション抵抗Ｒｘ２からローパスフィルタＬＰＦ２を経由して出力端子ＯＵＴに至る主経路の信号周波数帯域（ｆ_Ｌ，ｆ_Ｈ）から十分離れた周波数である。つまり、ｆ_Ｌ＜ｆ_Ｈ＜ｆｓである。なお、ｆ_Ｈは主経路の周波数帯域、ｆ_ＬはローパスフィルタＬＰＦ２のカットオフ周波数である。

【0005】

図９の回路では、参照抵抗Ｒref２の経路上では、固定容量Ｃｓ１がサンプリング周波数ｆｓの周期で充放電されるため、結果として、インピーダンス｜Ｚ２｜＝１／Ｃｓ１・２πｆｓとなる。同様に、主経路について被キャリブレーション抵抗Ｒｘ２が見えるため、インピーダンスＺ１＝Ｒｘ２となる。

【0006】

以上のインピーダンスＺ１，Ｚ２を比較すれば温度による被キャリブレーション抵抗Ｒｘ２の値の変動を検知できるが、実際にはインピーダンスＺ１，Ｚ２はサンプリング周波数ｆｓ以外の周波数成分についても保持しており、比較の精度を低下させる。そこで、比較器ＣＰ２の前段にバンドパスフィルタＢＰＦを挿入し、所望のサンプリング周波数ｆｓにおいてのみインピーダンスＺ１，Ｚ２の比較を行えば、正確な比較電圧Ｖ１を得ることができ、被キャリブレーション抵抗Ｒｘ２の値を可変する制御信号を正しくフィードバックできる。これは、サンプリング周波数ｆｓの成分についてのみ比較すれば、それは電流Ｉbaseにより生成されるインピーダンス同士について比較していることになるためである。

【0007】

なお主経路のパスに電流Ｉbaseによる信号がノイズとして付加されるが、これについては周波数ｆ_Ｈとｆｓを離すことにより、単純なローパスフィルタＬＰＦ２によってカットすることができる。

【0008】

＜第２の従来例＞
第２の従来例（例えば、特許文献２）は、本願発明に対して、抵抗と容量とを用いてフィルタの時定数の調整を行う点が酷似している。

【0009】

図１０に第２の従来例の基本構成を示す。参照抵抗Ｒref３（抵抗とスイッチＳＷ１７で実現）について、その端子間電圧をオペアンＯＰ１１により参照電圧Ｖref_rに制御し、その際に参照抵抗Ｒref３に流れる電流Ｉｒ３を生成する。この電流Ｉｒ３をミラーした電流を用いて、スイッチＳＷ２１と可変容量Ｃｘ３とで実現されるスイッチトキャパシタからなる被キャリブレーション抵抗Ｒｘ３に対して充放電を繰り返し、それにより生成される積分された検出電圧Ｖｃを参照電圧Ｖref_c（＝Ｖref_r）と比較器ＣＰ３で比較する。比較した結果はtunebitとして出力・保持される。このtunebitは、より参照電圧Ｖref_cに近しい検出電圧Ｖｃを生成する可変容量Ｃｘ３を検索するためのサーチ回路ＳＡに供給され、また比較完了後は実回路上の可変容量（図示せず）に供給され、当該可変容量の容量値が決定される。

【0010】

この第２の従来例では、比較に用いる被キャリブレーション抵抗Ｒｘ３の容量Ｃｘ３の検出電圧Ｖｃを積分値とするので、スイッチＳＷ２１のインピーダンスが電源の影響を受けやすいにも拘わらず、調整時の電源電圧変動によるフィルタ時定数の変動を抑制できる。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特表２００８−５３７６６８号公報

【特許文献2】特開２０１０−１４１６５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

しかし、第１の従来例では、比較の際にサンプリング周波数帯域に合わせたバンドパスフィルタＢＰＦを必要とする。また、比較を行うために、比較器ＣＰ２の入力側において、信号強度のスケールが一致する必要がある。

【0013】

また、第１および第２の従来例は、抵抗のインピーダンスと任意の周波数における容量のインピーダンス（スイッチトキャパシタであるので等価抵抗）とを比較することにより、目的とする抵抗値、あるいは時定数（抵抗値と容量値の積）を実現するものであるが、インピーダンスの比較を行う電圧、電流の生成をサンプリングクロックで行っており、このサンプリングクロックは理想的な波形であることを前提としている。したがって、第２の従来例では、高い精度で保たれたデューティ比のサンプリングクロックを必要とする。

【0014】

まず、第１の従来例では、被キャリブレーション抵抗Ｒｘ２のパスと参照抵抗Ｒref２のパスに供給される電流量Ｉbaseは等価であるか、あるいは任意の一定比率である必要がある。そうでない場合、被キャリブレーション抵抗Ｒｘ２と参照抵抗Ｒref２により生成される電圧／電流量が供給電流の比に合わせてスケール化され、目的の値と実際の値との間に誤差を生む。この点につき、図１１（ａ）〜（ｃ）を使用して簡単に説明する。

【0015】

図１１（ａ），（ｂ）のように、デューティ比が５０％で正しく２分されている、あるいは４０％で等価に供給されている、つまり、被キャリブレーション抵抗Ｒｘ２のパスと参照抵抗Ｒref２のパスへの電流供給量が等しい場合（Ｉ１１＝Ｉ１２）は、サンプリング周波数ｆｓにおいて、被キャリブレーション抵抗Ｒｘ２のパスと参照抵抗Ｒref２のパスから供給される比較器ＣＰ２での比較に用いれる電流量Ｉ１３，Ｉ１４（あるいは電圧Ｖ１３，Ｖ１４）は、Ｉ１３＝Ｉ１４（あるいはＶ１３＝Ｖ１４）となって等しく、比較も正常に行われる。

【0016】

しかしながら、図１１（ｃ）のように、被キャリブレーション抵抗Ｒｘ２のパスと参照抵抗Ｒref２のパスへの電流供給量に差異がでた場合（Ｉ１１≠Ｉ１２）は、比較器ＣＰ２での比較に用いられる値は、サンプリング周波数ｆｓにおいて、Ｉ１３≠Ｉ１４（あるいはＶ１３≠Ｖ１４）となり、デューティ比の差異が信号強度に影響を与える。

【0017】

例えば、デューティ比が６：４（あるいは７：３）に崩れていたとすると、各パスに供給される電流のうちサンプリング周波数ｆｓにあたる電流成分には５％（あるいは２０％）ほどの差異が生まれる。これは被キャリブレーション抵抗Ｒｘ２を１ｋΩの抵抗値に調整しようとした際に、抵抗値が９５０Ω〜１０５０Ω（あるいは８００Ω〜１２００Ω）までばらつくことを意味する。上記に加え、参照抵抗Ｒref２の固定容量Ｃｓ１やバンドパスフィルタＢＰＦのプロセスの出来具合が最終的な抵抗値に影響を与えるので、実際に合わせ込んだ抵抗値は（温度による依存性は逐一修正されるものの）大きくばらつくこととなる。

【0018】

一方、第２の従来例の場合、サンプリング周波数ｆｓのサンプリングクロックのデューティ比が正しく５：５に調節されている必要がある。第１の従来例と同様に、図１０における可変容量Ｃｘ３に充電する電荷に誤差が生じると検出電圧Ｖｃが正しく生成されない。その結果、可変容量Ｃｘ３と等価な容量で調整されたＲＣフィルタのカットオフ周波数は、デューティ崩れの比に合わせた誤差を生む。ただし時間積分を行っているので、ランダムジッタ等の影響についてはキャンセルされる。

【0019】

以上の２つの従来例の持つデューティの崩れに依存して電流供給量に差異が発生する問題は、被キャリブレーション対象から生成した電流と参照電流との正しい比較ができないことに起因する。つまり、従来技術１，２では、定電流源で充電しているため、充電時間が長くなるほど電圧は上昇する。したがって、デューティ比が崩れた場合には、デューティ比が所定の値であった場合に充電される電圧に比較して、低い電圧にまでしか充電されなかったり、高い電圧にまで過充電されたりすることがある。

【0020】

そこで、本発明では、スイッチトキャパシタの容量に接続される端子のＤＣ電圧を定電圧にして、過充電が起こらない構成とすることで、上記サンプリングクロックのデューティ崩れの影響をキャンセルし、これにより、充電さえ完了していれば正常な比較ができるようにして、サンプリングクロックのデューティ崩れの影響を無視できるようにしたキャリブレーション回路を提供することである。

【課題を解決するための手段】

【0021】

上記目的を達成するために、請求項１にかかる発明のキャリブレーション回路は、第１の容量を第１の定電圧で充電する操作と前記第１の容量を第１の基準電圧に対して放電する操作とを所定の周波数で繰り返すスイッチトキャパシタと、該スイッチトキャパシタの前記第１の容量の充放電の電流を平均化して第１の電流を生成する平均化手段と、前記第１の定電圧と前記第１の基準電圧との電位差に対して所定の比率の第２の定電圧が印加されることにより第２の電流を生成する第１の抵抗と、前記第１の電流と前記第２の電流を比較する比較手段とを備え、前記所定の周波数を、前記第１の定電圧までの充電と前記放電とが実質的に完全に終了したと見なせる周波数に設定し、前記比較手段による比較結果に応じて、前記第１及び第２の電流が一致するように、前記第１の容量の容量値又は前記第１の抵抗の抵抗値のいずれか一方を被キャリブレーション対象として調整することを特徴とする。
請求項２にかかる発明は、請求項１に記載のキャリブレーション回路において、前記平均化手段は、出力側のトランジスタのゲートと第２の基準電圧との間に第２の容量を付加するとともに、入力側のトランジスタのゲートとドレインとの間または該入力側のトランジスタのゲートと前記出力側のトランジスタのゲートとの間に第２の抵抗を挿入したカレントミラー回路からなり、平均化後の前記第１の電流を前記出力側のトランジスタから出力することを特徴とする。
請求項３にかかる発明は、請求項２に記載のキャリブレーション回路において、前記平均化手段は、前記スイッチトキャパシタの前記第１の容量の充放電の電流と前記第１の容量をバイパスするバイパス電流とを合算した電流を平均化して前記第１の電流を生成し、前記比較手段は、前記第１の抵抗に流れる電流に対して前記バイパス電流に対応するキャンセル用電流を合算した電流を前記第２の電流として、前記第１の電流と前記第２の電流の差分を求める、ことを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のキャリブレーション回路において、前記スイッチトキャパシタの前記第１の容量を、第１のサンプリングクロックで充電が行われ、前記第１のサンプリングクロックと逆相の第２のサンプリングクロックで放電が行われる第３の容量と、前記第２のサンプリングクロックで充電が行われ、前記第１のサンプリングクロックで放電が行われる第４の容量とを並列接続して構成したことを特徴とする。

【発明の効果】

【0022】

本発明によれば、スイッチトキャパシタの第１の容量が第１の定電圧を超えて充電されないようにしたので、精度の高いデューティ比をもつサンプリングクロック信号を必要とせず、非常に小規模な回路構成により、容量値や抵抗値を精度の高い値にキャリブレーションすることが出来、プロセスバラつきに依存しない安定したフィルタを実現可能となる。

【図面の簡単な説明】

【0023】

【図1】本発明のＲＣキャリブレーション回路の原理説明図である。

【図2】本発明の第１の実施例のＲＣキャリブレーション回路の回路図である。

【図3】図２のＲＣキャリブレーション回路の被キャリブレーション抵抗Ｒｘ１の具体的な回路図である。

【図4】第１の実施例で使用するクロックφ１，φ２の波形図である。

【図5】第１の実施例で使用するクロックφ１，φ２を生成する回路図である。

【図6】本発明の第２の実施例のＲＣキャリブレーション回路の回路図である。

【図7】本発明の第３の実施例のＲＣキャリブレーション回路の回路図である。

【図8】第１の従来例のＲＣキャリブレーション回路の回路図である。

【図9】図８のＲＣキャリブレーション回路の具体的な回路図である。

【図10】第２の従来例のＲＣキャリブレーション回路の回路図である。

【図11】第１の従来例のＲＣキャリブレーション回路がもつ課題の説明図である。

【図12】第１、第２の従来例のＲＣキャリブレーション回路の充放電の説明図である。

【図13】本発明のＲＣキャリブレーション回路の充放電の説明図である。

【発明を実施するための形態】

【0024】

本発明のＲＣキャリブレーション回路の原理図を図１に示す。ＯＰ１，ＯＰ２は参照電圧Ｖref_c，Ｖref_r（Ｖref_c＝Ｖref_r）が非反転入力端子に印加し反転入力端子が出力端子に接続されたオペアンプ、Ｒｘ１はサンプリングクロックφ１、φ２により相補的にオン／オフするスイッチＳＷ１，ＳＷ２と可変容量Ｃｘ１からなるスイッチトキャパシタで実現される被キャリブレーション抵抗、Ｒref１は参照抵抗、ＬＰＦ１はローパスフィルタ、ＣＰ１は比較器である。

【0025】

オペアンプＯＰ１の出力端子は参照電圧Ｖref_cとなるように制御され、これにより被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１に充電される電荷Ｑによる電流がミラーされ、Ｉｃ１’となってローパスフィルタＬＰＦ１に入力し、そのローパスフィルタＬＰＦ１から比較器ＣＰ１の非反転入力端子に電流Ｉｃ１となって流れる。また、オペアンプＯＰ２の出力端子も参照電圧Ｖref_rとなるように制御され、これにより参照抵抗Ｒref１に流れる電流Ｉr１がミラーされて比較器ＣＰ１の反転入力端子に流れる。そして、ローパスフィルタＬＰＦ１の出力電流Ｉｃ１と電流Ｉｒ１が、Ｉｃ１＝Ｉｒ１となるように、比較器ＣＰ１の出力信号によって可変容量Ｃｘ１の値が制御されることで、被キャリブレーション抵抗Ｒｘ１の抵抗値が、Ｒｘ１＝Ｒref１となるように制御される。これにより、可変容量Ｃｘ１の容量値が決定される。

【0026】

詳しくは、被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１に充放電される電荷は、Ｑ＝Ｖref_c・Ｃｘ１となり、電荷Ｑの充電が完了した後は、その可変容量Ｃｘ１に余剰に電荷が供給されることはない。つまり、同一周波数で逆相関係にある周波数ｆｓのサンプリングクロックφ１，φ２による可変容量Ｃｘ１への充電および放電が、サンプリングクロックφ１，φ２の１周期以内に完了していれば、サンプリングクロックφ１，φ２のデューティ崩れの影響を受けず、供給される電荷量Ｑは一定値となる。この充放電は周期１／ｆｓで行われるので、この電荷Ｑの流れについてローパスフィルタＬＰＦ１で時間積分すれば、正確に１／（Ｃｘ１・ｆｓ）＝Ｒｘ１に依存した電流Ｉｃ１を生成できる。同様に参照電圧Ｖref_rを印加した参照抵抗Ｒref１に流れる電流Ｉｒ１を用意し、両電流Ｉｃ１，Ｉｒ１が一致するように制御を行えば、１／（Ｃｘ１・ｆｓ）＝Ｒref１＝一定となる点を見つけることができ、この結果、プロセスやサンプリングクロックのデューティ比に一切依存せずに、可変容量Ｃｘ１の安定した容量値を用いて、安定したＲＣフィルタを形成することが可能となる。そして、実際の回路では、本発明のキャリブレーション回路と同一チップ上に形成するＲＣフィルタの調整を行うことで、所望の特性を得る。すなわち、可変容量Ｃｘ１と同一もしくは所望の比率の容量値を有する可変容量とを同一チップ上に形成し、当該可変容量の設定を、キャリブレーション回路で得た１／（Ｃｘ１・ｆｓ）＝Ｒｘ１となる可変容量Ｃｘ１の容量値と同一に設定（キャリブレーション）する。

【0027】

なお、図１では時定数の合わせ込みに被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１を目的の容量値にキャリブレーションする構成を示しているが、可変容量Ｃｘ１を固定容量に置き換えて、参照抵抗Ｒref１を可変抵抗（被キャリブレーション抵抗）に置き換え、この可変抵抗の抵抗値を比較器ＣＰ１の出力信号によって制御し、この可変抵抗の抵抗値を目的の抵抗値にキャリブレーションする、つまり時定数の合わせこみに可変抵抗を用いても良い。

【0028】

＜第１の実施例＞
第１の実施例は、ＡＣ電流を生成する可変容量Ｃｘ１を有する被キャリブレーション抵抗Ｒｘ１（スイッチトキャパシタ）と、ＤＣ電流を生成する参照抵抗Ｒref１と、ＡＣ，ＤＣ電流量に基準を与える参照電圧の生成部と、ＡＣ電流を積分するフィルタと、比較器と、から構成される。ＡＣ電流は被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１に周波数ｆｓのサンプリングクロックφ１，φ２を用いて充放電を繰り返すことで生成されるが、このとき生成される電流量は参照電圧Ｖref_cにより制限される。ＤＣ電流は参照抵抗Ｒref１に電圧Ｖref_rを与えることで生成される。ＡＣ電流はローパスフィルタを介して積分され、その積分され電圧変換された検出電圧Ｖｃが、比較器によってＤＣ電流が電圧変換された電圧と比較される。比較結果は可変容量Ｃｘ１の調整のためにフィードバックされる。ＡＣ電流は参照電圧Ｖref_cにより充電完了時の電圧が固定されているため、周期である１／ｆｓの間に可変容量Ｃｘ１が要求する電荷はＣｘ１・Ｖref_cとなる。よって可変容量Ｃｘ１により要求される電荷Ｑについて時間積分すると、正確に１／（Ｃｘ１・ｆｓ）の抵抗値をもつ被キャリブレーション抵抗Ｒｘ１に流れる電流Ｖref_c・（Ｃｘ１・ｆｓ）を得ることができる。ここで、電荷Ｑを正確に得るために、可変容量Ｃｘ１は一周期中の充電フェーズに完全に充電が完了でき、また放電フェーズに完全に放電する必要がある。つまり、可変容量Ｃｘ１の充電端子の時定数は、１／ｆｓで決まる周期に対して十分に小さい必要がある。また、積分器は例えば単純なローパスフィルタで実現でき、このフィルタについては高い精度を要求されない。

【0029】

同様に参照電圧Ｖref_rにより端子間電圧を固定された参照抵抗Ｒref１を用意した場合、そこに流れる電流はＶref_r／Ｒref１のＤＣ電流となる。このＤＣ電流と上記ＡＣ電流とを比較し、等しくなる点を見つけた場合、
Ｖref_c・（Ｃ１・ｆｓ）＝Ｖref_r／Ｒref１
Ｖref_c＝Ｖref_rであるので、
Ｒref１・Ｃ１・ｆｓ＝１
となり、ＲＣ時定数をちょうどサンプリング周波数ｆｓに合わせることが可能となる。比較については電流比較でも電流を元に生成した電圧比較でも構わない。

【0030】

実際にチップに組み込むフィルタ（図１のローパスフィルタＬＰＦ１とは別）に用いる抵抗、容量の値をそれぞれＲ’，Ｃ’、比較制御に用いる抵抗、容量（図１のＲref１、Ｃｘ１）の値をそれぞれＲ、Ｃ、容量に印加する電圧をＶref_c、抵抗に印加する電圧をＶref_rとした場合は、Ｒ’＝αＲ、Ｃ’＝βＣ、Ｖref_c＝γＶref_r、あるいは比較参照をＩｃ１＝ζＩｒ１であるとき（α、β、γ、ζは比率を示す係数）とすることで、１／ｆｓで決まる周期に対して任意のＲＣ時定数を生成することも可能となり、要求する時定数に合わせた周波数ｆｓのサンプリングクロックを用意する必要はない。チップ上で利用されているサンプリングクロックを引き回しさえすれば任意のＲＣ時定数を再現できるため、例えば通信においてナイキスト周波数ｆｓ／２で信号をカットするローパスフィルタのＲＣ時定数について、周波数ｆｓのサンプリングクロックを用いて容易にキャリブレーションすることができる。

【0031】

図２に第１の実施例のキャリブレーション回路を示す。電流源Ｉ１と、ＰＭＯＳトランジスタＭＰ１〜ＭＰ３と、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５と、抵抗Ｒａは、固定の参照電圧Ｖref＿base，Ｖref_c，Ｖref_rを生成する回路である。ここでは、電流源Ｉ１の電流がトランジスタＭＰ２，ＭＮ１に電流Ｉ２としてミラーされ、トランジスタＭＰ３，ＭＮ３に電流Ｉ３としてミラーされている。また、トランジスタＭＮ１の電流Ｉ２がトランジスタＭＮ２に電流Ｉ４としてミラーされている。さらに、トランジスタＭＮ３から抵抗Ｒａに流れる電流Ｉ３により参照電圧Ｖref_baseが作成される。この電流Ｉ３はトランジスタＭＮ４，ＭＮ５にミラーされるので、そのトランジスタＭＮ４，ＭＮ５のソースに、参照電圧Ｖref_baseに応じた参照電圧Ｖref_c，Ｖref_rが生成される。トランジスタＭＮ２は、トランジスタＭＰ４，ＭＰ５によって構成されるカレントミラー回路が正常動作するために付加する電流Ｉ４を供給するためのものである。充電動作はスイッチ切り替えのタイミング等があるため、常に行われているわけではない。被キャリブレーション抵抗Ｒｘ１が電流を引かないタイミングが生じるので、トランジスタＭＰ４に要求される電流は鋸波状になり、一切電流を流さない状態と流す状態とを繰り返すと、正常なミラー動作を行われない。そこで、ある程度流している状態と多めに流す状態とを繰り返すよう、トランジスタＭＮ２は一定のＤＣ電流Ｉ４を付加する目的で設けているものである。また、ここで生成されるＤＣ電流Ｉ４をキャンセルするための電流Ｉ４’を流すように、参照抵抗Ｒref１に抵抗Ｒ２を並列接続している。なお、請求項との関連では、平均化手段はトランジスタＭＰ５（出力側トランジスタ）と、トランジスタＭＰ６（第２の容量）で構成される。ＭＰ４は入力側のトランジスタである。

【0032】

図２の被キャリブレーション抵抗Ｒｘ１は、図１の被キャリブレーション抵抗Ｒｘ１と同じスイッチトキャパシタであり、可変容量Ｃｘ１と、サンプリングクロックφ１でオン／オフするスイッチＳＷ１と、サンプリングクロックφ２でオン／オフするスイッチＳＷ２とで構成され、トランジスタＭＮ４のソースと接地との間に接続されている。参照抵抗Ｒref１は、トランジスタＭＮ５のソースと接地との間に接続されている。

【0033】

比較器ＣＰ１は、ＰＭＯＳトランジスタＭＰ４，ＭＰ５とインバータＩＮＶ１とで構成され、被キャリブレーション抵抗Ｒｘ１に流れる電流Ｉｃ１１をカレントミラー接続のトランジスタＭＰ４，ＭＰ５で電流Ｉｃ１２にミラーして、その電流Ｉｃ１２と参照抵抗Ｒref１を流れる電流Ｉｒ１と抵抗Ｒ２を流れる電流Ｉ４’とを用いて比較が行われる。Ｉｃ１２＜Ｉｒ１＋Ｉ４’の場合に、トランジスタＭＰ５とＭＮ５の共通接続点の検出電圧ＶｃはＬレベルとなり、Ｉｃ１２＞Ｉｒ１＋Ｉ４’の場合にＨレベルとなり、それらの論理がインバータＩＮＶ１で反転されて制御信号となる。なお、電流Ｉｃ１１，Ｉｃ１２は、トランジスタＭＰ４，ＭＰ５のミラー比により調整が可能である。比較が完了すると、制御信号により被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１の値が変更され、変更された結果に基づいて再度比較が行われることが繰り返され、可変容量Ｃｘ１の値の検索が続けられる。そして、Ｉｃ１２＝Ｉｒ１＋Ｉ４’となったとき、１／（Ｃｘ１・ｆｓ）＝Ｒref１となる可変容量Ｃｘ１の容量値が決定される。

【0034】

ローパスフィルタＬＰＦ１は、ゲート容量を利用するＰＭＯＳトランジスタＭＰ６と抵抗Ｒｄによって構成される。可変容量Ｃｘ１に充電される電荷Ｑは、このローパスフィルタＬＰＦ１を介してＤＣ電流へ均され、トランジスタＭＰ５を介して電流Ｉｃ１２として供給される。なお、前記比較の繰り返し周期は、このローパスフィルタＬＰＦ１の時定数よりも十分に大きな時間で行う必要がある。

【0035】

図３に、上記した被キャリブレーション抵抗Ｒｘ１の具体的な構成を示す。被キャリブレーション抵抗Ｒｘ１は、相補的動作する２個の被キャリブレーション抵抗Ｒｘ１ａとＲｘ１ｂにより実現される。抵抗Ｒｘ１ａは、容量選択スイッチとしてのＮＭＯＳトランジスタＭＮ１１ａ１〜ＭＮ１１ａｎがそれぞれ直列接続されたｎ個の固定容量Ｃｘ１ａ１〜Ｃｘ１ａｎと、サンプリングクロックφ１でオン／オフする充電用スイッチとしてのＮＭＯＳトランジスタＭＮ１２ａと、サンプリングクロックφ２でオン／オフする放電用スイッチとしてのＮＭＯＳトランジスタＭＮ１３ａとから構成される。また、抵抗Ｒｘ１ｂは、容量選択スイッチとしてのＮＭＯＳトランジスタＭＮ１１ｂ１〜ＭＮ１１ｂｎがそれぞれ直列接続されたｎ個の固定容量Ｃｘ１ｂ１〜Ｃｘ１ｂｎと、サンプリングクロックφ２でオン／オフする充電用スイッチとしてのＮＭＯＳトランジスタＭＮ１２ｂと、サンプリングクロックφ１でオン／オフする放電用スイッチとしてのＮＭＯＳトランジスタＭＮ１３ｂとから構成される。

【0036】

以上により、固定容量Ｃｘ１ａ１〜Ｃｘ１ａｎ，Ｃｘ１ｂ１〜Ｃｘ１ｂｎは、互いに相補的に充放電が行われる。これは電荷Ｑを供給するフェーズを増やし、電流Ｉｃ１１による電圧変動を抑制するためである。なお、抵抗Ｒｘ１ａとＲｘ１ｂの選択スイッチは、前記した比較結果（インバータＩＮＶ１の出力論理）に応じて制御信号Ｓ１１〜Ｓ１ｎで共通に制御され、これにより固定容量Ｃｘ１ａ１〜Ｃｘ１ａｎ，Ｃｘ１ｂ１〜Ｃｘ１ｂｎの接続個数が切り替えられ、固定容量Ｃｘ１ａ１〜Ｃｘ１ａｎで決まる容量Ｃｘ１ａ、固定容量Ｃｘ１ｂ１〜Ｃｘ１ｂｎで決まる容量Ｃｘ１ｂの値が決定される。ここにおける被キャリブレーション抵抗Ｒｘ１へのサンプリングは、相補的に動作する。つまり、２・ｆｓでサンプリングしていることと等価になり、見えているインピーダンスは同じまま、サンプリング回数が２倍となる。したがって、通常、Ｉｃ１１＝Ｃｘ１・Ｖref_c・ｆｓとなるところを、相補にすることで、Ｑ＝Ｃｘ１・Ｖref_cの電荷を１秒間にｆｓ回だけ充電する機構を２つ持つ。結果として、キャリブレーション抵抗Ｒｘ１によって生成される電流は、Ｉｃ１１＝２・Ｃｘ１・Ｖref_c・ｆｓとなる。

【0037】

また、サンプリングクロックφ１，φ２は、図４に示すように、充放電フェーズが重ならないように生成されることが望ましい。サンプリングクロックφ１，φ２の遷移時に充放電が同時に行われる時間帯が存在すると、電荷Ｑを正しく生成できないためである。具体的には、例えば図５のような構成でサンプリングクロックφ１、φ２は生成できる。図５において、ナンド回路ＮＡＮＤ１，ＮＡＮＤ２は周波数ｆｓのサンプリングクロックを遅延する遅延回路ＤＬを構成し、アンド回路ＡＮＤはサンプリングクロックφ１を出力し、ノア回路ＮＯＲはサンプリングクロックφ２を出力する。

【0038】

なお、前記したように、スイッチトキャパシタで実現される抵抗（Ｒｘ１）を参照抵抗とし、固定抵抗（Ｒref１）をキャリブレーションされる可変抵抗（被キャリブレーション抵抗）とする場合には、図３の固定容量Ｃｘ１ａ１〜Ｃｘ１ａｎは１個の固定容量とし、Ｃｘ１ｂ１〜Ｃｘ１ｂｎも１個の固定容量とすればよい。

【0039】

ここで、理解を助けるため、図２のキャリブレーション回路について、実際に抵抗、容量の値を仮定して説明する。ミラー比は、ＭＰ１：ＭＰ２：ＭＰ３＝１：１：１、ＭＰ４：ＭＰ５＝２：１、ＭＮ１：ＭＮ２＝１：４、ＭＮ３：ＭＮ４：ＭＮ５＝１：４：４である。また、トランジスタＭＰ６の容量は１．６ｐＦ、抵抗Ｒｄ＝５ｋΩ、参照抵抗Ｒref１＝２５００Ω、Ｒ２＝２５００Ω、Ｒａ＝５ｋΩ、ｆｓ＝１００ＭＨｚである。

【0040】

電流Ｉ１＝１００μＡは、トランジスタＭＰ１〜ＭＰ３を介してＩ２＝Ｉ３＝１００μＡとしてミラーされる。ミラーされた電流はトランジスタＭＮ１，ＭＮ２によりＩ４＝４００μＡの定電流源として電圧Ｖref_cのノードに接続される。また、抵抗Ｒａにより、電圧Ｖref_base＝Ｉ３×Ｒａ＝５００ｍＶとなり、トランジスタＭＮ３のゲート電圧は、５００ｍＶ＋Ｖth_MN3となる（Ｖth_MN3はトランジスタＭＮ３の閾値である）。トランジスタＭＮ３，ＭＮ４はゲート電圧が等しく、また牽引する電流量とトランジスタの比が等しいため、参照電圧Ｖref_cとＶref_baseはＤＣでは等しい値（Ｖref_c＝Ｖref_base）となる。また、参照電圧Ｖref_rについても、そこに流れる電流が４００μＡとなっていれば、等しい値をとる。しかしながら、スイッチＳＷ１，ＳＷ２によるスイッチングの開始以前の状態では被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１による充放電が行われないため、参照抵抗Ｒref１に供給される電流圧は、４００μＡ×１／２（トランジスタＭＰ４，ＭＰ５のミラー比）＝２００μＡとなる。この結果、検出電圧ＶｃはＬレベルに落ち着いている。

【0041】

ここで、被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１に参照電圧Ｖref_cを印加するスイッチＳＷ１はｆｓ＝１００ＭＨｚで動作する。なお、可変容量Ｃｘ１の構成は図３を想定し、容量値については制御信号により１００ステップで３．５ｐＦ〜４．５ｐＦの間を切り替えることが可能とする。まずＣｘ１＝３．５ｐＦのときは、抵抗Ｒｘ１ａの容量Ｃｘ１ａと抵抗Ｒｘ１ｂの容量Ｃｘ１ｂは、１／ｆｓ＝１０ｎｓの間に２度充電されるため、ローパスフィルタＬＰＦ１により均された電流として、Ｉｃ１１＝４００μＡ＋３５０μＡ、Ｉｃ１２＝２００μＡ＋１７５μＡが流れる。なお、ローパスフィルタＬＰＦ１の時定数は５ｋΩ×１．６ｐＦ＝８ｎｓとなるので、電流Ｉｃ１１がＤＣ的に十分落ち着くまで、例えば８０ｎｓ（５０サイクル）程度は一評価に費やした方が良い。このとき、並列に接続したＲref１とＲ２の合成抵抗値は１２５０Ωとなるので、電圧値としては、１２５０Ω×３７５μＡ＝４６８．７５ｍＶ（＜Ｖref_base）となるので、検出電圧Ｖｃは抵抗Ｒref１のパスに引かれＬレベルのままである。

【0042】

実施例の場合、可変容量Ｃｘ１が最大４．５ｐＦ、クロックφ１，φ２が１００ＭＨｚであるため、１／２サイクル＝５ｎｓでその可変容量Ｃｘ１である４．５ｐＦを充電できれば良い。ここで、更にデューティ崩れに強いこと、実際の容量が変動すること、クロックに遅延素子を追加しその遅延変動があることを考慮して、例えば３ｎｓで可変容量Ｃｘ１である４．５ｐＦの充電が完了することを考えると、時定数τ＝ＲＣが３ｎｓになるには、３ｎｓ＝４．５ｐＦ×Ｒより、Ｒ≒６６７Ωとなる。時定数の考え方に従えば、この時点（この場合３ｎｓ）では約６３％しか充電は完了していないことになることを考慮し、マージンを考えて、実際には時定数に換算して十倍程度の時間を確保することで充電が確実に完了するよう設計する。以上の要件を踏まえ、スイッチＳＷ１のオン抵抗と、チャージする経路に存在するトランジスタＭＮ４のインピーダンスも含めて、その合計の抵抗値が６６.７Ω以下になるよう調整する。実際にトランジスタのオン抵抗でこれを実現する場合は、それよりも容易に低く抑えることができる。従って本発明のキャリブレーション回路は実現可能性は高い。また上記のように設計することにより、３ｎｓで充放電が完了することが実現できるので、本実施例のようにクロックφ１，φ２が１００ＭＨｚの周波数で動作させる場合には、すなわちデューティ崩れにより最大２ｎｓ程度充放電時間が削られても問題ない。実際にはさらに充放電時間を速くすることにより、デューティ崩れに対するマージンを増やすことも可能である。

【0043】

図１２と図１３は、容量への電荷のチャージ、ディスチャージを制御するクロックの、デューティ比が変わったときの従来例と本発明の電荷の充放電の具体例である。ここで図１２は従来例を、図１３は本発明の場合を示し、それぞれ（a）はクロックのデューティ比が５：５の場合の容量への充放電を、(b)は同じくデューティ比６：４でチャージする期間が長くなった場合を示している。

【0044】

従来例の場合、定電流源で充電しているためにデューティ比が崩れるとその影響を受ける。すなわち、デューティ比が５：５からチャージする期間が長くなると、過充電が発生する。ここに示していないが、充電時間が短くなれば充電の不足が発生することになる。

【0045】

一方、本発明では、第１に容量に接続するＤＣ電圧を定電圧にして過充電が発生しない回路構成とし、さらに第２に充電すべき時定数を小さくして充電時間の短縮を図っている。これによって、サンプリングクロックの周波数内で、しかもデューティ比によらずに目標とする充電量に対して過不足のない充電が可能となり、正しい電流量による容量と抵抗の比較を実現している。

【0046】

一評価が完了し、フラグに変化が無かった場合、制御信号を変化させ、次の評価を行う。今回は回路構成の簡素化を想定し、制御信号は評価の度にカウントアップし、容量Ｃｘ１の容量値を線形に増加させる構成とし、フラグがＨレベルからＬレベルに遥移した時点で、Ｒref１・Ｃｘ１・ｆｓ＝一定値を達成するＲＣ値を得たと判断する。

【0047】

順次評価を実行することで、Ｉｃ１１＝４００μＡ＋３５０μＡ→４００μＡ＋３６０μＡ→４００μＡ＋３７０μＡ→・・・と増加していき、Ｉｃ１１＝４００μＡ＋４００μＡとなった時点（Ｃｘ１＝４ｐＦ）で、並列に接続した抵抗Ｒref１とＲ２の合成抵抗値は１２５０Ωとなるので、電圧値としては、１２５０Ω×４００μＡ＝５００ｍＶ＝Ｖref_baseとなり、ちょうど電流量が釣り合う。その後、容量値が増えると、電流Ｉｃ１２が電流Ｉｒ１を上回るため、検出電圧ＶｃがＨレベルへと移行し、その結果、フラグがＬレベルに遷移し、比較評価が完了する。

【0048】

上記条件の場合、
Ｒｒｅｆ１×Ｃｘ１＝２５００Ω×４ｐＦ
＝１０ｎｓ（ｆｐ＝１／（２πＲＣ））
＝１５．９ＭＨｚ
程度にてフラグが反転することになる。抵抗値や容量値がプロセスのばらつきを持った場合、プロセスのばらつきによって参照抵抗Ｒref１の値や可変容量Ｃｘ１ａ，Ｃｘ１ｂの値が変動しでも、第１の実施例のＲＣキャリブレーション回路を利用することにより、前記のように、Ｒref１×Ｃｘ１×ｆｓ＝一定となるようにキャリブレーションでき、つまりプロセスのばらつきの影響を受けない。さらに、実際に利用されるフィルタを構成する抵抗および容量も、キャリブレーション回路を構成する参照抵抗Ｒref１および可変容量Ｃｘ１と同一の半導体集積回路チップ内に集積されるため、参照抵抗Ｒref１および可変容量Ｃｘ１と共通の「プロセスのばらつき」の影響を受けて変動するため、フィルタのＲＣ時定数も、キャリブレーション回路によるキャリブレーション結果に基づいて調整することにより、プロセスのばらつきの影響をうけない。なお、可変容量Ｃｘ１の値の変化のステップ幅を小さくすることで収束の精度を高くすることができ、また可変容量Ｃｘ１の値の変化のレンジを広くすることで、対応できるバラつき幅が広くなる。

【0049】

＜第２の実施例＞
図６に第２の実施例を示す。オペアンプＯＰ１の反転入力端子に参照電圧Ｖref_cが入力され、出力端子にＰＭＯＳトランジスタＭＰ２１のゲートが接続されている。そして、そのトランジスタＭＰ２１のドレインが非反転入力端子に入力することで、その非反転入力端子が参照電圧Ｖref_cになるように制御される。また、トランジスタＭＰ２１のソース側には、トランジスタＭＰ２２，ＭＰ２３からなるカレントミラー回路が接続され、そこには容量Ｃｄと抵抗ＲｄによるローパスフィルタＬＰＦ１が構成されている。そして、トランジスタＭＰ２３のドレインが参照抵抗Ｒref１と比較器ＣＰ１の非反転入力端子に接続されている。この比較器ＣＰ１の反転入力端子には電圧Ｖref_rが入力している。抵抗Ｒ１は、図２のトランジスタＭＮ２と同様に、オペアンプＯＰ１を安定駆動させるためのＤＣ電流生成部であり、ここで生成されるＤＣ電流をキャンセルするために、実施例１と同様に、参照抵抗Ｒref１には抵抗Ｒ２を並列接続している。

【0050】

第２の実施例では、トランジスタＭＰ２１，ＭＰ２２のパスに、参照電圧Ｖref_cと抵抗Ｒ１によって流れるＤＣ電流Ｉresと、被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１の充放電によって流れるＡＣ電流Ｉcapの合計電流Ｉ５（＝Ｉres＋Ｉcap）が流れる。この電流Ｉ５はローパスフィルタＬＰＦ１によってフィルタリングされ、トランジスタＭＰ２３に、電流Ｉ６＝Ｋ（Ｉres＋Ｉcap_integ）が流れる。Ｉcap_integはＩcapの積分電流、ＫはトランジスタＭＰ２２，ＭＰ２３のカレントミラー比である。この電流Ｉ６は、参照抵抗Ｒref１と抵抗Ｒ２とに流れるが、比較器ＣＰ１にてＶｃ＝Ｖref_rのときに電流Ｉresがキャンセルされるよう、抵抗Ｒ２は設定される。検出電圧Ｖｃは、電流Ｉ６と、参照抵抗Ｒref１および抵抗Ｒ２に流れる電流との大小関係によって決まる。この検出電圧Ｖｃが比較器ＣＰ１によって電圧Ｖref_rと比較され、その比較結果に応じて、被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１の容量値が切り替えられる。

【0051】

＜第３の実施例＞
図７に第３の実施例を示す。図６と同じものには同じ符合を付けた。オペアンプＯＰ２の反転入力端子に参照電圧Ｖref０が入力され、出力端子にＰＭＯＳトランジスタＭＰ２４のゲートが接続されている。そして、そのトランジスタＭＰ２４のドレインの電圧が非反転入力端子に入力することで、その非反転入力端子が電圧Ｖref０になるよう制御される。参照抵抗Ｒref０に電圧Ｖref０が印加することで流れるＤＣ電流Ｉ７は、ＰＭＯＳトランジスタＭＰ２５，ＭＰ２６のカレントミラー回路でミラーされてトランジスタＭＰ２６，ＭＮ２１に電流Ｉ８として流れる。一方、オペアンプＯＰ１の側では、トランジスタＭＮ２１とカレントミラー接続の図６における抵抗Ｒ１としてのＮＭＯＳトランジスタＭＮ２２が接続されている。また、トランジスタＭＰ２３のドレインには、トランジスタＭＮ２１とカレントミラー接続される参照抵抗Ｒref１としてのトランジスタＭＮ２３と抵抗Ｒ２としてのトランジスタＭＮ２４のドレインが接続されている。そして、トランジスタＭＰ２３とＭＮ２３のドレイン共通接続点の検出電圧ＶｃのＬレベル／ＨレベルがインバータＩＮＶ２によって識別されて、図６の回路と同様に、被キャリブレーション抵抗Ｒｘ１の可変容量Ｃｘ１の調整に使用される。

【0052】

なお、第２の実施例（図６）および第３の実施例（図７）は、第１の実施例（図１）とローパスフィルタを構成する抵抗Ｒｄの挿入位置が異なっている。第１の実施例ではトランジスタＭＰ５とＭＰ４の共通ゲートとトランジスタＭＰ４のドレインとの間に抵抗Ｒｄが接続されているのに対して、第２および第３の実施例では、トランジスタＭＰ２２のゲートはトランジスタＭＰ２３のゲートと抵抗Ｒｄによって隔てられている。この構成の違いによって第２および第３の実施では、第１の実施例に比べてカレントミラー回路の入力電流が揺れることがあるが、本発明の特性に大きく影響するものではなく、いずれの回路構成を採用しても問題はない。

【符号の説明】

【0053】

Ｒｘ１，Ｒｘ１ａ，Ｒｘ１ｂ，Ｒｘ２：被キャリブレーション抵抗
Ｒref１，Ｒref２，Ｒref３：参照抵抗
Ｃｘ１：可変容量、Ｃｓ１、Ｃ１ａ１１〜Ｃ１ａｎ，Ｃ１ｂ１１〜Ｃ１ｂｎ：固定容量
ＯＰ１，ＯＰ２：オペアンプ
ＣＰ１：比較器
Ｖref０，Ｖref_base，Ｖref_c、Ｖref_r：参照電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】