特許第6134727号(P6134727)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧

<>
  • 特許6134727-半導体装置およびその製造方法 図000002
  • 特許6134727-半導体装置およびその製造方法 図000003
  • 特許6134727-半導体装置およびその製造方法 図000004
  • 特許6134727-半導体装置およびその製造方法 図000005
  • 特許6134727-半導体装置およびその製造方法 図000006
  • 特許6134727-半導体装置およびその製造方法 図000007
  • 特許6134727-半導体装置およびその製造方法 図000008
  • 特許6134727-半導体装置およびその製造方法 図000009
  • 特許6134727-半導体装置およびその製造方法 図000010
  • 特許6134727-半導体装置およびその製造方法 図000011
  • 特許6134727-半導体装置およびその製造方法 図000012
  • 特許6134727-半導体装置およびその製造方法 図000013
  • 特許6134727-半導体装置およびその製造方法 図000014
  • 特許6134727-半導体装置およびその製造方法 図000015
  • 特許6134727-半導体装置およびその製造方法 図000016
  • 特許6134727-半導体装置およびその製造方法 図000017
  • 特許6134727-半導体装置およびその製造方法 図000018
  • 特許6134727-半導体装置およびその製造方法 図000019
  • 特許6134727-半導体装置およびその製造方法 図000020
  • 特許6134727-半導体装置およびその製造方法 図000021
  • 特許6134727-半導体装置およびその製造方法 図000022
  • 特許6134727-半導体装置およびその製造方法 図000023
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6134727
(24)【登録日】2017年4月28日
(45)【発行日】2017年5月24日
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
   H01L 23/532 20060101AFI20170515BHJP
   H01L 21/768 20060101ALI20170515BHJP
   H01L 21/3205 20060101ALI20170515BHJP
【FI】
   H01L21/90 K
   H01L21/88 M
【請求項の数】20
【全頁数】21
(21)【出願番号】特願2014-540661(P2014-540661)
(86)(22)【出願日】2013年11月8日
(86)【国際出願番号】JP2013080195
(87)【国際公開番号】WO2015068251
(87)【国際公開日】20150514
【審査請求日】2016年10月11日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100080001
【弁理士】
【氏名又は名称】筒井 大和
(74)【代理人】
【識別番号】100113642
【弁理士】
【氏名又は名称】菅田 篤志
(74)【代理人】
【識別番号】100117008
【弁理士】
【氏名又は名称】筒井 章子
(74)【代理人】
【識別番号】100147430
【弁理士】
【氏名又は名称】坂次 哲也
(72)【発明者】
【氏名】宇佐美 達矢
(72)【発明者】
【氏名】三浦 幸男
(72)【発明者】
【氏名】土屋 秀昭
【審査官】 正山 旭
(56)【参考文献】
【文献】 特開2006−128591(JP,A)
【文献】 特表2006−525651(JP,A)
【文献】 特開2003−229481(JP,A)
【文献】 特開2010−272826(JP,A)
【文献】 特開2005−302811(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/768
H01L 21/3205
H01L 23/532
(57)【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成され、主面を有する層間絶縁膜と、
前記層間絶縁膜内に埋め込まれ、互いに隣接する第1配線および第2配線と、
前記第1配線と前記第2配線との間に位置し、前記層間絶縁膜の前記主面に形成されたプラズマによるダメージ層と、
前記ダメージ層の下方において、前記層間絶縁膜に形成された電界緩和層と、
を有し、
前記第1配線と前記第2配線とは、主に銅膜からなり、
前記ダメージ層と前記電界緩和層とは、窒素を含む層であり、前記電界緩和層の窒素濃度は、前記ダメージ層の窒素濃度よりも大である、半導体装置。
【請求項2】
請求項1記載の半導体装置において、
前記層間絶縁膜は、比誘電率が3.0以下の絶縁膜からなる、半導体装置。
【請求項3】
請求項2記載の半導体装置において、
前記層間絶縁膜は、SiCOH膜からなる、半導体装置。
【請求項4】
請求項1記載の半導体装置において、
前記ダメージ層は、前記層間絶縁膜の前記主面から深さ4nmの範囲に存在する、半導体装置。
【請求項5】
請求項1記載の半導体装置において、
前記電界緩和層は、窒素濃度のピーク領域を有する、半導体装置。
【請求項6】
請求項5記載の半導体装置において、
前記窒素濃度のピーク領域は、前記層間絶縁膜の前記主面から5〜20nmの範囲に位置する、半導体装置。
【請求項7】
請求項1記載の半導体装置において、
前記電界緩和層は、前記層間絶縁膜の前記主面を基準にして、前記第1配線の厚さの1/2より浅い位置に設けられている、半導体装置。
【請求項8】
半導体基板と、
前記半導体基板上に形成され、第1主面を有する層間絶縁膜と、
前記層間絶縁膜内に埋め込まれ、互いに隣接する第1配線および第2配線と、
前記第1配線と前記第2配線との間に位置し、前記層間絶縁膜の前記第1主面に形成されたプラズマによるダメージ層と、
前記第1配線、前記第2配線およびダメージ層に接触し、前記第1配線、前記第2配線および前記層間絶縁膜を覆う絶縁性バリヤ膜と、
を有し、
前記第1配線と前記第2配線とは、主に銅膜からなり、
前記絶縁性バリヤ膜は、窒素を含有する絶縁膜であり、前記ダメージ層に接触する第1表面と前記第1表面と反対側の第2表面とを有し、前記絶縁性バリヤ膜は、前記第1表面の窒素濃度よりも高い窒素濃度を有する第1領域を有する、半導体装置。
【請求項9】
請求項8記載の半導体装置において、
前記窒素濃度が高い第1領域は、前記第2表面側に位置する、半導体装置。
【請求項10】
請求項8記載の半導体装置において、
前記絶縁性バリヤ膜の窒素濃度は、前記第1表面から前記第2表面に向かって増加している、半導体装置。
【請求項11】
請求項8記載の半導体装置において、
前記層間絶縁膜は、比誘電率が3.0以下の絶縁膜からなる、半導体装置。
【請求項12】
請求項11記載の半導体装置において、
前記層間絶縁膜は、SiCOH膜からなる、半導体装置。
【請求項13】
請求項8記載の半導体装置において、
前記ダメージ層の下方において、前記層間絶縁膜内に電界緩和層を有する、半導体装置。
【請求項14】
請求項13記載の半導体装置において、
前記ダメージ層と前記電界緩和層とは、窒素を含む層であり、前記電界緩和層の窒素濃度は、前記ダメージ層の窒素濃度よりも大である、半導体装置。
【請求項15】
(a)半導体基板を準備する工程、
(b)前記半導体基板上に、第1主面を有し、かつ所定の膜厚を有する層間絶縁膜を形成する工程、
(c)前記層間絶縁膜の前記第1主面に第1配線溝および第2配線溝を形成する工程、
(d)前記第1配線溝および第2配線溝内に選択的に銅膜を設け、第1配線および第2配線を形成する工程、
(e)前記第1配線、前記第2配線および前記層間絶縁膜の前記第1主面にアンモニアを含有するプラズマ処理を施す工程、
を有し、
前記工程(b)において、前記層間絶縁膜には、前記第1主面より深い位置に電界緩和層が設けられており、
前記工程(e)において、前記層間絶縁膜の前記第1主面にはダメージ層が形成される、半導体装置の製造方法。
【請求項16】
請求項15記載の半導体装置の製造方法において、
前記電界緩和層と前記ダメージ層は、前記層間絶縁膜よりも窒素濃度が大の層である、半導体装置の製造方法。
【請求項17】
請求項16記載の半導体装置の製造方法において、
前記電界緩和層は、前記層間絶縁膜を形成後に、前記層間絶縁膜内に窒素をイオン打ち込みすることにより形成する、半導体装置の製造方法。
【請求項18】
請求項16記載の半導体装置の製造方法において、
前記層間絶縁膜はSiCOH膜からなり、前記SiCOH膜は、有機シランガスおよび酸化ガスを用いたCVD法により形成し、
前記SiCOH膜形成工程の途中でアンモニアガスを添加することにより、前記SiCOH膜内に前記電界緩和層を形成する、半導体装置の製造方法。
【請求項19】
請求項15記載の半導体装置の製造方法において、
前記層間絶縁膜はSiCOH膜からなり、前記SiCOH膜は、有機シランガスおよび酸化ガスを用いたCVD法により形成し、
前記SiCOH膜形成工程の途中で酸素系ガスの流量を増加することにより、前記SiCOH膜内に前記電界緩和層を形成する、半導体装置の製造方法。
【請求項20】
請求項15記載の半導体装置の製造方法において、
前記工程(e)の後に、更に、
(f)前記層間絶縁膜上に、前記第1配線、前記第2配線および前記ダメージ層に接する第1表面と前記第1表面と反対側の第2表面を有する絶縁性バリヤ膜を形成する工程、
を有し、
前記絶縁性バリヤ膜の前記第2表面の窒素濃度は、前記第1表面の窒素濃度よりも大である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、例えば、Cu配線を備えた半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【0002】
近年の半導体装置においては、高速動作、低消費電力などの為にCu(銅)配線の適用が必須となっている。Cu配線は、ダマシン(Damascene)法を用いて、半導体基板上の層間絶縁膜に配線溝を形成後、この配線溝の内部および層間絶縁膜上にCu(銅)膜を堆積し、次に化学機械研磨(CMP:Chemical Mechanical Polishing)法を用いて配線溝内に選択的にCu膜を残すことにより形成される。層間絶縁膜には、酸化シリコン膜等が用いられている。
【0003】
Cu配線を構成するCuは、例えば、Al(アルミニウム)のような配線材料に比べ、酸化シリコン膜等の層間絶縁膜中に拡散しやすいので、Cu配線の底面および側面は、TiN(窒化チタン)膜等の導電性バリヤ膜で覆われている。また、Cu配線の表面は、隣接する層間絶縁膜の表面とともに絶縁性バリヤ膜で覆われている。
【0004】
このようなCu配線構造において、層間絶縁膜と絶縁性バリヤ膜の界面をCuイオンが移動することにより、Cu配線のTDDB(Time Dependence on Dielectric Breakdown)が発生する。特にCu-CMP後にCu表面が酸化され、CuOになっているとCuがイオン化されやすくTDDBが劣化する。このCu配線のTDDB特性を向上させるために、Cu配線および層間絶縁膜の表面にアンモニア(NH3)プラズマ処理を施し、Cu配線表面のCuOをCuに還元し、その後に絶縁性バリヤ膜を形成する技術が知られている。
【0005】
また、層間絶縁膜としては、配線間容量を低減するために低誘電率の絶縁膜、例えば、SiCOHなどの使用が検討されている。
【0006】
“Effective Cu Surface Pre-treatment for High-reliable 22nm-node Cu Dual Damascene Interconnects with High Plasma resistant Ultra Low-k Dielectric(k=2.2)”(非特許文献1)には、低誘電率の絶縁膜に形成したCu配線にアンモニアプラズマ処理を施すことが開示されている。また、アンモニアプラズマ処理により、低誘電率の層間絶縁膜表面に酸化膜のような誘電率が高いダメージ層が形成され、RC特性や信頼性が低下することが開示されている。
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】F.Ito et al., “Effective Cu Surface Pre-treatment for High-reliable 22nm-node Cu Dual Damascene Interconnects with High Plasma resistant Ultra Low-k Dielectric(k=2.2)” Advanced Metalization Conference October 5-7, 2010
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明者は、層間絶縁膜として低誘電率の絶縁膜を使用したCu配線について検討し、次の問題点を見い出した。
【0009】
半導体装置の微細化が進み、Cu配線間スペースが小さくなる一方、電源電圧はほぼ一定のままであり、Cu配線間の層間絶縁膜に加わる電界強度は大きくなる傾向にある。また、Cu配線は、その製造方法に依存して、膜厚方向でテーパー形状を有しており、隣接するCu配線の上端部間にかかる電界が最も高くなる。つまり、層間絶縁膜と絶縁性バリヤ膜との界面が最もTDDB破壊(TDDB寿命の低下)が起こりやすい箇所と言える。
【0010】
さらに、CMP処理後のアンモニアプラズマ処理によって、低誘電率の層間絶縁膜の表面が酸化および窒化されダメージ層が形成されると、層間絶縁膜の誘電率よりダメージ層部分の誘電率が高いため、ダメージ層部分に電界が集中しやすく、Cu配線間のTDDB寿命が低下(悪化)するという問題があった。
【0011】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
一実施の形態によれば、半導体装置は、層間絶縁膜と、層間絶縁膜内に形成された隣接するCu配線と、層間絶縁膜の表面とCu配線の表面に接し、かつ層間絶縁膜とCu配線を覆う絶縁性バリヤ膜と、を有する。そして、隣接するCu配線間において、層間絶縁膜はその表面にダメージ層を有し、ダメージ層より深い位置に、ダメージ層の窒素濃度よりも高い窒素濃度を持つ電界緩和層を有する。
【発明の効果】
【0013】
一実施の形態によれば、Cu配線を備えた半導体装置のTDDB寿命を向上させることができる。
【図面の簡単な説明】
【0014】
図1】一実施の形態の半導体装置の要部断面図である。
図2】一実施の形態の半導体装置の製造工程中の要部断面図である。
図3図2に続く半導体装置の製造工程中の要部断面図である。
図4図3に続く半導体装置の製造工程中の要部断面図である。
図5図4に続く半導体装置の製造工程中の要部断面図である。
図6図5に続く半導体装置の製造工程中の要部断面図である。
図7】一実施の形態の半導体装置の層間絶縁膜のCN−強度分布図である。
図8図6に続く半導体装置の製造工程中の要部断面図である。
図9図8に続く半導体装置の製造工程中の要部断面図である。
図10図9に続く半導体装置の製造工程中の要部断面図である。
図11図10に続く半導体装置の製造工程中の要部断面図である。
図12図11に続く半導体装置の製造工程中の要部断面図である。
図13図12に続く半導体装置の製造工程中の要部断面図である。
図14】一実施の形態の半導体装置の層間絶縁膜のCN−強度比とTDDB寿命の関係を示すグラフである。
図15】第2の実施の形態の半導体装置の製造方法に係るガスフロー図である。
図16】第2の実施の形態に係る層間絶縁膜のCN−強度分布図である。
図17】第2の実施の形態の半導体装置の製造方法に係るガスフロー図の変形例である。
図18】第3の実施の形態に係る層間絶縁膜のCN−強度分布図である。
図19】第4の実施の形態に係る半導体装置の要部断面図である。
図20】第4の実施の形態に係る絶縁性バリヤ膜のCN−強度分布図である。
図21】第4の実施の形態の半導体装置の製造方法に係るガスフロー図である。
図22】第4の実施の形態に係る絶縁性バリヤ膜のCN−強度分布図の変形例である。
【発明を実施するための形態】
【0015】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0016】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0017】
(実施の形態1)
図1は、本実施の形態の半導体装置の断面構造を示す要部断面図である。
【0018】
シリコンからなるP型半導体基板SUBの主面(表面)には、複数のP型ウエル領域PWと複数のN型ウエル領域NWが形成されている。P型ウエル領域PW内には、N型MISFET(Metal Insulator Semiconductor Field Effect Transistor) Qn(以下、N型MISFETQnと記載する)が形成され、N型ウエル領域NW内にはP型MISFET Qp(以下、P型MISFETQpと記載する)が形成される。半導体基板SUBの表面には酸化シリコン膜等の絶縁膜で構成された素子分離膜(素子分離領域)STが部分的に形成されている。素子分離膜STはP型ウエル領域PW内およびN型ウエル領域NW内において、N型MISFET形成領域およびP型MISFET形成領域を規定している。つまり、平面視において、P型ウエル領域PW内の素子分離膜STに囲まれた領域にN型MISFETが1つまたは複数形成される。また、平面視において、N型ウエル領域NW内の素子分離膜STに囲まれた領域にP型MISFETQpが1つまたは複数形成される。N型MISFETQnは、素子分離膜STに接するN型のソース領域NSDおよびN型のドレイン領域NSDと、ソース領域NSDとドレイン領域NSDの間のチャネル形成領域NCHと、チャネル形成領域NCH上にゲート絶縁膜NGIを介して形成されたゲート電極NGとからなる。N型のソース領域NSD、N型のドレイン領域NSDおよびゲート電極NGの表面にはシリサイド膜SILが形成されている。P型MISFETQpは、素子分離膜STに接するP型のソース領域PSDおよびP型のドレイン領域PSDと、ソース領域PSDとドレイン領域PSDの間のチャネル形成領域PCHと、チャネル形成領域PCH上にゲート絶縁膜PGIを介して形成されたゲート電極PGとからなる。P型のソース領域PSD、P型のドレイン領域PSDおよびゲート電極PGの表面にはシリサイド膜SILが形成されている。
【0019】
N型MISFETQn、P型MISFETQpおよび素子分離膜STは、窒化シリコン膜からなる絶縁膜である第1エッチングストッパ膜EST1で覆われている。更に、第1エッチングストッパ膜EST1上には、絶縁膜である第1層間絶縁膜INS1が形成されており、第1層間絶縁膜INS1は、BP(Boron,Phosphorus)-TEOS膜からなる。第1エッチングストッパ膜EST1および第1層間絶縁膜INS1には、複数の第1コンタクトホールVG1が形成されており、第1コンタクトホールVG1内には金属導体膜である第1プラグ電極M1Vが設けられている。第1プラグ電極M1Vは、N型MISFETQnのソース領域NSDおよびドレイン領域NSD、更に、P型MISFETQpのソース領域PSDおよびドレイン領域PSDに電気的に接続されている。第1プラグ電極M1Vは、窒化チタン膜(TiN)とタングステン膜(W)の積層構造で構成されている。第1エッチングストッパ膜EST1は、第1層間絶縁膜INS1に第1コンタクトホールVG1を形成する際に、エッチングストッパとして機能する。第1コンタクトホールVG1形成時のエッチングは、第1層間絶縁膜INS1のエッチングレートが第1エッチングストッパ膜EST1のエッチングレートに対して大となる条件で第1層間絶縁膜INS1に第1コンタクトホールVG1を形成するためのエッチングを行う。次に、第1層間絶縁膜INS1に対して膜厚が小である第1エッチングストッパEST1に第1コンタクトホールVG1を形成するためのエッチングを実施することで、半導体基板SUBの削れを低減できる。
【0020】
第1層間絶縁膜INS1および第1プラグ電極M1V上には、絶縁膜である第2エッチングストッパ膜EST2と絶縁膜である第2層間絶縁膜INS2が順に形成されている。第2エッチングストッパ膜EST2は窒化シリコン膜からなり、第2層間絶縁膜INS2は、例えば、比誘電率が3.0以下のLow−k絶縁膜で構成される。第2層間絶縁膜INS2は、具体的には、SiCOHであり、それ以外の膜としては、有機ポリマー膜(ポリアリレン、ベンゾシクロブテン、ポリイミド等)、パリレン(登録商標)またはBCN(窒化ホウ素炭素)膜等である。第2エッチングストッパ膜EST2と第2層間絶縁膜INS2には、複数の第1配線溝WG1が設けられており、第1配線溝WG1内には、金属導体膜からなる第1配線M1Wが形成されている。第1配線M1Wは、チタン(Ti)、窒化チタン(TiN)膜、タンタル(Ta)膜および窒化タンタル(TaN)膜の1つまたは複数の積層膜と銅(Cu)膜の積層構造からなる銅(Cu)配線である。銅膜は、銅を主成分とするが、アルミニウム(Al)、マンガン(Mn)またはパラジウム(Pd)等の添加物を含んでも良い。チタン(Ti)、窒化チタン(TiN)膜、タンタル(Ta)膜および窒化タンタル(TaN)膜の1つまたは複数の積層膜は、銅(Cu)膜と第2層間絶縁膜INS2との間に位置し、銅(Cu)が第2層間絶縁膜INS2内に拡散するのを防止する役割が有る。つまり、前述の導電性バリヤ膜である。第1配線M1Wは、第1プラグ電極M1Vに電気的に接続されている。
【0021】
第1配線M1Wおよび第2層間絶縁膜INS2を覆うように、絶縁膜である第1絶縁性バリヤ膜BR1および絶縁膜である第3層間絶縁膜INS3が順に形成されている。第1絶縁性バリヤ膜BR1は、窒化シリコン膜または窒化炭化ケイ素薄膜(SiCN薄膜)またはそれらの積層膜からなる。第1絶縁性バリヤ膜BR1は、第1配線M1Wを構成する銅(Cu)が第3層間絶縁膜INS3内に拡散するのを防止する役割が有る。つまり、前述の絶縁性バリヤ膜である。また、第3層間絶縁膜INS3は、第2層間絶縁膜INS2と同様の材料で構成されており、例えば、SiCOHからなる。
【0022】
第3層間絶縁膜INS3には、複数の第2配線溝WG2が設けられており、第2配線溝WG2内には、金属導体膜からなる第2配線M2Wが形成されている。第1配線溝WG1に繋がるように、第3層間絶縁膜INS3および第1バリヤ膜BR1には、第2コンタクトホールVG2が形成されており、第2コンタクトホールVG2内には、金属導体膜からなる第2プラグ電極M2Vが設けられている。第2配線M2Wおよび第2プラグ電極M2Vは、チタン(Ti)、窒化チタン(TiN)膜、タンタル(Ta)膜および窒化タンタル(TaN)膜の1つまたは複数の積層膜と銅(Cu)膜の積層構造からなる銅(Cu)配線で一体的に構成されている。チタン(Ti)、窒化チタン(TiN)膜、タンタル(Ta)膜および窒化タンタル(TaN)膜の1つまたは複数の積層膜は、銅(Cu)膜と第3層間絶縁膜INS3との間に位置し、銅(Cu)が第3層間絶縁膜INS3内に拡散するのを防止する役割が有る。つまり、前述の導電性バリヤ膜である。銅膜は、銅を主成分とするが、アルミニウム(Al)、マンガン(Mn)またはパラジウム(Pd)等の添加物を含んでも良い。第2配線M2Wは、第2プラグ電極M2Vを介して第1配線M1Wに電気的に接続されている。第2配線M2Wおよび第3層間絶縁膜INS3を覆うように、絶縁膜である第2絶縁性バリヤ膜BR2が形成されている。第2絶縁性バリヤ膜BR2は、窒化シリコン膜および窒化炭化ケイ素薄膜(SiCN薄膜)の単層膜または積層膜などからなる。
【0023】
本実施の形態では、第1層目配線である第1配線M1Wおよび第2層目配線である第2配線M2Wのみを示しているが、第2配線M2W上に更なる配線を形成しても良い。
【0024】
以下、図1において、破線で囲まれた部分を用いて本実施の形態を説明する。
【0025】
図2から図6および図8から図13は、本実施の形態の半導体装置の製造工程中の要部断面図である。図7はSiN/SiCOH積層構造の飛行時間型二次イオン質量分析法(TOF−SIMS:Time Of Flight Secondary Ion Mass Spectrometry)によるCN−強度のデプスプロファイル図であり、図14はTOF−SIMSのSiCOH膜のCN−強度のバルクとSiNの近傍のSiCOH表層部の比と実際の同層配線間のTDDB寿命の関係を示すグラフである。以下、図1も参照しながら本実施の形態の半導体装置の製法を説明する。図2は、第2層間絶縁膜INS2および第1絶縁膜INS21の形成工程を説明する図面である。N型MISFETQnおよびP型MISFETQpを形成した半導体基板SUBを準備し、N型MISFETQnおよびP型MISFETQpを覆うように、半導体基板SUB上に絶縁膜からなる第1層間絶縁膜INS1を形成する。次に、N型MISFETQnのソース領域NSDおよびドレイン領域NSD、更に、P型MISFETQpのソース領域PSDおよびドレイン領域PSDを露出するように、第1層間絶縁膜INS1に第1コンタクトホールVG1を形成する。次に、第1コンタクトホールVG1内に第1プラグ電極M1Vを形成する。次に、図2に示すように、第1プラグ電極M1Vおよび第1層間絶縁膜INS1上に、順に、絶縁膜からなる第2エッチングストッパEST2、絶縁膜からなる第2層間絶縁膜INS2および絶縁膜からなる第1絶縁膜INS21を形成する。第2層間絶縁膜INS2を構成するSiCOH膜は、有機シランガス(3MS:トリメチルシラン、4MS:テトラメチルシラン,1MS:モノメチルシラン、2MS:ジメチルシラン)および酸化ガス(O2、N2O、CO、CO2など)を用いたCVD法により形成することができる。第1絶縁膜INS21は、第2層間絶縁膜INS2よりも誘電率が高く機械的強度の大きい膜であり、例えば、酸化シリコン膜や第2層間絶縁膜INS2よりも誘電率の高い加工耐性にすぐれているSiCOH膜を使用することができる。第1絶縁膜INS21の膜厚は、第2層間絶縁膜INS2の膜厚よりも小である。
【0026】
図3は、第1配線溝WG1の形成工程を説明する図面である。第1絶縁膜INS21上に第1配線M1Wのパターンに対応する開口部を有する絶縁膜からなる第1レジスト膜PR1を形成する。第1レジスト膜PR1をマスクとして第1絶縁膜INS21、第2層間絶縁膜INS2にドライエッチングを施し、第1配線溝WG1を形成する。このドライエッチングは、第2エッチングストッパ膜EST2に対し、第2層間絶縁膜INS2および第1絶縁膜INS21のエッチングレートが高い(大きい)条件で実施する。第1配線溝WG1は、第2層間絶縁膜INS2だけでなく第1絶縁膜INS21にも形成されている。また、第1配線溝WG1の断面形状は、第1配線溝WG1の底部の開口径よりも第1配線溝WG1の上部の開口径が広いテーパー形状となっている。つまり、隣接する第1配線溝WG1間の第1絶縁膜INS21および第2層間絶縁膜INS2の幅は、上部の方が底部よりも狭い形状となっている。
【0027】
図4は、第1配線M1Wの形成工程を説明する図面である。まず、第1レジスト膜PR1を除去し、その後、第2エッチングストッパ膜EST2を全面エッチバックによりエッチングし、第1プラグ電極M1Vの上面を露出する。その後、第1配線溝WG1内に導電性膜である第1導電性バリヤ膜CBR1および導電性膜である第1銅膜CU1を順次形成した後、半導体基板SUBの表面にCMP処理を施す。そして、第1配線溝WG1内にのみ第1導電性バリヤ膜CBR1および第1銅膜CU1を選択的に残し、第2層間絶縁膜INS2上の第1導電性バリヤ膜CBR1および第1銅膜CU1を除去することにより第1配線M1Wを形成する。このCMP処理において、第1絶縁膜INS21も除去し、図4に示す構造が得られる。隣接する第1配線M1W間には第2層間絶縁膜INS2のみを残すことで、隣接する第1配線M1W間は、Low−k絶縁膜により電気的に分離されるため、第1配線M1W間の容量を低減することができる。
【0028】
図5は、アンモニアプラズマ処理の工程を説明する図面である。第1配線M1Wおよび第2層間絶縁膜INS2の表面にアンモニア(NH3)ガスを含んだプラズマ処理を施す。アンモニアプラズマ処理は、NH3ガスを用い、圧力:1.0〜8.0Torr、高周波パワー:50W〜500W、時間:3Sec〜100Secの条件で実施する。NH3ガスにN2ガスを加えても良い。アンモニアプラズマ処理によって、CMP処理において第1配線M1Wを構成する第1銅膜CU1の表面に形成された酸化膜(CuO)を除去すること、並びに第2層間絶縁膜INS2の表面を改質(例えば、ダングリングボンドを埋める)することができる。したがって、次の工程で形成する第1絶縁性バリヤ膜BR1と第1配線M1Wとの接着性(密着性)を向上することができる。ただ、第2層間絶縁膜INS2がLow−k膜で構成されているため、このアンモニアプラズマ処理によって、第2層間絶縁膜INS2の表面には第1ダメージ層DM1が形成される。第1ダメージ層DM1は、第2層間絶縁膜INS2の表面から深さ4nmの範囲に形成される。第1ダメージ層DM1は、第2層間絶縁膜INS2を構成するSiCOH膜が窒化された膜である。本実施の形態では、アンモニアプラズマ処理によって、第1ダメージ層DM1の下部に第1電界緩和層ER1を形成する。第1電界緩和層ER1も、第2層間絶縁膜INS2を構成するSiCOH膜が窒化された膜である。つまり、第1ダメージ層DM1と第1電界緩和層ER1とは、第2層間絶縁膜INS2よりも窒素濃度が高い領域である。図5では、理解しやすくするために、第1ダメージ層DM1と第1電界緩和層ER1を領域分けして表示しているが、実際は、両者が一体となっている。
【0029】
図6は、第1絶縁性バリヤ膜BR1の形成工程を説明する図面である。アンモニアプラズマ処理によって酸化膜(CuO)が除去された第1配線M1W表面および第2層間絶縁膜INS2表面を覆うように、絶縁膜からなる第1絶縁性バリヤ膜BR1を形成する。
【0030】
図7は、図6のA−A部分を想定したTOF−SIMSによるCN−強度(窒素濃度)分布を示すグラフである。TOF−SIMS法により、第1絶縁性バリヤ膜BR1から第2層間絶縁膜INS2の所定深さまでを分析した結果であり、窒素濃度をCN−強度を用いて表している。第2層間絶縁膜INS2の深さ方向における窒素濃度は、表面よりも深い位置に濃度ピークを持っている。濃度ピークは、第2層間絶縁膜INS2の表面から5nm〜20nmの範囲に位置している。第2層間絶縁膜INS2の表面部分(0〜4nm)が第1ダメージ層DM1であり、表面部分の窒素濃度よりも高い窒素濃度を有する領域が第1電界緩和層ER1である。第1電界緩和層ER1には、窒素濃度が徐々に増加する領域、窒素濃度のピークの領域、および窒素濃度が徐々に減少する領域が存在している。第1電界緩和層ER1の窒素濃度は、第1ダメージ層DM1の窒素濃度よりも高い。言い換えると、第1電界緩和層ER1の誘電率は、第1ダメージ層DM1の誘電率よりも高い。このように、隣接する第1配線M1W間において、第2層間絶縁膜INS2の表面(上面)よりも深い位置に、表面の誘電率よりも高い誘電率を有する領域(層)を設けたことにより、第2層間絶縁膜INS2の表面における電界を緩和することができる。その結果、隣接する第1配線M1W間におけるTDDB特性(寿命)を向上させることができる。第1電界緩和層ER1は、第2層間絶縁膜INS2の表面から離れ過ぎると電界緩和効果が減少するので、第1電界緩和層ER1の窒素濃度ピーク位置は、第1配線M1Wの厚さの1/2より浅い方が良い。
【0031】
図8は、第3層間絶縁膜INS3、第2絶縁膜INS31および第2コンタクトホールVG2の形成工程を説明する図面である。第1絶縁性バリヤ膜BR1上に、順に、第3層間絶縁膜INS3、第2絶縁膜INS31を形成する。第3層間絶縁膜INS3および第2絶縁膜INS31は、第2層間絶縁膜INS2および第1絶縁膜INS21と同様の膜で構成する。次に、第2絶縁膜INS31上に、第2コンタクトホールVG2に対応する開口を有する絶縁膜からなる第2レジスト膜PR2を形成する。図8に示すように、この第2レジスト膜PR2をマスクとして用いて、第2絶縁膜INS31、第3層間絶縁膜INS3にドライエッチングを施し、第2コンタクトホールVG2を形成する。第1絶縁性バリヤ膜BR1上でエッチングをストップする。従って、第2コンタクトホールVG2の底部には第1絶縁性バリヤ膜BR1が残っている。
【0032】
次に、図9は、第2配線溝WG2を形成するための絶縁膜からなる第4レジスト膜PR4の形成工程を説明する図面である。第2レジスト膜PR2除去後、第2コンタクトホールVG2内および第2絶縁膜INS31上に第3レジスト膜PR3を形成する。第3レジスト膜PR3上に、第3絶縁膜INS32および絶縁膜からなる反射防止膜BARCを形成する。第3絶縁膜INS32は、酸化シリコン膜からなり、低温CVD法により形成する。次に、反射防止膜BARC上に、第2配線溝WG2に対応する開口を有する第4レジスト膜PR4を形成する。
【0033】
図10は、第2配線溝WG2を形成する工程を説明する図面である。第4レジスト膜PR4をマスクに、第2絶縁膜INS31および第3層間絶縁膜INS3にドライエッチングを施し、第2配線溝WG2を形成する。このとき第3レジスト膜PR3よりも上に形成されていた第3絶縁膜INS32、反射防止膜BARCおよび第4レジスト膜PR4は同時に除去され、図10に示すように、第2配線溝WG2の周囲および第2コンタクトホールVG2内に第3レジスト膜PR3が残る。
【0034】
図11は、第1バリヤ膜BR1を除去する工程を説明する図面である。まず、第2配線溝WG2の周囲および第2コンタクトホールVG2内に残った第3レジスト膜PR3を除去し、その後、BR1の開口部を抜くため、全面エッチバックを実施することで、図11に示すように、第1配線M1Wの表面を露出させる。この全面エッチバックの工程で、第2絶縁膜31もエッチングされて薄くなる。
【0035】
図12は、第2配線M2Wを形成する工程を説明する図面である。第2コンタクトホールVG2および第2配線溝WG2内に導電性膜である第2導電性バリヤ膜CBR2および導電性膜である第2銅膜CU2を順次形成した後、第2銅膜CU2の表面にCMP処理を施す。そして、第2コンタクトホールVG2内および第2配線溝WG2内にのみ第2導電性バリヤ膜CBR2および第2銅膜CU2を選択的に残し、第2配線M2Wを形成する。このCMP処理において、第2絶縁膜INS31も除去し、第3層間絶縁膜INS3の表面を露出させることで、第2配線M2W間は、Low−k絶縁膜により電気的に分離されるため、第2配線M2W間の容量を低減することができる。
【0036】
図13は、アンモニアプラズマ処理の工程と第2絶縁性バリヤ膜BR2の形成工程とを説明する図面である。第2配線M2Wおよび第3層間絶縁膜INS3の表面にアンモニア(NH3)ガス含有のプラズマ処理を施す。アンモニアプラズマ処理の条件は、第1配線M1Wの場合と同様である。このアンモニアプラズマ処理により、第3層間絶縁膜INS3の表面には第2ダメージ層DM2が形成される。第2ダメージ層DM2は、第3層間絶縁膜INS3の表面から深さ4nmの範囲に形成される。第2ダメージ層DM2は、第3層間絶縁膜INS3を構成するSiCOH膜が窒化された膜である。本実施の形態では、アンモニアプラズマ処理によって、第2ダメージ層DM2の下部に第2電界緩和層ER2を形成する。第2電界緩和層ER2も、第3層間絶縁膜INS3を構成するSiCOH膜が窒化された膜である。つまり、第2ダメージ層DM2と第2電界緩和層ER2とは、第3層間絶縁膜INS3よりも窒素濃度が高い領域である。図13では、理解しやすくするために、第2ダメージ層DM2と第2電界緩和層ER2を領域分けして表示しているが、実際は、両者が一体となっている。次に、第3層間絶縁膜INS3および第2配線M2Wを覆うように絶縁膜からなる第2絶縁性バリヤ膜BR2を形成し、図13の構造が得られる。図13のB−B部分の窒素濃度分布は、図7に示したグラフと同様となっている。第2電界緩和層ER2は、第1電界緩和層ER1と同様の構成からなるため、第2電界緩和層ER2は、第1電界緩和層ER1と同様の効果を奏するものである。冗長となるので繰り返しの説明は省略するが、図7の説明段落の記載は、第2層間絶縁膜INS2を第3層間絶縁膜INS3に、第1ダメージ層DM1を第2ダメージ層DM2に、第1電界緩和層ER1を第2電界緩和層ER2に、第1配線M1Wを第2配線M2Wに置き換えて読むことができる。
【0037】
図14は、本実施の形態の効果を説明するグラフである。図14は、層間絶縁膜を構成するSiCOH膜の内部と表面におけるCN−強度比(窒素濃度比)とTDDB寿命の関係を示している。CN−強度比が1以上になると、TDDB寿命が1桁以上向上している。つまり、層間絶縁膜の内部に、表面の窒素濃度より高い窒素濃度を有する層を設けることでTDDB寿命が1桁以上向上する。言い換えると、第1ダメージ層DM1の窒素濃度より高い窒素濃度を有する第1電界緩和層ER1を設けることで、隣接する第1配線M1W間のTDDB寿命が1桁以上向上する。同様に、第2電界緩和層ER2を設けることで、隣接する第2配線M2W間のTDDB寿命が1桁以上向上する。
【0038】
(実施の形態2)
本実施の形態2は、上記実施の形態1の変形例であり、実施の形態1とは、第1電界緩和層ER1および第2電界緩和層ER2の形成方法とアンモニアプラズマ処理の条件が異なり、その他の部分は同様である。本実施の形態2では、第1電界緩和層ER1は第2層間絶縁膜INS2の形成工程中に、第2電界緩和層ER2は第3層間絶縁膜INS3の形成中に形成される。従って、アンモニアプラズマ処理工程で第1ダメージ層DM1および第2ダメージ層DM2が形成されるが、第1電界緩和層ER1および第2電界緩和層ER2は形成されない。図15は、第2層間絶縁膜INS2および第3層間絶縁膜INS3形成時のガスフローを示す図面であり、図16は、図6のA−A部分および図13のB−B部分の飛行時間二次イオン質量分析計(TOF−SIMS)によるCN−強度(窒素濃度)分布を示すグラフである。
【0039】
第2層間絶縁膜INS2を構成するSiCOH膜は、有機シランガス(3MS:トリメチルシラン、4MS:テトラメチルシラン,1MS:モノメチルシラン、2MS:ジメチルシラン)および酸化ガス(O2、N2O、CO、CO2など)を用いたCVD法により形成する。本実施の形態2では、所定のタイミングで窒素を含むガス(N2、NH3等)を添加するところに特徴が有る。その他のCVDの条件は300〜400℃の範囲、圧力は1.0〜8.0Torr、高周波パワーは、100W〜500Wの範囲である。図15に示すように、安定した圧力下で、有機シランガス、酸素(O2)ガスを流し、同時にパワーをかける。CVD成長の後半でアンモニア(NH3)ガスを添加し流量をゆっくり上げ、設定値になったらゆっくり下げ、ゼロにする。その後、有機シランガス、酸素(O2)ガスを流し、同時にパワーを切る。アンモニア(NH3)ガスの以上のような、フローを実施することにより、膜中の窒素濃度をグラデーション状にすることができる。このような製法により、第2層間絶縁膜INS2の表面より深い位置に第1電界緩和層ER1を形成することができる。この製法を、第3層間絶縁膜INS3にも適用することで、第3層間絶縁膜INS3形成時に、第3層間絶縁膜INS3の表面より深い位置に第2電界緩和層ER2を形成することができる。第2層間絶縁膜INS2および第3層間絶縁膜INS3の表面に対するアンモニアプラズマ処理の条件は、実施の形態1と異なる。アンモニアプラズマ処理で発生する第1ダメージ層DM1および第2ダメージ層DM2は、第2層間絶縁膜INS2および第3層間絶縁膜INS3を形成する際の電界緩和層ER1、ER2よりも窒素濃度を小さくした方が良い。例えば、アンモニアプラズマ処理時に水素ガスを添加することが望ましい。
【0040】
本実施の形態2によれば、実施の形態1の図6および図13で説明した構造と同様の構造を実現することができる。但し、本実施の形態2によって得られる図6のA−A部分および図13のB−B部分のCN−強度(窒素濃度)を図16に示す。例えば、図6のA−A部分を例に説明するが、図13のB−B部分でも同様の効果が得られる。実施の形態1の場合と同様に、第1電界緩和層ER1には、窒素濃度が徐々に増加する領域、窒素濃度のピークの領域、および窒素濃度が徐々に減少する領域が存在している。第1電界緩和層ER1の窒素濃度は、第1ダメージ層DM1の窒素濃度よりも高い。言い換えると、第1電界緩和層ER1の誘電率は、第1ダメージ層DM1の誘電率よりも高い。
【0041】
第1電界緩和層ER1を第1ダメージ層DM1とは別工程で形成するので、第2層間絶縁膜INS2の表面のアンモニアプラズマ処理によるダメージを低減できるので、実施の形態1に比べ、隣接する第1配線M1W間のTDDB寿命を向上することができる。また、第2層間絶縁膜INS2内における第1電界緩和層ER1の位置、すなわち窒素濃度ピークを制御することが容易である。窒素濃度が第1絶縁性バリヤ膜BR1と第2層間絶縁膜INS2界面よりも深いところでピークをもつということは、そこで誘電率が高くなり、電界が第1絶縁性バリヤ膜BR1と第2層間絶縁膜INS2界面では集中しないことを意味する。結果、配線間TDDBは改善できる。
【0042】
図17は、本実施の形態2における、第2層間絶縁膜INS2の形成方法の変形例であるガスフローを示す図面である。第3層間絶縁膜INS3にも適用できる。アンモニアガスを添加する代わりに、O2ガスの流量を変化させる点に特徴が有る。図17に示すように、安定した圧力下で、有機シランガス、酸素(O2)ガスを流し、同時に高周波パワーをかける。CVD成長の後半で酸素(O2)ガス流量をさらにゆっくり上げ、設定値になったらゆっくり下げ、もとの設定値にする。その後、有機シランガス、酸素(O2)ガスと同時にパワーを切る。以上のような、フローを実施することにより、膜中の酸素濃度をグラデーション状にすることができる。このような製法により、第2層間絶縁膜INS2の表面より深い位置に第1電界緩和層ER1を形成することができる。この製法は、第3層間絶縁膜INS3にも適用でき、その結果、実施の形態1の図13の構造を有する半導体装置を形成することができる。ただし、第1電界緩和層ER1は、第2層間絶縁膜INS2の酸素濃度よりも高濃度の酸素濃度を有する層で構成されている点が実施の形態1と異なる。第1電界緩和層ER1の誘電率は、第2層間絶縁膜INS2の誘電率より高いので、第2層間絶縁膜INS2の表面より深い位置に、第2層間絶縁膜INS2の誘電率よりも高い誘電率を有する第1電界緩和層ER1を配置することにより、隣接する第1配線M1W間の第2層間絶縁膜INS2の表面の電界を緩和することができる。その結果、隣接する第1配線M1W間のTDDB寿命を向上することができる。第1電界緩和層ER1の酸素濃度ピーク位置は、第1配線M1Wの厚さの1/2より浅い方が良い。第2電界緩和層ER2の酸素濃度ピーク位置も、第2配線M2Wの厚さの1/2より浅い方が良い。
【0043】
(実施の形態3)
本実施の形態3は、上記実施の形態2の変形例であり、実施の形態2とは、第1電界緩和層ER1および第2電界緩和層ER2の形成方法が異なり、その他の部分は同様である。本実施の形態3では、第1電界緩和層ER1は第2層間絶縁膜INS2の形成工程後に、第2電界緩和層ER2は第3層間絶縁膜INS3の形成後に形成される。つまり、第2層間絶縁膜INS2を形成した後、第2層間絶縁膜INS2の表面から所定の深さに窒素のイオン打ち込みを実施することにより、第2層間絶縁膜INS2の表面より深い位置に第1電界緩和層ER1を形成するものである。第3層間絶縁膜INS3にも同様の方法を適用できる。
【0044】
本実施の形態3によれば、実施の形態1の図6および図13で説明した構造と同様の構造を実現することができる。図18は、図6のA−A部分および図13のB−B部分の飛行時間二次イオン質量分析計(TOF−SIMS)によるCN−強度(窒素濃度)分布を示すグラフである。例えば、第2層間絶縁膜INS2の表面の第1ダメージ層DM1より深い位置に、第1ダメージ層DM1の窒素濃度よりも高い窒素濃度を有する第1電界緩和層ER1が存在している。第1電界緩和層ER1内には窒素濃度のピーク部分が存在している。実施の形態2に比べ、窒素元素の深さ方向と濃度制御が優れているという利点がある。図13のB−B部分でも同様の効果が得られる。
【0045】
(実施の形態4)
本実施の形態4は、上記実施の形態1の変形例であり、以下の相違点が有る。先ず、第1絶縁性バリヤ膜BR1が第1サブ絶縁性バリヤ膜BR11と第2サブ絶縁性バリヤ膜BR12とで構成されており、第2絶縁性バリヤ膜BR2が第1サブ絶縁性バリヤ膜BR21と第2サブ絶縁性バリヤ膜BR22とで構成されている。第2層間絶縁膜INS2内の第1電界緩和層ER1および第3電界緩和層INS3内の第2電界緩和層2は形成されていない。
【0046】
図19は、本実施の形態4の半導体装置の要部断面構造である。第1配線M1Wを覆う第1絶縁性バリヤ膜BR1を用いて説明する。第1絶縁性バリヤ膜BR1は、第1配線M1Wを覆う第1サブ絶縁性バリヤ層BR11と、第1サブ絶縁性バリヤ層BR11上に形成された第2サブ絶縁性バリヤ層BR12とで構成されている。第2サブ絶縁性バリヤ層BR12は、第1サブ絶縁性バリヤ層BR11の窒素濃度よりも高い窒素濃度を有する。特に、第2サブ絶縁性バリヤ層BR12は、第1サブ絶縁性バリヤ層BR11の下面(第1配線M1Wとの界面)における窒素濃度よりも高い窒素濃度を有する。図19では、理解しやすくするために、第1サブ絶縁性バリヤ層BR11と第2サブ絶縁性バリヤ層BR12とを領域分けして表示しているが、実際は、両者が一体となっている。
【0047】
図20は、図19のA−A部分の飛行時間二次イオン質量分析計(TOF−SIMS)によるCN−強度(窒素濃度)分布を示すグラフである。第1配線M1W間に位置する第2層間絶縁膜INS2とその上に形成された第1絶縁性バリヤ膜BR1との界面における窒素濃度よりも、界面から離れた位置での第1絶縁性バリヤ膜BR1の窒素濃度が高くなっている。つまり、界面から離れた位置に第2サブ絶縁性バリヤ層BR12が存在している。第1絶縁性バリヤ膜BR1の窒素濃度は、第2層間絶縁膜INS2とその上に形成された第1絶縁性バリヤ膜BR1との界面から離れるに従って増加している。
【0048】
第1絶縁性バリヤ膜BR1は、例えば、SiCN膜を用いる。SiCN膜は、例えばCVD法で形成し、温度は、300〜400℃の範囲、圧力は1.0〜8.0Torr、高周波パワーは、50W〜1000Wの範囲で使用する。ガスは、有機シラン、SiH4、アンモニア(NH3)、CO、CO2、N2Oなどを用いる。図21は、有機シランガスとアンモニア(NH3)ガスを用いて第1絶縁性バリヤ膜BR1を構成するSiCN膜を形成する際のガスフロー図である。安定した圧力下で、有機シランガス、アンモニア(NH3)ガスを流し、同時にパワーをかける。CVD成長の最後にアンモニア(NH3)ガスをもとの流量をさらにゆっくり上げ、設定値になったらゆっくり下げ、もとの設定値にする。その後、有機シランガス、アンモニア(NH3)ガス、およびパワーを同時に切る。以上のような、アンモニア(NH3)ガスフローを実施することにより、第1絶縁性バリヤ膜BR1中の窒素濃度をグラデーション状にすることができる。
【0049】
第1配線M1W間に位置する第2層間絶縁膜INS2とその上に形成された第1絶縁性バリヤ膜BR1との界面における窒素濃度よりも、界面から離れた位置での第1絶縁性バリヤ膜BR1の窒素濃度を高くすることにより、隣接する第1配線M1W間のTDDB寿命を向上させることができる。これは、界面から離れた位置において、第1絶縁性バリヤ膜BR1に窒素濃度が高い領域を設けることで、界面部分における隣接する第1配線M1W間の電界を緩和することができるからである。
【0050】
図22は、図19のA−A部分の飛行時間二次イオン質量分析計(TOF−SIMS)によるCN−強度(窒素濃度)分布を示すグラフである。図20で説明した例の変形例である。第1サブ絶縁性バリヤ層BR11上に形成された第2サブ絶縁性バリヤ層BR12内に、窒素濃度のピークを持つ領域が存在しており、窒素濃度のピークは、第1絶縁性バリヤ膜BR1の下面から5〜40nmの範囲に窒素濃度のピークを持つような構造が望ましい。第2絶縁性バリヤ膜BR2についても同様の構造、同様の効果を有している。1つの膜中に窒素濃度ピークを持つと、界面がピークを持つ場合よりも破壊耐性が強いため、この構造は望ましい。
【0051】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であること、適宜実施の形態を組合せることが可能であることは言うまでもない。例えば、実施の形態1〜3に、実施の形態4を組み合わせることが可能である。
【0052】
なお、本願には、下記の発明も含まれている。
(a)半導体基板を準備する工程、
(b)前記半導体基板上に、第1主面を有し、かつ所定の膜厚を有する層間絶縁膜を形成する工程、
(c)前記層間絶縁膜の前記第1主面に第1配線溝および第2配線溝を形成する工程、
(d)前記第1配線溝および第2配線溝内に選択的に銅膜を設け、第1配線および第2配線を形成する工程、
(e)前記第1配線、前記第2配線および前記層間絶縁膜の前記第1主面にアンモニアを含有するプラズマ処理を施す工程、
を有し、
前記工程(e)において、前記層間絶縁膜の前記第1主面にはダメージ層が形成され、前記ダメージ層の下方には電界緩和層が形成され、
前記ダメージ層および前記電界緩和層の窒素濃度は、前記層間絶縁膜の窒素濃度よりも大であり、前記電界緩和層の窒素濃度は前記ダメージ層の窒素濃度よりも大である、半導体装置の製造方法。
【符号の説明】
【0053】
BARC 反射防止膜
BR1,BR2 絶縁性バリヤ膜
BR11,BR12,BR21,BR22 サブ絶縁性バリヤ層
CU1,CU2 銅膜
CBR1,CBR2 導電性バリヤ膜
DM1,DM2 ダメージ層
ER1,ER2 電界緩和層
EST1,EST2 エッチングストッパ膜
INS1,INS2,INS3 層間絶縁膜
INS21,INS31,INS32 絶縁膜
M1W,M2W 配線
M1V,M2V プラグ電極
NCH,PCH チャネル領域
NG,PG ゲート電極
NGI,PGI ゲート絶縁膜
NSD,PSD ソース領域またはドレイン領域
NW N型ウエル領域
PR1,PR2,PR3,PR4 レジスト膜
PW P型ウエル領域
Qn N型MISFET
Qp P型MISFET
SUB P型半導体基板
SIL シリサイド膜
ST 素子分離膜
VG1,VG2 コンタクトホール
WG1,WG2 配線溝
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22