特許 6134766 垂直型薄膜トランジスタ及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6134766

(24)【登録日】2017年4月28日

(45)【発行日】2017年5月24日

(54)【発明の名称】垂直型薄膜トランジスタ及びその製造方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20170515BHJP

   H01L 21/336 20060101ALI20170515BHJP

【ＦＩ】

   H01L29/78 626A

   H01L29/78 627C

   H01L29/78 617N

   H01L29/78 618B

【請求項の数】17

【全頁数】13

(21)【出願番号】特願2015-211464(P2015-211464)

(22)【出願日】2015年10月28日

(65)【公開番号】特開2016-111344(P2016-111344A)

(43)【公開日】2016年6月20日

【審査請求日】2015年10月28日

(31)【優先権主張番号】103141866

(32)【優先日】2014年12月3日

(33)【優先権主張国】TW

(73)【特許権者】

【識別番号】500080546

【氏名又は名称】鴻海精密工業股▲ふん▼有限公司

(74)【代理人】

【識別番号】100200528

【弁理士】

【氏名又は名称】水村 香穂里

(72)【発明者】

【氏名】林 ▲シン▼樺

(72)【発明者】

【氏名】高 逸群

(72)【発明者】

【氏名】李 誌隆

(72)【発明者】

【氏名】施 博理

(72)【発明者】

【氏名】方 國龍

【審査官】 岩本 勉

(56)【参考文献】

【文献】 米国特許出願公開第２００８／００１４６８６（ＵＳ，Ａ１）

【文献】 特開２０１１−１１９６９１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１４／０２２５１０８（ＵＳ，Ａ１）

【文献】 特開２０１４−１６０８１８（ＪＰ，Ａ）

【文献】 特開平０７−０９４７３７（ＪＰ，Ａ）

【文献】 特開２００３−１１０１１０（ＪＰ，Ａ）

【文献】 特開２００５−１６７１６４（ＪＰ，Ａ）

【文献】 特開２０１３−１７９１２７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

垂直型薄膜トランジスタの製造方法であって、
基板を提供し、前記基板上に、第一金属層、第二金属層及び第一フォトレジスト層を順次に形成するステップと、
前記第一フォトレジスト層をパターン化して第一フォトレジストパターンを形成し、前記第一フォトレジストパターンは、中央第一フォトレジストパターン及び前記中央第一フォトレジストパターンの両側に、且つ間隔を開けて位置するエッジ第一フォトレジストパターンを備えるステップと、
前記第一金属層及び前記第二金属層をエッチングして、前記エッジ第一フォトレジストパターンに対応するエッジ第一金属層、エッジ第二金属層及び前記中央第一フォトレジストパターンに対応する中央第一金属層、中央第二金属層を形成するステップと、
前記中央第一フォトレジストパターンを除去するステップと、
前記中央第二金属層をエッチングして除去するステップと、
前記エッジ第一フォトレジストパターンを除去するステップと、
前記基板、前記エッジ第二金属層及び中央第一金属層を被覆する半導体層を形成し、前記基板を被覆する半導体層を除去して、前記エッジ第二金属層にエッジ半導体層及び前記中央第一金属層に中央半導体層を形成するステップと、
前記基板、前記エッジ半導体層及び前記中央半導体層を被覆する第三金属層を形成し、且つ前記第三金属層上の中央半導体層に対応する位置に、第二フォトレジストパターンを形成するステップと、
前記第二フォトレジストパターンによって被覆されていない前記第三金属層及び前記エッジ半導体層を除去して中央第三金属層を形成するステップと、
前記第二フォトレジストパターンを除去するステップと、を備えることを特徴とする垂直型薄膜トランジスタの製造方法。

【請求項2】

前記第二フォトレジストパターンを除去した後、前記基板、前記エッジ第二金属層及び前記中央第三金属層を被覆し、且つ前記エッジ第一金属層、前記エッジ第二金属層及び前記中央第一金属層の間、前記エッジ第一金属層、前記エッジ第二金属層及びチャンネル層の間、前記エッジ第一金属層、前記エッジ第二金属層及び前記中央第三金属層の間に充填されたゲート絶縁層を形成するステップを備えることを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項3】

前記第一金属層及び前記第二金属層の材料は異なることを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項4】

前記第一金属層の材料はチタンであり、前記第二金属層の材料はアルミニウムであることを特徴とする請求項３に記載の垂直型薄膜トランジスタの製造方法。

【請求項5】

グレートーンマスクにより前記第一フォトレジスト層をパターン化し、前記エッジ第一フォトレジストパターンは、前記中央第一フォトレジストパターンより厚いことを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項6】

酸素プラズマアッシング処理を行い、前記中央第一フォトレジストパターン及び前記エッジ第一フォトレジストパターンを薄くし、前記中央第一フォトレジストパターンを除去することを特徴とする請求項５に記載の垂直型薄膜トランジスタの製造方法。

【請求項7】

前記半導体層を形成した後、前記エッジ第二金属層及び前記中央第一金属層をフォトマスクとして、前記基板の前記エッジ第二金属層及び前記中央第一金属層から離れた一方側から前記半導体層を露出させ、前記エッジ第二金属層及び前記中央第一金属層によって被覆されない半導体層を除去して、エッジ半導体層及び中央半導体層を形成することを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項8】

前記半導体層の材料は酸化物半導体であることを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項9】

前記第三金属層及び前記第二金属層の材料は異なり、第二フォトレジストパターンを形成した後、ウェットエッチングにより、第二フォトレジストパターンによって被覆されていない第三金属層及びエッジ半導体層を一斉に除去することを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項10】

第三金属層の材料は銅であることを特徴とする請求項９に記載の垂直型薄膜トランジスタの製造方法。

【請求項11】

第二フォトレジストパターンを形成した後、ドライエッチングにより、第二フォトレジストパターンによって被覆されていない第三金属層を除去した後、ウェットエッチングにより、エッジ半導体層を除去することを特徴とする請求項１に記載の垂直型薄膜トランジスタの製造方法。

【請求項12】

垂直型薄膜トランジスタであって、基板、２つのゲート電極、第一電極、第二電極及びチャンネル層を備え、前記第一電極、前記第二電極及び前記チャンネル層は前記２つのゲート電極の間に設置されており、前記第一電極及び前記第二電極は、それぞれソース電極及びドレイン電極の何れかであり、前記チャンネル層は、前記第一電極及び前記第二電極の間に設置されており、前記ゲート電極は、第一金属層及び第二金属層を含み、前記第一金属層及び前記第一電極は、基板に形成されており、前記第二金属層は、前記第一金属層に形成されており、前記チャンネル層は、前記第一電極に形成されており、前記第二電極は、前記チャンネル層に形成されていることを特徴とする垂直型薄膜トランジスタ。

【請求項13】

ゲート電極絶縁層を備え、前記ゲート電極絶縁層は、前記基板、前記第二金属層及び前記第二電極を被覆し、且つ前記２つのゲート電極と前記第一電極との間、前記２つのゲート電極と前記第二電極との間及び前記２つのゲート電極と前記チャンネル層との間に充填されて、前記２つのゲート電極を前記第一電極、前記第二電極及び前記チャンネル層から隔離させることを特徴とする請求項１２に記載の垂直型薄膜トランジスタ。

【請求項14】

前記第一電極はソース電極であり、前記第二電極はドレイン電極であることを特徴とする請求項１２に記載の垂直型薄膜トランジスタ。

【請求項15】

前記第一金属層の材料及び前記第一電極の材料は同じであり、前記第二金属層の材料は前記第二電極の材料と異なることを特徴とする請求項１２に記載の垂直型薄膜トランジスタ。

【請求項16】

前記第一金属層及び前記第一電極の材料はチタンであることを特徴とする請求項１５に記載の垂直型薄膜トランジスタ。

【請求項17】

前記第二金属層の材料はアルミニウムであり、前記第二電極の材料は銅であることを特徴とする請求項１５に記載の垂直型薄膜トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、垂直型薄膜トランジスタ及びその製造方法に関するものである。

【背景技術】

【0002】

平面型薄膜トランジスタは、電気回路に整合しやすいので、電気回路に広く応用されている。しかし、平面型薄膜トランジスタは基板表面の面積を占有するため、電気回路を高密度化できない。しかも、液晶表示装置の画面の精細化に伴い、単一画素の面積は益々小さくなる傾向にある。つまり、従来技術の平面式薄膜トランジスタが画素面積に占有する割合は大きくなっている。これにより、平面型薄膜トランジスタに低開口率及び低コントラスト等の問題が発生している。

【0003】

以上の問題に対応して、垂直型薄膜トランジスタが開発された。しかし、垂直型薄膜トランジスタはその製造プロセスにおいて、製造が複雑なフォトマスクを多数使用しなければならないため、垂直型薄膜トランジスタの大量生産に不利である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の目的は、前記問題を解決し、プロセスが簡単であり、大量生産に有利な垂直型薄膜トランジスタの製造方法及びその製造方法により製造された垂直型トランジスタを提供することである。

【課題を解決するための手段】

【0005】

上記目的を達成するために、本発明に係る垂直型薄膜トランジスタの製造方法は、
基板を提供し、該基板上に、第一金属層、第二金属層及び第一フォトレジスト層を順次に形成するステップと、
第一フォトレジスト層をパターン化して第一フォトレジストパターンを形成し、第一フォトレジストパターンは、中央第一フォトレジストパターン及び中央第一フォトレジストパターンの両側に、且つ間隔を開けて位置するエッジ第一フォトレジストパターンを備えるステップと、
第一金属層及び第二金属層をエッチングして、エッジ第一フォトレジストパターンに対応するエッジ第一金属層、エッジ第二金属層及び中央第一フォトレジストパターンに対応する中央第一金属層、中央第二金属層を形成するステップと、
中央第一フォトレジストパターンを除去するステップと、
中央第二金属層をエチッングして除去するステップと、
エッジ第一フォトレジストパターンを除去するステップと、
基板、エッジ第二金属層及び中央第一金属層を被覆する半導体層を形成し、基板を被覆する半導体層を除去して、エッジ第二金属層上にエッジ半導体層と、中央第一金属層上に中央半導体層を形成するステップと、
基板、エッジ半導体層及び中央半導体層を被覆する第三金属層を形成し、且つ第三金属層上の中央半導体層に対応する位置に、第二フォトレジストパターンを形成するステップと、
第二フォトレジストパターンによって被覆されていない第三金属層及びエッジ半導体層を除去して中央第三金属層を形成するステップと、
第二フォトレジストパターンを除去するステップと、を備える。

【0006】

上記目的を達成するために、本発明に係る垂直型薄膜トランジスタは、基板、２つのゲート電極、第一電極、第二電極及びチャンネル層を備え、第一電極及び第二電極は、２つのゲート電極の間に設置されて、チャンネル層は、第一電極及び第二電極の間に設置されている。ゲート電極は第一金属層及び第二金属層を含む。第一金属層及び第一電極は基板上に形成されている。第二金属層は第一金属層上に形成されている。チャンネル層は第一電極上に形成されている。第二電極はチャンネル層上に形成されている。

【発明の効果】

【0007】

本発明に係る垂直型薄膜トランジスタの製造方法は、２つのフォトマスクしか利用しないので、製造コストを下げることができる。また、プロセスも簡単であるため、大量生産に最適である。

【図面の簡単な説明】

【0008】

【図1】図１は、本発明の実施形態に係る垂直型薄膜トランジスタを示す図である。

【図2】図２は、図１の垂直型薄膜トランジスタの製造プロセスのフローチャートである。

【図3】図３は、図２のフローチャートのステップを示す図である。

【図4】図４は、図２のフローチャートのステップを示す図である。

【図5】図５は、図２のフローチャートのステップを示す図である。

【図6】図６は、図２のフローチャートのステップを示す図である。

【図7】図７は、図２のフローチャートのステップを示す図である。

【図8】図８は、図２のフローチャートのステップを示す図である。

【図9】図９は、図２のフローチャートのステップを示す図である。

【図10】図１０は、図２のフローチャートのステップを示す図である。

【図11】図１１は、図２のフローチャートのステップを示す図である。

【図12】図１２は、図２のフローチャートのステップを示す図である。

【図13】図１３は、図２のフローチャートのステップを示す図である。

【発明を実施するための形態】

【0009】

図１に示したように、本発明に係る垂直型薄膜トランジスタ２００は、透明基板２１０上に設置されており、２つのゲート電極２２０、第一電極２３０、第二電極２４０、チャンネル層２５０及びゲート電極絶縁層２７０を備える。第一電極２３０及び第二電極２４０は、それぞれソース電極或いはドレイン電極の何れかである。本実施形態において、第一電極２３０はソース電極であり、第二電極２４０はドレイン電極である。

【0010】

ソース電極２３０、ドレイン電極２４０及びチャンネル層２５０は、２つのゲート電極２２０の間に設置されており、チャンネル層２５０は、ソース電極２３０とドレイン電極２４０との間に設置されている。２つのゲート電極２２０は、それぞれエッジ第一金属層２６１１及びエッジ第二金属層２６２１を含む。各エッジ第一金属層２６１１及びソース電極２３０は、透明基板２１０上に形成されている。各エッジ第二金属層２６２１は、エッジ第一金属層２６１１上に設置されている。チャンネル層２５０は、ソース電極２３０上に設置されている。ドレイン電極２４０は、チャンネル層２５０上に形成されている。ゲート電極絶縁層２７０は、透明基板２１０、２つのゲート電極２２０及びドレイン電極２４０を被覆する。つまりゲート電極絶縁層２７０は、２つのゲート電極２２０とソース電極２３０との間、２つのゲート電極２２０とドレイン電極２４０との間及び２つのゲート電極２２０とチャンネル層２５０との間に充填されて、２つのゲート電極２２０をソース電極２３０、ドレイン電極２４０及びチャンネル層２５０から隔離させる。

【0011】

本実施形態において、エッジ第一金属層２６１１及びソース電極２３０の材料は同じである。また、エッジ第二金属層２６２１、エッジ第一金属層２６１１及びドレイン電極２４０の材料は異なる。具体的には、エッジ第一金属層２６１１及びソース電極２３０の材料はチタンであり、エッジ第二金属層２６２１材料はアルミニウムである。ドレイン電極２４０の材料は銅である。また、ソース電極２３０及びドレイン電極２４０は、チャンネル層２５０に隣接する導電体である。他の実施形態において、ソース電極２３０をドレイン電極として、ドレイン電極２４０をソース電極としてもよい。

【0012】

図２に示したように、垂直型薄膜トランジスタ２００の製造方法は、以下のＳ２０１ステップ〜Ｓ２１１ステップを備える。

【0013】

Ｓ２０１ステップにおいて、図３に示すように、透明基板２１０を提供し、この透明基板２１０上に、第一金属層２６１、第二金属層２６２及び第一フォトレジスト層２６３を順次に形成する。第一金属層２６１及び第二金属層２６２の材料は異なる。本実施形態において、第一金属層の材料はチタンであり、第二金属層２６２の材料はアルミニウムである。

【0014】

Ｓ２０２ステップにおいて、図４に示すように、グレートーンマスクにより第一フォトレジスト層２６３をパターン化して第一フォトレジストパターンを形成する。第一フォトレジストパターンは、エッジ第一フォトレジストパターン２６３１及び中央第一フォトレジストパターン２６３２を備え、エッジ第一フォトレジストパターン２６３１は、中央第一フォトレジストパターン２６３２の両側に、且つ間隔を開けてそれぞれ位置する。また、エッジ第一フォトレジストパターン２６３１の厚さは、中央第一フォトレジストパターン２６３２より厚い。

【0015】

Ｓ２０３ステップにおいて、図５に示すように、第一金属層２６１及び第二金属層２６２をエッチングする。エッチングされた第一金属層２６１は、エッジ第一フォトレジストパターン２６３１に対応するエッジ第一金属層２６１１及び中央第一フォトレジストパターン２６３２に対応する中央第一金属層２６１２を含む。エッチングされた第二金属層２６２は、エッジ第一フォトレジストパターン２６３１に対応するエッジ第二金属層２６２１及び中央第一フォトレジストパターン２６３２に対応する中央第二金属層２６２２を含む。各エッジ第一金属層２６１１及びエッジ第二金属層２６２１は、垂直型薄膜トランジスタ２００のゲート電極として機能する。中央第一金属層２６１２は、垂直型薄膜トランジスタ２００のソース電極又はドレイン電極として機能する。

【0016】

Ｓ２０４ステップにおいて、図６に示すように、中央第一フォトレジストパターン２６３２を除去する。具体的には、酸素プラズマアッシング処理を行い、第一フォトレジストパターンを薄くする。この際、中央第一フォトレジストパターン２６３２は、エッジ第一フォトレジストパターン２６３１より薄いので、中央第一フォトレジストパターン２６３２をアッシングして除去した際、一部のエッジ第一フォトレジストパターン２６３１は残っている。

【0017】

Ｓ２０５ステップ５において、図７に示すように、中央第二金属層２６２２をエッチングして除去する。

【0018】

Ｓ２０６ステップにおいて、図８に示したように、エッジ第一フォトレジストパターン２６３１を除去する。

【0019】

Ｓ２０７ステップにおいて、図９に示したように、透明基板２１０、エッジ第二金属層２６２１及び中央第一金属層２６１２を被覆する半導体層を形成した後、透明基板２１０を被覆する半導体層を除去して、エッジ第二金属層２６２１上にエッジ半導体層２６４１を形成し、中央第一金属層２６１２上に中央半導体層２６４２を形成する。具体的には、半導体層を形成した後、エッジ第二金属層２６２１及び中央第一金属層２６１２をフォトマスクとして、透明基板２１０のエッジ第二金属層２６２１及び中央第一金属層２６１２から離れた一方側から、該半導体層を露出させて、エッジ第二金属層２６２１及び中央第一金属層２６１２によって被覆されない半導体層を除去して、エッジ半導体層２６４１及び中央半導体層２６４２を形成する。本実施形態において、エッジ半導体層２６４１及び中央半導体層２６４２は、酸化物半導体である。

【0020】

Ｓ２０８ステップにおいて、図１０に示すように、透明基板２１０、エッジ半導体層２６４１及び中央半導体層２６４２を被覆する第三金属層２６５を形成し、且つ第三金属層２６５上の中央半導体層２６４２に対応する位置に、第二フォトレジストパターン２６６を形成する。また、第三金属層２６５と第二金属層２６２の材料及びエッチング速度は、それぞれ異なる。本実施形態において、第三金属層２６５の材料は銅である。第三金属層２６５上に第二フォトレジスト層が形成された後、フォトマスクを介して、第二フォトレジストパターン２６６が形成される。

【0021】

Ｓ２０９ステップ９において、図１１に示すように、第二フォトレジストパターン２６６によって被覆されていない第三金属層２６５及びエッジ半導体層２６４１を除去して中央第三金属層２６５１を形成する。本実施形態において、ウェットエッチングにより、第二フォトレジストパターン２６６によって被覆されていない第三金属層２６５及びエッジ半導体層２６４１を一斉に除去する。また、他の実施形態において、先ずドライエッチングにより、第二フォトレジストパターン２６６によって被覆されていない第三金属層２６５を除去した後、ウェットエッチングにより、エッジ半導体層２６４１を除去してもよい。この際、第三金属層２６５及び第二金属層２６２の材料は同じである。

【0022】

Ｓ２１０ステップにおいて、図１２に示すように、第二フォトレジストパターン２６６を除去する。

【0023】

Ｓ２１１ステップにおいて、図１３に示すように、透明基板２１０、エッジ第二金属層２６２１及び中央第三金属層２６５１を被覆し、且つエッジ第一金属層２６１１、エッジ第二金属層２６２１、中央第一金属層２６１２、チャンネル層２５０及び中央第三金属層２６５１との間に充填されたゲート電極絶縁層２７０を形成する。この際、エッジ第一金属層２６１１及びエッジ第二金属層２６２１は、協同で垂直型薄膜トランジスタ２００のゲート電極２２０として機能する。中央第一金属層２６１２及び中央第三金属層２６５１は、それぞれ垂直型薄膜トランジスタ２００のソース電極２３０及びドレイン電極２４０として機能する。中央半導体層２６４２は、垂直型薄膜トランジスタ２００のチャンネル層２５０として機能する。

【0024】

又、他の実施形態において、エッジ第一金属層２６１１或いはエッジ第二金属層２６２１は、垂直型薄膜トランジスタ２００のゲート電極２２０として単独で機能してもよい。

【0025】

本発明に係る垂直型薄膜トランジスタ２００の製造方法は、２つのフォトマスクしか利用しないので、製造コストを下げることができる。また、プロセスも簡単であるため、大量生産に最適である。

【符号の説明】

【0026】

２００ 垂直型薄膜トランジスタ
２１０ 透明基板
２２０ ゲート電極
２３０ 第一電極
２４０ 第二電極
２５０ チャンネル層
２６１ 第一金属層
２６１１ エッジ第一金属層
２６１２ 中央第一金属層
２６２ 第二金属層
２６２１ エッジ第二金属層
２６２２ 中央第二金属層
２６３ 第一フォトレジスト層
２６３１ エッジ第一フォトレジストパターン
２６３２ 中央第一フォトレジストパターン
２６４ 半導体層
２６４１ エッジ半導体層
２６４２ 中央半導体層
２６５ 第三金属層
２６５１ 中央第三金属層
２６６ 第二フォトレジストパターン
２７０ ゲート電極絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】