特許 6135940 入出力モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6135940

(24)【登録日】2017年5月12日

(45)【発行日】2017年5月31日

(54)【発明の名称】入出力モジュール

(51)【国際特許分類】

   G05B 19/05 20060101AFI20170522BHJP

   G08C 19/00 20060101ALI20170522BHJP

   H03K 7/08 20060101ALN20170522BHJP

【ＦＩ】

   G05B19/05 L

   G08C19/00 U

   !H03K7/08 A

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2014-229745(P2014-229745)

(22)【出願日】2014年11月12日

(65)【公開番号】特開2016-95567(P2016-95567A)

(43)【公開日】2016年5月26日

【審査請求日】2015年11月13日

(73)【特許権者】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(72)【発明者】

【氏名】林 俊介

(72)【発明者】

【氏名】丹波 守

(72)【発明者】

【氏名】有水 毅

【審査官】 牧 初

(56)【参考文献】

【文献】 特開２００２−２２９６１５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０１６３６８８（ＵＳ，Ａ１）

【文献】 特開２００４−３７６３５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｂ １９／０４−１９／０５

Ｇ０５Ｆ １／００− １／１０

Ｈ０２Ｍ ３／００− ３／４４

(57)【特許請求の範囲】

【請求項1】

制御部とフィールド機器とを接続するための入出力モジュールにおいて、
前記制御部から入力されるＰＷＭ信号を復調するＰＷＭ復調部と、
前記ＰＷＭ復調部の出力信号に基づく所定の電流を前記フィールド機器に出力する電流源と、
前記電流源と直列に接続された抵抗と、
前記電流源の出力電流を前記制御部を介して前記ＰＷＭ復調部に帰還する帰還回路、
とで構成され、
前記制御部は、前記電流源に設定値の電流を出力させ、前記フィールド機器に対してアナログ信号を出力するアナログ出力モード、前記電流源にオン・オフに相当する電流を出力させ、前記フィールド機器に対してデジタル信号を出力するデジタル出力モード、前記電流源に前記フィールド機器の電源電圧を供給させ、前記フィールド機器からアナログ信号が入力されるアナログ入力モード、前記電流源に前記フィールド機器の電源電圧を供給させ、前記フィールド機器からデジタル信号が入力されるデジタル入力モードのいずれかのモードに対応した前記ＰＷＭ信号を出力することを特徴とする入出力モジュール。

【請求項2】

前記抵抗に基づきデジタル入力に対する閾値が設定され、アナログ入力の電流が検出されることを特徴とする請求項１に記載の入出力モジュール。

【請求項3】

前記抵抗を介して検出されるアナログ入力の電流は、Ａ／Ｄ変換器を介して前記制御部に入力されることを特徴とする請求項１または請求項２に記載の入出力モジュール。

【請求項4】

前記電流源は抵抗と半導体スイッチング素子との直列回路で構成されていることを特徴とする請求項１に記載の入出力モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入出力モジュールに関し、詳しくは、発電所や製造プロセスや上下水道や都市ガスなどの各種の制御システムを構成する制御部と外部に設けられるフィールド機器を接続するための入出力モジュールに関するものである。

【背景技術】

【0002】

図２は従来の制御システムにおけるフィールド機器の接続例を示すブロック図であり、１チャンネル分を示している。図２において、制御部１００とフィールド機器２００は、インタフェース回路３００を介して接続されている。

【0003】

インタフェース回路３００は、信号部３１０と出力部３２０とで構成されている。

【0004】

信号部３１０は、スイッチング素子として機能するＦＥＴ３１１と、電流源３１２と、フィルタ３１３と、バッファアンプ３１４とで構成されている。

【0005】

ＦＥＴ３１１のソースは＋２４Ｖの直流電源ラインに接続されるとともに電流源３１２を構成する抵抗３１２ｂの一端およびフィルタ３１３を構成するコンデンサ３１３ａの一端に接続され、ゲートは制御部１００に接続され、ドレインは出力部３２０を構成するクランプダイオード３２１のカソードに接続されるとともに電流源３１２を構成するＦＥＴ３１２ａのドレインに接続されている。

【0006】

電流源３１２は、ＦＥＴ３１２ａと抵抗３１２ｂと演算増幅器３１２ｃとで構成されている。

【0007】

ＦＥＴ３１２ａのソースは演算増幅器３１２ｃの一方の入力端子およびフィルタ３１３を構成する抵抗３１３ｂの一端に直接接続されるとともに抵抗３１２ｂを介してＦＥＴ３１１のソースおよびフィルタ３１３を構成するコンデンサ３１３ａの一端に接続され、ドレインは出力部３２０を構成するクランプダイオード３２１のカソードに接続されるとともにＦＥＴ３１１のドレインに接続され、ゲートは演算増幅器３１２ｃの出力端子に接続されている。

【0008】

演算増幅器３１２ｃの他方の入力端子は、制御部１００に接続されている。

【0009】

フィルタ３１３は、コンデンサ３１３ａと抵抗３１３ｂとで構成されている。

【0010】

これらフィルタ３１３を構成するコンデンサ３１３ａと抵抗３１３ｂの接続点は、バッファアンプ３１４を介して制御部１００に接続されている。

【0011】

出力部３２０は、クランプダイオード３２１で構成されている。クランプダイオード３２１のアノードは０Ｖの直流電源ラインに接続され、カソードはＦＥＴ３１１のソースおよびＦＥＴ３１２ａのソースに接続されている。このクランプダイオード３２１の両端には、フィールド機器２００が接続されている。

【0012】

このような回路構成において、制御部１００とインタフェース回路３００は、たとえばデジタル出力（ＤＯ）モードには接続ラインＬ１が対応し、アナログ出力（ＡＯ）モードには接続ラインＬ２が対応し、アナログ入力（ＡＩ）モードおよびデジタル入力（ＤＩ）モードには接続ラインＬ３が対応するように連係して動作する。

【0013】

そして、電流源３１２はアナログ出力（ＡＯ）モードで使用され、スイッチング素子として機能するＦＥＴ３１１はデジタル出力（ＤＯ）モードで使用される。

【0014】

特許文献１には、図２に示した回路構成とその動作が記載されている。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】米国特許第８３９２６２６号公報

【発明の開示】

【発明が解決しようとする課題】

【0016】

しかし、図２に示す従来のフィールド機器の接続構成によれば、制御部１００とインタフェース回路３００を電気的に接続する信号線のうち、制御信号を伝送する信号線にはアナログ信号が含まれるとともに、機能モード別の信号になっているため、制御部１００のコストが高くなり、また回路部品の実装面積が大きくなるという問題がある。

【0017】

また、アナログ出力（ＡＯ）モードで使用される電流源３１２と、デジタル出力（ＤＯ）モードで使用されるスイッチング素子としてのＦＥＴ３１１を別々に用意する必要があることから、これらもコスト高の一因となり、実装面積の拡大要因になっている。

【0018】

また、アナログ出力（ＡＯ）モードで使用される電流源３１２には、チャンネル毎の出力精度を保つためにチャンネル毎に演算増幅器を設けなければならず、これらもコスト高の一因となり、実装面積の拡大要因にもなっている。

【0019】

さらに、チャンネル毎に図２の回路構成を設けなければならないことから、チャンネル数に比例してコスト高は増加し、実装面積も拡大することになる。

【0020】

このようにインタフェース回路３００の回路規模が大きくなる結果、インタフェース回路３００のサイズも大きくなって消費電力や発熱も大きくなってしまい、システムが巨大化することになる。

【0021】

これらは、ユーザーが求める制御システムの小型化を実現するための障害になり、好ましくない。

【0022】

本発明は、このような課題を解決するものであり、その目的は、出力精度などに悪影響を与えることなく、制御システムの小型化・低コスト化を図ることができる入出力モジュールを実現することにある。

【課題を解決するための手段】

【0023】

このような課題を達成するために、本発明のうち請求項１記載の発明は、
制御部とフィールド機器とを接続するための入出力モジュールにおいて、
前記制御部から入力されるＰＷＭ信号を復調するＰＷＭ復調部と、
前記ＰＷＭ復調部の出力信号に基づく所定の電流を前記フィールド機器に出力する電流源と、
前記電流源と直列に接続された抵抗と、
前記電流源の出力電流を前記制御部を介して前記ＰＷＭ復調部に帰還する帰還回路、
とで構成され、
前記制御部は、前記電流源に設定値の電流を出力させ、前記フィールド機器に対してアナログ信号を出力するアナログ出力モード、前記電流源にオン・オフに相当する電流を出力させ、前記フィールド機器に対してデジタル信号を出力するデジタル出力モード、前記電流源に前記フィールド機器の電源電圧を供給させ、前記フィールド機器からアナログ信号が入力されるアナログ入力モード、前記電流源に前記フィールド機器の電源電圧を供給させ、前記フィールド機器からデジタル信号が入力されるデジタル入力モードのいずれかのモードに対応した前記ＰＷＭ信号を出力することを特徴とする。

【0024】

請求項２記載の発明は、請求項１に記載の入出力モジュールにおいて、
前記抵抗に基づきデジタル入力に対する閾値が設定され、アナログ入力の電流が検出されることを特徴とする。

【0025】

請求項３記載の発明は、請求項１または請求項２に記載の入出力モジュールにおいて、
前記抵抗を介して検出されるアナログ入力の電流は、Ａ／Ｄ変換器を介して前記制御部に入力されることを特徴とする。

【0026】

請求項４記載の発明は、請求項１に記載の入出力モジュールにおいて、
前記電流源は抵抗と半導体スイッチング素子との直列回路で構成されていることを特徴とする。

【発明の効果】

【0027】

これらの構成により、出力精度などに悪影響を与えることなく、制御システムの小型化・低コスト化を図ることができる入出力モジュールを実現できる。

【図面の簡単な説明】

【0028】

【図1】本発明に基づく入出力モジュールの一実施例を示す構成説明図である。

【図2】従来の制御システムにおけるフィールド機器の接続例を示すブロック図である。

【発明を実施するための最良の形態】

【0029】

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は、本発明に基づく入出力モジュールを用いた制御システムの一実施例を示す構成説明図である。図１において、共通の制御部１０と複数ｎ系統のフィールド機器２０とは、それぞれ入出力モジュール３０を介して接続されている。各入出力モジュール３０から各フィールド機器２０に出力される電流は、信号変換部４０を介して制御部１０に帰還入力される。

【0030】

制御部１０は、測定部１１と、測定部１１の測定値を対応した所定の測定系統に選択的に出力するマルチプレクサ１２と、減算器１３と積算器１４とパルス幅変調部（以下ＰＷＭ変調部という）１５よりなる複数ｎの測定系統と、制御バスＢを介して複数ｎの測定系統と共通に接続された演算制御部１６などで構成されている。なお、演算制御部１６には、図示しない外部のコントローラが接続される。

【0031】

各測定系統において、各測定系統の減算器１３の一方の入力端子にはマルチプレクサ１２を介してたとえば１６ビットの各測定系統の測定値が入力され、他方の入力端子には演算制御部１６および制御バスＢを介してたとえば１６ビットの各測定系統の設定値が入力される。

【0032】

各測定系統の減算器１３は、測定値と設定値との差分値を逐次積算器１４に出力する。各測定系統の積算器１４の出力値は、測定系統毎に個別に設定される設定値に応じた所定の値に収斂する。

【0033】

このような制御部１０は、たとえばＦＰＧＡ（Field Programmable Gate Array）で構成することができる。

【0034】

入出力モジュール３０は、ＰＷＭ復調部３１と、電流源３２と、出力部３３とで構成されている。

【0035】

ＰＷＭ復調部３１は、ＦＥＴ３１ａと、一端がＦＥＴ３１ａのソースに接続されて他端が電源ラインＶ+に接続されたコンデンサ３１ｂと抵抗３１ｃとの並列回路と、一端がＦＥＴ３１ａのドレインに接続されて他端が共通電位点に接続された抵抗３１ｄとで構成されている。ＦＥＴ３１ａのゲートには、所定の測定系統のＰＷＭ変調部１５の出力端子が接続されている。

【0036】

電流源３２は、ＦＥＴ３２ａと、一端がＦＥＴ３２ａのソースに接続されて他端が電源ラインＶ+に接続された抵抗３２ｂとで構成されている。ＦＥＴ３２ａのゲートはＦＥＴ３１ａのドレインに接続され、ドレインは出力部３３を構成する抵抗３３ａの一端に接続されている。

【0037】

出力部３３は、一端がＦＥＴ３２ａのドレインに接続されて他端がダイオード３３ｂのアノードに接続された抵抗３３ａと、アノードが抵抗３３ａの他端に接続されカソードがフィールド機器２０に接続されたダイオード３３ｂとで構成されている。

【0038】

出力部３３の抵抗３３ａは、デジタル入力（ＤＩ）モードにおける閾値レベルを設定するための基準抵抗として機能するとともに、アナログ入力（ＡＩ）モードにおける電流測定用の抵抗としても機能する。

【0039】

出力部３３のダイオード３３ｂは、入出力モジュール３０とフィールド機器２０を二重化した場合に接続を自動的に切り替えるように機能する。この出力部３３のダイオード３３ｂには、それぞれフィールド機器２０が接続される。

【0040】

信号変換部４０は、各測定系統における入出力モジュール３０を構成する出力部３３の抵抗３３ａの電圧を選択的に出力するマルチプレクサ４１と、マルチプレクサ４１の出力端子に接続された差動アンプ４２と、差動アンプ４２の出力端子に接続されデジタル信号に変換するＡ／Ｄ変換器４３とで構成されている。

【0041】

図１のように構成されるシステムの動作について説明する。
ａ）入出力モジュール３０がデジタル出力（ＤＯ）モードのとき
制御部１０のＰＷＭ変調部１５から出力されるＰＷＭ信号によりＰＷＭ復調部３１を構成するＦＥＴ３１ａの出力電流が制御され、さらに電流源３２を構成するＦＥＴ３２ａの出力電流も制御される。

【0042】

これにより、フィールド機器２０には、出力部３３を介してデジタル出力（ＤＯ）モードのオン・オフに相当する電流が出力される。

【0043】

ｂ）入出力モジュール３０がアナログ入力（ＡＩ）モードのとき
制御部１０のＰＷＭ変調部１５から一定のＰＷＭ信号を与えてＰＷＭ復調部３１を構成するＦＥＴ３１ａをオンにすることで、フィールド機器２０に電源電圧が供給される。

【0044】

電流源３２からフィールド機器２０に供給される電流は出力部３３を構成する抵抗３３ａにより電圧に変換され、信号変換部４０に入力されてＡ／Ｄ変換器４３によりデジタル信号に変換される。変換されたデジタル信号は、アナログ入力測定値として制御部１０の測定部１１に帰還入力される。

【0045】

ｃ）入出力モジュール３０がデジタル入力（ＤＩ）モードのとき
アナログ入力（ＡＩ）モードと同様である。変換されたデジタル信号は、デジタル入力のＨ／Ｌ判定値として使用する。

【0046】

ｄ）入出力モジュール３０がアナログ出力（ＡＯ）モードのとき
ＰＷＭ信号を制御して電流源３２からフィールド機器２０に供給される出力電流を出力部３３を構成する抵抗３３ａにより電圧に変換した上で、アナログ入力（ＡＩ）モードと同様にデジタル信号に変換する。この値を測定値として設定値と比較して常時フィードバックする操作を繰り返すことで、出力電流が常に設定値と等しくなるように制御される。変換されたデジタル信号は、アナログ出力値のモニタリング用として使用する。

【0047】

すなわち、アナログ出力（ＡＯ）モードにおいて、制御部１０により設定される設定値nは、演算制御部１６を介して各測定系統に設定される。これに対し、信号変換部４０のＡ／Ｄ変換器４３で変換されたデジタル信号は、測定部１１およびマルチプレクサ１２を介して各測定系統の測定値nとしてのデジタル信号になる。

【0048】

これら設定値nと測定値nは減算器１３に入力され、減算器１３はこれら入力の差を演算し出力する。出力されたデジタル信号は積算器１４に入力され周期的に積算される。積算器１４の出力はＰＷＭ変調部１５にてＰＷＭ波形に変換され、このＰＷＭ波形出力は各測定系統の入出力モジュール３０のＰＷＭ復調部３１に入力される。

【0049】

このような一連の制御を繰り返して行うことで、定常状態における各測定系統の測定値は設定値にほぼ一致して積算器１４の出力はほぼ一定値となり、ＰＷＭ変調部１５のＰＷＭ変調出力もほぼ一定のパルス幅に収斂する。

【0050】

すなわち、各測定系統のフィードバック動作により、フィールド機器２０に供給される出力電流が設定値とほぼ等しくなるように制御することができる。

【0051】

たとえば全１６チャンネルの入出力モジュール３０が設けられていて、１秒毎に測定系統を切り替えていくとすると、もし全チャンネルを使用している場合には、各測定系統は１６秒ごとにフィードバック制御できることになる。

【0052】

ここで、仮に全１６チャンネル中の８チャンネルしか使用していない場合、何も接続されていないその空きチャンネルをスキップするとすれば、使用している各チャンネルのフィードバック可能周期は８秒になり、高速化が図れる。

【0053】

本発明の構成は、以下のように要約できる。
１）制御部１０と入出力モジュール３０を接続するのにあたり、アナログ出力（ＡＯ）モードにおける制御信号の伝送線とデジタル出力（ＤＯ）モードにおける制御信号の伝送線を共用する。
２）アナログ出力（ＡＯ）モードで使用される電流源３２のスイッチング素子としてのＦＥＴ３２ａとデジタル出力（ＤＯ）モードで使用されるスイッチング素子としてのＦＥＴ３２ａを共用する。
３）アナログ出力（ＡＯ）モードで使用される電流源３２には演算増幅器を用いない。

【0054】

なお、本発明に基づく回路構成の精度は、出力部３３の抵抗３３ａやＡ／Ｄ変換器４３の基準電圧精度などに依存する。ここで、出力部３３の抵抗３３ａを外部より交換可能としておけば、測定系統別に測定範囲（レンジ）を容易に変えることが可能となる。

【0055】

また、本発明の構成では、測定系統毎に出力電流を監視して調整している。したがって、複数測定系統の出力端子に接続した状態での並列運転が可能である。

【0056】

また、本発明の構成では、デジタル入力（ＤＩ）モードおよびデジタル出力（ＤＯ）モードにおいても、出力部３３の抵抗３３ａの電圧降下に基づいて出力電流をモニタし続けることができる。

【0057】

そして、演算増幅器などによるアナログ的なフィードバックでないことから、デジタル入力（ＤＩ）モードおよびデジタル出力（ＤＯ）モードにおける出力部３３の抵抗３３ａの電圧降下の変動から、配線の接触不良やノイズ源の接近などを検出できる。

【0058】

以上説明したように、本発明によれば、簡単な回路構成で、かつ少ない制御信号で、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モードおよびのアナログ出力（ＡＯ）モードの４モードを、共通の入出力モジュール３０で実現できる。

【0059】

そして、本発明の回路構成によれば、測定系統毎に演算増幅器を必要とすることなく、高精度を維持したまま回路規模を小さくでき、発熱を抑制でき、コストを削減でき、故障発生率も削減できる。

【0060】

さらに、信号変換部４０にマルチプレクサ４１を設けることにより、差動アンプ４２およびＡ／Ｄ変換器４３を複数の測定系統で共用することができ、特に測定系統の多チャンネル化（たとえば１６チャンネル）した場合には、回路スペースおよび全体のコストを大幅に削減できる。

【符号の説明】

【0061】

１０ 制御部
１１ 測定部
１２ マルチプレクサ
１３ 減算器
１４ 積算器
１５パルス幅変調部（ＰＷＭ変調部）
１６ 演算制御部
２０ フィールド機器
３０ 入出力モジュール
３１ ＰＷＭ復調部
３２ 電流源
３３ 出力部
４０ 信号変換部
４１ マルチプレクサ
４２ 差動アンプ
４３ Ａ／Ｄ変換器
Ｂ 制御バス

【図1】

【図2】