ホーム > 特許ランキング > トヨタ自動車株式会社
知財求人 - 知財ポータルサイト「IP Force」
▶ トヨタ自動車株式会社の特許一覧 ▶ 学校法人トヨタ学園の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6137621
(24)【登録日】2017年5月12日
(45)【発行日】2017年5月31日
(54)【発明の名称】化合物半導体ＦＥＴ
(51)【国際特許分類】
H01L 21/338 20060101AFI20170522BHJP
H01L 29/812 20060101ALI20170522BHJP
H01L 29/778 20060101ALI20170522BHJP
H01L 21/336 20060101ALI20170522BHJP
H01L 29/78 20060101ALI20170522BHJP
【ＦＩ】
H01L29/80 H
H01L29/78 301B
【請求項の数】6
【全頁数】20
(21)【出願番号】特願2014-20635(P2014-20635)
(22)【出願日】2014年2月5日
(65)【公開番号】特開2015-149359(P2015-149359A)
(43)【公開日】2015年8月20日
【審査請求日】2016年5月11日
(73)【特許権者】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(73)【特許権者】
【識別番号】592032636
【氏名又は名称】学校法人トヨタ学園
(74)【代理人】
【識別番号】110000110
【氏名又は名称】特許業務法人快友国際特許事務所
(72)【発明者】
【氏名】櫛田 知義
(72)【発明者】
【氏名】富田 英幹
(72)【発明者】
【氏名】榊 裕之
【審査官】
綿引 隆
(56)【参考文献】
【文献】
特開２００７−１０３４５１（ＪＰ，Ａ）
【文献】
特開２０１３−２０１１８９（ＪＰ，Ａ）
【文献】
国際公開第２０１３／１９０９９７（ＷＯ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３５−３３８
Ｈ０１Ｌ ２９／７７８−８１２
(57)【特許請求の範囲】
【請求項1】
化合物半導体ＦＥＴであって、
半導体基板と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有しており、
前記半導体基板内には、
二次元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、
二次元電子ガスと二次元ホールガスのいずれか他方であり、前記深部キャリアガス層よりも前記半導体基板の表面側であって前記深部キャリアガス層と対向する位置に配置されている表面側キャリアガス層、
が存在しており、
前記ソース電極と前記ゲート電極と前記ドレイン電極は、前記半導体基板の前記表面に、直接、または他の層を介して接続されており、
前記バックゲート電極は、前記深部キャリアガス層と導通しており、
前記表面側キャリアガス層と前記深部キャリアガス層の間の間隔が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体ＦＥＴ。
半導体基板と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有しており、
前記半導体基板内には、
二次元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、
二次元電子ガスと二次元ホールガスのいずれか他方であり、前記深部キャリアガス層よりも前記半導体基板の表面側であって前記深部キャリアガス層と対向する位置に配置されている表面側キャリアガス層、
が存在しており、
前記ソース電極と前記ゲート電極と前記ドレイン電極は、前記半導体基板の前記表面に、直接、または他の層を介して接続されており、
前記バックゲート電極は、前記深部キャリアガス層と導通しており、
前記表面側キャリアガス層と前記深部キャリアガス層の間の間隔が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体ＦＥＴ。
【請求項2】
前記深部キャリアガス層のキャリア濃度が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも低い請求項１の化合物半導体ＦＥＴ。
【請求項3】
化合物半導体ＦＥＴであって、
第１半導体層と、
前記第１半導体層上に積層されており、前記第１半導体層よりバンドギャップが狭い第２半導体層と、
前記第２半導体層上に積層されており、前記第２半導体層よりバンドギャップが広い第３半導体層と、
前記第３半導体層の表面に、直接、または他の層を介して形成されているソース電極、ゲート電極、及びドレイン電極と、
前記第１半導体層と前記第２半導体層の境界の第１ヘテロ接合と導通しているバックゲート電極、
を有しており、
前記第２半導体層と前記第３半導体層の境界が第２ヘテロ接合を構成しており、
前記第１ヘテロ接合と前記第２ヘテロ接合の間の間隔が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体ＦＥＴ。
第１半導体層と、
前記第１半導体層上に積層されており、前記第１半導体層よりバンドギャップが狭い第２半導体層と、
前記第２半導体層上に積層されており、前記第２半導体層よりバンドギャップが広い第３半導体層と、
前記第３半導体層の表面に、直接、または他の層を介して形成されているソース電極、ゲート電極、及びドレイン電極と、
前記第１半導体層と前記第２半導体層の境界の第１ヘテロ接合と導通しているバックゲート電極、
を有しており、
前記第２半導体層と前記第３半導体層の境界が第２ヘテロ接合を構成しており、
前記第１ヘテロ接合と前記第２ヘテロ接合の間の間隔が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体ＦＥＴ。
【請求項4】
前記第１半導体層の厚みが、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも薄い請求項３の化合物半導体ＦＥＴ。
【請求項5】
前記第１半導体層内に、前記第１ヘテロ接合に沿って、高ドーパント領域が形成されており、
前記高ドーパント領域では、その下側の前記第１半導体層よりもドーパント濃度が高く、
前記高ドーパント領域内のドーパント濃度が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも低い請求項３または４の化合物半導体ＦＥＴ。
前記高ドーパント領域では、その下側の前記第１半導体層よりもドーパント濃度が高く、
前記高ドーパント領域内のドーパント濃度が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも低い請求項３または４の化合物半導体ＦＥＴ。
【請求項6】
化合物半導体ＦＥＴであって、
第１半導体層と、
前記第１半導体層上に積層されており、前記第１半導体層よりバンドギャップが狭い第２半導体層と、
前記第２半導体層上に積層されており、前記第２半導体層よりバンドギャップが広い第３半導体層と、
前記第３半導体層の表面に、直接、または他の層を介して形成されているソース電極、ゲート電極、及びドレイン電極と、
前記第１半導体層と前記第２半導体層の境界の第１ヘテロ接合と導通しているバックゲート電極、
を有しており、
前記第２半導体層と前記第３半導体層の境界が第２ヘテロ接合を構成しており、
前記第１半導体層と前記第２半導体層が前記ソース電極の下部から前記ドレイン電極の下部まで伸びていることで、前記第１ヘテロ接合が前記ソース電極の下部から前記ドレイン電極の下部まで伸びており、
前記第１半導体層の厚みが、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも薄い化合物半導体ＦＥＴ。
第１半導体層と、
前記第１半導体層上に積層されており、前記第１半導体層よりバンドギャップが狭い第２半導体層と、
前記第２半導体層上に積層されており、前記第２半導体層よりバンドギャップが広い第３半導体層と、
前記第３半導体層の表面に、直接、または他の層を介して形成されているソース電極、ゲート電極、及びドレイン電極と、
前記第１半導体層と前記第２半導体層の境界の第１ヘテロ接合と導通しているバックゲート電極、
を有しており、
前記第２半導体層と前記第３半導体層の境界が第２ヘテロ接合を構成しており、
前記第１半導体層と前記第２半導体層が前記ソース電極の下部から前記ドレイン電極の下部まで伸びていることで、前記第１ヘテロ接合が前記ソース電極の下部から前記ドレイン電極の下部まで伸びており、
前記第１半導体層の厚みが、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも薄い化合物半導体ＦＥＴ。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、化合物半導体ＦＥＴに関し、より典型的にはＨＥＭＴに関する。
【背景技術】
【0002】
特許文献１には、ヘテロ接合部に形成されるキャリアガスをチャネルとして用いる化合物半導体ＦＥＴが開示されている。化合物半導体ＦＥＴによれば、高速かつ低損失のスイッチング素子が実現される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００８−１３５５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一般に、化合物半導体ＦＥＴのゲート閾値電圧（すなわち、化合物半導体ＦＥＴをオンさせるために最低限必要なゲート電圧）は低い。化合物半導体ＦＥＴを安定して動作させるためには、ゲート閾値電圧を上昇させることが望ましい。化合物半導体ＦＥＴの電流経路である二次元電子ガスまたは二次元ホールガスの濃度を低下させることで、化合物半導体ＦＥＴのゲート閾値電圧を上昇させることができる。しかしながら、このようにゲート閾値電圧を上昇させると、化合物半導体ＦＥＴのオン電圧が上昇してしまう。
【課題を解決するための手段】
【0005】
本明細書が開示する第１の化合物半導体ＦＥＴは、半導体基板と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有している。半導体基板内には、二次元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、二次元電子ガスと二次元ホールガスのいずれか他方であり、深部キャリアガス層よりも半導体基板の表面側であって深部キャリアガス層と対向する位置に配置されている表面側キャリアガス層が存在している。ソース電極とゲート電極とドレイン電極は、半導体基板の前記表面に、直接、または他の層を介して接続されている。バックゲート電極は、深部キャリアガス層と導通している。表面側キャリアガス層のキャリア濃度は、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲート電極と対向する領域よりも高い。
【0006】
なお、上記の「半導体基板の表面側」は、ソース電極、ゲート電極及びドレイン電極が形成されている表面に近い側を意味する。上記の「深部キャリアガス層と対向する位置」は、半導体基板を厚み方向に沿って見たときに深部キャリアガス層と重なる位置を意味する。上記の「ゲート電極とドレイン電極の間の領域」は、半導体基板を厚み方向に沿って見たときに、ゲート電極とドレイン電極の間に位置する領域を意味する。上記の「ゲート電極とソース電極の間の領域」は、半導体基板を厚み方向に沿って見たときに、ゲート電極とソース電極の間に位置する領域を意味する。上記の「ゲート電極と対向する領域」は、半導体基板を厚み方向に沿って見たときにゲート電極と重なる領域を意味する。
【0007】
なお、本明細書において、ソース電極とゲート電極とドレイン電極は、これらのうちのいずれかが半導体基板の表面に直接接続されており、残りが他の層を介して半導体基板の表面に接続されていてもよい。また、各電極と半導体基板の間に他の層が介在する場合は、介在する各層は互いに異なる層であってもよい。
【0008】
また、本明細書において、「ゲート電極とドレイン電極の間の領域」とは、半導体基板をその厚み方向に平面視した場合において、ゲート電極とドレイン電極の間に存在する領域を意味する。また、「ゲート電極とソース電極の間の領域」とは、半導体基板をその厚み方向に平面視した場合において、ゲート電極とソース電極の間に存在する領域を意味する。また、「ゲート電極と対向する領域」とは、半導体基板をその厚み方向に平面視した場合において、ゲート電極と重なる領域を意味する。
【0009】
この化合物半導体ＦＥＴでは、表面側キャリアガス層が主電流経路となる。この化合物半導体ＦＥＴでは、表面側キャリアガス層のキャリア濃度が、ゲート電極と対向する領域で低く、その他の領域の少なくとも一部で高い。ゲート電極と対向する領域で表面側キャリアガス層のキャリア濃度が低いので、この化合物半導体ＦＥＴはゲート閾値電圧が高い。その一方で、その他の領域の少なくとも一部では表面側キャリアガス層のキャリア濃度が高くなっており、これによって電流経路の高移動度が実現される。したがって、この化合物半導体ＦＥＴはオン電圧が低い。すなわち、この化合物半導体ＦＥＴによれば、高いゲート閾値電圧と低いオン電圧を両立させることができる。さらに、この化合物半導体ＦＥＴでは、バックゲート電極が深部キャリアガス層と導通している。したがって、バックゲート電極の電位によって、深部キャリアガス層の電位を制御することができる。深部キャリアガス層の電位を低くすると、深部キャリアガス層に対向する表面側キャリアガス層のキャリア濃度が低下する。したがって、この化合物半導体ＦＥＴでは、バックゲート電極の電位によって、ゲート閾値電圧を制御することができる。
【0010】
本願明細書が開示する第２の化合物半導体ＦＥＴは、半導体基板と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有している。半導体基板内には、二次元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、二次元電子ガスと二次元ホールガスのいずれか他方であり、深部キャリアガス層よりも半導体基板の表面側であって深部キャリアガス層と対向する位置に配置されている表面側キャリアガス層が存在している。ソース電極とゲート電極とドレイン電極は、半導体基板の前記表面に、直接、または他の層を介して接続されている。バックゲート電極は、深部キャリアガス層と導通している。表面側キャリアガス層と深部キャリアガス層の間の間隔は、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲート電極と対向する領域よりも広い。
【0011】
この化合物半導体ＦＥＴでは、表面側キャリアガス層が主電流経路となる。この化合物半導体ＦＥＴでは、ゲート電極と対向する領域では表面側キャリアガス層と深部キャリアガス層の間の間隔が狭く、その他の領域の少なくとも一部で表面側キャリアガス層と深部キャリアガス層の間の間隔が広い。表面側キャリアガス層と深部キャリアガス層の間隔が狭いと、表面側キャリアガス層におけるキャリア濃度が低くなる。すなわち、この化合物半導体ＦＥＴでは、ゲート電極と対向する領域では前記間隔が狭くなっていることで表面側キャリアガス層のキャリア濃度が低くなっており、これによって、高いゲート閾値電圧が実現されている。その一方で、その他の領域の少なくとも一部では、前記間隔が広くなっていることで表面側キャリアガス層のキャリア濃度が高くなっており、これによって、電流経路の高移動度が実現されている。したがって、この化合物半導体ＦＥＴは、オン電圧が低い。すなわち、この化合物半導体ＦＥＴによれば、高いゲート閾値電圧と低いオン電圧を両立させることができる。さらに、この化合物半導体ＦＥＴでは、バックゲート電極の電位（すなわち、深部キャリアガス層の電位）を制御することによって、ゲート閾値電圧を制御することができる。
【0012】
上述した第２の化合物半導体ＦＥＴでは、深部キャリアガス層のキャリア濃度が、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲート電極と対向する領域よりも低くてもよい。
【0013】
この化合物半導体ＦＥＴでは、ゲート電極と対向する領域では深部キャリアガス層のキャリア濃度が高く、その他の領域の少なくとも一部で深部キャリアガス層のキャリア濃度が低い。深部キャリアガス層のキャリア濃度が高い領域では、表面側キャリアガス層のキャリア濃度が低くなる。すなわち、この化合物半導体ＦＥＴでは、ゲート電極と対向する領域では深部キャリアガス層のキャリア濃度が高くなっていることで表面側キャリアガス層のキャリア濃度が低くなっており、これによって、より高いゲート閾値電圧が実現される。その一方で、その他の領域の少なくとも一部では、深部キャリアガス層のキャリア濃度が低くなっていることで表面側キャリアガス層のキャリア濃度が高くなっており、これによって、電流経路のより低い抵抗（すなわち、より低いオン電圧）が実現される。
【0014】
また、表面側キャリアガス層と深部キャリアガス層の間の間隔にかかわらず、深部キャリアガス層のキャリア濃度をゲート電極と対向する領域で高くしてもよい。
【0015】
上述したいずれかの化合物半導体ＦＥＴにおいては、ゲート電極と対向する領域において、深部キャリアガス層のキャリア濃度が、表面側キャリアガス層のキャリア濃度よりも高くてもよい。
【0016】
バックゲート電極の電位を低下させていくと、表面側キャリアガス層のキャリア濃度と共に、深部キャリアガス層のキャリア濃度も低下する。深部キャリアガス層のキャリア濃度が略ゼロになると、深部キャリアガス層の抵抗が高くなるため、それ以上深部キャリアガス層全体の電位を引き下げることができなくなる。上記のように、ゲート電極と対向する領域において、深部キャリアガス層のキャリア濃度が表面側キャリアガス層のキャリア濃度よりも高いと、バックゲート電極の電位を低下させていく場合に、ゲート電極と対向する位置において、表面側キャリアガス層のキャリア濃度が深部側ガス層のキャリア濃度よりも先に略ゼロとなる。すなわち、この構成によれば、バックゲート電極の電位を調節することで、ゲート電圧を印加しないときの表面側キャリアガス層のキャリア濃度を略ゼロとすることができる。これによって、化合物半導体ＦＥＴのノーマリオフを実現することができる。
【0017】
上述したいずれかの化合物半導体ＦＥＴにおいて、ソース電極とバックゲート電極が導通していてもよい。
【0018】
このような構成によれば、ソース電極とバックゲート電極を共通化できるので、より容易に化合物半導体ＦＥＴを製造することが可能となる。
【0019】
また、本願明細書が開示する第３の化合物半導体ＦＥＴは、第１半導体層と、第２半導体層と、第３半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有する。第２半導体層は、第１半導体層上に積層されており、第１半導体層よりバンドギャップが狭い。第３半導体層は、第２半導体層上に積層されており、第２半導体層よりバンドギャップが広い。ソース電極、ゲート電極、及びドレイン電極は、第３半導体層の表面に、直接、または他の層を介して形成されている。バックゲート電極は、第１半導体層と第２半導体層の境界の第１ヘテロ接合と導通している。第２半導体層と第３半導体層の境界が第２ヘテロ接合を構成している。第１ヘテロ接合と第２ヘテロ接合の間の間隔が、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲート電極と対向する領域よりも広い。
【0020】
第３の化合物半導体ＦＥＴでは、第１半導体層と第２半導体層の間の第１ヘテロ接合に、二次元ホールガスが形成され、第２半導体層と第３半導体層の間の第２ヘテロ接合に、二次元電子ガスが形成される。すなわち、二次元ホールガスが深部キャリアガス層に相当し、二次元電子ガスが表面側キャリアガス層に相当する。第１ヘテロ接合と第２ヘテロ接合の間の間隔が、ゲート電極と対向する領域で狭く、その外側の少なくとも一部の領域で広い。これによって、ゲート電極と対向する領域で二次元電子ガスのキャリア濃度が低くなっており、その他の領域の少なくとも一部で二次元電子ガスのキャリア濃度が高くなっている。したがって、この化合物半導体ＦＥＴによれば、高いゲート閾値電圧と低いオン電圧を両立させることができる。さらに、この化合物半導体ＦＥＴでは、バックゲート電極の電位を制御することで、ゲート閾値電圧を調節することができる。
【0021】
また、第１ヘテロ接合と第２ヘテロ接合の位置、各部のキャリア濃度等を制御することで、第３の化合物半導体ＦＥＴでも、第１及び第２の化合物半導体ＦＥＴと同様の利点を得ることができる。
【図面の簡単な説明】
【0022】
【図1】実施例１のＨＥＭＴ１０の縦断面図。
【図4】実施例２のＨＥＭＴ２００の縦断面図。
【図5】実施例３のＨＥＭＴ３００の縦断面図。
【図6】実施例４のＨＥＭＴ４００の縦断面図。
【図7】実施例５のＨＥＭＴ５００の縦断面図。
【図8】実施例６のＨＥＭＴ６００の縦断面図。
【図9】実施例７のＨＥＭＴ７００の縦断面図。
【図10】実施例８のＨＥＭＴ８００の縦断面図。
【発明を実施するための形態】
【0023】
最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。
【0024】
（特徴１）表面側キャリアガス層が二次元電子ガスである場合には、表面側キャリアガス層のキャリア濃度Ｎｅは、以下の数式により算出することができる。【数1】
【数2】
（特徴２）表面側キャリアガス層が二次元ホールガスである場合には、表面側キャリアガス層のキャリア濃度Ｎｈは、以下の数式により算出することができる。
【数3】
【数4】
（特徴３）深部キャリアガス層のキャリア濃度が、いずれの位置においても、対向する位置の表面側キャリアガス層のキャリア濃度よりも高い。
（特徴４）深部キャリアガス及び表面側キャリアガスが形成されるヘテロ接合は、バンドギャップが相違する２つの半導体層を積層することによって形成されている。バンドギャップの相違する半導体層の組み合わせを例示すると、特に限定されないが、２種類以上の相違する結晶材料、同位体材料、結晶構造材料の組み合わせを挙げることができる。より具体的には、結晶材料の組み合わせとしては、例えば、ＡｌＧａＮとＧａＮ、ＡｌＧａＡｓとＧａＡｓ、または、ＩｎＡｌＧａＡｓＰとＩｎＧａＰ等のようにＩＩＩ族原子とＶ族原子をそれぞれ１種類以上含むＩＩＩ−Ｖ族半導体化合物の組み合わせを採用することができる。また、別の結晶材料の組み合わせとして、例えば、ＺｎＭｇＯとＺｎＯ等のようにＩＩ族原子とＶＩ族原子をそれぞれ１種類以上含むＩＩ−ＶＩ族半導体化合物の組み合わせ、ＳｉＧｅＣとＳｉＧｅＳｉとＧｅ等のようにＩＶ族原子を１種類以上含み、互いに組成比が相違するＩＶ族半導体化合物の組み合わせ、ＣＺＴＳ等のＩＩ−ＩＶ−ＶＩ族半導体化合物等を挙げることができる。なお、上記の化合物の表記においては、組成比を表すサフィックスは省略されており、適宜好ましい組成比の化合物を用いることができる。また、同位体材料の組み合わせとしては、例えば、１３Ｃと１２Ｃ、２８Ｓｉと２９Ｓｉと３０Ｓｉを挙げることができる。また、結晶構造材料の組み合わせとしては、例えば、ウルツ鉱構造のＧａＮと閃亜鉛構造のＧａＮ、単結晶のＧａＮと多結晶のＧａＮを挙げることができる。バンドギャップの相違する半導体層の組み合わせとしてとして好ましいものを挙げると、バンドギャップ差が大きく、格子定数差が小さい組み合わせや、バンドギャップ差が大きく、自発分極係数及びピエゾ分極係数が大きい組み合わせが好ましい。また、それぞれの半導体層が、高熱伝導度、高移動度、高飽和速度及び低欠陥密度の特性を有していることが好ましい。さらに、ＡｌＧａＮとＧａＮの組み合わせ等の、バンドギャップ差が大きく、格子定数差が小さく、かつ、自発分極係数及びピエゾ分極定数が大きい組み合わせは、特に好ましい。なお、該組み合わせ（すなわち、ＡｌＧａＮとＧａＮの組み合わせ等）の場合は、分極効果によって、下記実施例中の高ドーパント層２４ｂ、２８ｂがなくても二次元ホールガス２５ｂ、二次元電子ガス２７ｂが形成される。
【実施例1】
【0025】
図１に示す実施例１のＨＥＭＴ１０は、半導体基板２０と、ソース電極４２と、ゲート電極４４と、ドレイン電極４６と、バックゲート電極４８を有している。なお、図１では、図の見易さを考慮して、一部の半導体層のハッチングを省略している。
【0026】
半導体基板２０は、ＧａＡｓ基板２２と、ＡｌＧａＡｓ層２４と、ＧａＡｓ層２６と、ＡｌＧａＡｓ層２８を有している。
【0027】
ＧａＡｓ基板２２は、絶縁性であり、平坦な下面を有している。ＧａＡｓ基板２２の上面には、段差２２ａが形成されている。
【0028】
ＡｌＧａＡｓ層２４は、ＧａＡｓ基板２２上に形成されている。ＡｌＧａＡｓ層２４は、ＧａＡｓ基板２２の上面の形状に沿って、略一定の厚さに形成されている。したがって、ＡｌＧａＡｓ層２４の上面には、段差２４ｄが形成されている。ＡｌＧａＡｓ層２４は、下層２４ａ、高ドーパント層２４ｂ、及び、上層２４ｃを有する。下層２４ａは、ｉ型のＡｌＧａＡｓにより構成されており、ＧａＡｓ基板２２の上面に形成されている。高ドーパント層２４ｂは、ＢｅがドープされたＡｌＧａＡｓにより構成されており、下層２４ａ上に形成されている。上層２４ｃは、ｉ型のＡｌＧａＡｓにより構成されており、高ドーパント層２４ｂ上に形成されている。下層２４ａ及び上層２４ｃはｉ型であるので、高ドーパント層２４ｂ内のドーパント濃度は下層２４ａ及び上層２４ｃよりも高い。
【0029】
ＧａＡｓ層２６は、ＡｌＧａＡｓ層２４上に形成されている。ＧａＡｓ層２６は、後述するｐ型拡散領域２６ａを除いて、ｉ型のＧａＡｓにより構成されている。ＧａＡｓ層２６のエネルギーバンドギャップは、ＡｌＧａＡｓ層２４のエネルギーバンドギャップよりも小さい。したがって、ＧａＡｓ層２６とＡｌＧａＡｓ層２４との接合部２５ａは、ヘテロ接合となっている。ＡｌＧａＡｓ層２４の上面が段差２４ｄを有するので、ヘテロ接合２５ａは段差２４ｄに沿って伸びている。ヘテロ接合２５ａ近傍のＧａＡｓ層２６には、ヘテロ接合２５ａに沿って、二次元ホールガス２５ｂ（以下、２ＤＨＧ２５ｂという）が形成されている。なお、２ＤＨＧ２５ｂの厚みは極めて薄いため、実質的には２ＤＨＧ２５ｂの位置はヘテロ接合２５ａの位置と一致する。ＧａＡｓ層２６の上面は、略平坦である。したがって、図１において、段差２４ｄよりも左側の領域３０におけるＧａＡｓ層２６の厚みは、段差２４ｄよりも右側の領域３２におけるＧａＡｓ層２６の厚みよりも薄い。
【0030】
ＡｌＧａＡｓ層２８は、ＧａＡｓ層２６上に形成されている。ＡｌＧａＡｓ層２８のエネルギーバンドギャップは、ＧａＡｓ層２６のエネルギーバンドギャップよりも大きい。したがって、ＧａＡｓ層２６とＡｌＧａＡｓ層２８との接合部２７ａは、ヘテロ接合となっている。ヘテロ接合２７ａ近傍のＧａＡｓ層２６には、ヘテロ接合２７ａに沿って、二次元電子ガス２７ｂ（以下、２ＤＥＧという）が形成されている。なお、２ＤＥＧ２７ｂの厚みは極めて薄いため、実質的には２ＤＥＧ２７ｂの位置はヘテロ接合２７ａの位置と一致する。２ＤＥＧ２７ｂ内の電子の濃度（以下、２ＤＥＧ２７ｂの濃度という）は、何れの位置の２ＤＨＧ２５ｂ内のホールの濃度（以下、２ＤＨＧ２５ｂの濃度という）よりも低い。ＡｌＧａＡｓ層２８は、略一定の厚さを有する。ＡｌＧａＡｓ層２８は、下層２８ａ、高ドーパント層２８ｂ、及び、上層２８ｃを有する。下層２８ａは、ｉ型のＡｌＧａＡｓにより構成されており、ＧａＡｓ層２６の上面に形成されている。高ドーパント層２８ｂは、ＣがドープされたＡｌＧａＡｓにより構成されており、下層２８ａ上に形成されている。上層２８ｃは、ｉ型のＡｌＧａＡｓにより構成されており、高ドーパント層２８ｂ上に形成されている。下層２８ａ及び上層２８ｃはｉ型であるので、高ドーパント層２８ｂ内のドーパント濃度は下層２８ａ及び上層２８ｃよりも高い。また、上層２８ｃ内には、ｎ型のドーパントを拡散させることで形成されたソース領域２８ｄ及びドレイン領域２８ｅが形成されている。ソース領域２８ｄは、領域３０内の上層２８ｃの上面に露出する範囲に部分的に形成されている。ドレイン領域２８ｅは、領域３２内の上層２８ｃの上面に露出する範囲に部分的に形成されている。
【0031】
ソース電極４２、ゲート電極４４、ドレイン電極４６は、ＡｌＧａＡｓ層２８上に形成されている。ソース電極４２とゲート電極４４は、領域３０内に配置されており、ドレイン電極４６は領域３２内に配置されている。ソース電極４２は、ソース領域２８ｄ上に形成されており、ソース領域２８ｄに対してオーミック接続されている。ドレイン電極４６は、ドレイン領域２８ｅ上に形成されており、ドレイン領域２８ｅに対してオーミック接続されている。ゲート電極４４は、上層２８ｃ上に形成されており、上層２８ｃに対してショットキー接続されている。
【0032】
図１の左端の領域においては、半導体基板２０にメサ構造５０が形成されている。メサ構造５０では、ＧａＡｓ層２６上にＡｌＧａＡｓ層２８が存在しておらず、ＧａＡｓ層２６が露出している。バックゲート電極４８は、その露出しているＧａＡｓ層２６の表面に形成されている。バックゲート電極４８の下部のＧａＡｓ層２６内には、ｐ型ドーパントを拡散させることで形成されたｐ型拡散領域２６ａが形成されている。バックゲート電極４８は、ｐ型拡散領域２６ａに対してオーミック接続されている。バックゲート電極４８は、ｐ型拡散領域２６ａと、その直下のＧａＡｓ層２６を介して、２ＤＨＧ２５ｂと導通している。
【0033】
次に、ＨＥＭＴ１０の動作について説明する。ＨＥＭＴ１０を動作させる際には、バックゲート電極４８を、負電位に接続する。図２、３は、図１のＡ−Ａ線（すなわち、ゲート電極４４の直下）におけるバンドギャップ図を模式的に示している。図２は、バックゲート電極４８をソース電極４８と同電位とした状態を示しており、図３は、バックゲート電極４８を負電位に接続した状態を示している。なお、図２、３において、符号Ｅｆはフェルミレベルを示す。図２に示すように、バックゲート電極４８をソース電極４８と同電位とした状態では、ＡｌＧａＡｓ層２８とＧａＡｓ層２６の境界部の伝導帯に谷間が形成され、その谷間に自由電子が溜まることで２ＤＥＧ２７ｂが形成されている。また、ＧａＡｓ層２６とＡｌＧａＡｓ層２４の境界部の価電子帯に谷間が形成され、その谷間にホールが溜まることで２ＤＨＧ２５ｂが形成されている。バックゲート電極４８が負電位に接続されると、ＡｌＧａＡｓ層２４側のバンドが上側にシフトし、その結果、２ＤＥＧ２７ｂが存在する谷間、及び、２ＤＨＧ２５ｂが存在する谷間が狭くなる。これによって、２ＤＥＧ２７ｂ内のキャリア濃度、及び、２ＤＨＧ２５ｂ内のキャリア濃度が低下する。バックゲート電極４８の電位をさらに下げると、２ＤＥＧ２７ｂ（より詳細には、領域３０内の２ＤＥＧ２７ｂ）が消失する。他方、本実施例では、２ＤＨＧ２５ｂ内のホールの濃度が２ＤＥＧ２７ｂの濃度よりも高いので、２ＤＥＧ２７ｂが消失するときのバックゲート電極４８の電位では、２ＤＨＧ２５ｂは消失しない。このため、バックゲート電極４８を介して２ＤＨＧ２５ｂを負電位に接続することで、２ＤＥＧ２７ｂを消失させることができる。本実施例では、バックゲート電極４８は、ソース電極４２よりも低い電位であって、領域３０内の２ＤＥＧ２７ｂを消失させるのに十分な電位に接続される。
【0034】
また、ＨＥＭＴ１０を動作させる際には、ドレイン電極４６とソース電極４２の間に、ドレイン電極４６が高電位となる電圧が印加される。ゲート電極４４は、ゲート電圧を印加しない状態（すなわち、ソース電極４２以下の電位を印加した状態）とゲート電圧を印加した状態（すなわち、ソース電極４２よりも高い電位を印加した状態）の間で切り替えられる。ゲート電圧が印加されていない状態では、領域３０内に２ＤＥＧ２７ｂが存在していないので、ドレイン電極４６とソース電極４２の間に電流は流れない。ゲート電圧が印加されると、ゲート電極４４からの電界によって領域３０内のヘテロ接合２７ａ近傍に電子が引き寄せられて、領域３０内に２ＤＥＧ２７ｂが形成される。これによって、ＨＥＭＴ１０がオンし、ドレイン電極４６からソース電極４２に向かって電流が流れる。すなわち、ドレイン電極４６から、ドレイン領域２８ｅ、２ＤＥＧ２７ｂ、ソース領域２８ｄを通って、ソース電極４２に電流が流れる。このように、ＨＥＭＴ１０では、ゲート電圧が印加されていない状態では、領域３０内に２ＤＥＧ２７ｂが存在しないようになっている。これによって、ゲート閾値電圧が正の電位まで上昇されており、ＨＥＭＴ１０のノーマリオフが実現されている。
【0035】
また、このＨＥＭＴ１０では、ゲート電極４４の直下を含む領域３０内のＧａＡｓ層２６の厚みが薄く、ドレイン電極４６側の電流経路を含む領域３２内のＧａＡｓ層２６の厚みが厚い。これによって、領域３０内に形成される２ＤＥＧ２７ｂと２ＤＨＧ２５ｂの間の間隔Ｗ１が、領域３２内に形成される２ＤＥＧ２７ｂと２ＤＨＧ２５ｂの間の間隔Ｗ２よりも狭くなっている。この間隔が狭いほど、２ＤＥＧ２７ｂの濃度は低くなる。すなわち、ＨＥＭＴ１０では、領域３０内の２ＤＥＧ２７ｂの濃度が、領域３２内の２ＤＥＧ２７ｂの濃度よりも低くなっている。ゲート電極４４の直下を含む領域３０内の２ＤＥＧ２７ｂの濃度が低くなっていることで、ゲート閾値電圧がより高められている。また、領域３２内の２ＤＥＧ２７ｂの濃度が高くなっていることで、領域３２内の２ＤＥＧ２７ｂ内の移動度が高くなっている。これによって、ＨＥＭＴ１０のオン電圧が低減されており、ＨＥＭＴ１０で生じる損失が抑制されている。
【0036】
また、ＨＥＭＴ１０をオフさせている際には、ドレイン電極４６とソース電極４２の間の印加電圧によって、半導体基板２０内に局所的に高電界が印加される場合がある。このように高電界が半導体基板２０に印加されると、高電界が印加された領域に電子とホールが生成される。このように発生した電子とホールが半導体基板２０内に長時間滞在すると、アバランシェ現象が生じ、問題となる。しかしながら、実施例１のＨＥＭＴ１０では、２ＤＨＧ２５ｂがバックゲート電極４８を介して負電位に接続されている。このため、半導体基板２０内で発生したホールは、瞬時に、２ＤＨＧ２５ｂを介してバックゲート電極４８に排出される。また、電子は移動度が高いため、瞬時に、領域３２内の２ＤＥＧ２７ｂ等を通ってドレイン電極４６に排出される。このように、高電界により生じた電子とホールが瞬時に半導体基板２０の外部に排出されるため、ＨＥＭＴ１０はアバランシェ耐量が高い。
【0037】
次に、実施例１のＨＥＭＴ１０の製造方法について説明する。まず、絶縁性のＧａＡｓ基板２２を準備する。次に、ＧａＡｓ基板２２の上面をエッチング等により加工することで、段差２２ａを形成する。次に、ＭＢＥ法等により、ＧａＡｓ基板２２上に、下層２４ａ（ｉ型のＡｌＧａＡｓ層：厚み約４００ｎｍ）、高ドーパント層２４ｂ（ＢｅがドープされたＡｌＧａＡｓ層：厚み約５ｎｍ）、上層２４ｃ（ｉ型のＡｌＧａＡｓ層：厚み約５ｎｍ）、ＧａＡｓ層２６（ｉ型のＧａＡｓ層：厚み約６００ｎｍ）、下層２８ａ（ｉ型のＡｌＧａＡｓ層：厚み約５ｎｍ）、高ドーパント層２８ｂ（ＧｅがドープされたＡｌＧａＡｓ層：厚み約５ｎｍ）、及び、上層２８ｃ（ｉ型のＡｌＧａＡｓ層：厚み約４００ｎｍ）を順に積層する。このように各層を形成することで、ヘテロ接合２５ａ、２７ａが形成される。また、熱平衡状態では、高ドーパント層２４ｂからホールが放出され、放出されたホールがヘテロ接合２５ａ近傍に集まり、２ＤＨＧ２５ｂが形成される。また、熱平衡状態では、高ドーパント層２８ｂから電子が放出され、放出された電子がヘテロ接合２７ａ近傍に集まり、２ＤＥＧ２７ｂが形成される。なお、ＧａＡｓ層２６を形成する際には、ＧａＡｓ層２６を成長させたのちに、その表面をエッチバック等することによって、ＧａＡｓ層２６の表面を平坦化する。また、各層を形成する際には、２ＤＥＧ２７ｂの濃度が２ＤＨＧ２５ｂの濃度よりも低くなるように、各層の厚みやドーパント濃度を調節する。
【0038】
次に、半導体基板２０の一部をエッチングすることで、メサ構造５０を形成する。次に、Ｚｎ含有Ａｕ層を蒸着し、その後パターニングすることで、バックゲート電極４８を形成する。次に、Ｇｅ含有Ａｕ層を蒸着し、その後パターニングすることで、ソース電極４２とドレイン電極４６を形成する。次に、半導体基板２０を熱処理することで、バックゲート電極４８中のＺｎ、及び、ソース電極４２とドレイン電極４６中のＧｅを半導体基板２０中に拡散させる。これによって、ｐ型拡散領域２６ａ、ソース領域２８ｄ、及び、ドレイン領域２８ｅを形成する。すなわち、バックゲート電極４８、ソース電極４２、及び、ドレイン電極４６を半導体基板２０にオーミック接続させる。次に、Ａｌ層を蒸着し、その後パターニングすることで、ゲート電極４４を形成する。これにより、ゲート電極４４は半導体基板２０に対してショットキー接続される。以上の工程により、ＨＥＭＴ１０を製造することができる。なお、上記の各パターニングは、通常のフォトリソグラフィとエッチングによって行うことができる。
【0039】
次に、他の実施例に係るＨＥＭＴについて説明する。なお、以下の説明においては、他の実施例のＨＥＭＴのうち、実施例１のＨＥＭＴ１０に対応する構成要素に対しては実施例１と同じ参照番号を用いる。また、実施例１と共通の構成については説明を省略する。
【実施例2】
【0040】
図４に示す実施例２のＨＥＭＴ２００では、ＧａＡｓ基板２２の上面が平坦である。また、ＡｌＧａＡｓ層２４の上面に段差２４ｄが形成されている。段差２４ｄは、ゲート電極４４とドレイン電極４６の間の位置に形成されている。段差２４ｄよりもゲート電極４４及びソース電極４２側の領域３０ではＡｌＧａＡｓ層２４ｄの厚みが厚く、段差２４ｄよりもドレイン電極４６側の領域３２ではＡｌＧａＡｓ層２４ｄの厚みが薄い。実施例２のＨＥＭＴ２００のその他の構成は、実施例１のＨＥＭＴ１０と略等しい。
【0041】
実施例２のＨＥＭＴ２００のように、ＧａＡｓ基板２２の上面を平坦とし、ＡｌＧａＡｓ層２４の厚みを変化させることでも、ＡｌＧａＡｓ層２４の上面に段差２４ｄを形成することができる。これによって、領域３０内における２ＤＥＧ２７ｂと２ＤＨＧ２５ｂの間の間隔Ｗ１を、領域３２内における２ＤＥＧ２７ｂと２ＤＨＧ２５ｂの間の間隔Ｗ２よりも狭くすることができる。すなわち、領域３０内の２ＤＥＧ２７ｂの濃度を、領域３２内の２ＤＥＧ２７ｂの濃度よりも低くすることができる。
【0042】
また、２ＤＨＧ２５ｂには、ＡｌＧａＡｓ層２４からホールが供給される。領域３０内では、領域３２内よりもＡｌＧａＡｓ層２４の厚みが厚い。このため、領域３０内では、領域３２内よりも２ＤＨＧ２５ｂに多くのホールが供給される。このため、領域３０内の２ＤＨＧ２５ｂの濃度は、領域３２内の２ＤＨＧ２５ｂの濃度よりも高い。２ＤＥＧ２７ｂの濃度は、対向する２ＤＨＧ２５ｂの濃度が高いほど、低くなる。すなわち、ＨＥＭＴ２００では、２ＤＨＧ２５ｂの濃度分布の影響によっても、領域３０内の２ＤＥＧ２７ｂの濃度が、領域３２内の２ＤＥＧ２７ｂの濃度よりも低くなっている。このような構成によれば、ドレイン電極４６側の２ＤＥＧ２７ｂの濃度を高濃度に維持したまま、ゲート電極４４の直下における２ＤＥＧ２７ｂの濃度をより効果的に低減することができる。これによって、オン電圧が低く、ゲート閾値電圧が高いＨＥＭＴをより容易に実現することができる。
【実施例3】
【0043】
図５に示す実施例３のＨＥＭＴ３００では、ＧａＡｓ基板２２の上面に段差３２２ａが形成されている。段差３２２ａは、ゲート電極４４とドレイン電極４６の間の位置に形成されている。他方、ＡｌＧａＡｓ層２４の上面は平坦である。すなわち、ＡｌＧａＡｓ層２４の厚みは、段差３２２ａよりもゲート電極４４及びソース電極４２側の領域３３０で厚く、段差３２２ａよりもドレイン電極４６側の領域３３２で薄い。また、ＧａＡｓ層２６の厚みは、ソース電極４２とドレイン電極４６の間で略一定である。すなわち、ＨＥＭＴ３００では、２ＤＥＧ２７ｂと２ＤＨＧ２５ｂの間の間隔が略一定である。
【0044】
実施例３のＨＥＭＴ３００の構成によれば、領域３３０内では、領域３３２内よりもＡｌＧａＡｓ層２４の厚みが厚いため、領域３３０内の２ＤＨＧ２５ｂの濃度が、領域３３２内の２ＤＨＧ２５ｂの濃度よりも高い。このため、領域３３０内の２ＤＥＧ２７ｂの濃度が、領域３３２内の２ＤＥＧ２７ｂの濃度よりも低い。したがって、ドレイン電極４６側の２ＤＥＧ２７ｂの濃度を高濃度に維持したまま、ゲート電極４４の直下における２ＤＥＧ２７ｂの濃度が低減されている。これによって、オン電圧が低く、ゲート閾値電圧が高いＨＥＭＴが実現されている。
【実施例4】
【0045】
図６に示す実施例４のＨＥＭＴ４００では、ＧａＡｓ基板２２の上面が平坦である。また、ドレイン電極４６とソース電極４２の間で、ＡｌＧａＡｓ層２４の厚みは略一定である。ＨＥＭＴ４００では、ＡｌＧａＡｓ層２４内の高ドーパント層２４ｂ内のドーパント濃度が、位置によって異なる。図６に示すドーパント濃度の境界部４２２ａよりもゲート電極４４及びソース電極４２側の領域４３０では、境界部４２２ａよりもドレイン電極４６側の領域４３２よりもドーパント濃度が高い。このため、領域４３０内の２ＤＨＧ２５ｂの濃度は、領域４３２内の２ＤＨＧ２５ｂの濃度よりも高い。したがって、領域４３０内の２ＤＥＧ２７ｂの濃度が、領域４３２内の２ＤＥＧ２７ｂの濃度よりも低い。すなわち、ドレイン電極４６側の２ＤＥＧ２７ｂの濃度を高濃度に維持したまま、ゲート電極４４の直下における２ＤＥＧ２７ｂの濃度が低減されている。これによって、オン電圧が低く、ゲート閾値電圧が高いＨＥＭＴが実現されている。
【実施例5】
【0046】
図７に示す実施例５のＨＥＭＴ５００では、ＧａＡｓ基板２２の上面が平坦である。また、ドレイン電極４６とソース電極４２の間で、ＡｌＧａＡｓ層２４の厚みは略一定である。さらに、ＡｌＧａＡｓ層２４内の高ドーパント層２４ｂ内のドーパント濃度は、略一定である。したがって、２ＤＨＧ２５ｂの濃度は位置によらず略一定である。このため、２ＤＥＧ２７ｂの濃度も位置によらず略一定である。以上のように２ＤＥＧ２７ｂの濃度が略一定であっても、２ＤＥＧ２７ｂに対向する２ＤＨＧ２５ｂが存在していれば、ＨＥＭＴ５００の使用時に２ＤＨＧ２５ｂ（すなわち、バックゲート電極４８）に負電位を印加することで、２ＤＨＧ２５ｂの濃度を低下させることができる。また、２ＤＨＧ２５ｂの濃度が２ＤＥＧ２７ｂの濃度より高いので、ＨＥＭＴ５００のゲート閾値電圧をプラス（すなわち、ソース電極４２よりも高い電位）まで上昇させることができる。これによって、ＨＥＭＴ５００のノーマリオフ化が実現されている。
【実施例6】
【0047】
図８に示す実施例６のＨＥＭＴ６００では、実施例５のＨＥＭＴ５００と同様に、ＧａＡｓ基板２２、ＡｌＧａＡｓ層２４、及びＧａＡｓ層２６が略一定の厚さを有している。このＨＥＭＴ６００では、ドレイン電極４６の下側のｎ型拡散層（すなわち、ドレイン領域２８ｅ）、及び、ソース電極４２の下側のｎ型拡散層（すなわち、ソース領域２８ｄ）がＧａＡｓ層２６（２ＤＨＧ２５ｂよりも浅い位置）まで伸びている。また、このＨＥＭＴ６００では、メサ構造５０が半導体基板２０に形成されていない。代わりに、ＡｌＧａＡｓ層２８の上面からＧａＡｓ層２６の２ＤＨＧ２５ｂまで伸びるｐ型拡散領域６４８が形成されている。ソース電極４２は、ｐ型拡散領域６４８の上面も覆っており、ｐ型拡散領域６４８に対してオーミック接続されている。２ＤＨＧ２５ｂは、ｐ型拡散領域６４８を介してソース電極４２と接続されている。言い換えると、このＨＥＭＴ６００では、ソース電極４２がバックゲート電極を兼ねている。したがって、２ＤＨＧ２５ｂの電位は、ソース電極４２と略等しい。このように２ＤＨＧ２５ｂをソース電極４２と短絡させても、２ＤＨＧ２５ｂ及び２ＤＥＧ２７ｂの濃度及び位置関係を適切に調節することで、ゲート閾値電圧を十分に高めることができる。これによって、ＨＥＭＴ６００のノーマリオフ化を実現することができる。また、このようにソース電極４２とバックゲート電極を共通化することで、メサ構造を形成する必要がなくなる。ＡｌＧａＡｓ層２８の表面が平坦となるため、このＨＥＭＴ６００は、効率よく製造することが可能である。
【0048】
以上、実施例１〜６のＨＥＭＴについて説明した。なお、実施例６のようにバックゲート電極とソース電極を共通化する構成を、実施例１〜５のＨＥＭＴに適用してもよい。または、実施例１〜５のＨＥＭＴにおいて、バックゲート電極４８とソース電極４２とを短絡させてもよい。また、実施例１〜５に示したものよりも、バックゲート電極４８をソース電極４２等のＨＥＭＴの主構造から離れた位置に設けてもよい。２ＤＨＧ２５ｂの移動度が高いので、バックゲート電極４８を主構造から離れた位置に設けても、ＨＥＭＴを適切に動作させることができる。
【0049】
なお、実施例１〜６では、上述したように、２ＤＥＧ２７ｂの濃度及び２ＤＨＧ２５ｂの濃度を最適化することが好ましい。また、いくつかの実施例では、位置によって２ＤＥＧ及び２ＤＨＧの濃度が異なる。各位置における２ＤＥＧ２７ｂの濃度は、以下の計算式により表すことができる。【数5】
【数6】
【0050】
なお、ＨＥＭＴをノーマリオフ化する場合には、上述した計算式により算出されるＮｅ及びＮｈが、Ｎｅ＜Ｎｈの関係を満たす必要がある。しかしながら、ノーマリオフ化させない場合にはこの関係は必須ではない。Ｎｅ＞Ｎｈの場合であっても、実施例１〜４の構成によれば、ゲート電極４４の下側で２ＤＥＧ２７ｂの濃度が低く、その他の領域の少なくとも一部における２ＤＥＧ２７ｂの濃度が高くなることから、ゲート閾値電位を比較的高くするとともに、ＨＥＭＴのオン電圧を低減することができる。
【0051】
また、実施例１〜６では、２ＤＥＧが半導体基板２０の表面側に位置し、２ＤＨＧが半導体基板２０の深い側に位置していた。しかしながら、２ＤＨＧが半導体基板２０の表面側に位置し、２ＤＥＧが半導体基板２０の深い側に位置していてもよい。この場合、２ＤＨＧがドレイン電極４６とソース電極４２の間の電流経路となり、２ＤＥＧがバックゲート電極に接続される。
【0052】
また、実施例１〜４のＨＥＭＴでは、ゲート電極４４の下側とゲート電極４４よりもソース電極４２側の領域で２ＤＥＧ２７ｂの濃度が低くなっており、ゲート電極４４よりもドレイン電極４６側の領域で２ＤＥＧ２７ｂの濃度が高くなっていた。しかしながら、少なくともゲート電極４４の下側の領域で２ＤＥＧ２７ｂの濃度が低くなっており、その他の領域の少なくとも一部で２ＤＥＧ２７ｂの濃度が高くなっていれば、２ＤＥＧ２７ｂの濃度はどのように分布していてもよい。例えば、ゲート電極４４よりもソース電極４２側の領域とゲート電極４４よりもドレイン電極４６側の領域の両方で、２ＤＥＧ２７ｂの濃度が高くなっていてもよい。また、例えば、ゲート電極４４よりもソース電極４２側の領域でのみ、２ＤＥＧ２７ｂの濃度が高くなっていてもよい。上記のように２ＤＥＧ２７ｂの濃度を分布させるために、ＧａＡｓ層２６の各位置における厚み、ＡｌＧａＡｓ層２４の各位置における厚み、及び、高ドーパント層２４ｂの各位置におけるドーパント濃度を調節することができる。
【0053】
また、実施例１〜６のＨＥＭＴは、変調ドープによって形成された高ドーパント層２４ｂ及び２８ｂを有していた。しかしながら、各層の材料及び面方位を選択することで自発分極またはピエゾ分極により２ＤＥＧと２ＤＨＧを発生させることができる場合には、高ドーパント層２４ｂ及び２８ｂは形成されていなくてもよい。この場合、２ＤＥＧ及び２ＤＨＧに沿って、分極によって生じた電荷が存在する層が形成される。
【0054】
また、実施例１〜６のＨＥＭＴでは、ＡｌＧａＡｓ層２８の上面が略平坦であった。しかしながら、図９に示すように、ＡｌＧａＡｓ層２８の上面に溝７０２が形成されており、溝７０２内にゲート電極４４が形成されていてもよい。このようにゲート電極４４の下側のＡｌＧａＡｓ層２８を薄くすることで、ゲート電極４４の下側の２ＤＥＧ２７ｂの濃度をさらに低くすることができる。これによって、ＨＥＭＴのゲート閾値電圧をさらに上昇させることができる。
【0055】
また、実施例１〜６のＨＥＭＴでは、ゲート電極４４がＡｌＧａＡｓ層２８に対してショットキー接続されていた。しかしながら、図１０に示すように、ゲート電極４４とＡｌＧａＡｓ層２８の間に、Ａｌ２Ｏ３からなる絶縁層７０４を設けてもよい。また、ゲート電極４４は、金属であってもよいし、ｐ−ＧａＡｓ等の半導体であってもよい。このような構成でも、ゲート電極４４により適切にスイッチングを行うことができる。このように、本明細書に記載のＨＥＭＴでは、２ＤＨＧ２５ｂの電位、濃度、または、位置によって２ＤＥＧ２７ｂの濃度を制御できるので、さまざまなタイプのゲート電極４４を採用することができる。
【0056】
また、実施例１〜６のようにソース電極４２とドレイン電極４６がＡｌＧａＡｓ層２８に接触していてもよいし、他の導電層を介してソース電極４２とドレイン電極４６がＡｌＧａＡｓ層２８に接続されていてもよい。
【0057】
また、上述した実施例１〜６では、基板２２が絶縁性のＧａＡｓにより構成されていた。しかしながら、基板２２は、Ｓｉやサファイア等、結晶材料を汚染しない材料であれば、何でもよい。
【0058】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【0059】
１０：ＨＥＭＴ２０：半導体基板
２２：ＧａＡｓ基板
２２ａ：段差
２４：ＡｌＧａＡｓ層
２４ａ：下層
２４ｂ：高ドーパント層
２４ｃ：上層
２４ｄ：段差
２５ａ：ヘテロ接合
２５ｂ：２ＤＨＧ
２６：ＧａＡｓ層
２６ａ：ｐ型拡散領域
２７ａ：ヘテロ接合
２７ｂ：２ＤＥＧ
２８：ＡｌＧａＡｓ層
２８ａ：下層
２８ｂ：高ドーパント層
２８ｃ：上層
２８ｄ：ソース領域
２８ｅ：ドレイン領域
３０：領域
３２：領域
４２：ソース電極
４４：ゲート電極
４６：ドレイン電極
４８：バックゲート電極
５０：メサ構造
６４８：ｐ型拡散層
７０２：溝
７０４：絶縁層