特許 6137947 双方向絶縁型ＤＣ−ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6137947

(24)【登録日】2017年5月12日

(45)【発行日】2017年5月31日

(54)【発明の名称】双方向絶縁型ＤＣ−ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20170522BHJP

【ＦＩ】

   H02M3/155 Q

【請求項の数】4

【全頁数】15

(21)【出願番号】特願2013-120232(P2013-120232)

(22)【出願日】2013年6月6日

(65)【公開番号】特開2014-239587(P2014-239587A)

(43)【公開日】2014年12月18日

【審査請求日】2016年1月27日

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100103528

【弁理士】

【氏名又は名称】原田 一男

(72)【発明者】

【氏名】坂本 守

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２０１１−２３４５４１（ＪＰ，Ａ）

【文献】 特開２００１−０７８４５９（ＪＰ，Ａ）

【文献】 特開２０１３−０８１３４９（ＪＰ，Ａ）

【文献】 米国特許第０６２９４９００（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

絶縁用の第１のキャパシタと第１のインダクタとが直列に接続された第１の共振回路と、
絶縁用の第２のキャパシタと第２のインダクタとが直列に接続された第２の共振回路と、
第１のハイサイドスイッチと第１のローサイドスイッチとを含み、前記第１のハイサイドスイッチと前記第１のローサイドスイッチとの間で前記第１の共振回路の一端と接続される第１の駆動回路と、
第２のハイサイドスイッチと第２のローサイドスイッチとを含み、前記第２のハイサイドスイッチと前記第２のローサイドスイッチとの間で前記第２の共振回路の一端と接続される第２の駆動回路と、
第３のハイサイドスイッチと第３のローサイドスイッチとを含み、前記第３のハイサイドスイッチと前記第３のローサイドスイッチとの間で前記第１の共振回路の他端と接続される第３の駆動回路と、
第４のハイサイドスイッチと第４のローサイドスイッチとを含み、前記第４のハイサイドスイッチと前記第４のローサイドスイッチとの間で前記第２の共振回路の他端と接続される第４の駆動回路と、
前記第１乃至第４の駆動回路のスイッチングを制御する制御回路と、
を有し、
前記第１及び第２の駆動回路は互いに接続されており、
前記第３及び第４の駆動回路は互いに接続されており、
前記制御回路が、
前記第１乃至第４のハイサイドスイッチがオンである期間を、制御目標に従って設定し、
前記第１及び第２の駆動回路側の第１の電圧と前記第３及び第４の駆動回路側の第２の電圧とのうち高い方の電圧に係る２つの駆動回路において、ハイサイドスイッチがオフである期間に応じて、ローサイドスイッチがオンである期間を設定し、
前記第１の電圧と前記第２の電圧のうち高い方の電圧に係る２つの駆動回路間では、ハイサイドスイッチがオンである期間をスイッチング周期の半周期だけずらし、
前記第１の電圧と前記第２の電圧のうち低い方の電圧に係る２つの駆動回路において、ハイサイドスイッチがオンである期間とローサイドスイッチがオンである期間とが同じ長さであり且つ前記スイッチング周期の半周期だけずらす
ように制御する双方向絶縁型ＤＣ−ＤＣコンバータ。

【請求項2】

前記制御回路が、
前記第１の電圧と前記第２の電圧との差の絶対値が所定値以下である場合には、
前記第１乃至第４のハイサイドスイッチがオンである期間を、前記第１及び第２の共振回路による共振の共振周波数に対応する周期の半分を基に設定し、
前記第１乃至第４の駆動回路におけるハイサイドスイッチがオンである期間とローサイドスイッチがオンである期間とを前記スイッチング周期の半周期だけずらす
ように制御する請求項１記載の双方向絶縁型ＤＣ−ＤＣコンバータ。

【請求項3】

前記制御回路が、
前記第１の電圧と前記第２の電圧のうち低い方の電圧と高い方の電圧との比を、前記スイッチング周期に対するハイサイドスイッチがオンである期間の割合で制御する
請求項１又は２記載の双方向絶縁型ＤＣ−ＤＣコンバータ。

【請求項4】

請求項１乃至３のいずれか１つ記載の双方向絶縁型ＤＣ−ＤＣコンバータと、
前記双方向絶縁型ＤＣ−ＤＣコンバータにおける前記第１及び第２の駆動回路側に接続された蓄電池と、
を含む装置を、直列又は並列に複数接続した電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、双方向絶縁型ＤＣ−ＤＣコンバータに関する。

【背景技術】

【0002】

電動バイク、電気自動車等に使用される電池パックの容量を大きくすれば航続距離が伸びるが、容量を大きくするにつれ電池パックも重くなる。このため、電池パックを車両へ取りつけたり、充電のために取り外すことが困難になってくる。また、電池パック自体の価格も高くなってしまう。

【0003】

そのため、標準的な電池パックを並列に複数接続することで、電池パック全体の容量を増やすことが考えられている。例えば、複数の電池パックを並列接続する場合には、充放電可能な双方向ＤＣ−ＤＣコンバータでそれらを接続する。この双方向ＤＣ−ＤＣコンバータは、電池を有効に使用するために、高効率であることが望まれる。また、数個以上接続する標準的電池パックそれぞれに取り付けることから、小型かつ安価であることが望ましい。

【0004】

特に、トランスを使用する絶縁電源装置では、トランスが大きいため、装置を小型化できない。また、トランスのコアによる損失が大きく効率を上げられないという問題がある。

【0005】

このためトランスの代わりにキャパシタを用いた絶縁電源装置が提案されている。しかし、片方向の電源装置は提案されているが、双方向の電源装置は提案されていない。また、キャパシタを用いた双方向絶縁電源の制御方法についても提案されていない。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００４−２８２８２８号公報

【特許文献2】特開平２−１２３９６７号公報

【特許文献3】特開２００１−７８４５９号公報

【特許文献4】特開２０１１−２３９４９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

従って、本発明の目的は、小型な双方向絶縁型ＤＣ−ＤＣコンバータを提供することである。

【課題を解決するための手段】

【0008】

本発明に係る双方向絶縁型ＤＣ−ＤＣコンバータは、（Ａ）絶縁用の第１のキャパシタと第１のインダクタとが直列に接続された第１の共振回路と、（Ｂ）絶縁用の第２のキャパシタと第２のインダクタとが直列に接続された第２の共振回路と、（Ｃ）第１のハイサイドスイッチと第１のローサイドスイッチとを含み、第１のハイサイドスイッチと第１のローサイドスイッチとの間で第１の共振回路の一端と接続される第１の駆動回路と、（Ｄ）第２のハイサイドスイッチと第２のローサイドスイッチとを含み、第２のハイサイドスイッチと第２のローサイドスイッチとの間で第２の共振回路の一端と接続される第２の駆動回路と、（Ｅ）第３のハイサイドスイッチと第３のローサイドスイッチとを含み、第３のハイサイドスイッチと第３のローサイドスイッチとの間で第１の共振回路の他端と接続される第３の駆動回路と、（Ｆ）第４のハイサイドスイッチと第４のローサイドスイッチとを含み、第４のハイサイドスイッチと第４のローサイドスイッチとの間で第２の共振回路の他端と接続される第４の駆動回路と、（Ｇ）第１乃至第４の駆動回路のスイッチングを制御する制御回路とを有する。そして、第１及び第２の駆動回路が接続されており、第３及び第４の駆動回路が接続されている。

【0009】

さらに、上で述べた制御回路が、（ｇ１）第１乃至第４のハイサイドスイッチがオンである期間を、制御目標に基づき設定し、（ｇ２）第１及び第２の駆動回路側の第１の電圧と第３及び第４の駆動回路側の第２の電圧とのうち高い方の電圧に係る２つの駆動回路において、ハイサイドスイッチがオフである期間に応じて、ローサイドスイッチがオンである期間を設定し、（ｇ３）第１の電圧と第２の電圧のうち高い方の電圧に係る２つの駆動回路間では、ハイサイドスイッチがオンである期間をスイッチング周期の半周期だけずらし、（ｇ４）第１の電圧と第２の電圧のうち低い方の電圧に係る２つの駆動回路において、ハイサイドスイッチがオンである期間とローサイドスイッチがオンである期間とが同じ長さであり且つスイッチング周期の半周期だけずらすように制御する。

【0010】

このように２つのＬＣ共振回路の両端にフルブリッジの駆動回路を配置した上で、上で述べたように制御回路でスイッチングを制御することで、双方向で電力を変換できる小型の絶縁型ＤＣ−ＤＣコンバータが得られる。なお、制御目標は、第１の電圧及び第２の電圧に基づく場合もあれば、固定のデューティー比である場合も定電流制御の場合もある。

【0011】

なお、上で述べた制御回路が、第１の電圧と第２の電圧との差の絶対値が所定値以下である場合には、（ｇ５）第１乃至第４のハイサイドスイッチがオンである期間を、第１及び第２の共振回路による共振の共振周波数に対応する周期の半分を基に設定し、（ｇ６）第１乃至第４の駆動回路におけるハイサイドスイッチがオンである期間とローサイドスイッチがオンである期間とをスイッチング周期の半周期だけずらすように制御するようにしても良い。第１の電圧と第２の電圧とがおおよそ同じであれば、このような制御を行うことで、簡易な動作で効率的な動作が可能になる。

【0012】

さらに、上で述べた双方向絶縁型ＤＣ−ＤＣコンバータと、双方向絶縁型ＤＣ−ＤＣコンバータにおける第１及び第２の駆動回路側に接続された蓄電池とを含む装置を、直列又は並列に複数接続した電源装置であっても良い。このようにすれば、標準的な蓄電池を用いて小型な電源装置を構成できる。

【0013】

以下に述べる実施の形態は一例に過ぎず、本発明の主旨に従う様々な変形が可能である。

【発明の効果】

【0014】

小型な双方向絶縁型ＤＣ−ＤＣコンバータが得られる。

【図面の簡単な説明】

【0015】

【図1】図１は、実施の形態に係る双方向絶縁型ＤＣ−ＤＣコンバータの一例を示す図である。

【図2】図２（ａ）乃至（ｄ）は、Ｖ１＞Ｖ２におけるＦＥＴの駆動信号を示す図である。

【図3】図３（ａ）乃至（ｄ）は、Ｖ１＜Ｖ２におけるＦＥＴの駆動信号を示す図である。

【図4】図４（ａ）乃至（ｄ）は、Ｖ１とＶ２がほぼ同じ場合におけるＦＥＴの駆動信号を示す図である。

【図5】図５は、Ｖ１＞Ｖ２におけるＦＥＴの駆動信号の詳細を示す図である。

【図6】図６は、おおよそＶ１＝Ｖ２におけるＦＥＴの駆動信号の詳細を示す図である。

【図7】図７は、デューティー比とＶout／Ｖinの関係を示す図である。

【図8】図８は、電圧及び電流を特定するための図である。

【図9】図９（ａ）乃至（ｎ）は、Ｖ１＞Ｖ２における各種波形を表す図である。

【図10】図１０（ａ）乃至（ｎ）は、おおよそＶ１＝Ｖ２における各種波形を表す図である。

【図11】図１１は、双方向絶縁型ＤＣ−ＤＣコンバータを応用した電源装置の一例を示す図である。

【図12】図１２は、双方向絶縁型ＤＣ−ＤＣコンバータを応用した電源装置の一例を示す図である。

【図13】図１３は、双方向絶縁型ＤＣ−ＤＣコンバータを応用した電源装置の一例を示す図である。

【発明を実施するための形態】

【0016】

［実施の形態］
本実施の形態に係る双方向絶縁型ＤＣ−ＤＣコンバータの基本回路例を図１に示す。本実施の形態に係る双方向絶縁型ＤＣ−ＤＣコンバータは、インダクタＬｒ１と絶縁用のキャパシタＣｒ１とが直列に接続された第１の共振回路と、インダクタＬｒ２と絶縁用のキャパシタＣｒ２とが直列に接続された第２の共振回路と、インダクタＬｒ１の一端が中点に接続された第１のフルブリッジ駆動回路と、インダクタＬｒ２の一端が中点に接続された第２のフルブリッジ駆動回路と、キャパシタＣｒ１の一端が中点に接続された第３のフルブリッジ駆動回路と、キャパシタＣｒ２の一端が中点に接続された第４のフルブリッジ駆動回路と、第１及び第２のフルブリッジ駆動回路と並列に接続されるキャパシタＣ１と、第３及び第４のフルブリッジ駆動回路と並列に接続されるキャパシタＣ２と、第１乃至第４のフルブリッジ駆動回路を制御する制御回路１００とを有する。

【0017】

一例では、第１及び第２のフルブリッジ駆動回路側には蓄電池が接続され、第３及び第４のフルブリッジ駆動回路側には充電器及び負荷が接続される。

【0018】

第１のフルブリッジ駆動回路は、ハイサイドスイッチであるＦＥＴ（Ｑ１ＡＨ）とローサイドスイッチであるＦＥＴ（Ｑ１ＡＬ）とを含む。ＦＥＴ（Ｑ１ＡＨ）のドレインは、第２のフルブリッジ駆動回路におけるハイサイドスイッチとキャパシタＣ１の一端とに接続されている。ＦＥＴ（Ｑ１ＡＨ）のソースは、ＦＥＴ（Ｑ１ＡＬ）のドレインと接続されており、ＦＥＴ（Ｑ１ＡＬ）のソースは接地されている。

【0019】

第２のフルブリッジ駆動回路は、ハイサイドスイッチであるＦＥＴ（Ｑ１ＢＨ）とローサイドスイッチであるＦＥＴ（Ｑ１ＢＬ）とを含む。ＦＥＴ（Ｑ１ＢＨ）のドレインは、第１のフルブリッジ駆動回路におけるハイサイドスイッチとキャパシタＣ１の一端とに接続されている。ＦＥＴ（Ｑ１ＢＨ）のソースは、ＦＥＴ（Ｑ１ＢＬ）のドレインと接続されており、ＦＥＴ（Ｑ１ＢＬ）のソースは接地されている。なお、キャパシタＣ１の他端も接地されている。

【0020】

第３のフルブリッジ駆動回路は、ハイサイドスイッチであるＦＥＴ（Ｑ２ＡＨ）とローサイドスイッチであるＦＥＴ（Ｑ２ＡＬ）とを含む。ＦＥＴ（Ｑ２ＡＨ）のドレインは、第４のフルブリッジ駆動回路におけるハイサイドスイッチとキャパシタＣ２の一端とに接続されている。ＦＥＴ（Ｑ２ＡＨ）のソースは、ＦＥＴ（Ｑ２ＡＬ）のドレインと接続されており、ＦＥＴ（Ｑ２ＡＬ）のソースは接地されている。

【0021】

第４のフルブリッジ駆動回路は、ハイサイドスイッチであるＦＥＴ（Ｑ２ＢＨ）とローサイドスイッチであるＦＥＴ（Ｑ２ＢＬ）とを含む。ＦＥＴ（Ｑ２ＢＨ）のドレインは、第３のフルブリッジ駆動回路におけるハイサイドスイッチとキャパシタＣ２の一端とに接続されている。ＦＥＴ（Ｑ２ＢＨ）のソースは、ＦＥＴ（Ｑ２ＢＬ）のドレインと接続されており、ＦＥＴ（Ｑ２ＢＬ）のソースは接地されている。なお、キャパシタＣ２の他端も接地されている。

【0022】

制御回路１００は、第１及び第２のフルブリッジ駆動回路のスイッチングを行う第１ＦＥＴドライバ回路１２０と、第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１を検出するＶ１検出回路１１０と、第１ＦＥＴドライバ回路１２０とＶ１検出回路１１０とに接続されており且つ第１ＦＥＴドライバ回路１２０のスイッチングを制御する信号を出力する第１駆動信号生成回路１３０と、第３及び第４のフルブリッジ駆動回路のスイッチングを行う第２ＦＥＴドライバ回路１４０と、第３及び第４のフルブリッジ駆動回路側の電圧Ｖ２を検出するＶ２検出回路１５０と、第２ＦＥＴドライバ回路１４０とＶ２検出回路１５０とに接続されており且つ第２ＦＥＴドライバ回路１４０のスイッチングを制御する信号を出力する第２駆動信号生成回路１６０と、第１駆動信号生成回路１３０と第２駆動信号生成回路１６０との間を絶縁しつつ接続させるためのアイソレータ１７０とを有する。

【0023】

第１駆動信号生成回路１３０と第２駆動信号生成回路１６０とは、アイソレータ１７０を介して通信を行う。より具体的には、同期信号と、Ｖ１及びＶ２と、第１ＦＥＴドライバ回路１２０によって駆動されているＦＥＴのゲートがオンとなる期間に相当するデューティー比等の信号とを交換する。場合によっては、第１乃至第４のフルブリッジ駆動回路における中点（ＦＥＴとＦＥＴとの接続点）に流れる電流の値、その他の電流値（例えば第１及び第２のフルブリッジ駆動回路に流れる電流）を交換する場合もある。

【0024】

アイソレータ１７０は、フォトカプラ、デジタルアイソレータ、アナログアイソレータなどの絶縁素子である。

【0025】

次に、図２乃至図１０を用いて、制御回路１００による第１乃至第４のフルブリッジ駆動回路の制御モードについて説明する。

【0026】

本実施の形態に係る双方向絶縁型ＤＣ−ＤＣコンバータの制御回路１００は、第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１が第３及び第４のフルブリッジ駆動回路側の電圧Ｖ２よりも高ければ、第１及び第２のフルブリッジ駆動回路側から、第３及び第４のフルブリッジ駆動回路側へ電力を伝えるように、制御を行う。

【0027】

すなわち、図２（ａ）に示すように、第１のフルブリッジ駆動回路におけるＦＥＴ（Ｑ１ＡＨ）のゲートに対する駆動信号（ＶＧ＿１Ａ＿Ｈ）がオンとなる期間に応じて、ＦＥＴ（Ｑ１ＡＬ）のゲートに対する駆動信号（ＶＧ＿１Ａ＿Ｌ）がオフとなり、駆動信号（ＶＧ＿１Ａ＿Ｈ）がオフとなる期間に応じて、駆動信号（ＶＧ＿１Ａ＿Ｌ）がオンとなる。このような制御は、非対称制御と呼ぶ。駆動信号（ＶＧ＿１Ａ＿Ｈ）がオンとなる期間は、例えばＶ１及びＶ２に基づき決定されるが、その他の制御目標に応じて設定される場合もある。なお、オンとオフとの切り替え時には、貫通電流防止のためのデッドタイムが設けられているが、図２では省略されている。

【0028】

同様に、図２（ｂ）に示すように、第２のフルブリッジ駆動回路におけるＦＥＴ（Ｑ１ＢＨ）のゲートに対する駆動信号（ＶＧ＿１Ｂ＿Ｈ）がオンとなる期間に応じて、ＦＥＴ（Ｑ１ＢＬ）のゲートに対する駆動信号（ＶＧ＿１Ｂ＿Ｌ）がオフとなり、駆動信号（ＶＧ＿１Ｂ＿Ｈ）がオフとなる期間に応じて、駆動信号（ＶＧ＿１Ｂ＿Ｌ）がオフとなる。このように非対称制御が行われる。なお、駆動信号（ＶＧ＿１Ｂ＿Ｈ）がオンとなる期間は、駆動信号（ＶＧ＿１Ａ＿Ｈ）がオンとなる期間と長さが同じであり、この期間からスイッチング周期の半周期ずれるようになっている。

【0029】

一方、図２（ｃ）及び（ｄ）に示すように、第３のフルブリッジ駆動回路におけるＦＥＴ（Ｑ２ＡＨ）のゲートに対する駆動信号（ＶＧ＿２Ａ＿Ｈ）がオンとなる期間と、第４のフルブリッジ駆動回路におけるＦＥＴ（Ｑ２ＢＨ）のゲートに対する駆動信号（ＶＧ＿２Ｂ＿Ｈ）がオンとなる期間とは、例えばＶ１及びＶ２に基づき決定されるが、その他の制御目標に応じて設定される場合もある。また、駆動信号（ＶＧ＿２Ａ＿Ｈ）がオンとなる期間と、ＦＥＴ（Ｑ２ＡＬ）の駆動信号（ＶＧ＿２Ａ＿Ｌ）がオンとなる期間とは同じ長さを有し、スイッチング周期の半周期ずれるようになっている。同様に、また、駆動信号（ＶＧ＿２Ｂ＿Ｈ）がオンとなる期間と、ＦＥＴ（Ｑ２ＢＬ）の駆動信号（ＶＧ＿２Ｂ＿Ｌ）がオンとなる期間とは同じ長さを有し、スイッチング周期の半周期ずれるようになっている。また、駆動信号（ＶＧ＿２Ａ＿Ｈ）の位相と駆動信号（ＶＧ＿２Ｂ＿Ｈ）の位相もスイッチング周期の半周期ずれるようになっている。このような制御を対称制御と呼ぶものとする。

【0030】

このように、高い方の電圧Ｖ１側のＦＥＴについては非対称制御を行い、低い方の電圧Ｖ２側のＦＥＴについては対称制御を行うことで、電力を伝達させる。

【0031】

一方、逆に、第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１よりも第３及び第４のフルブリッジ駆動回路側の電圧Ｖ２が高ければ、制御回路１００は、第３及び第４のフルブリッジ駆動回路側から、第１及び第２のフルブリッジ駆動回路側へ電力を伝えるように、制御を行う。

【0032】

具体的に、図３（ｃ）に示すように、第３のフルブリッジ駆動回路におけるＦＥＴ（Ｑ２ＡＨ）のゲートに対する駆動信号（ＶＧ＿２Ａ＿Ｈ）がオンとなる期間に応じて、ＦＥＴ（Ｑ２ＡＬ）のゲートに対する駆動信号（ＶＧ＿２Ａ＿Ｌ）がオフとなり、駆動信号（ＶＧ＿２Ａ＿Ｈ）がオフとなる期間に応じて、駆動信号（ＶＧ＿２Ａ＿Ｌ）がオンとなる。すなわち、非対称制御が行われる。駆動信号（ＶＧ＿２Ａ＿Ｈ）がオンとなる期間は、例えばＶ１及びＶ２に基づき決定されるが、その他の制御目標に応じて設定される場合もある。なお、オンとオフとの切り替え時には、貫通電流防止のためのデッドタイムが設けられているが、図３でも省略されている。

【0033】

同様に、図３（ｄ）に示すように、第４のフルブリッジ駆動回路におけるＦＥＴ（Ｑ２ＢＨ）のゲートに対する駆動信号（ＶＧ＿２Ｂ＿Ｈ）がオンとなる期間に応じて、ＦＥＴ（Ｑ２ＢＬ）のゲートに対する駆動信号（ＶＧ＿２Ｂ＿Ｌ）がオフとなり、駆動信号（ＶＧ＿２Ｂ＿Ｈ）がオフとなる期間に応じて、駆動信号（ＶＧ＿２Ｂ＿Ｌ）がオンとなる。このように非対称制御が行われる。なお、駆動信号（ＶＧ＿２Ｂ＿Ｈ）がオンとなる期間は、駆動信号（ＶＧ＿２Ａ＿Ｈ）がオンとなる期間と長さが同じであり、この期間からスイッチング周期の半周期ずれるようになっている。

【0034】

一方、図３（ａ）及び（ｂ）に示すように、第１のフルブリッジ駆動回路におけるＦＥＴ（Ｑ１ＡＨ）のゲートに対する駆動信号（ＶＧ＿１Ａ＿Ｈ）がオンとなる期間と、第２のフルブリッジ駆動回路におけるＦＥＴ（Ｑ１ＢＨ）のゲートに対する駆動信号（ＶＧ＿１Ｂ＿Ｈ）がオンとなる期間とは、例えばＶ１及びＶ２に基づき決定されるが、その他の制御目標に応じて設定される場合もある。また、駆動信号（ＶＧ＿１Ａ＿Ｈ）がオンとなる期間と、ＦＥＴ（Ｑ１ＡＬ）の駆動信号（ＶＧ＿１Ａ＿Ｌ）がオンとなる期間とは同じ長さを有し、スイッチング周期の半周期ずれるようになっている。同様に、また、駆動信号（ＶＧ＿１Ｂ＿Ｈ）がオンとなる期間と、ＦＥＴ（Ｑ１ＢＬ）の駆動信号（ＶＧ＿１Ｂ＿Ｌ）がオンとなる期間とは同じ長さを有し、スイッチング周期の半周期ずれるようになっている。また、駆動信号（ＶＧ＿１Ａ＿Ｈ）の位相と駆動信号（ＶＧ＿１Ｂ＿Ｈ）の位相もスイッチング周期の半周期ずれるようになっている。このように対称制御が行われる。

【0035】

このように、高い方の電圧Ｖ２側については非対称制御を行い、低い方の電圧Ｖ１側については対称制御を行うことで、電力を伝えるようになる。

【0036】

これに対して、電圧Ｖ１とＶ２がほぼ同じ（差の絶対値が数ボルト＝例えばボディダイオード１−２個分程度）である場合には、デューティー比最大、すなわち共振周波数に対応する周期の半周期をオン期間に設定して、第１乃至第４のフルブリッジ駆動回路に対して対称制御を行う。

【0037】

すなわち図４（ａ）乃至（ｄ）に示すように、各ＦＥＴのゲートには、デューティー比最大でオンになるように駆動される。また、ハイサイドスイッチであるＦＥＴの駆動信号と、ローサイドスイッチであるＦＥＴの駆動信号とは、位相がスイッチング周期の半周期だけずれている。また、駆動信号（ＶＧ＿１Ａ＿Ｈ）と駆動信号（ＶＧ＿１Ｂ＿Ｈ）も、位相がスイッチング周期の半周期だけずれている。同様に、駆動信号（ＶＧ＿２Ａ＿Ｈ）と駆動信号（ＶＧ＿２Ｂ＿Ｈ）も、位相がスイッチング周期の半周期だけずれている。

【0038】

このように、ＰＷＭ（Pulse Width Modulation）制御によって、低電圧側の電圧（又は電流）を制御するものである。

【0039】

次に、より詳細に双方向絶縁型ＤＣ−ＤＣコンバータの動作を説明する。このため、以下のようなパラメータ値を想定する。すなわち、例えば、Ｃ１＝Ｃ２＝１０μＦ、Ｌｒ１＝Ｌｒ２＝２．２μＨ、Ｃｒ１＝Ｃｒ２＝０．２２μＦ、スイッチング周波数ｆsw＝２００ｋＨｚ、スイッチング周期Ｔs(sw)＝５μｓとする。なお、以下のような関係が成り立つ。

【数1】

【0040】

ＤＴは、デッドタイムであり、ｆrは共振周波数であり、ＴｏｎＭａｘは、オン時間の最大値であり、ＤｕｔｙＭａｘは、駆動信号の最大デューティー比を表す。

【0041】

上で述べたパラメータ値からすると、共振周波数ｆrに対応する周期Ｔ(r)＝４．３７μｓであり、ＤｕｔｙＭａｘ＝４３．７％となる。

【0042】

図２をより詳しく示すと、図５のようになる。図５は、Ｖ１＞Ｖ２の状況を表しており、非対称制御においては例えばローサイドスイッチであるＦＥＴがオンとなる期間を短くすることで、デッドタイム（Dead Time）が設けられている。また、この例では、デューティー比がおよそ２５％の状態を示しているので、スイッチング周期Ｔsは４つの期間に分かれているように見える。第１の期間をＳＴ＿１と表し、第２の期間をＳＴ＿２と表し、第３の期間をＳＴ＿３と表し、第４の期間をＳＴ＿４と表す。しかし、デューティー比が上昇した場合、例えば、おおよそＶ１＝Ｖ２であれば、図６に示すように、デューティー比がＤｕｔｙＭａｘとなり、スイッチング周期Ｔsのおよそ半周期でオンオフが繰り返されるようになる。

【0043】

また、図７に、スイッチング周期に対するハイサイドスイッチのオン期間の割合であるデューティー比（Ｄｕｔｙ）と、Ｖout／Ｖin（高い電圧の方がＶin）との関係を表す。このように、デューティー比を変えることにより、Ｖout／Ｖinを変化させることができる。但し、降圧方向に制御されるので、降圧降圧双方向コンバータであることが分かる。なお、ＤｕｔｙＭａｘになっても、Ｖout／Ｖin＝１とならないのは、ＦＥＴのボディダイオードによる電圧降下、あるいは電力ラインに流れる電流により、電力ライン自体やその電力ラインに含まれる部品の抵抗成分による損失があるためである。

【0044】

なお、図８に示すように、第１の共振回路に流れる電流をＩ＿Ｌｒ１Ｃｒ１とし、第２の共振回路に流れる電流Ｉ＿Ｌｒ２Ｃｒ２とする。また、インダクタＬｒ１の両端の電圧をＶ＿Ｌｒ１とし、キャパシタＣｒ１の両端の電圧をＶ＿Ｃｒ１とする。同様に、インダクタＬｒ２の両端の電圧をＶ＿Ｌｒ２とし、キャパシタＣｒ２の両端の電圧をＶ＿Ｃｒ２とする。また、ＦＥＴ（Ｑ１ＡＨ）に流れる電流をＩ＿Ｑ１ＡＨとし、ＦＥＴ（Ｑ１ＡＬ）に流れる電流をＩ＿Ｑ１ＡＬとし、ＦＥＴ（Ｑ１ＢＨ）に流れる電流をＩ＿Ｑ１ＢＨとし、ＦＥＴ（Ｑ１ＢＬ）に流れる電流をＩ＿Ｑ１ＢＬとする。なお、第１及び第２のフルブリッジ駆動回路側には、直流電源が接続され、その電源電圧Ｖsupを１５Ｖとする。また、第１及び第２のフルブリッジ駆動回路側に流れる電流をＩ１とする。

【0045】

同様に、ＦＥＴ（Ｑ２ＡＨ）に流れる電流をＩ＿Ｑ２ＡＨとし、ＦＥＴ（Ｑ２ＡＬ）に流れる電流をＩ＿Ｑ２ＡＬとし、ＦＥＴ（Ｑ２ＢＨ）に流れる電流をＩ＿Ｑ２ＢＨとし、ＦＥＴ（Ｑ２ＢＬ）に流れる電流をＩ＿Ｑ２ＢＬとする。なお、第３及び第４のフルブリッジ駆動回路側には、負荷が接続され、その負荷に流れる電流をＩoとする。また、第３及び第４のフルブリッジ駆動回路側に流れる電流をＩ２とする。

【0046】

そして、Ｖ１＞Ｖ２であれば、上で述べた電圧及び電流の波形は図９に示すようになる。図９（ａ）乃至（ｄ）については、図５と同様である。図９（ｅ）は、Ｖ１＞Ｖ２である状態を示している。例えば、第３及び第４のフルブリッジ駆動回路側に接続されている負荷に電力を供給する場合には、制御回路１００は、定電圧制御のためＶ２／Ｖ１が所望の値になるように図７に示すような関係に基づきデューティー比を決定して、各ＦＥＴの駆動信号を生成して出力する。

【0047】

一方、第１及び第２のフルブリッジ駆動回路側に接続されている電池が蓄電池で充電する場合には、Ｖ１＜Ｖ２となるが、上で述べたように、対称制御と非対称制御とを、第１及び第２のフルブリッジ駆動回路と第３及び第４のフルブリッジ駆動回路との間で入れ替えればよい。なお、例えばＶ１が適正な値になるように蓄電池に一定電流で充電すべくデューティー比を決定して、各ＦＥＴの駆動信号を生成し出力する。

【0048】

図９（ｆ）乃至（ｎ）によれば、第１及び第２のフルブリッジ駆動回路側から第３及び第４のフルブリッジ駆動回路側へ、主にＳＴ＿１及びＳＴ＿３に電力が伝達されていることが分かる。この際、第１の共振回路及び第２の共振回路の効果で、ＳＴ＿１及びＳＴ＿２でキャパシタＣｒ２に電力を溜めてＳＴ＿３で吐き出し、ＳＴ＿３及びＳＴ＿４でキャパシタＣｒ１に電力を溜めてＳＴ＿１で吐き出すようになっている。共振周波数ｆrに対応する周期１／ｆrの１／２よりも短い期間でオンオフがなされるため、電流の波形は、共振による電流変化（半波波形）が途中で打ち切られるような形になる。

【0049】

また、Ｖ１とＶ２がほぼ同じ場合に、図８に示した電圧及び電流の波形は図１０に示すようになる。

【0050】

図１０（ａ）乃至（ｄ）については、図６と同様である。図１０（ｅ）は、Ｖ１とＶ２とがおおよそ同じである状態を示している。この場合には、第１乃至第４のフルブリッジ駆動回路は、皆対称制御がなされ、デューティー比はＤｕｔｙＭａｘに固定される。

【0051】

図１０（ｆ）乃至（ｎ）では、図９よりも波形を強調して示しているが、Ｖ１とＶ２とがほぼ同じ状態なので、第１及び第２のフルブリッジ駆動回路側と第３及び第４のフルブリッジ駆動回路側との間でほとんど電流は流れない。従って、ＦＥＴスイッチングによる損失も少なくなる。電流の波形は、共振による半波波形となる。

【0052】

また、対称制御を採用することで、Ｖ１＞Ｖ２やＶ２＞Ｖ１の状態に遷移しても、電圧の高い方から低い方へ電力を自動的に伝えることになるため、制御を頻繁に切り替えなくても良い。従って、制御が簡略化され、電力の伝達の双方向化がなされる。

【0053】

以上のような制御を行うことで、トランスを用いずとも、ＬＣ共振回路のＣで絶縁を行いつつ、効率的な双方向絶縁型ＤＣ−ＤＣコンバータが実現される。

【0054】

なお、上でデューティー比をＤｕｔｙＭａｘに設定する例においては、ＤｕｔｙＭａｘよりも少々低いデューティー比を用いる場合においても、効率がやや落ちるだけで同様の効果を得ることができる。

【0055】

［応用例１］
実施の形態においても簡単に説明したが、実施の形態に係る双方向絶縁型ＤＣ−ＤＣコンバータは、例えば図１１に示すような電源装置に応用されることもある。

【0056】

図１１に示す電源装置において、第１及び第２のフルブリッジ駆動回路側に、蓄電池及び当該蓄電池に流れる電流を検出する電流検出器を直列に接続する。蓄電池は、例えば、リチウムイオン電池、ＮｉＨ電池、ＮｉＣｄ電池、鉛電池などの２次電池である。一方、第３及び第４のフルブリッジ駆動回路側に、直流電源又は充電器と、負荷とがスイッチにより切り替え可能に接続されている。

【0057】

例えば、第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１が、第３及び第４のフルブリッジ駆動回路側の電圧Ｖ２より高く、蓄電池から放電させる場合には、以下のような制御がなされる。
（Ａ）デューティー比をＤｕｔｙＭａｘ（又はＤｕｔｙＭａｘに近い値）に設定し、固定する
（Ｂ）負荷に合わせて定電圧制御を行う（ＰＷＭ制御）

【0058】

一方、第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１より、第３及び第４のフルブリッジ駆動回路側の電圧Ｖ２が高く、直流電源又は充電器から、蓄電池へ充電する場合には、以下のような制御がなされる。
（Ａ）第１及び第２のフルブリッジ駆動回路側の電圧Ｖ１が所定の電圧に達するまでは、電流検出器により検出される電流に基づき定電流制御を行い、電圧Ｖ１が所定の電圧に達すると定電圧制御を行う。共にＰＷＭ制御を行う。

【0059】

このようにすれば、双方向絶縁型ＤＣ−ＤＣコンバータを用いて双方向絶縁電源装置を実現できる。

【0060】

［応用例２］
第１の応用例に係る双方向絶縁電源装置を単独ではなく複数直列に接続すれば図１２に示すような電源装置が得られる。これによって、負荷に対する出力電圧を高くすることができる。また、蓄電池毎の電位のアンバランスを解消できる。

【0061】

さらに、第１の応用例に係る双方向絶縁電源装置を複数並列に接続すれば図１３に示すような電源装置が得られる。これによって、蓄電池の容量を増加させることができるようになる。また、蓄電池毎の電位のアンバランスを解消できる。

【0062】

以上本発明の実施の形態を述べたが、上記の趣旨に沿った様々な変形が可能である。特に、上で述べた応用例は例に過ぎず、様々な応用が可能である。

【符号の説明】

【0063】

１００ 制御回路
１１０ Ｖ１検出回路
１２０ 第１ＦＥＴドライバ回路
１３０ 第１駆動信号生成回路
１４０ 第２ＦＥＴドライバ回路
１５０ Ｖ２検出回路
１６０ 第２駆動信号生成回路
１７０ アイソレータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】