特許 6138501 液晶表示装置の製造方法および液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6138501

(24)【登録日】2017年5月12日

(45)【発行日】2017年5月31日

(54)【発明の名称】液晶表示装置の製造方法および液晶表示装置

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20170522BHJP

   G02F 1/13 20060101ALI20170522BHJP

【ＦＩ】

   G02F1/1368

   G02F1/13 101

【請求項の数】3

【全頁数】11

(21)【出願番号】特願2013-16724(P2013-16724)

(22)【出願日】2013年1月31日

(65)【公開番号】特開2014-149340(P2014-149340A)

(43)【公開日】2014年8月21日

【審査請求日】2015年12月25日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000154

【氏名又は名称】特許業務法人はるか国際特許事務所

(72)【発明者】

【氏名】中村 考雄

(72)【発明者】

【氏名】刈込 修

(72)【発明者】

【氏名】高谷 亮平

【審査官】 佐藤 洋允

(56)【参考文献】

【文献】 特開２００７−３２８２１０（ＪＰ，Ａ）

【文献】 特開平０９−１８３６０３（ＪＰ，Ａ）

【文献】 特開２０１０−２５６５１７（ＪＰ，Ａ）

【文献】 特開２００９−０３１４６８（ＪＰ，Ａ）

【文献】 特開２００３−３０２９１７（ＪＰ，Ａ）

【文献】 特開２００３−２２４１３８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ１／１３５−１／１３６８

Ｇ０２Ｆ１／１３４３−１／１３４５

Ｈ０１Ｌ２９／７８

(57)【特許請求の範囲】

【請求項1】

基板に薄膜トランジスタの電極を形成する工程と、
前記薄膜トランジスタの電極の上方に第１の孔を有する有機絶縁膜を形成する工程と、
前記有機絶縁膜の上方に無機絶縁膜を形成する工程と、
前記第１の孔の中心部の上に第２の孔を有するレジスト膜を形成する工程と、
前記レジスト膜を用いて前記無機絶縁膜をドライエッチングする工程と、
前記レジスト膜を除去する工程と、
前記エッチングされた無機絶縁膜の上面に接する画素電極を形成する工程と、
を含み、
前記ドライエッチングする工程では、フッ素系ガス及び酸素の混合ドライエッチングガスの総流量を（チャンバの容積）×（０．０９〜０．１１）毎分とし、前記混合ドライエッチングガスにおける前記酸素の割合を８０％以上とする、
ことを特徴とする液晶表示装置の製造方法。

【請求項2】

前記有機絶縁膜と前記無機絶縁膜との間に対向電極を形成する工程をさらに含み、
前記対向電極の上面は前記無機絶縁膜に接し、前記対向電極の下面は前記有機絶縁膜に接し、
前記対向電極と前記画素電極との間に生じる電界により液晶の偏光が制御される、
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。

【請求項3】

前記薄膜トランジスタの電極は、当該薄膜トランジスタに含まれる半導体膜の上面に電気的に接続される金属である、
ことを特徴とする請求項１または２に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶表示装置の製造方法および液晶表示装置に関する。

【背景技術】

【0002】

近年の液晶表示装置では、各画素回路に含まれる薄膜トランジスタの上層に有機絶縁膜の層が設けられ、さらにその上層に有機絶縁膜等を保護する無機絶縁膜が設けられている。また、薄膜トランジスタの電極と画素電極とは、スルーホールにより接続される。

【0003】

上述の液晶表示装置のスルーホールを設けるために、スルーホール部分に孔を有する有機絶縁膜の層を形成する工程、その上層に無機絶縁膜の層を形成する工程、スルーホール部分に孔の空いたレジストを形成する工程、無機絶縁膜をエッチングする工程が順に行われる。エッチング工程により、スルーホール部分の無機絶縁膜が除去され、その後に形成される画素電極と薄膜トランジスタとを電気的に接続することが可能となる。また、画素電極の破れを防ぐため、無機絶縁膜の端には順テーパが設けられるようにエッチングされる。

【0004】

特許文献１には、薄膜トランジスタと画素電極との間に下から順に下側の無機絶縁膜の層、有機絶縁膜の層、および上側の無機絶縁膜の層の３つの層を設ける液晶表示装置、またそれらの層を貫くスルーホールの形成方法の一例が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１１−５９３１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

有機絶縁膜の上側にある無機絶縁膜は、成膜温度を上げられないために弱くなりやすい。このため、ドライエッチング時に上側の無機絶縁膜に順テーパを形成しようとすると、その無機絶縁膜が平面方向にエッチングされることにより生じる後退シフトの量が多くなり、無機絶縁膜のうち例えばスルーホールの外側にある部分まで除去されてしまう。

【0007】

一方、スマートフォンなどで用いられる液晶表示パネルの高解像度化がすすんでおり、画素回路内でスルーホールと他の構成要素との間隔が狭くなる傾向にある。このため、無機絶縁膜が広範囲にエッチングされると他の構成要素に影響が及んでしまう。例えばスルーホール付近の有機絶縁膜と無機絶縁膜との間に電極を形成している場合には、その電極と画素電極とがショートしてしまい、画素の欠陥が生じやすくなっていた。

【0008】

本願は上記課題を鑑みてなされたものであって、その目的は、画素回路の薄膜トランジスタと画素電極とを接続するスルーホールにおいて、有機絶縁膜上にある無機絶縁膜に順テーパを形成するようエッチングしつつ、そのエッチングに伴う後退シフトの量を減らすことを可能にする技術を提供することにある。

【課題を解決するための手段】

【0009】

本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下
の通りである。

【0010】

(１）基板に薄膜トランジスタの電極を形成する工程と、前記薄膜トランジスタの電極の上方に第１の孔を有する有機絶縁膜を形成する工程と、前記有機絶縁膜の上方に無機絶縁膜を形成する工程と、前記第１の孔の中心部の上に第２の孔を有するレジスト膜を形成する工程と、前記レジスト膜を用いて前記無機絶縁膜をドライエッチングする工程と、前記レジスト膜を除去する工程と、前記エッチングされた無機絶縁膜の上面に接する画素電極を形成する工程と、を含み、前記ドライエッチングする工程では、フッ素系ガス及び酸素の混合ドライエッチングガスの総流量を（チャンバの容積）×（０．０９〜０．１１）毎分とし、前記混合ドライエッチングガスにおける前記酸素の割合を８０％以上とする、ことを特徴とする液晶表示装置の製造方法。

【0011】

（２）（１）において、前記有機絶縁膜と前記無機絶縁膜との間に対向電極を形成する工程をさらに含み、前記対向電極の上面は前記無機絶縁膜に接し、前記対向電極の下面は前記有機絶縁膜に接し、前記対向電極と前記画素電極との間に生じる電界により液晶の偏光が制御される、ことを特徴とする液晶表示装置の製造方法。

【0012】

（３）（１）または（２）において、前記薄膜トランジスタの電極は、当該薄膜トランジスタに含まれる半導体膜の上面に電気的に接続される金属である、ことを特徴とする液晶表示装置の製造方法。

【0013】

（４）半導体膜および、前記半導体膜の上層にあり前記半導体膜と電気的に接続する電極膜、を含む薄膜トランジスタと、前記電極膜の上層にあり、当該電極膜に平面的に重なる第１の孔が形成された有機絶縁膜と、前記有機絶縁膜の上方に形成され、平面的にみて前記第１の孔の内側にある第２の孔を有しかつ第２の孔においてテーパ形状を有する第２の無機絶縁膜と、前記第２の無機絶縁膜の上方にあり、前記第１および第２の孔を介して前記金属膜に接続される画素電極と、前記有機絶縁膜と前記第２の無機絶縁膜との間に形成され、前記画素電極との間に生じる電界により液晶の偏光を制御する対向電極と、を含むことを特徴とする液晶表示装置。

【発明の効果】

【0014】

本発明によれば、画素回路の薄膜トランジスタと画素電極とを接続するスルーホールにおいて、有機絶縁膜上の無機絶縁膜の後退シフトの量を減らすことができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態にかかかる液晶表示装置の等価回路の一例を示す回路図である。

【図2】本発明の実施形態にかかるアレイ基板上の画素回路を示す部分平面図である。

【図3】図２に示す画素回路のIII−III切断線における断面図である。

【図4】図２に示す画素回路のIV−IV切断線における断面図である。

【図5A】フォトレジスト形成後のアレイ基板を示す断面図である。

【図5B】エッチング工程の途中のアレイ基板を示す断面図である。

【図5C】エッチング工程の終了時のアレイ基板を示す断面図である。

【図6】画素回路の比較例を示す断面図である。

【発明を実施するための形態】

【0016】

以下では、本発明の実施形態について図面に基づいて説明する。出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。以下では、ＩＰＳ方式の液晶表示装置に本発明を適用した場合の例について説明する。

【0017】

本発明の実施形態にかかる液晶表示装置は、アレイ基板と、当該アレイ基板に対向し、カラーフィルタが設けられたフィルタ基板と、これらの基板に挟まれた領域に封入された液晶材料と、アレイ基板の外側から光を照射するバックライトと、を含んで構成されている。

【0018】

図１は、第１の実施形態にかかる液晶表示装置の等価回路の一例を示す回路図である。アレイ基板には、複数のゲート信号線ＧＬ、複数の映像信号線ＤＬ、複数の画素電極ＰＸ、複数のコモン電極ＣＴ、複数の薄膜トランジスタＴＲ、映像信号線駆動回路ＸＤＶ、ゲート走査回路ＹＤＶなどが配置される。複数のゲート信号線ＧＬはアレイ基板上の表示領域内を並んで横方向に延びており、複数の映像信号線ＤＬは表示領域内を並んで縦方向に延びている。これらの映像信号線ＤＬの一端は映像信号線駆動回路ＸＤＶに接続され、ゲート信号線ＧＬの一端はゲート走査回路ＹＤＶに接続されている。

【0019】

隣り合うゲート信号線ＧＬと隣り合う映像信号線ＤＬとに囲まれた部分が画素回路である。複数の画素回路はマトリクス状に並んでいる。各画素回路は薄膜トランジスタＴＲと、画素電極ＰＸと、コモン電極ＣＴとを含む。薄膜トランジスタＴＲはソース電極ＳＴとドレイン電極ＤＴとゲート電極ＧＴとを含む。ドレイン電極ＤＴは映像信号線ＤＬの一部となっており、映像信号線駆動回路ＸＤＶと電気的に接続されている。ソース電極ＳＴは画素電極ＰＸに接続される。コモン電極ＣＴにはコモン電圧が供給される。コモン電圧は各画素回路により表示される輝度にかかわらず一定の電圧であるが、一定時間（フレーム）ごとに周期的に変化してもよい。

【0020】

画素電極ＰＸとコモン電極ＣＴとは液晶を介してキャパシタを構成している。薄膜トランジスタＴＲのゲート電極ＧＴはゲート信号線ＧＬの一部であり、ゲート走査回路ＹＤＶから走査パルスのオン電圧が供給されると薄膜トランジスタＴＲがオンになり、それにあわせて、オン電圧が供給される画素回路に向けて、映像信号線駆動回路ＸＤＶが画素電極ＰＸに向けて映像信号の電位を供給する。すると、映像信号の電位とコモン電圧とに基づく電位差を上述のキャパシタが記憶する。この電位差により生じる電界により液晶の透過率が変化し、各画素回路が透過する光量が制御される。なお、薄膜トランジスタＴＲには極性はなく、ソース電極ＳＴとドレイン電極ＤＴの名称は電圧の向きによって便宜的に決まるものであるため、これらの配置や接続先が反対になっていても構わない。

【0021】

図２は、本発明の実施形態にかかるアレイ基板上の画素回路を示す部分平面図である。図３は、図２に示す画素回路のIII−III切断線における断面図であり、図４は、図２に示す画素回路のIV−IV切断線における断面図である。薄膜トランジスタＴＲはトップゲート構造である。トップゲート構造ではポリシリコンの半導体膜ＰＳよりゲート電極ＧＴが上方にあり、その半導体膜ＰＳのうちゲート電極ＧＴの上にある部分がチャネルとなっている。

【0022】

アレイ基板を構成するガラス基板ＳＵＢ上には、下地膜ＵＩが形成され、その上に半導体膜ＰＳが形成されている。下地膜ＵＩは酸化シリコンの層と窒化シリコンの層とを含み、ガラス基板ＳＵＢの組成により半導体膜ＰＳが汚染されることを防ぐ。半導体膜ＰＳの上層には半導体膜ＰＳを覆うようにゲート絶縁膜ＧＩが設けられている。また、ゲート絶縁膜ＧＩの上層にゲート信号線ＧＬ（ゲート電極ＧＴ）の層が設けられ、図２の左右方向に延びている。ゲート信号線ＧＬの上層にはゲート信号線ＧＬを覆うように第１の層間絶縁膜ＩＮ１が設けられ、その上に映像信号線ＤＬとソース電極ＳＴとを含む層が設けられている。映像信号線ＤＬは図２の上下方向に延びているが、ゲート信号線ＧＬの間の部分で上下方向よりいくらか傾いている。ゲート信号線ＧＬ、映像信号線ＤＬ、ソース電極ＳＴはＡｌなどの金属膜である。第１の層間絶縁膜ＩＮ１やゲート絶縁膜ＧＩは無機絶縁膜である。

【0023】

ソース電極ＳＴは、図２でみると、隣り合う映像信号線ＤＬの中央部にあり、画素回路の下側にあるゲート信号線ＧＬに下側の部分が重なるように配置されており、その形はほぼ矩形である。また図２でみてソース電極ＳＴの上側の２つの角は斜めに切り落とされた形状になっている。第１の層間絶縁膜ＩＮ１およびゲート絶縁膜ＧＩは、図２のソース電極ＳＴの左右方向の中央部かつ上側にあるスルーホールＴＨ１を有する。ソース電極ＳＴは、そのスルーホールＴＨ１を介して半導体膜ＰＳのソース側の端の上面と接続される。

【0024】

図２でみると、半導体膜ＰＳは、スルーホールＴＨ１に接続する位置から下方向に延び、ゲート信号線ＧＬと交差した後に左側に延び、映像信号線ＤＬの下層に入り上方に延び、再びゲート信号線ＧＬと交差している。また、第１の層間絶縁膜ＩＮ１およびゲート絶縁膜ＧＩのうち隣り合うゲート信号線ＧＬの中間部分にスルーホールＴＨ３が設けられ、そのスルーホールＴＨ３を介して映像信号線ＤＬは半導体膜ＰＳのドレイン側の端の上面に接続される。

【0025】

半導体膜ＰＳのうちゲート信号線ＧＬと交差する部分は薄膜トランジスタＴＲのチャネル領域となり、この部分のゲート信号線ＧＬは特に薄膜トランジスタＴＲのゲート電極ＧＴとして働く。なお、半導体膜ＰＳの下方には遮光膜が形成されていてもよい。

【0026】

ソース電極ＳＴの上層には、有機絶縁膜ＰＡＳの層と第２の層間絶縁膜ＩＮ２の層とが形成されている。有機絶縁膜ＰＡＳおよび第２の層間絶縁膜ＩＮ２のそれぞれは、スルーホールＴＨ２を構成する孔を有する。図２でみると、スルーホールＴＨ２はソース電極ＳＴの中央よりやや右側かつゲート信号線ＧＬの上側の位置にある。有機絶縁膜ＰＡＳはその上を平坦化し、その下側にある凸凹を目立たなくする。第２の層間絶縁膜ＩＮ２は主に窒化シリコン（ＳｉＮ）を含み、また孔の外周部分はテーパ形状になっている。

【0027】

また、有機絶縁膜ＰＡＳの層と第２の層間絶縁膜ＩＮ２の層との間にはコモン電極ＣＴを含む層が設けられる。コモン電極ＣＴは平面的にみて、隣り合うゲート信号線ＧＬの間のほぼ全域に形成されるが、スルーホールＴＨ２とその外縁（図２で一点鎖線で囲まれた領域）には形成されない。また、第２の層間絶縁膜ＩＮ２はコモン電極ＣＴの上やスルーホールＴＨ２の内周壁の少なくとも一部を覆っている。

【0028】

画素電極ＰＸは、スルーホールＴＨ２の下部でソース電極ＳＴの上面に接している。また、画素電極ＰＸは映像信号線ＤＬとゲート信号線ＧＬとに囲まれた領域の中に配置されており、画素電極ＰＸはいわゆる櫛歯状である。画素電極ＰＸは映像信号線ＤＬに沿って延びる複数の線状の領域を有し、またその複数の線状の領域は両端で同じ画素回路内にある他の線状の領域と接続されている。

【0029】

次に、これまでに説明した液晶表示装置の製造方法を説明する。はじめに、ガラス基板ＳＵＢ上に酸化シリコンや窒化シリコンの層を含む下地膜ＵＩを形成する。下地膜ＵＩが形成されたら、ポリシリコンを含む半導体の層を積層し、それをパターニングすることにより半導体膜ＰＳを形成する。また半導体膜ＰＳにイオンドーピングを行う。次に半導体膜ＰＳの上層に酸化シリコンなどの無機絶縁体を含むゲート絶縁膜ＧＩを形成する。

【0030】

次に、ゲート絶縁膜ＧＩの上層には、Ａｌなどの金属からなるゲート信号線ＧＬ（ゲート電極ＧＴ）を形成する。ゲート絶縁膜ＧＩの上層には、酸化シリコンを含む第１の層間絶縁膜ＩＮ１の層を積層し、その一部をエッチングすることでスルーホールＴＨ１やスルーホールＴＨ３を形成する。スルーホールＴＨ１，ＴＨ３が形成された後には、Ａｌからなる金属膜を積層し、その金属膜をパターニングすることによりソース電極ＳＴや映像信号線ＤＬを形成する。なお、これまでに説明した各層については、必要に応じて素材を変更しても構わない。

【0031】

ソース電極ＳＴ等が形成された後には、ソース電極ＳＴの上方にスルーホールＴＨ２を構成する孔を有する有機絶縁膜ＰＡＳを形成する。有機絶縁膜ＰＡＳの孔は、感光性樹脂材料をアレイ基板上に塗布し、その感光性樹脂材料を露光することで形成される。

【0032】

有機絶縁膜ＰＡＳの上層にはＩＴＯ（Indium Tin Oxide）からなる導電膜の層を積層し、それをパターニングすることによりコモン電極ＣＴを形成する。また、その上層に有機絶縁膜ＰＡＳの耐熱温度より低い温度で成膜される窒化シリコンの層（以下では「エッチング対象層」と記載する）をＣＶＤ装置により形成する。なお、エッチング対象層を成膜する温度は、有機絶縁膜ＰＡＳより下層にある無機絶縁膜を成膜する温度より低くなる。なお、エッチング対象層の厚さが１２０ナノメートルであるが、その厚さが異なっていても構わない。

【0033】

次に、エッチング対象層をエッチングし、スルーホールＴＨ２を構成する孔を形成する。以下ではこの工程について説明する。

【0034】

はじめに、エッチングの準備のために、フォトレジストＰＲ（レジスト膜）を形成する。フォトレジストＰＲを形成する工程では、はじめに、感光性樹脂材料を塗布する。この感光性樹脂材料は、溶剤としてプロピレングリコールモノメチルエーテルアセテートを８０〜９０％程度含み、感光性のノボラック樹脂誘導体を１０％以上含む。またこの感光性樹脂材料は、ベンジルアルコールを１から１０％含み、ナフトキノンジアジド誘導体の濃度は５％以下である。次に、溶剤を除去するためにアレイ基板を乾燥させ、その一部を露光させる。これにより、スルーホールＴＨ２の中央に相当する位置に孔のあいたフォトレジストＰＲが形成される。

【0035】

フォトレジストＰＲが形成されると、このフォトレジストＰＲを用いてエッチング対象層をエッチングする工程が行われる。エッチングの工程では、はじめに、ドライエッチングを行うエッチング装置のチャンバＣＢ内にアレイ基板を配置する。図５Ａは、フォトレジストＰＲが形成された後にチャンバＣＢに配置されたアレイ基板を示す断面図である。チャンバＣＢの上部には上部電極ＵＥがあり、下部には下部電極ＬＥがある。アレイ基板は下部電極ＬＥに載せられる。

【0036】

図５Ｂは、エッチング工程の途中のアレイ基板を示す断面図である。アレイ基板がチャンバＣＢ内に配置されると、エッチング装置は混合ドライエッチングガスを上部電極ＵＥから下部電極ＬＥに向けて流し、スルーホールＴＨ２を形成する。この混合ドライエッチングガスはフッ素系ガスと酸素を混合したものであり、混合ドライエッチングガスにおける酸素の割合は８０％以上としている。また、この混合ドライエッチングガスを流す工程では、混合ドライエッチングガスの総流量を（チャンバＣＢの容積）×（０．０９〜０．１１）毎分としている。図５Ｃは、エッチング工程の終了時のアレイ基板を示す断面図である。

【0037】

このエッチングの際に、酸素によりスルーホールＴＨ２部分のフォトレジストＰＲが後退する傾向がある。これにより、第２の層間絶縁膜ＩＮ２に順テーパを形成することが可能になる。より具体的には、酸素濃度が８０％以上であれば順テーパを形成することが可能であるが、特に８５％から９０％とすると好適である。なお、９５％を超えると、エッチングの進み方をコントロールすることが難しくなり、８０％未満であると、順テーパを形成することが難しくなる。

【0038】

さらに、上述のように１分当たりの混合ドライエッチングガスの総流量はチャンバＣＢの容積の０．０９倍から０．１１倍の範囲にする必要がある。混合エッチングガスの総流量が上述の最低値より少ないとエッチング対象層をエッチングするスピードが顕著に遅くなり、スループットが低下する。一方、総流量が上述の最高値より大きいと、下方にエッチングするスピードに対して横方向にエッチングするスピードが速くなる。そのため後者では周囲の画素回路の構造物（ここではコモン電極ＣＴ）に悪影響が出て歩留まりが低下してしまう。

【0039】

スルーホールＴＨ２が形成されると、フォトレジストＰＲを除去する工程が行われる。そして、スルーホールＴＨ２の下面にあるソース電極ＳＴと接する画素電極ＰＸを形成する。画素電極ＰＸはＩＴＯからなり、平面的に見るとスルーホールＴＨ２から一定以上離れた部分でコモン電極ＣＴと重なっている。

【0040】

画素電極ＰＸが形成されると、その上層に配向膜が形成され、アレイ基板に対応するようにカラーフィルタ基板が配置される。そしてカラーフィルタ基板とアレイ基板との間に液晶が充填され、アレイ基板にフレキシブル基板などの回路や他の光学部材が配置されて液晶表示パネルが完成する。

【0041】

図６は、アレイ基板に含まれる画素回路の比較例を示す断面図である。図６の例では、スルーホールＴＨ２を形成するために層間絶縁膜ＩＮＢと層間絶縁膜ＩＮＣとを一度にドライエッチングするものの、そのエッチングには上述の条件を用いていない。フォトレジストＰＲの後退に頼らずにテーパを形成するため、層間絶縁膜ＩＮＣのうち上側の３０ナノメートル程度の厚さに後退層を設けている。後退層はその下の層よりもエッチングされやすく、これによりテーパが形成される。

【0042】

このようなエッチング手法を用いると、エッチングにより層間絶縁膜ＩＮＣが横方向に削られてしまう問題が生じる。これにより、ソース電極ＳＴに貫通する孔の底の直径がｄ１であったとしても、スルーホールＴＨ２の範囲（直径はｄ２である）より広い範囲にある層間絶縁膜ＩＮＣが削られてしまい、例えばコモン電極ＣＴを覆う部分が無くなってしまう場合がある。このような場合には、画素電極ＰＸとコモン電極ＣＴとが接する短絡部ＳＨが生じてしまい、画素の表示ができなくなる。

【0043】

図６に示す断面図では、図３や図４に示される断面図と異なり、第１の層間絶縁膜ＩＮ１に相当する層間絶縁膜ＩＮＡと第２の層間絶縁膜ＩＮ２に相当する層間絶縁膜ＩＮＣの他に、ソース電極ＳＴを含む層と有機絶縁膜ＰＡＳの層との間に層間絶縁膜ＩＮＢの層を含んでいるが、エッチングの手法により、スルーホールＴＨ２の底を確実にソース電極ＳＴまで貫通させようとすると層間絶縁膜ＩＮＣが削られる範囲が広くなってしまう問題は、仮に層間絶縁膜ＩＮＢが存在しなくても生じる。

【0044】

一方、本発明の実施形態にかかるアレイ基板では、第２の層間絶縁膜ＩＮ２が削られる範囲が図６に比べて小さくなり、スルーホールＴＨ２の範囲に収まる。これにより、比較例よりスルーホールＴＨ２の近くにコモン電極ＣＴを置いても短絡の発生などを防ぐことができる。これにより、歩留まりの向上だけでなく、画素回路の設計の制約が緩和され、画素回路の小型化や高解像度化が容易になる。

【0045】

これまで本発明の実施形態について説明してきたが、本発明は上述の構成に限定されない。例えば、ＩＰＳ方式ではなくＴＮ方式やＶＡ方式などの他の方式の液晶表示装置にも適用してもよい。これらにも上述の薄膜トランジスタＴＲと画素電極ＰＸとを接続する構造が設けられるからである。

【符号の説明】

【0046】

ＣＴ コモン電極、ＤＬ 映像信号線、ＧＬ ゲート信号線、ＰＸ 画素電極、ＴＲ 薄膜トランジスタ、ＸＤＶ 映像信号線駆動回路、ＹＤＶ ゲート走査回路、ＤＴ ドレイン電極、ＧＩ ゲート絶縁膜、ＧＴ ゲート電極、ＩＮ１ 第１の層間絶縁膜、ＩＮ２ 第２の層間絶縁膜、ＰＡＳ 有機絶縁膜、ＰＳ 半導体膜、ＳＴ ソース電極、ＳＵＢ ガラス基板、ＴＨ１，ＴＨ２，ＴＨ３ スルーホール、ＵＩ 下地膜、ＣＢ チャンバ、ＬＥ 下部電極、ＵＥ 上部電極、ＰＲ フォトレジスト、ＩＮＡ，ＩＮＢ，ＩＮＣ 層間絶縁膜、ＳＨ 短絡部。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6】