特許 6140704 アバランシェ・パルサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6140704

(24)【登録日】2017年5月12日

(45)【発行日】2017年5月31日

(54)【発明の名称】アバランシェ・パルサ

(51)【国際特許分類】

   G01S 7/282 20060101AFI20170522BHJP

   G01S 13/88 20060101ALI20170522BHJP

   H03K 3/335 20060101ALI20170522BHJP

【ＦＩ】

   G01S7/282 200

   G01S13/88 200

   H03K3/335

【請求項の数】62

【全頁数】14

(21)【出願番号】特願2014-526156(P2014-526156)

(86)(22)【出願日】2012年8月15日

(65)【公表番号】特表2014-529069(P2014-529069A)

(43)【公表日】2014年10月30日

(86)【国際出願番号】US2012050892

(87)【国際公開番号】WO2013025774

(87)【国際公開日】20130221

【審査請求日】2015年8月5日

(31)【優先権主張番号】61/523,512

(32)【優先日】2011年8月15日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】513295157

【氏名又は名称】ニイテク、インコーポレイテッド

【氏名又は名称原語表記】ＮＩＩＴＥＫ， ＩＮＣ．

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100117787

【弁理士】

【氏名又は名称】勝沼 宏仁

(74)【代理人】

【識別番号】100082991

【弁理士】

【氏名又は名称】佐藤 泰和

(74)【代理人】

【識別番号】100103263

【弁理士】

【氏名又は名称】川崎 康

(74)【代理人】

【識別番号】100088889

【弁理士】

【氏名又は名称】橘谷 英俊

(72)【発明者】

【氏名】ハワード、エム．バンデル

【審査官】 三田村 陽平

(56)【参考文献】

【文献】 国際公開第２００９／０３８８９８（ＷＯ，Ａ１）

【文献】 特開平０１−１１７３８２（ＪＰ，Ａ）

【文献】 米国特許第０５８８９５８３（ＵＳ，Ａ）

【文献】 米国特許第０３９４０６９６（ＵＳ，Ａ）

【文献】 特開平１０−０２００３０（ＪＰ，Ａ）

【文献】 特開平０６−２６５６３３（ＪＰ，Ａ）

【文献】 特開平０４−０２３６１０（ＪＰ，Ａ）

【文献】 特開平０１−２８１７８２（ＪＰ，Ａ）

【文献】 特開２００７−０３６２１２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｓ ７／００− ７／４２

Ｇ０１Ｓ １３／００−１３／９５

Ｈ０３Ｋ ３／００− ３／８６

(57)【特許請求の範囲】

【請求項1】

パルスを発生させる回路であって、
アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタと、 少なくとも１つのトリガ入力信号を受信し、前記少なくとも１つのトリガ入力信号の少なくとも一部分に応答して前記トランジスタのアバランシェ時間よりも短い持続時間を有する電圧パルスを発生させ、前記電圧パルスを前記トランジスタの端子に送信するように構築され、配置されたパルス発生回路と
を備え、
前記トランジスタが、前記電圧パルスに応答して前記トランジスタの少なくとも１つの端子からアバランシェ・パルスを出力するように構築され、配置され、
負電圧を発生させるように構築され、配置された少なくとも１つの負バイアス発生器をさらに備え、
前記パルス発生回路が、
カソードが前記負電圧に基準化された少なくとも１つのステップ・リカバリ・ダイオード（ＳＲＤ）であって、前記少なくとも１つのＳＲＤのアノードで前記少なくとも１つのトリガ入力信号を受信し、前記少なくとも１つのトリガ入力信号が正電圧を有する場合に電荷を蓄積し、前記少なくとも１つのトリガ入力信号が負電圧を有する場合に電荷の蓄積を停止するように構築され、配置された少なくとも１つのＳＲＤと、
前記少なくとも１つのＳＲＤが電荷の蓄積を停止した後に、前記電圧パルスを発生させるように構築され、配置された少なくとも１つのインダクタと
を備える、回路。

【請求項2】

前記トランジスタが、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常にオフ状態となるように構築され、配置される、請求項１に記載の回路。

【請求項3】

前記負電圧によって、前記トランジスタのベース端子における電圧が、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常に前記トランジスタのエミッタ端子における電圧よりも負になる、請求項２に記載の回路。

【請求項4】

前記少なくとも１つの負バイアス発生器が、少なくとも１つの負バイアス入力信号を受信し、前記少なくとも１つの負バイアス入力信号を増幅して、前記少なくとも１つの負電圧を発生させるように構築され、配置された負バイアス増幅器を備える、請求項１に記載の回路。

【請求項5】

前記少なくとも１つの負バイアス発生器が、前記少なくとも１つのＳＲＤと実質的に同一の少なくとも１つの温度補償ＳＲＤをさらに備える、請求項４に記載の回路。

【請求項6】

前記パルス発生回路が、前記電圧パルスを減衰させるように構築され、配置された少なくとも１つの抵抗器をさらに備える、請求項１に記載の回路。

【請求項7】

前記トランジスタが、ＮＰＮトランジスタである、請求項１に記載の回路。

【請求項8】

前記アバランシェ・パルスが、約２５０から３５０ピコ秒の持続時間を有する、請求項１に記載の回路。

【請求項9】

前記電圧パルスが、約３００ピコ秒よりも短い持続時間を有する、請求項１に記載の回路。

【請求項10】

前記アバランシェ・パルスが、前記トランジスタのエミッタ端子から出力される、請求項１に記載の回路。

【請求項11】

前記アバランシェ・パルスが、前記トランジスタのコレクタ端子およびエミッタ端子から差動的に出力される、請求項１に記載の回路。

【請求項12】

少なくとも１つの信号を前記トランジスタのコレクタ端子に送信するように構築され、配置された少なくとも１つの電圧源をさらに備える、請求項１に記載の回路。

【請求項13】

前記少なくとも１つのトリガ入力信号が、デューティ・サイクルが５０％の矩形波を備える、請求項１に記載の回路。

【請求項14】

少なくとも１つの入力信号を受信し、前記少なくとも１つの入力信号を増幅して、前記少なくとも１つのトリガ入力信号を発生させるように構築され、配置されたトリガ入力増幅器をさらに備える、請求項１に記載の回路。

【請求項15】

前記トリガ入力増幅器を前記パルス発生回路に結合させるように構築され、配置された少なくとも１つの結合コンデンサをさらに備える、請求項１４に記載の回路。

【請求項16】

パルスを発生させる方法であって、
パルス発生回路を用いて少なくとも１つのトリガ入力信号を受信すること、
前記パルス発生回路を用い、前記少なくとも１つのトリガ入力信号の少なくとも一部分に応答して電圧パルスを発生させること、
前記電圧パルスを、前記パルス発生回路から、アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタの端子に送信すること、および
前記電圧パルスに応答して前記トランジスタの少なくとも１つの端子からアバランシェ・パルスを出力すること
を含み、
前記電圧パルスが、前記トランジスタのアバランシェ時間よりも短い持続時間を有し、
少なくとも１つの負バイアス発生器を用いて負電圧を発生させることをさらに含み、
前記電圧パルスを発生させることが、
前記少なくとも１つのトリガ入力信号を、カソードが前記負電圧に基準化された少なくとも１つのステップ・リカバリ・ダイオード（ＳＲＤ）のアノードで受信すること、
前記少なくとも１つのトリガ入力信号が正電圧を有する場合に前記ＳＲＤを用いて電荷を蓄積し、前記少なくとも１つのトリガ入力信号が負電圧を有する場合に前記ＳＲＤを用いた電荷の蓄積を停止すること、および
前記少なくとも１つのＳＲＤが電荷の蓄積を停止した後に、少なくとも１つのインダクタを用いて前記電圧パルスを発生させること
を含む、方法。

【請求項17】

前記トランジスタを、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常にオフ状態に維持することをさらに含む、請求項１６に記載の方法。

【請求項18】

前記負電圧によって、前記トランジスタのベース端子における電圧が、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常に前記トランジスタのエミッタ端子における電圧よりも負になる、請求項１７に記載の方法。

【請求項19】

前記負電圧を発生させることが、
負バイアス増幅器を用いて少なくとも１つの負バイアス入力信号を受信すること、および
前記負バイアス増幅器を用いて前記少なくとも１つの負バイアス入力信号を増幅して、前記少なくとも１つの負電圧を発生させること
を含む、請求項１６に記載の方法。

【請求項20】

前記少なくとも１つのＳＲＤと実質的に同一の少なくとも１つの温度補償ＳＲＤを用いて温度を補償することをさらに含む、請求項１９に記載の方法。

【請求項21】

前記電圧パルスを発生させることが、少なくとも１つの抵抗器を用いて前記電圧パルスを減衰させることをさらに含む、請求項１６に記載の方法。

【請求項22】

前記トランジスタが、ＮＰＮトランジスタである、請求項１６に記載の方法。

【請求項23】

前記アバランシェ・パルスが、約２５０から３５０ピコ秒の持続時間を有する、請求項１６に記載の方法。

【請求項24】

前記電圧パルスが、約３００ピコ秒よりも短い持続時間を有する、請求項１６に記載の方法。

【請求項25】

前記アバランシェ・パルスが、前記トランジスタのエミッタ端子から出力される、請求項１６に記載の方法。

【請求項26】

前記アバランシェ・パルスが、前記トランジスタのコレクタ端子およびエミッタ端子から差動的に出力される、請求項１６に記載の方法。

【請求項27】

電圧源を用いて少なくとも１つの信号を前記トランジスタのコレクタ端子に送信することをさらに含む、請求項１６に記載の方法。

【請求項28】

前記少なくとも１つのトリガ入力信号が、デューティ・サイクルが５０％の矩形波を備える、請求項１６に記載の方法。

【請求項29】

トリガ入力増幅器を用いて少なくとも１つの入力信号を受信すること、および
前記トリガ入力増幅器を用い、前記少なくとも１つの入力信号を増幅して、前記少なくとも１つのトリガ入力信号を発生させること
をさらに含む、請求項１６に記載の方法。

【請求項30】

前記トリガ入力増幅器が、少なくとも１つの結合コンデンサを用いて前記パルス発生回路に結合される、請求項２９に記載の方法。

【請求項31】

アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタと、 少なくとも１つのトリガ入力信号を受信し、前記少なくとも１つのトリガ入力信号の少なくとも一部分に応答して前記トランジスタのアバランシェ時間よりも短い持続時間を有する電圧パルスを発生させ、前記電圧パルスを前記トランジスタの端子に送信するように構築され、配置されたパルス発生回路と
を備えるアバランシェ・パルサ回路であって、前記トランジスタが、前記電圧パルスに応答して前記トランジスタの少なくとも１つの端子からアバランシェ・パルスを出力するように構築され、配置されたアバランシェ・パルサ回路と、
前記アバランシェ・パルサ回路に接続されたアンテナであって、前記アバランシェ・パルスを送信し、折返しパルスを受信するように構築され、配置されたアンテナと、
前記アンテナに接続されたプロセッサであって、前記折返しパルスを処理し、画像データを生成し、前記画像データを表示装置に送信するように構築され、配置されたプロセッサと
を備え、
負電圧を発生させるように構築され、配置された少なくとも１つの負バイアス発生器をさらに備え、
前記パルス発生回路が、
カソードが前記負電圧に基準化された少なくとも１つのステップ・リカバリ・ダイオード（ＳＲＤ）であって、前記少なくとも１つのＳＲＤのアノードで前記少なくとも１つのトリガ入力信号を受信し、前記少なくとも１つのトリガ入力信号が正電圧を有する場合に電荷を蓄積し、前記少なくとも１つのトリガ入力信号が負電圧を有する場合に電荷の蓄積を停止するように構築され、配置された少なくとも１つのＳＲＤと、
前記少なくとも１つのＳＲＤが電荷の蓄積を停止した後に、前記電圧パルスを発生させるように構築され、配置された少なくとも１つのインダクタと
を備える、レーダ・システム。

【請求項32】

前記トランジスタが、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常にオフ状態となるように構築され、配置される、請求項３１に記載のレーダ・システム。

【請求項33】

前記負電圧によって、前記トランジスタのベース端子における電圧が、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常に前記トランジスタのエミッタ端子における電圧よりも負になる、請求項３２に記載のレーダ・システム。

【請求項34】

前記少なくとも１つの負バイアス発生器が、少なくとも１つの負バイアス入力信号を受信し、前記少なくとも１つの負バイアス入力信号を増幅して、前記少なくとも１つの負電圧を発生させるように構築され、配置された負バイアス増幅器を備える、請求項３１に記載のレーダ・システム。

【請求項35】

前記少なくとも１つの負バイアス発生器が、前記少なくとも１つのＳＲＤと実質的に同一の少なくとも１つの温度補償ＳＲＤをさらに備える、請求項３４に記載のレーダ・システム。

【請求項36】

前記パルス発生回路が、前記電圧パルスを減衰させるように構築され、配置された少なくとも１つの抵抗器をさらに備える、請求項３１に記載のレーダ・システム。

【請求項37】

前記トランジスタが、ＮＰＮトランジスタである、請求項３１に記載のレーダ・システム。

【請求項38】

前記アバランシェ・パルスが、約２５０から３５０ピコ秒の持続時間を有する、請求項３１に記載レーダ・システム。

【請求項39】

前記電圧パルスが、約３００ピコ秒よりも短い持続時間を有する、請求項３１に記載のレーダ・システム。

【請求項40】

前記アバランシェ・パルスが、前記トランジスタのエミッタ端子から出力され、
前記アンテナが、前記トランジスタの前記エミッタ端子に接続される、請求項３１に記載のレーダ・システム。

【請求項41】

前記アバランシェ・パルスが、前記トランジスタのコレクタ端子およびエミッタ端子から差動的に出力され、
前記アンテナが、前記トランジスタの前記コレクタ端子および前記エミッタ端子に接続される、請求項３１に記載のレーダ・システム。

【請求項42】

少なくとも１つの信号を前記トランジスタのコレクタ端子に送信するように構築され、配置された少なくとも１つの電圧源をさらに備える、請求項３１に記載のレーダ・システム。

【請求項43】

前記少なくとも１つのトリガ入力信号が、デューティ・サイクルが５０％の矩形波を備える、請求項３１に記載のレーダ・システム。

【請求項44】

少なくとも１つの入力信号を受信し、前記少なくとも１つの入力信号を増幅して、前記少なくとも１つのトリガ入力信号を発生させるように構築され、配置されたトリガ入力増幅器をさらに備える、請求項３１に記載のレーダ・システム。

【請求項45】

前記トリガ入力増幅器を前記パルス発生回路に結合させるように構築され、配置された少なくとも１つの結合コンデンサをさらに備える、請求項４４に記載のレーダ・システム。

【請求項46】

前記少なくとも１つのトリガ入力信号を制御するように構築され、配置された制御器をさらに備える、請求項３１に記載のレーダ・システム。

【請求項47】

レーダ画像を生成する方法であって、
パルス発生回路を用いて少なくとも１つのトリガ入力信号を受信すること、
前記パルス発生回路を用い、前記少なくとも１つのトリガ入力信号の少なくとも一部分に応答して電圧パルスを発生させること、
前記電圧パルスを、前記パルス発生回路から、アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタの端子に送信すること、
前記電圧パルスに応答して前記トランジスタの少なくとも１つの端子からアンテナにアバランシェ・パルスを出力すること、
前記アンテナを用いて前記アバランシェ・パルスを送信すること、
前記アンテナを用いて折返しパルスを受信すること、
プロセッサを用いて前記折返しパルスを処理して画像データを生成すること、および
前記画像データを表示装置に送信すること
を含み、
前記電圧パルスが、前記トランジスタのアバランシェ時間よりも短い持続時間を有し、
少なくとも１つの負バイアス発生器を用いて負電圧を発生させることをさらに含み、
前記電圧パルスを発生させることが、
前記少なくとも１つのトリガ入力信号を、カソードが前記負電圧に基準化された少なくとも１つのステップ・リカバリ・ダイオード（ＳＲＤ）のアノードで受信すること、
前記少なくとも１つのトリガ入力信号が正電圧を有する場合に前記ＳＲＤを用いて電荷を蓄積し、前記少なくとも１つのトリガ入力信号が負電圧を有する場合に前記ＳＲＤを用いた電荷の蓄積を停止すること、および
前記少なくとも１つのＳＲＤが電荷の蓄積を停止した後に、少なくとも１つのインダクタを用いて前記電圧パルスを発生させること
を含む、方法。

【請求項48】

前記トランジスタを、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常にオフ状態に維持することをさらに含む、請求項４７に記載の方法。

【請求項49】

前記負電圧によって、前記トランジスタのベース端子における電圧が、前記電圧パルスが前記トランジスタの前記端子に送信されたときを除いて常に前記トランジスタのエミッタ端子における電圧よりも負になる、請求項４８に記載の方法。

【請求項50】

前記負電圧を発生させることが、
負バイアス増幅器を用いて少なくとも１つの負バイアス入力信号を受信すること、および
前記負バイアス増幅器を用いて前記少なくとも１つの負バイアス入力信号を増幅して、前記少なくとも１つの負電圧を発生させること
を含む、請求項４７に記載の方法。

【請求項51】

前記少なくとも１つのＳＲＤと実質的に同一の少なくとも１つの温度補償ＳＲＤを用いて温度を補償することをさらに含む、請求項５０に記載の方法。

【請求項52】

前記電圧パルスを発生させることが、少なくとも１つの抵抗器を用いて前記電圧パルスを減衰させることをさらに含む、請求項４７に記載の方法。

【請求項53】

前記トランジスタが、ＮＰＮトランジスタである、請求項４７に記載の方法。

【請求項54】

前記アバランシェ・パルスが、約２５０から３５０ピコ秒の持続時間を有する、請求項４７に記載の方法。

【請求項55】

前記電圧パルスが、約３００ピコ秒よりも短い持続時間を有する、請求項４７に記載の方法。

【請求項56】

前記アバランシェ・パルスが、前記トランジスタのエミッタ端子から出力され、
前記アンテナが、前記トランジスタのエミッタ端子に接続される、請求項４７に記載の方法。

【請求項57】

前記アバランシェ・パルスが、前記トランジスタのコレクタ端子およびエミッタ端子から差動的に出力され、
前記アンテナが、前記トランジスタの前記コレクタ端子および前記エミッタ端子に接続される、請求項４７に記載の方法。

【請求項58】

電圧源を用いて少なくとも１つの信号を前記トランジスタのコレクタ端子に送信することをさらに含む、請求項４７に記載の方法。

【請求項59】

前記少なくとも１つのトリガ入力信号が、デューティ・サイクルが５０％の矩形波を備える、請求項４７に記載の方法。

【請求項60】

トリガ入力増幅器を用いて少なくとも１つの入力信号を受信すること、および
前記トリガ入力増幅器を用い、前記少なくとも１つの入力信号を増幅して、前記少なくとも１つのトリガ入力信号を発生させること
をさらに含む、請求項４７に記載の方法。

【請求項61】

前記トリガ入力増幅器が、少なくとも１つの結合コンデンサを用いて前記パルス発生回路に結合される、請求項６０に記載の方法。

【請求項62】

制御器を用いて前記少なくとも１つのトリガ入力信号を制御することをさらに含む、請求項４７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

優先権
本願は、２０１１年８月１５日出願の米国仮特許出願第６１／５２３，５１２号からの優先権の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。

【背景技術】

【0002】

本開示は、パルスを発生させるシステムおよび方法に関する。本開示によれば、発生されるパルスは、レーダ用途に使用されることが可能である。

【発明の概要】

【発明が解決しようとする課題および課題を解決するための手段】

【0003】

一態様では、本開示は、パルスを発生させる回路を対象とする。この回路は、トランジスタ、およびパルス発生回路を含むことができる。トランジスタは、アバランシェ・モードで動作可能となるように構築され、配置されることが可能である。パルス発生回路は、少なくとも１つのトリガ入力信号を受信し、その少なくとも１つのトリガ入力信号の少なくとも一部分に応答してトランジスタのアバランシェ時間よりも短い持続時間を有する電圧パルスを発生させ、その電圧パルスをトランジスタの端子に送信するように構築され、配置されることが可能である。本態様によれば、トランジスタは、その電圧パルスに応答してトランジスタの少なくとも１つの端子からアバランシェ・パルスを出力するように構築され、配置されることが可能である。

【0004】

別の態様では、本開示は、パルスを発生させる方法を対象とする。本方法は、パルス発生回路を用いて少なくとも１つのトリガ入力信号を受信すること、およびパルス発生回路を用いて、その少なくとも１つのトリガ入力信号の少なくとも一部分に応答して電圧パルスを発生させることを含むことができる。本方法はまた、その電圧パルスを、パルス発生回路から、アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタの端子に送信すること、およびその電圧パルスに応答してトランジスタの少なくとも１つの端子からアバランシェ・パルスを出力することを含むことができる。本態様によれば、その電圧パルスは、トランジスタのアバランシェ時間よりも短い持続時間を有することができる。

【0005】

さらなる態様では、本開示は、レーダ・システムを対象とする。このレーダ・システムは、トランジスタを含む回路と、パルス発生回路とを含むことができる。トランジスタは、アバランシェ・モードで動作可能となるように構築され、配置されることが可能である。パルス発生回路は、少なくとも１つのトリガ入力信号を受信し、その少なくとも１つのトリガ入力信号の少なくとも一部分に応答してトランジスタのアバランシェ時間よりも短い持続時間を有する電圧パルスを発生させ、その電圧パルスをトランジスタの端子に送信するように構築され、配置されることが可能である。本態様によれば、トランジスタは、その電圧パルスに応答してトランジスタの少なくとも１つの端子からアバランシェ・パルスを出力するように構築され、配置されることが可能である。このレーダ・システムは、回路に接続されたアンテナをさらに含むことができ、このアンテナは、そのアバランシェ・パルスを送信し、折返しパルスを受信するように構築され、配置されることが可能である。このレーダ・システムは、アンテナに接続されたプロセッサをさらに含むことができ、このプロセッサは、その折返しパルスを処理し、画像データを生成し、その画像データを表示装置に送信するように構築され、配置されることが可能である。

【0006】

追加の態様では、本開示は、レーダ画像を生成する方法を対象とする。本方法は、パルス発生回路を用いて少なくとも１つのトリガ入力信号を受信すること、パルス発生回路を用い、その少なくとも１つのトリガ入力信号の少なくとも一部分に応答して電圧パルスを発生させること、およびその電圧パルスを、パルス発生回路から、アバランシェ・モードで動作可能となるように構築され、配置されたトランジスタの端子に送信することを含むことができる。本方法はまた、その電圧パルスに応答してトランジスタの少なくとも１つの端子からアンテナにアバランシェ・パルスを出力すること、アンテナを用いてそのアバランシェ・パルスを送信すること、アンテナを用いて折返しパルスを受信すること、プロセッサを用いてその折返しパルスを処理して画像データを生成すること、およびその画像データを表示装置に送信することを含むことができる。本態様によれば、その電圧パルスは、トランジスタのアバランシェ時間よりも短い持続時間を有することができる。

【0007】

追加の特徴および利点が、以下の説明においてその一部が記載されており、これらの追加の特徴および利点は、以下の説明から明白であり、または開示された実施形態を実施することによって習得される。これらの特徴および利点は、特に添付の特許請求の範囲において指示された要素および組合せによって実現され、達成されることになる。

【0008】

前述の概要および以下の詳細な説明はともに、例示的なものであり、単なる説明のためのものにすぎず、特許請求される実施形態の範囲を限定するものではないことが理解されよう。

【図面の簡単な説明】

【0009】

【図1】本開示による実施形態に従った地中探査レーダ・システムを示す図である。

【図2】本開示による実施形態に従ったパルスを発生させる回路を示す図である。

【図3】本開示による実施形態に従ったパルスを発生させる回路からの出力信号を示す図である。

【図4】本開示によるさらなる実施形態に従ったパルスを発生させる回路を示す図である。

【発明を実施するための形態】

【0010】

高エネルギーの狭パルスを発生させることが可能な回路は、ある用途で有用となり得る。例えば、地中探査レーダ（ＧＰＲ）システムなどのレーダ・システムは、本開示による高エネルギー・パルスを送信するように構成されることが可能である。単なる例として、本開示によるＧＰＲシステムは、高エネルギーの狭パルスを地中に送信して、埋設物を検出するように構成されることが可能である。本開示によるＧＰＲシステムの一実施形態が、図１に示されている。このＧＰＲシステムは、送信ユニット１０、受信ユニット７０、処理ユニット２０、表示ユニット３０、制御ユニット４０、および／または他の構成要素を含むことができる。本開示による送信／受信ユニットは、レーダ信号を送信し、折返し信号を受信する１つまたは複数の素子１５および７５（例えばアンテナ）を含むことができる。送信素子および受信素子１５および７５は、（図示のように）別個であっても、単一の素子（すなわち送受信素子）に組み込まれてもよい。本開示による回路の実施形態（図１の送信ユニット１０の一部を成すことができ、以下でさらに説明される）は、送信素子（複数可）１５に送達され得る送信パルスを発生させるために使用されることが可能である。送信素子（複数可）１５は、パルスを放射することができる。これらの放射パルスは地中６０を進むことができ、埋設物６５は放射パルスを反射させることができる。受信素子（複数可）７５によって受信された反射放射線によって、ＧＰＲシステムは、埋設物に関するデータをユーザに供給することが可能となる。処理ユニット２０は、受信された放射線を処理して画像データを形成し、その画像データを表示ユニット３０に送信することができ、この表示ユニット３０によって、ユーザは埋設物データを見ることが可能となる。制御ユニット４０は、（例えば入力信号を供給または制御することによって）本開示によるパルス発生回路、処理ユニット２０、および／または表示ユニット３０の操作を制御するために設けられ得る。本開示による実施形態では、制御操作および処理操作は、１つまたは複数のプロセッサによって、かつ／または１つまたは複数の回路によって実施されることが可能である。ある実施形態では、制御機能および処理機能は、同一の１つまたは複数のプロセッサおよび／または回路によって実施されることが可能である。

【0011】

アバランシェ・トランジスタは、本開示によるＧＰＲシステム、および他の用途で使用されるパルスを発生させるために使用されることが可能である。アバランシェ・パルスは、それ自体がトリガ・パルスによってトリガされることが可能である。例えば、トリガ・パルスの立ち上がりエッジによって、あるトランジスタではアバランシェ・パルスが引き起こされることが可能である。トリガ・パルスがアバランシェ・パルスの長さよりも長い時間の間高いままであると、アバランシェ・トランジスタは、「オン」状態に入り、ノイズを発することがある。立ち上がりエッジおよび立ち下がりエッジが高速の短いトリガ・パルスは、ノイズがほとんどないか、またはノイズがないアバランシェ・パルスをトリガすることができる。以下の議論では、本開示によるこうした短いトリガ・パルスを供給することができる回路および方法の様々な実施形態について説明する。

【0012】

図２は、本開示による実施形態に従ったアバランシェ・パルサ回路１００を示す。アバランシェ・パルサ回路１００の実施形態は、アバランシェ・モードで動作することができるトランジスタ１０１を含むことができる。トランジスタ１０１は、ＮＰＮトランジスタでも、アバランシェ・モードで動作することが可能な他のいかなるトランジスタでもよい。トランジスタ１０１のコレクタ１０２が導通すると、電流が高電圧源１１０からトランジスタ１０１を通って流れることができる。高電圧源１１０からの高電圧は、コンデンサ（複数可）１１５に蓄積されることが可能であり、または高電圧は、高電圧源１１０から抵抗器１１１を通って流れることができる。コンデンサ１１５は、トランジスタ１０１のアバランシェ動作が容易になるように、コレクタ１０２とグランドとの間に存在することができる。コンデンサ（複数可）１１２が、高電圧源１１０とグランドとの間に存在することができ、高電圧源１１０のノイズをフィルタリングすることができる。高電圧源１１０は、トランジスタ１０１内でトリガ可能なアバランシェをもたらすことができる電圧に設定されることが可能である。ある実施形態では、５０オーム出力１６０などの出力１６０が、エミッタ１０４から取られることが可能である。この例で示される５０オーム抵抗器１５３などの抵抗もやはり、５０オーム出力を生成するようにエミッタ１０４とグランドとの間に設けられてもよい。

【0013】

アバランシェ・パルサ回路１００は、トランジスタ１０１のベース１０３にトリガ信号を供給することができるパルス発生回路１３０を備える。トリガ入力１２０が、パルス発生回路１３０に供給されることが可能である。パルス発生回路１３０は、ステップ・リカバリ・ダイオード１３１（ＳＲＤ）、およびインダクタ１３２を備えることができる。本開示によるある実施形態では、パルス発生回路１３０はまた、ＳＲＤ１３１のカソード側に減衰抵抗器１３３を備え、ＳＲＤ１３１のアノード側にコンデンサ１３５および抵抗器１３４を備えることができる。ＳＲＤ１３１およびインダクタ１３２は、負バイアス１４０によって負電圧に基準化されることが可能である。コンデンサ（複数可）１４１が、負バイアス１４０とグランドとの間に存在することができ、負バイアス１４０を安定化させることができる。ある実施形態では、抵抗器１５１、１５２が、ベース１０３における分圧器を成すことができる。ある実施形態では、ベース１０３への入力におけるインピーダンスは、低（例えば５１．１オーム）にすることができる。

【0014】

アバランシェ・パルサ回路１００は、トランジスタ１０１内でパルスを用いてアバランシェをトリガし、アバランシェ送信パルスが完了する前にトランジスタ１０１をバイアス・オフすることができる。それに応答してトランジスタ１０１は、迅速な立ち上がりエッジおよび立ち下がりエッジの短パルスを出力することができる。例えば、図３は、シングル・エンド・モードで、トランジスタ１０１のエミッタ１０４から得られるパルスを示す。この例は、１５Ｖパルスである。かかるパルスは、８５〜１５０ピコ秒の範囲の立ち上がり時間、および８５〜２００ピコ秒の範囲の立ち下がり時間を有することができる。これらの立ち上がり時間、および立ち下がり時間は、一部には使用されるトランジスタ１０１に依存し得る。アバランシェ・パルサ回路１００のある実施形態は、例えば、２５０〜３５０ピコ秒の範囲の全幅を有するパルスを生成することができる。本開示によるある実施形態では、トランジスタ１０１の出力は、差動出力モードで、コレクタ１０２およびエミッタ１０４から取られることが可能である。これらの実施形態では、５０オーム抵抗器が、コレクタ側のコンデンサ１１５と直列に加えられることが可能である。出力が差動的に取られる実施形態では、コレクタ１０２の充電および放電が差動出力に重畳されることがあるが、トランジスタ１０１はなおも、迅速にバイアス・オフされることが可能である。

【0015】

本開示によれば、パルス発生回路は、トランジスタ１０１に非常に短い励起パルスを供給するように設計されることが可能である。図２に戻ると、パルス発生回路１３０を駆動して、ベース１０３でトリガ信号を生成するために、トリガ入力１２０が使用されることが可能である。本開示による実施形態では、トリガ入力１２０は、デューティ・サイクルが５０％の矩形波などのクロック信号でよい。他の実施形態は、異なる波形および／またはデューティ・サイクルを有する他のトリガ入力１２０を使用することができる。本開示によるある実施形態では、トリガ入力１２０は、正の最高電圧と負の最低電圧との間で振動することができる。

【0016】

パルス発生回路１３０は、トリガ入力１２０を受信し、パルス・トリガをベース１０３に出力することができる。負バイアス１４０の負電圧は、トリガ入力１２０がその最大の正値にあるときに、ＳＲＤ１３１が導通状態となり、ベース１０３が、負バイアス１４０によって負電圧に保持されることが可能となるように選択されることが可能である。この期間中、ＳＲＤ１３１のカソードは、負電圧となることができ、したがってＳＲＤ１３１は、アノードからカソードへの方向に導通し、電荷を蓄積することができる。ＳＲＤ１３１は、以下の式に従って振る舞うことができる。一定の順方向充電電流Ｉ_Ｆでは、ＳＲＤ１３１に蓄積される電荷は、Ｑ_Ｆ＝Ｉ_ＦＴ［１−ｅ^{−（ｔ／Ｔ）}］となり得、ここでＴは少数キャリア寿命（８ナノ秒）であり、ｔは順方向電流がそこから印加された時間である。ｔ／Ｔ＞３では、Ｑ_Ｆ＝Ｉ_ＦＴである。トリガが負になると、ＳＲＤ１３１は、蓄積された電荷が枯渇するまで低インピーダンスのまま留まることができる。したがって、ｔ＞２４ナノ秒である限り、アバランシェ・パルサ回路１００は、デューティ・サイクルとは独立となり得る。ベース１０３はまた、この期間中、負バイアス１４０によってグランドよりも低く基準化されることが可能であり、それによってトランジスタ１０１内でアバランシェが制御不能に生じるのを防止することができる。

【0017】

トリガ入力信号の負エッジによって、ＳＲＤ１３１に電荷を放出させることができる。電荷が放出されると、ＳＲＤ１３１は迅速にオフ状態に切り換わり、したがって電流に迅速な変動を生じさせることができる。それに応答してインダクタ１３２は、トランジスタ１０１内でアバランシェをトリガすることができるパルスを生成することができる。このプロセスの一例は、以下のように進むことができる。上記のように、実施形態では、トリガ入力１２０は、正電圧から負電圧に移行することができる。トリガ入力１２０が負のとき、ＳＲＤ１３１は、全ての蓄積電荷が一掃されるまで、カソードからアノードへの方向に導通することができる。この一掃が生じると、ＳＲＤ１３１は非常に迅速に導通を停止し、電流に迅速な変動を生じさせることができる。この迅速な電流変動は、インダクタ１３２内で電圧パルスをトリガすることができる。このパルスは、電流の迅速な変動のため迅速に立ち上がることができ、また、負バイアス１４０が存在するため迅速に立ち下がることができる。抵抗器（複数可）１３３が、インダクタ１３２の誘導パルスを減衰させるために設けられてもよい。例えば、６Ｖｐｐトリガ入力１２０では、インダクタ１３２内で約２．５Ｖの電圧パルスがトリガされ得る。インダクタ１３２内のこの電圧パルスは、トランジスタ１０１のベース１０３における負電圧を克服して、ベース１０３に正電圧トリガを供給するのに十分なほど大きくなり得る。この正電圧は、トランジスタ１０１内でアバランシェをトリガすることができる。ある実施形態では、インダクタ１３２のパルスは、１ナノ秒未満の非常に短いパルスとなり得、ある実施形態では、３００ピコ秒未満（例えば８０〜１２０ピコ秒）となり得る。いずれにせよ、パルスは、トランジスタ１０１のアバランシェ時間よりも短くすることができ、ここでアバランシェ時間とは、アバランシェのトリガからアバランシェの完了まで経過した時間として定義される。このパルスは、アバランシェが完了したときに正電圧がベース１０３にもはや存在しない、または正電圧がアバランシェの完了と同時に、またはその直後にベース１０３から除去されることが可能となるほど十分に短いパルスとなり得る。

【0018】

図４は、本発明のさらなる実施形態に従ったアバランシェ・パルサ回路３００を示す。図４のアバランシェ・パルサ回路３００は、図２のアバランシェ・パルサ回路１００と同様であるが、トランジスタ３０１の出力が、差動出力モードで、アバランシェ・パルサ回路３００のコレクタ３０２およびエミッタ３０４から取られることが可能である。この実施形態では、５０オーム出力抵抗器３９１および３９２が、コレクタ側のコンデンサ３１５とともに、エミッタ３０４に直列に加えられている。このアバランシェ・パルサ回路３００のある例では、アンテナのインピーダンスと整合するように選択されることが可能な２７０オーム差などの差動出力が、コレクタ３０２およびエミッタ３０４から取られることが可能である。この例では、２７０オーム出力抵抗器が、５０オーム出力抵抗器３９１および３９２の代わりに使用されてもよい。アバランシェ・パルサ回路３００の動作は、図２のアバランシェ・パルサ回路１００の動作と同様でよいが、差動出力を備える。さらに、図４に示された全体的な回路は、例示のトリガ入力発生器３３０構成要素、および負バイアス発生器３６０の構成要素を含んでいる。

【0019】

図４の例示のトリガ入力発生器３３０は、増幅器３３５を含むことができる。増幅器３３５はトリガ・パルスを成形することができる。増幅器３３５は、演算増幅器または他の増幅回路でよい。入力信号が、増幅器３３５に供給されることが可能である。例えば、入力信号は、パルス繰返し周波数が１６ＭＨｚ以下であり、デューティ・サイクルが５０％の正エミッタ結合論理（ＰＥＣＬ）レベル入力信号でよいが、他の信号および異なる周波数が使用されてもよい。増幅器３３５は、入力信号を増幅および／または調整することができる。例えば、増幅器３３５は、６または８Ｖｐｐの増幅矩形波を出力することができるが、他の出力も可能となり得る。抵抗器（複数可）３３６は、増幅器３３５から出た電流を制限することができる。トリガ入力発生器３３０は、ＡＣ結合コンデンサ３５０を用いて残りの回路３００にＡＣ結合されることが可能である。他の実施形態では、コンデンサ３５０を省略し、増幅器３３５のレールを設定し、ＳＲＤ３１１を駆動するようにＤＣオフセットを合計することによって、ＤＣ結合もやはり使用されることが可能である。

【0020】

図４の例示の負バイアス発生器３６０は、増幅器３６５を含むことができる。増幅器３６５は、一定の負電圧または他の信号を受信することができ、上述のように、アバランシェ・パルサ回路３００の動作に適した負バイアスを出力することができる。例えば、増幅器３３５がＡＣ結合されており、６Ｖｐｐ信号を出力する場合、負バイアス発生器３６０は、−１Ｖの信号を出力することができ、したがって増幅器３３５の出力がその最大電圧またはその付近である場合に、ＳＲＤ３１１のアノードに対する入力が０ボルトまたはその付近となり得る。こうすることによって、ＳＲＤ３１１のカソードが、トランジスタ３０１のエミッタ３０４における電圧を下回る負電圧となることが可能となるので、トランジスタ３０１がオンにトリガされることを防止することができる。負バイアス発生器３６０は、温度補償が実現され得るように、パルス・トリガ区画３２０のＳＲＤ３１１と同一または実質的に同一のＳＲＤ３７０を使用することができる。図４の例示のトリガ入力発生器３３０および／または例示の負バイアス発生器３６０はまた、図２のアバランシェ・パルサ回路１００とともに使用されてもよい。

【0021】

様々な実施形態が上記で説明されてきたが、これらの実施形態は例示によって示されてきたものであり、限定するものではないことを理解されたい。様々な実施形態の形態および詳細において、その趣旨および範囲から逸脱することなく様々な変更が行われ得ることが、関連する分野（複数可）の当業者には明白となろう。実際に、上記の説明を読めば、関連する分野（複数可）の当業者には、代替実施形態をどのように実施するかが明白となろう。したがって、本実施形態は、上述の実施形態のいずれのものにも限定されるべきではない。例えば、上記で示されたものなどの回路は、同じ入力が呈示されたときに同一の出力を生成する多くの均等物を有し得ることが関連する分野（複数可）の当業者には周知である。したがって、本文書の範囲には、急峻な立ち上がりエッジおよび立ち下がりエッジを有する迅速なパルスを生成するように、トランジスタ内でアバランシェをトリガし、トランジスタをバイアス・オフすることができるいかなる回路も含まれることを理解されたい。

【0022】

さらに、機能および利点を強調したいかなる図も、単なる例示の目的で示されるものにすぎないことを理解されたい。開示された方法およびシステムはそれぞれ、上記で示されたもの以外の形でも使用されることが可能なように十分に融通性があり、かつ変更可能である。

【図1】

【図2】

【図3】

【図4】