(58)【調査した分野】(Int.Cl.,DB名)
前記パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、前記インバータ回路間におけるスイッチング動作の位相差を制御する位相差制御部を備えた
ことを特徴とする請求項1記載の共振型電源装置。
【発明を実施するための形態】
【0010】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る共振型電源装置1の構成例を示す図である。
共振型電源装置1は、
図1に示すように、複数並列接続されたインバータ回路101、入力検出部102、電源パラメータ検出部103、出力検出部104、複数のスイッチ105、及び制御部106を備えている。なお
図1では、各系統のインバータ回路101及びスイッチ105に対し、接尾記号(−1,−2,・・・)を付している。
【0011】
インバータ回路101は、入力検出部102を介して入力された電力(入力電力)を高周波電力に変換して出力する。このインバータ回路101は、E級インバータ回路等の共振型スイッチング方式のインバータ回路である。なお、各インバータ回路101は、周波数が同期されている。また、入力電力は、直流電力又は交流電力のいずれであってもよい。
【0012】
入力検出部102は、共振型電源装置1に入力された電力(入力電力)に関するパラメータを検出する。具体的には、入力検出部102は、上記パラメータとして、入力電流及び入力電圧のうちの1つ以上を検出する。
【0013】
電源パラメータ検出部103は、インバータ回路101に関するパラメータであって共振型電源装置1の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータを検出する。具体的には、電源パラメータ検出部103は、上記パラメータとして、インバータ回路101の共振電圧、共振電流、共振電圧と共振電流の位相、インバータ回路101が有するスイッチング素子のドレイン−ソース間の電圧Vds又は電流Ids、インバータ回路101が有する素子(スイッチング素子、キャパシタ、インダクタ)の発熱等のうちの1つ以上を検出する。
【0014】
出力検出部104は、各系統のインバータ回路101から出力されて合成された高周波電力に関するパラメータを検出する。具体的には、出力検出部104は、上記パラメータとして、出力電圧と出力電流の位相、振幅、実効値、又は通過電力、反射電力、定在波比等のうちの1つ以上を検出する。
【0015】
なお、入力検出部102、電源パラメータ検出部103及び出力検出部104は、パラメータ検出部を構成する。また
図1では、パラメータ検出部として、入力検出部102、電源パラメータ検出部103及び出力検出部104を有する場合を示したが、少なくとも電源パラメータ検出部103又は出力検出部104を有していればよい。
また、パラメータ検出部により検出されたパラメータの検出精度によって、制御部106におけるインピーダンス整合の精度が変化する。そのため、パラメータ検出部により複数のパラメータを検出することで、制御部106におけるインピーダンス整合の精度が向上する。
【0016】
スイッチ105は、インバータ回路101毎に設けられ、制御部106からの指示(オンオフ制御信号)に従い、対応するインバータ回路101における出力のオンオフを切換える。このスイッチ105として、リレー又はFET(Field Effect Transistor)等の半導体スイッチ、MEMS(Micro Electro Mechanical Systems)スイッチ等を用いる。
【0017】
図2はインバータ回路101とスイッチ105との接続関係の一例を示す回路図である。なお
図2では、インバータ回路101としてE級インバータ回路を用い、スイッチ105としてFETを用いている。
図2Aでは、インバータ回路101に対して単一のスイッチ105を接続した場合を示している。この場合、スイッチ105は、ドレイン端子が、インバータ回路101における一対の出力端子のうちのホットライン上の端子(出力HOT)に接続される。
また、
図2Bでは、インバータ回路101に対して2つのスイッチ105を接続した場合を示している。この場合、一方のスイッチ105は、ドレイン端子が、インバータ回路101における一対の出力端子のうちのホットライン上の端子(出力HOT)に接続される。また、他方のスイッチ105は、ドレイン端子が、上記一対の出力端子のうちのリターンライン上の端子(出力RTN)に接続される。
【0018】
制御部106は、パラメータ検出部により検出されたパラメータに基づいて、スイッチ105を制御する。この制御部106は、例えば
図1に示すように、パラメータ取得部1061及び切換え制御部1062を備えている。
【0019】
パラメータ取得部1061は、パラメータ検出部により検出されたパラメータを取得する。
【0020】
切換え制御部1062は、パラメータ取得部1061により取得されたパラメータに基づいて、共振型電源装置1の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ105を制御する。ここで、スイッチ105がリレー以外の素子(FET等の半導体スイッチ等)の場合には、切換え制御部1062は、スイッチ105に対してのみオンオフ制御信号を出力して制御を行えばよい。
【0021】
一方、スイッチ105がリレーの場合には、切換え制御部1062は、スイッチ105の制御に加え、インバータ回路101におけるスイッチング動作を制御するドライブ制御部(不図示)に対してもオンオフ制御信号を出力して制御を行う。すなわち、切換え制御部1062は、ドライブ制御部を一瞬オフすることでスイッチング動作を一瞬オフし、その際にリレーの接点切換えを行う。これにより、スイッチ105としてリレーを用いた場合であっても、大電力の伝送状態におけるインピーダンス整合動作が可能となる。
【0022】
次に、実施の形態1における制御部106の動作例について、
図3を参照しながら説明する。
制御部106の動作例では、
図3に示すように、まず、パラメータ取得部1061は、パラメータ検出部により検出されたパラメータを取得する(ステップST301)。
【0023】
次いで、切換え制御部1062は、パラメータ取得部1061により取得されたパラメータに基づいて、共振型電源装置1の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ105を制御する(ステップST302)。例えば、切換え制御部1062は、パラメータとして出力電圧と出力電流の位相を得た場合には、その位相差が無くなるようにスイッチ105の切換えを行う。
【0024】
ここで、
図4に示す一般的な高周波回路では、電源11の出力インピーダンスZ
Sと負荷10のインピーダンスZ
Lが異なると、電力が電源11に反射する。すなわち、電源11での消費電力が増え、負荷10に供給される電力が低下する。なお反射係数ρは下式(1)で表される。
ρ=(Z
L−Z
S)/(Z
L+Z
S) (1)
【0025】
例えば、電源11の出力インピーダンスZ
Sが100Ωであり、負荷10のインピーダンスZ
Lが50Ωであり、インピーダンスが不整合状態であるとする。この場合には、式(1)から反射係数はρ=0.333となり、電力の反射は約33%であるため、負荷10が消費できる電力は約67%となる。
一方、電源11の出力インピーダンスZ
Sが50Ωであり、負荷10のインピーダンスZ
Lが50Ωであり、インピーダンスが整合状態であるとする。この場合には、式(1)から反射係数はρ=0となり、電力の反射は0%であるため、負荷10が消費できる電力は100%となる。
【0026】
なお、インピーダンスZは、下式(2)で表されるように、純抵抗による実部の成分Rだけではなく、キャパシタC又はインダクタLによる虚部(リアクタンス)の成分Xも含まれる。式(2)において、ωは交流電力の角周波数である。
Z=R+X=√(R
2+(ωL−(1/ωC))
2) (2)
そして、実施の形態1に係る共振型電源装置1では、共振型電源装置1の出力インピーダンスを負荷インピーダンスに合わせるために、インピーダンスZのうちの虚部の成分Xを増減させる。これにより、純抵抗を増やさずにインピーダンス整合動作を行うことができ、損失の少ない整合動作が可能となる。
【0027】
次に、制御部106による整合動作の一例について、
図5を用いて説明する。
図5では、インバータ回路101の出力をオンした数に対する共振型電源装置1の出力インピーダンスの変化を示している。なお
図5では、共振型電源装置1に対し、出力インピーダンスが100Ωに設定されたインバータ回路101を6台設けた場合を想定している。
【0028】
この
図5に示すように、インバータ回路101の出力をオンする数が増えると、共振型電源装置1の出力インピーダンスが小さくなる。そこで、制御部106では、負荷インピーダンスに追従して、インバータ回路101の出力をオンする数を制御することで、共振型電源装置1の出力インピーダンスと負荷インピーダンスとの整合動作を行う。一般的に、負荷10の消費電力が小さい場合には負荷インピーダンスが大きいため、インバータ回路101の出力をオンする数を少なくする。また、負荷10の消費電力が大きい場合には負荷インピーダンスが小さいため、インバータ回路101の出力をオンする数を多くする。また、インバータ回路101の出力をオンする数を多くすることで、共振型電源装置1の出力電力の容量を増加できる。
【0029】
なお
図5では、インバータ回路101の出力インピーダンスを全て同一とした場合を示した。しかしながら、これに限らず、インバータ回路101の出力インピーダンスは異なっていてもよい。
【0030】
以上のように、この実施の形態1によれば、複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路101と、インバータ回路101毎に設けられ、対応するインバータ回路101における出力のオンオフを切換えるスイッチ105と、インバータ回路101に関するパラメータであって共振型電源装置1の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、パラメータ検出部により検出されたパラメータを取得するパラメータ取得部1061と、パラメータ取得部1061により取得されたパラメータに基づいて、共振型電源装置1の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ105を制御する切換え制御部1062とを備えたので、整合回路を用いずに、共振型電源装置1の出力インピータンスと負荷インピーダンスとの整合動作を行うことができる。
【0031】
また、共振型電源装置1では整合回路が不要なため、従来構成に対し、共振型電源装置1の小型化、軽量化、低コスト化、及び電力変換効率の高効率化が可能である。
更に、共振型電源装置1では、大電力の伝送状態においてもインピーダンス整合動作が可能である。
【0032】
また、共振型電源装置1では、負荷インピーダンスの変動に追従するように出力インピーダンスを変動させる。その結果、負荷10の消費電力が大きくなり負荷インピーダンスが小さくなった場合に、出力インピーダンスを下げて出力電力を増やすことが可能となる。
【0033】
なお上記では、制御部106において、切換え制御部1062が、インバータ回路101の出力をオンオフ制御することで、インピーダンス整合動作を行う場合を示した。
それに対し、例えば
図6に示すように、
図1に示す制御部106に対し、位相差制御部1063を追加してもよい。位相差制御部1063は、パラメータ取得部1061により取得されたパラメータに基づいて、共振型電源装置1の出力インピーダンスを負荷インピーダンスに整合させるように、インバータ回路101間におけるスイッチング動作の位相差を制御する。具体的には、位相差制御部1063は、遅延回路等を用いて、インバータ回路101におけるスイッチング動作のタイミングを遅らせることで、位相差を制御する。これによっても、出力インピーダンスのうちの虚部の成分を調整できるため、負荷10に対するインピーダンス整合範囲を更に広げることができる。
【0034】
実施の形態2.
図7はこの発明の実施の形態2に係る共振型電源装置1の構成例を示す図である。この
図7に示す実施の形態2に係る共振型電源装置1では、
図1に示す実施の形態1に係る共振型電源装置1にコンバータ107を追加し、制御部106にコンバータ制御部1064を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。
【0035】
コンバータ107は、入力検出部102の前段に設けられ、制御部106からの指示に従い、共振型電源装置1に入力された電力を増減する。コンバータ107としては、直流電力が入力される場合にはDC/DCコンバータを用い、交流電力が入力される場合にはAC/DCコンバータを用いる。このコンバータ107により増減された電力は、入力検出部102を介してインバータ回路101に出力される。
【0036】
コンバータ制御部1064は、パラメータ取得部1061により取得されたパラメータに基づいて、共振型電源装置1の出力インピーダンスを負荷インピーダンスに整合させるように、コンバータ107を制御する。例えば、コンバータ制御部1064は、パラメータとして高周波電力の実効値を得た場合には、その大きさからコンバータ107における電力の増減量を制御する。
【0037】
このように、入力検出部102の前段にコンバータ107を設けることで、実施の形態1の構成に対し、共振型電源装置1からの出力電力を制御できる。
ここで、共振型電源装置1の出力端に純抵抗等の負荷10が接続されている場合には、コンバータ107によるインピーダンス整合動作は機能せず、電力が変化するだけである。一方、負荷10の前段にDC/DCコンバータ又は送受信アンテナ等のように負荷10の入力インピーダンスを変動させる機器が接続されている場合には、コンバータ107によってインピーダンス整合動作が可能となる。その結果、インピーダンス整合動作の精度が向上するとともに、インピーダンス整合範囲を更に広げることができる。
【0038】
なお上記では、
図1に示す共振型電源装置1に対し、コンバータ107及びコンバータ制御部1064を追加した場合を示した。しかしながら、これに限らず、
図6に示す共振型電源装置1に対し、コンバータ107及びコンバータ制御部1064を追加してもよい。
【0039】
実施の形態3.
図8はこの発明の実施の形態3に係る共振型電源装置1の構成例を示す図である。この
図8に示す実施の形態3に係る共振型電源装置1では、
図1に示す実施の形態1に係る共振型電源装置1に対し、入力検出部102を複数設けている。なお
図8では、各系統の入力検出部102に対し、接尾記号(−1,−2,・・・)を付している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また
図8では制御部106の内部構成の図示を省略している。
【0040】
実施の形態3における入力検出部102は、インバータ回路101毎に設けられ、対応するインバータ回路101に入力される電力(入力電力)に関するパラメータを検出する。具体的には、入力検出部102は、上記パラメータとして、入力電流及び入力電圧のうちの1つ以上を検出する。
【0041】
このように、インバータ回路101に対して個別に入力検出部102を設けることで、インバータ回路101における性能の差異を補完できる。その結果、実施の形態1に対し、より精度の高いインピーダンス整合動作が可能となる。
【0042】
なお上記では、
図1に示す共振型電源装置1に対し、入力検出部102を複数設けた場合を示した。しかしながら、これに限らず、
図6,7に示す共振型電源装置1に対し、入力検出部102を複数設けてもよい。
【0043】
実施の形態4.
図9はこの発明の実施の形態4に係る共振型電源装置1の構成例を示す図である。この
図9に示す実施の形態4に係る共振型電源装置1では、
図1に示す実施の形態1に係る共振型電源装置1に対し、出力検出部104を複数設けている。なお
図9では、各系統の出力検出部104に対し、接尾記号(−1,−2,・・・)を付している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また
図9では制御部106の内部構成の図示を省略している。
【0044】
実施の形態4における出力検出部104は、インバータ回路101毎に設けられ、対応するインバータ回路101から出力された高周波電力に関するパラメータを検出する。具体的には、出力検出部104は、上記パラメータとして、出力電圧と出力電流の位相、振幅、実効値、又は通過電力、反射電力、定在波比等のうちの1つ以上を検出する。
【0045】
このように、インバータ回路101に対して個別に出力検出部104を設けることで、インバータ回路101における性能の差異を補完できる。その結果、実施の形態1に対し、より精度の高いインピーダンス整合動作が可能となる。
【0046】
なお上記では、
図1に示す共振型電源装置1に対し、出力検出部104を複数設けた場合を示した。しかしながら、これに限らず、
図6〜8に示す共振型電源装置1に対し、出力検出部104を複数設けてもよい。
【0047】
実施の形態5.
図10はこの発明の実施の形態5に係る共振型電源装置1の構成例を示す図である。この
図10に示す実施の形態5に係る共振型電源装置1では、
図1に示す実施の形態1に係る共振型電源装置1に対し、スイッチ105の接続位置をインバータ回路101の後段から前段に変更している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また
図10では制御部106の内部構成の図示を省略している。
【0048】
実施の形態5におけるスイッチ105は、インバータ回路101毎に設けられ、制御部106からの指示(オンオフ制御信号)に従い、対応するインバータ回路101における入力のオンオフを切換える。このスイッチ105として、リレー又はFET等の半導体スイッチ、MEMSスイッチ等を用いる。
【0049】
図11はインバータ回路101とスイッチ105との接続関係の一例を示す回路図である。なお
図11では、インバータ回路101としてE級インバータ回路を用い、スイッチ105としてFETを用いている。
図11Aでは、インバータ回路101に対して単一のスイッチ105を接続した場合を示している。この場合、スイッチ105は、ソース端子が、インバータ回路101における一対の入力端子のうちのホットライン上の端子(入力HOT)に接続される。
また、
図11Bでは、インバータ回路101に対して2つのスイッチ105を接続した場合を示している。この場合、一方のスイッチ105は、ソース端子が、インバータ回路101における一対の入力端子のうちのホットライン上の端子(入力HOT)に接続される。また、他方のスイッチ105は、ドレイン端子が、上記一対の入力端子のうちのリターンライン上の端子(入力RTN)に接続される。
【0050】
ここで、
図1等に示すようインバータ回路101の後段にスイッチ105を設けた場合には、出力をオフしたインバータ回路101の内部インピーダンスは出力検出部104から検出できない状態となる。それに対し、インバータ回路101の前段にスイッチ105を設けることで、入力をオフしたインバータ回路101の内部インピーダンスを出力検出部104で検出できる状態となる。すなわち、この場合の出力インピーダンスは、オフしているインバータ回路101の内部インピーダンスも合成されたインピーダンスになる。
【0051】
なお上記では、
図1に示す共振型電源装置1に対し、スイッチ105の接続位置をインバータ回路101の後段から前段に変更した場合を示した。しかしながら、これに限らず、
図6〜9に示す共振型電源装置1に対し、スイッチ105の接続位置をインバータ回路101の後段から前段に変更してもよい。
【0052】
実施の形態6.
実施の形態6では、実施の形態1〜5に係る共振型電源装置1の適用例について示す。
図12はこの発明の実施の形態6に係る共振型電力伝送システムの構成例を示す図である。
共振型電力伝送システムは、
図12に示すように、一次電源2、共振型電源装置1、送信アンテナ3、受信アンテナ4及び受信回路5を備えている。なお
図12では、受信回路5の後段に、受信回路5からの電力により機能する回路又は機器である負荷10が接続されている。
【0053】
一次電源2は、電力を出力する。なお、一次電源2が出力する電力は、直流電力又は交流電力のいずれであってもよい。
【0054】
共振型電源装置1は、一次電源2からの電力(入力電力)を送信アンテナ3の共振周波数に合わせた高周波電力に変換して出力する。この共振型電源装置1は、
図1,6〜10に示す実施の形態1〜5に係る共振型電源装置1である。
【0055】
送信アンテナ3は、共振型電源装置1からの高周波電力の周波数と同一(略同一の意味を含む)周波数で共振することで、電力伝送を行う。
【0056】
受信アンテナ4は、送信アンテナ3の共振周波数と同一(略同一の意味を含む)周波数で共振することで、送信アンテナ3からの高周波電力を受信する。この受信アンテナ4により受信された高周波電力(交流電力)は、受信回路5に出力される。
【0057】
なお、送信アンテナ3と受信アンテナ4との間の電力伝送方式は特に限定されず、磁界共鳴による方式、電界共鳴による方式、又は、電磁誘導による方式のいずれであってもよい。また、送信アンテナ3と受信アンテナ4は、
図12に示すような非接触に限らない。
【0058】
受信回路5は、受信アンテナ4からの交流電力に対し、負荷10の仕様に合わせて整流、又は、整流及び電圧変換を行う。すなわち、受信回路5としては、整流回路から成る構成、又は、整流回路及び受信電源(DC/DCコンバータ、DC/ACコンバータ等)から成る構成が挙げられる。この受信回路5により得られた電力は、負荷10に出力される。
【0059】
なお上記では、共振型電源装置1を共振型電力伝送システムに適用した場合を示したが、これに限らず、高周波電力を用いるその他のシステムに対しても同様に共振型電源装置1を適用可能である。
【0060】
最後に、
図13を参照して、実施の形態1〜5における制御部106のハードウェア構成例を説明する。なお以下では、
図1に示す実施の形態1における制御部106のハードウェア構成例について説明を行うが、他の制御部106についても同様である。
制御部106におけるパラメータ取得部1061及び切換え制御部1062の各機能は、処理回路51により実現される。処理回路51は、
図13Aに示すように、専用のハードウェアであっても、
図13Bに示すように、メモリ53に格納されるプログラムを実行するCPU(Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、DSP(Digital Signal Processor)ともいう)52であってもよい。
【0061】
処理回路51が専用のハードウェアである場合、処理回路51は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、又はこれらを組み合わせたものが該当する。パラメータ取得部1061及び切換え制御部1062の各部の機能それぞれを処理回路51で実現してもよいし、各部の機能をまとめて処理回路51で実現してもよい。
【0062】
処理回路51がCPU52の場合、パラメータ取得部1061及び切換え制御部1062の機能は、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ53に格納される。処理回路51は、メモリ53に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、制御部106は、処理回路51により実行されるときに、例えば
図3に示した各ステップが結果的に実行されることになるプログラムを格納するためのメモリ53を備える。また、これらのプログラムは、パラメータ取得部1061及び切換え制御部1062の手順や方法をコンピュータに実行させるものであるともいえる。ここで、メモリ53とは、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable ROM)、EEPROM(Electrically EPROM)等の、不揮発性又は揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disc)等が該当する。
【0063】
なお、パラメータ取得部1061及び切換え制御部1062の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェア又はファームウェアで実現するようにしてもよい。例えば、パラメータ取得部1061については専用のハードウェアとしての処理回路51でその機能を実現し、切換え制御部1062については処理回路51がメモリ53に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
【0064】
このように、処理回路51は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって、上述の各機能を実現することができる。
【0065】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路(101)と、インバータ回路(101)毎に設けられ、対応するインバータ回路(101)における入力又は出力のオンオフを切換えるスイッチ(105)と、インバータ回路(101)に関するパラメータであって共振型電源装置(1)の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、パラメータ検出部により検出されたパラメータを取得するパラメータ取得部(1061)と、パラメータ取得部(1061)により取得されたパラメータに基づいて、共振型電源装置(1)の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ(105)を制御する切換え制御部(1062)とを備えた。