知財求人 - 知財ポータルサイト「IP Force」
特許6151750コンバータシステム、半導体スイッチ駆動回路及び半導体スイッチ駆動方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6151750
(24)【登録日】2017年6月2日
(45)【発行日】2017年6月21日
(54)【発明の名称】コンバータシステム、半導体スイッチ駆動回路及び半導体スイッチ駆動方法
(51)【国際特許分類】
H02M 1/08 20060101AFI20170612BHJP
【ＦＩ】
H02M1/08 A
H02M1/08 341C
【請求項の数】22
【全頁数】30
(21)【出願番号】特願2015-184778(P2015-184778)
(22)【出願日】2015年9月18日
(65)【公開番号】特開2016-144388(P2016-144388A)
(43)【公開日】2016年8月8日
【審査請求日】2015年9月18日
(31)【優先権主張番号】201510049603.5
(32)【優先日】2015年1月30日
(33)【優先権主張国】CN
(73)【特許権者】
【識別番号】515264780
【氏名又は名称】台▲達▼▲電▼子工▲業▼股▲ふん▼有限公司
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】徐 立智
(72)【発明者】
【氏名】▲馮▼ ▲維▼一
(72)【発明者】
【氏名】▲張▼ ▲偉▼▲強▼
(72)【発明者】
【氏名】▲呉▼ 洪洋
【審査官】
北嶋 賢二
(56)【参考文献】
【文献】
特開２０１４−０４５５９８（ＪＰ，Ａ）
【文献】
特開２００８−２８９０４８（ＪＰ，Ａ）
【文献】
特開平１０−０２３７４３（ＪＰ，Ａ）
【文献】
特開２０１４−１５０６９６（ＪＰ，Ａ）
【文献】
特開２００６−３３２９５２（ＪＰ，Ａ）
【文献】
特開２００８−２２０１１９（ＪＰ，Ａ）
【文献】
欧州特許出願公開第２８１１６４８（ＥＰ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ １／０８
(57)【特許請求の範囲】
【請求項1】
互いに異なるオフパラメータを有する複数のオフ駆動ユニット及び１つのオン駆動ユニットを含む駆動ユニットと、
半導体スイッチの動作状態を反映するサンプリング電流をサンプリングするためのサンプリングユニットと、
１つの駆動制御信号、前記サンプリング電流及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及び前記リファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが前記動作状態に合致するオフ駆動ユニットを１つ選択し、前記半導体スイッチをオフし、一方、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンするための判定選択ユニットとを、含み、
前記オフパラメータは、前記サンプリング電流のラインサイクルの周波数で切り替わる、
ことを特徴とする半導体スイッチ駆動回路。
半導体スイッチの動作状態を反映するサンプリング電流をサンプリングするためのサンプリングユニットと、
１つの駆動制御信号、前記サンプリング電流及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及び前記リファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが前記動作状態に合致するオフ駆動ユニットを１つ選択し、前記半導体スイッチをオフし、一方、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンするための判定選択ユニットとを、含み、
前記オフパラメータは、前記サンプリング電流のラインサイクルの周波数で切り替わる、
ことを特徴とする半導体スイッチ駆動回路。
【請求項2】
前記オフパラメータは、オフ速度であり、
前記判定選択ユニットは、前記サンプリング電流が大きいほどオフ速度が遅いオフ駆動ユニットを選択する
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
前記判定選択ユニットは、前記サンプリング電流が大きいほどオフ速度が遅いオフ駆動ユニットを選択する
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項3】
前記オフパラメータは、前記オフ駆動ユニットのオフ抵抗であり、
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ抵抗は、前記第２オフ駆動ユニットのオフ抵抗より大きく、
前記判定選択ユニットは、１つの前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ抵抗は、前記第２オフ駆動ユニットのオフ抵抗より大きく、
前記判定選択ユニットは、１つの前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項4】
前記第１オフ駆動ユニットは、
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第１オフ抵抗と、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第１オフ抵抗と、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
【請求項5】
前記第２オフ駆動ユニットは、
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第１オフ抵抗と、
入力端がローレベルの端子に結合され、制御端が前記判定選択ユニットの出力信号を受信し、当該出力信号に基づいてオン又はオフされるための第２スイッチング素子と、
第１端が前記第２スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第２オフ抵抗と、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第１オフ抵抗と、
入力端がローレベルの端子に結合され、制御端が前記判定選択ユニットの出力信号を受信し、当該出力信号に基づいてオン又はオフされるための第２スイッチング素子と、
第１端が前記第２スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合される第２オフ抵抗と、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
【請求項6】
前記判定選択ユニットは、
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、比較信号を出力するためのコンパレータと、
前記駆動制御信号及び比較信号を受信し、前記駆動制御信号及び比較信号に対してＡＮＤ演算した後に１つの信号を前記オフ駆動ユニットに出力するためのＡＮＤゲートと、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、比較信号を出力するためのコンパレータと、
前記駆動制御信号及び比較信号を受信し、前記駆動制御信号及び比較信号に対してＡＮＤ演算した後に１つの信号を前記オフ駆動ユニットに出力するためのＡＮＤゲートと、を含む
ことを特徴とする請求項３に記載の半導体スイッチ駆動回路。
【請求項7】
前記オフパラメータは、前記オフ駆動ユニットのオフ電流であり、
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ電流は、前記第２オフ駆動ユニットのオフ電流より小さく、
前記判定選択ユニットは、１つの前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ電流は、前記第２オフ駆動ユニットのオフ電流より小さく、
前記判定選択ユニットは、１つの前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項8】
前記第１オフ駆動ユニットは、
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
【請求項9】
前記第２オフ駆動ユニットは、
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
第１端が前記判定選択ユニットの出力信号を受信するための結合コンデンサと、
第１端が前記結合コンデンサの第２端に結合され、第２端がグランド端に結合される第１抵抗と、
入力端のそれぞれが前記第１抵抗の第１端とグランド端に結合され、前記第１抵抗の第１端の電位とグランド端の電位との比較結果に基づいて、第１比較信号を出力するための第１コンパレータと、
第１端が前記ローレベルの端子に結合される第２抵抗と、
入力端が前記第２抵抗の第２端に結合され、出力端が前記半導体スイッチの制御端に結合され、制御端が前記第１比較信号を受信し、当該第１比較信号に基づいてオン又はオフされる第２スイッチング素子とを含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
入力端がローレベルの端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第１制御信号であるとオンされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
第１端が前記判定選択ユニットの出力信号を受信するための結合コンデンサと、
第１端が前記結合コンデンサの第２端に結合され、第２端がグランド端に結合される第１抵抗と、
入力端のそれぞれが前記第１抵抗の第１端とグランド端に結合され、前記第１抵抗の第１端の電位とグランド端の電位との比較結果に基づいて、第１比較信号を出力するための第１コンパレータと、
第１端が前記ローレベルの端子に結合される第２抵抗と、
入力端が前記第２抵抗の第２端に結合され、出力端が前記半導体スイッチの制御端に結合され、制御端が前記第１比較信号を受信し、当該第１比較信号に基づいてオン又はオフされる第２スイッチング素子とを含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
【請求項10】
前記判定選択ユニットは、
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、第２比較信号を出力するための第２コンパレータと、
前記駆動制御信号及び第２比較信号を受信し、前記駆動制御信号及び第２比較信号に対してＡＮＤ演算した後に１つの信号を前記オフ駆動ユニットに出力するためのＡＮＤゲートとを含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、第２比較信号を出力するための第２コンパレータと、
前記駆動制御信号及び第２比較信号を受信し、前記駆動制御信号及び第２比較信号に対してＡＮＤ演算した後に１つの信号を前記オフ駆動ユニットに出力するためのＡＮＤゲートとを含む
ことを特徴とする請求項７に記載の半導体スイッチ駆動回路。
【請求項11】
前記オフパラメータが前記オフ駆動ユニットのオフ電圧であり、
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ電圧は、前記第２オフ駆動ユニットのオフ電圧より低く、
前記判定選択ユニットは、前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
前記オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、前記第１オフ駆動ユニットのオフ電圧は、前記第２オフ駆動ユニットのオフ電圧より低く、
前記判定選択ユニットは、前記リファレンス値を受信し、それを前記サンプリング電流と比較し、前記サンプリング電流が前記リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、前記サンプリング電流が前記リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項12】
前記第１オフ駆動ユニットは、
入力端が第１ローレベルの端子に結合され、制御端が前記判定選択ユニットから出力された第１信号を受信し、当該第１信号に基づいてオン又はオフされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
入力端が第１ローレベルの端子に結合され、制御端が前記判定選択ユニットから出力された第１信号を受信し、当該第１信号に基づいてオン又はオフされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
【請求項13】
前記第２オフ駆動ユニットは、
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第２ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第２信号を受信し、当該第２信号に基づいてオン又はオフされる第２スイッチング素子とを含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第２ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第２信号を受信し、当該第２信号に基づいてオン又はオフされる第２スイッチング素子とを含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
【請求項14】
前記判定選択ユニットは、
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、比較信号を出力するためのコンパレータと、
前記比較信号を受信し、前記比較信号に対してＮＯＴ演算した後に、１つの信号を出力するための第１ＮＯＴゲートと、
前記駆動制御信号及び前記第１ＮＯＴゲートから出力された信号を受信し、前記駆動制御信号及び前記第１ＮＯＴゲートから出力された信号に対してＡＮＤ演算した後に第１信号を前記オフ駆動ユニットに出力するための第１ＡＮＤゲートと、
前記駆動制御信号及び前記比較信号を受信し前記駆動制御信号及び前記比較信号に対してＡＮＤ演算した後に第２信号を前記オフ駆動ユニットに出力するための第２ＡＮＤゲートと、を含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
前記サンプリング電流及び前記リファレンス値を受信して比較し、前記サンプリング電流と前記リファレンス値とに基づいて、比較信号を出力するためのコンパレータと、
前記比較信号を受信し、前記比較信号に対してＮＯＴ演算した後に、１つの信号を出力するための第１ＮＯＴゲートと、
前記駆動制御信号及び前記第１ＮＯＴゲートから出力された信号を受信し、前記駆動制御信号及び前記第１ＮＯＴゲートから出力された信号に対してＡＮＤ演算した後に第１信号を前記オフ駆動ユニットに出力するための第１ＡＮＤゲートと、
前記駆動制御信号及び前記比較信号を受信し前記駆動制御信号及び前記比較信号に対してＡＮＤ演算した後に第２信号を前記オフ駆動ユニットに出力するための第２ＡＮＤゲートと、を含む
ことを特徴とする請求項１１に記載の半導体スイッチ駆動回路。
【請求項15】
前記オフ駆動ユニットは、オフ電圧が順次に高くなる第１オフ駆動ユニット、第２オフ駆動ユニット及び第３オフ駆動ユニットを含み、
前記判定選択ユニットは、第１リファレンス値及び前記第１リファレンス値より大きい第２リファレンス値を受信し、当該第１リファレンス値及び第２リファレンス値のそれぞれを前記サンプリング電流と比較し、
前記サンプリング電流が前記第２リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、
前記サンプリング電流が前記第１リファレンス値より大きく、かつ前記第２リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフし、
前記サンプリング電流が前記第１リファレンス値以下であると、前記第３オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
前記判定選択ユニットは、第１リファレンス値及び前記第１リファレンス値より大きい第２リファレンス値を受信し、当該第１リファレンス値及び第２リファレンス値のそれぞれを前記サンプリング電流と比較し、
前記サンプリング電流が前記第２リファレンス値より大きいと、前記第１オフ駆動ユニットを選択し、前記半導体スイッチをオフし、
前記サンプリング電流が前記第１リファレンス値より大きく、かつ前記第２リファレンス値以下であると、前記第２オフ駆動ユニットを選択し、前記半導体スイッチをオフし、
前記サンプリング電流が前記第１リファレンス値以下であると、前記第３オフ駆動ユニットを選択し、前記半導体スイッチをオフする
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項16】
前記第１オフ駆動ユニットは、
入力端が第１ローレベルの端子に結合され、制御端が前記判定選択ユニットから出力された第１信号を受信し、当該第１信号に基づいてオン又はオフされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
入力端が第１ローレベルの端子に結合され、制御端が前記判定選択ユニットから出力された第１信号を受信し、当該第１信号に基づいてオン又はオフされる第１スイッチング素子と、
第１端が前記第１スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
【請求項17】
前記第２オフ駆動ユニットは、
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第２ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第２信号を受信し、当該第２信号に基づいてオン又はオフされる第２スイッチング素子と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第２ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第２信号を受信し、当該第２信号に基づいてオン又はオフされる第２スイッチング素子と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
【請求項18】
前記第３オフ駆動ユニットは、
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第３ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第３信号を受信し、当該第３信号に基づいてオン又はオフされる第３スイッチング素子と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
第２端が前記半導体スイッチの制御端に結合されるオフ抵抗と、
入力端が第３ローレベルの端子に結合され、出力端が前記オフ抵抗の第１端に結合され、制御端が前記判定選択ユニットから出力された第３信号を受信し、当該第３信号に基づいてオン又はオフされる第３スイッチング素子と、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
【請求項19】
前記判定選択ユニットは、
入力端が前記サンプリング電流を受信し、前記サンプリング電流をＡＤ変換した後にデジタル信号を出力するためのＡＤ変換器と、
入力端のそれぞれが前記駆動制御信号と前記デジタル信号を受信し、前記駆動制御信号と前記デジタル信号を加えて演算処理を行った後に第１信号、第２信号及び第３信号を前記オフ駆動ユニットに出力するためのデジタルコントローラと、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
入力端が前記サンプリング電流を受信し、前記サンプリング電流をＡＤ変換した後にデジタル信号を出力するためのＡＤ変換器と、
入力端のそれぞれが前記駆動制御信号と前記デジタル信号を受信し、前記駆動制御信号と前記デジタル信号を加えて演算処理を行った後に第１信号、第２信号及び第３信号を前記オフ駆動ユニットに出力するためのデジタルコントローラと、を含む
ことを特徴とする請求項１５に記載の半導体スイッチ駆動回路。
【請求項20】
前記オン駆動ユニットは、
入力端がハイレベル端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第２制御信号であるとオンされる第４スイッチング素子と、
第１端が前記第４スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオン抵抗と、を含む
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
入力端がハイレベル端子に結合され、制御端が前記駆動制御信号を受信し、前記駆動制御信号が第２制御信号であるとオンされる第４スイッチング素子と、
第１端が前記第４スイッチング素子の出力端に結合され、第２端が前記半導体スイッチの制御端に結合されるオン抵抗と、を含む
ことを特徴とする請求項１に記載の半導体スイッチ駆動回路。
【請求項21】
互いに異なるオフパラメータを有する複数のオフ駆動ユニット及び１つのオン駆動ユニットを含む半導体スイッチ駆動回路に適用される半導体スイッチ駆動方法であって、
前記半導体スイッチの動作状態を反映するサンプリング電流をサンプリングするステップと、
１つの駆動制御信号及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及びリファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、１つの半導体スイッチをオフし、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンするステップと、を含み、
前記オフパラメータは、前記サンプリング電流のラインサイクルの周波数で切り替わる、
ことを特徴とする半導体スイッチ駆動方法。
前記半導体スイッチの動作状態を反映するサンプリング電流をサンプリングするステップと、
１つの駆動制御信号及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及びリファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、１つの半導体スイッチをオフし、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンするステップと、を含み、
前記オフパラメータは、前記サンプリング電流のラインサイクルの周波数で切り替わる、
ことを特徴とする半導体スイッチ駆動方法。
【請求項22】
前記半導体スイッチ駆動回路は、オフ速度が順次に遅くなる第１オフ駆動ユニットないし第Ｍオフ駆動ユニットを含み、前記駆動方法は、さらに、
前記サンプリング電流を、第１リファレンス値ないし第Ｍ−１リファレンス値と順次に比較してから、
前記サンプリング電流が前記第１リファレンス値以下であると、第１オフ駆動ユニットを選択し、前記半導体スイッチをオフするステップ、
前記サンプリング電流が第Ｎ（１≦Ｎ≦Ｍ−１）リファレンス値より大きく、且つ第Ｎ＋１リファレンス値以下であると、第Ｎ＋１オフ駆動ユニットを選択し、前記半導体スイッチをオフするステップ、及び
前記サンプリング電流が前記第Ｍ−１リファレンス値より大きいと、前記第Ｍオフ駆動ユニットを選択し、前記半導体スイッチをオフするステップの中の１つを実行する
ことを特徴とする請求項２１に記載の半導体スイッチ駆動方法。
前記サンプリング電流を、第１リファレンス値ないし第Ｍ−１リファレンス値と順次に比較してから、
前記サンプリング電流が前記第１リファレンス値以下であると、第１オフ駆動ユニットを選択し、前記半導体スイッチをオフするステップ、
前記サンプリング電流が第Ｎ（１≦Ｎ≦Ｍ−１）リファレンス値より大きく、且つ第Ｎ＋１リファレンス値以下であると、第Ｎ＋１オフ駆動ユニットを選択し、前記半導体スイッチをオフするステップ、及び
前記サンプリング電流が前記第Ｍ−１リファレンス値より大きいと、前記第Ｍオフ駆動ユニットを選択し、前記半導体スイッチをオフするステップの中の１つを実行する
ことを特徴とする請求項２１に記載の半導体スイッチ駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体スイッチ技術分野に関し、具体的には、半導体スイッチ駆動回路、半導体スイッチ駆動方法及び当該半導体スイッチ駆動回路を適用するコンバータシステムに関する。
【背景技術】
【0002】
パワーエレクトロニクスコンバータが日々に普及することに伴い、半導体スイッチは、幅広く使用されている。これらの半導体スイッチは、主にＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣ ＭＯＳＦＥＴなどを含む。半導体スイッチから構成されるパワーエレクトロニクスコンバータは、動作中に必ず損失が発生し、その中の大部分は、半導体スイッチに起因して発生するものである。
【0003】
半導体スイッチの損失は、スイッチング損失及び導通損失を含む。半導体スイッチのスイッチング損失は、半導体スイッチ駆動回路の特性及び半導体スイッチのスイッチング周波数に関連する。例えば、異なる半導体スイッチ駆動回路において、半導体スイッチのスイッチング損失も異なる。
【0004】
ＩＧＢＴを例に挙げて、図１は、一般的なＩＧＢＴ駆動回路を示し、当該ＩＧＢＴ駆動回路は、主に、第１抵抗Ｒ１、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ３及び駆動抵抗Ｒｄを含む。第１抵抗Ｒ１は、駆動制御信号ＤＳを受信した後、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ３からなるトーテムポール増幅器に転送し、トーテムポール増幅器により増幅された信号は、駆動抵抗Ｒｄを介してＩＧＢＴ Ｓのオン／オフを駆動する。図２Ａ及び図２Ｂは、駆動抵抗ＲｄとＩＧＢＴ Ｓの導通損失Ｅｏｎ及び遮断損失Ｅｏｆｆとの対応関係を示す。当該図からわかるように、駆動抵抗Ｒｄが小さくなると、スイッチング速度が上昇し、遮断損失Ｅｏｆｆ及び導通損失Ｅｏｎの値が小さくなる。そのため、小さい駆動抵抗Ｒｄは、ＩＧＢＴのスイッチング損失を減少することができる。
【0005】
しかしながら、実際の回路において、駆動抵抗Ｒｄの値は、電圧ストレスにより制限される。図３は、ＩＧＢＴから構成されるハーフブリッジを示し、ＬＣフィルタ（Ｌｆ、Ｃｆ）、直流側の第１コンデンサＣ１及び第２コンデンサＣ２から構成される通常のインバータシステムは、直流側の直列接続される第１コンデンサＣ１及び第２コンデンサＣ２の両端の直流電圧を交流の出力電圧Ｖｏｕｔに変換する。図面において、Ｌｓ１、Ｌｓ２は、それぞれ主回路の寄生インダクタンスである。ＩＧＢＴ Ｓ１がオフの時、出力インダクタンスＬｆに流れる電流が急変しないため、ＩＧＢＴに流れる電流は、他側のＩＧＢＴ Ｓ２に逆並列に接続されるダイオードＤ２を介して自然に流れ続ける。この過程において、ＩＧＢＴ Ｓ１及び逆並列に接続されるダイオードＤ２に流れる電流のｄｉ／ｄｔは、ワイヤにおける寄生インダクタンスＬｓ１及びＬｓ２の両端に電圧ＶＬｓ１及びＶＬｓ２を発生させ、ここで、ＶＬｓ１＝Ｌｓ１・ｄｉ／ｄｔ，ＶＬｓ２＝Ｌｓ２・ｄｉ／ｄｔとなる。そのため、このとき、ＩＧＢＴ Ｓ１の電圧ストレスＶＳ１＝ＶＣ１＋ＶＣ２＋（Ｌｓ１＋Ｌｓ２）・ｄｉ／ｄｔとなる。図４は、電圧ストレスＶＳ１と駆動抵抗Ｒｄとの間の対応関係を示し、駆動抵抗Ｒｄが小さいほど、又は電流が大きいほど、スイッチング速度（ｄｉｄｔ）が大きくなり、それに起因して電圧ストレスが大きくなる。
【0006】
図４からわかるように、５５０Ｖを電圧ストレスＶＳ１の制限値とし、且つＩＧＢＴがオフする最小電流値を３００Ａとする場合、駆動抵抗Ｒｄは、最小値として１０Ωとしかならない。図２Ａ及び図２Ｂからわかるように、駆動抵抗Ｒｄ＝１０Ωの場合のＥｏｆｆ及びＥｏｎは、駆動抵抗Ｒｄ＝２．５Ωの場合のＥｏｆｆ及びＥｏｎより格段に大きいため、この時のＩＧＢＴのスイッチング損失が大きい。
【0007】
上記分析からわかるように、あるコンバータ（インバータ及び整流器の両方を含む）システムにおいて、小さいＩＧＢＴスイッチング損失及び小さいＩＧＢＴ電圧ストレスの両方を実現するには矛盾がある。実際の運用において、安全性及び信頼性等を考慮し、所定の大きさを有する電圧ストレスを満たす必要がある。すると、ＩＧＢＴのスイッチング損失をある程度犠牲しなければならない。なお、ＩＧＢＴ以外、他の半導体スイッチにおいても、スイッチング損失の減少及び電圧ストレスの減少を実現するには矛盾があるような問題が存在する。
【0008】
図５は、従来技術における改善方案を示す。図５は、駆動ＩＧＢＴをオンするように駆動する駆動抵抗Ｒｄ（オン抵抗Ｒｄ１）とＩＧＢＴをオフするように駆動する駆動抵抗Ｒｄ（オフ抵抗Ｒｄ２）とを分離する半導体スイッチ駆動回路を示す。当該半導体スイッチ駆動回路は、オフ抵抗が比較的大きい値となる場合、オン抵抗を比較的小さくする（Ｒｄ１／／Ｒｄ２）。しかしながら、当該回路によれば、ＩＧＢＴの導通損失を減少できるが、ＩＧＢＴの遮断損失を減少することができず、システム全体のスイッチング損失は、小さくない。
【0009】
そのため、上記欠陥をさらに改善する技術方案を提供することは、現在解決すべき問題となる。
【発明の概要】
【発明が解決しようとする課題】
【0010】
従来技術における一部又は全部の問題に対して、本開示は、半導体スイッチ駆動回路、半導体スイッチ駆動方法及び当該半導体スイッチ駆動回路を適用するコンバータシステムを提供し、少なくともある程度で従来技術における制限及び欠陥に起因する１つ又は複数の問題を克服する。
【課題を解決するための手段】
【0011】
本開示のほかの特性及び利点は、以下の詳細な説明により明らかになり、或いは、一部が本開示を実践することにより得られる。
【0012】
本開示の第１態様によれば、駆動ユニット、サンプリングユニット及び判定選択ユニットを含む半導体スイッチ駆動回路を提供し、前記駆動ユニットは、互いに異なるオフパラメータを有する複数のオフ駆動ユニット及び１つのオン駆動ユニットを含み、
前記サンプリングユニットは、前記半導体スイッチの動作状態を反映するサンプリング電流をサンプリングし、
前記判定選択ユニットは、１つの駆動制御信号、前記サンプリング電流及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及び前記リファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが前記動作状態に合致するオフ駆動ユニットを１つ選択し、前記半導体スイッチをオフし、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンする。
【0013】
本開示の第２態様によれば、互いに異なるオフパラメータを有する複数のオフ駆動ユニット及び１つのオン駆動ユニットを含む半導体スイッチ駆動回路に適用される半導体スイッチ駆動方法を提供し、当該半導体スイッチ駆動方法は、前記半導体スイッチの動作状態を反映するサンプリング電流をサンプリングするステップと、
１つの駆動制御信号及び1つ又は複数のリファレンス値を受信し、前記駆動制御信号が第１制御信号であると、前記サンプリング電流及びリファレンス値に基づいて、前記半導体スイッチの動作状態を判定し、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、１つの半導体スイッチをオフし、前記駆動制御信号が第２制御信号であると、前記オン駆動ユニットを選択し、前記半導体スイッチをオンする。
【発明の効果】
【0014】
本開示の例示的な実施形態において、互いに異なるオフパラメータを有する複数のオフ駆動ユニットを設けて、半導体スイッチの動作状態を取得し、半導体スイッチの動作状態に基づいて、オフパラメータが半導体スイッチの動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフすることで、小さいスイッチング損失を得て、システムの効率を高めるとともに、システムの安全特性を高め、システムの信頼性を向上させる。
【図面の簡単な説明】
【0015】
図面を参照しながら、例示的な実施形態を詳細に説明する。【図1】従来技術におけるＩＧＢＴ駆動回路の構造を示す模式図である。
【図3】従来技術におけるＩＧＢＴを用いるハーフブリッジの構造を示す模式図である。
【図5】従来技術におけるもう１つのＩＧＢＴ駆動回路の構造を示す模式図である。
【図6】本開示の例示的な実施形態におけるコンバータシステムを示すブロック図である。
【図7】本開示の例示的な実施形態１におけるコンバータシステムの構造を示す模式図である。
【図9】本開示の例示的な実施形態１におけるもう１つのコンバータシステムの構造を示す模式図である。
【図11】本開示の例示的な実施形態１におけるもう１つのコンバータシステムの構造を示す模式図である。
【図12】本開示の例示的な実施形態１におけるさらにもう１つのコンバータシステムの構造を示す模式図である。
【図13】本開示の例示的な実施形態２におけるコンバータシステムの構造を示す模式図である。
【図14】本開示の例示的な実施形態３におけるコンバータシステムの構造を示す模式図である。
【図15】本開示の例示的な実施形態４におけるコンバータシステムの構造を示す模式図である。
【図16】本開示の例示的な実施形態５における半導体スイッチ駆動方法のフローを示す模式図である。
【図17】本開示の例示的な実施形態５におけるもう１つの半導体スイッチ駆動方法のフローを示す模式図である。
【発明を実施するための形態】
【0016】
図面を参照しながら、例示的な実施形態をより全面的に説明する。しかしながら、例示的な実施形態は、様々な形態で実施されることができ、ここで説明する実施形態に限らないことを理解すべきである。逆に、これらの実施形態を提供することで本開示を全面的、且つ完全にし、例示的な実施形態の思想を当業者に全面的に伝える。図面において、明確にするように、領域及び層の厚さを誇張して示す。図面における同じ符号は、同等或いは相当な構造を示し、これらについて詳細な説明を省略する。
【0017】
なお、説明した特徴、構造或いは特性は、任意の適切な形態で1つ又は複数の実施例に組み合わせることができる。以下の説明において、本開示の実施例をより理解するために、多くの具体的な細部を提供する。しなしながら、当業者は、特定な細部の中の1つ又はいくつを含まずに本開示の技術方案を実現することができ、又は、他の方法、コンポーネント、材料等を採用してもよい。他の場合において、本開示の各方面を不明瞭にしてしまうことを防ぐために、周知構造、材料或いは操作を詳細に示して説明しない。
【0018】
本例示的な実施形態は、まず、半導体スイッチ駆動回路を提供する。図６に示されるように、当該半導体スイッチ駆動回路は、コンバータシステムＡ１に適用される。当該コンバータシステムＡ１は、主に、主回路モジュール及び制御回路モジュールを含む。主回路モジュールは、入力側部分１、出力側部分３及び半導体スイッチ部分２を含む。本例示的な実施形態において、主回路モジュールは、インバータ回路、整流器回路、ＤＣ／ＤＣ変換回路又はＡＣ／ＡＣ変換回路である。入力側部分１及び出力側部分３は、主に、コンデンサ及びインダクタンス等の受動素子を含み、半導体スイッチ部分２は、少なくとも１つの半導体スイッチを含む。入力側部分１は、入力信号を受信し、半導体スイッチのスイッチング動作により入力信号を必要となる信号に変換した後に当該信号を出力する。制御回路モジュールは、主に、半導体スイッチをオン又はオフするように半導体スイッチにスイッチ駆動信号を提供するための半導体スイッチ駆動回路２０を含む。
【0019】
本例示的な実施形態において、半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含む。駆動ユニット２０３は、少なくともオン駆動ユニット２０３ａ及びオフ駆動ユニット２０３ｂを含み、オフ駆動ユニット２０３ｂは、互いに異なるオフパラメータを有する少なくとも２つ以上のオフ駆動ユニットを含む。図６に示されるように、オフ駆動ユニット２０３ｂは、互いに異なるオフパラメータを有する第１オフ駆動ユニット２０３ｂ１及び第２オフ駆動ユニット２０３ｂ２を含む。
【0020】
サンプリングユニット２０１は、サンプリング電流ＩＳなどの、半導体スイッチの動作状態を反映するためのサンプリング信号をサンプリングする。サンプリングユニット２０１は、サンプリング電流ＩＳを判定選択ユニット２０２に出力し、ここでのサンプリング電流ＩＳは、半導体スイッチの電流信号であってもよく、回路におけるコンデンサやインダクタンス等の受動素子の電流信号であってもよく、しかし、これらに限定されない。判定選択ユニット２０２は、駆動制御信号ＤＳ、サンプリング電流ＩＳ及び少なくとも１つのリファレンス値Ｒｅｆを受信する。駆動制御信号ＤＳが第１制御信号であると、判定選択ユニット２０２は、サンプリング電流ＩＳ及びリファレンス値Ｒｅｆに基づいて、半導体スイッチの動作状態を判定し、半導体スイッチの動作状態に基づいて、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、半導体スイッチをオフする。例えば、第１オフ駆動ユニット２０３ｂ１と第２オフ駆動ユニット２０３ｂ２とは、異なるオフ速度を有し、本例示的な実施形態において、判定選択ユニット２０２は、サンプリング電流ＩＳが大きいほど、オフ速度が遅いオフ駆動ユニットを選択し、又は、サンプリング電流ＩＳが小さいほど、オフ速度が速いオフ駆動ユニットを選択するように配置される。なお、駆動制御信号ＤＳが第２制御信号であると、判定選択ユニット２０２は、オン駆動ユニットを選択し、半導体スイッチをオンする。
【0021】
上記半導体スイッチ駆動回路において、互いに異なるオフパラメータを有する複数のオフ駆動ユニットを設けて、半導体スイッチの動作状態を取得し、半導体スイッチの動作状態に基づいて、オフパラメータが半導体スイッチの動作状態に合致するオフ駆動ユニットを選択して半導体スイッチをオフし、これにより、比較的小さいスイッチング損失を得て、システムの効率を高めるとともに、システムの安全特性を高め、システムの信頼性を向上させる。
【0022】
上記オフパラメータは、オフ駆動ユニットのオフ抵抗、オフ電圧及びオフ電流などであり、以下、それぞれについてさらに例を挙げて説明する。
【0023】
例示的な実施形態１本例示的な実施形態において、半導体スイッチ駆動回路のオフパラメータをオフ駆動ユニットのオフ抵抗とすることを例に挙げて、駆動制御信号ＤＳが第１制御信号であると、判定選択ユニットは、オフ抵抗が判定した動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフする。例えば、オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、第１オフ駆動ユニットのオフ抵抗が第２オフ駆動ユニットのオフ抵抗より大きく、判定選択ユニットがリファレンス値及びサンプリング電流を受け取った後、リファレンス値とサンプリング電流とを比較し、サンプリング電流がリファレンス値より大きいと、判定選択ユニットは、第１オフ駆動ユニットを選択し、半導体スイッチをオフし、一方、サンプリング電流がリファレンス値以下であると、判定選択ユニットは、第２オフ駆動ユニットを選択し、半導体スイッチをオフする。以下、図７から図１２を参照しながら、詳細に説明する。
【0024】
図７に示されるように、半導体スイッチ駆動回路は、インバータ回路に適用される。インバータ回路の主回路モジュールの入力側部分１は、第１コンデンサＣ１及び第２コンデンサＣ２を備え、第１コンデンサＣ１の第１端が第２コンデンサＣ２の第１端に結合される。主回路モジュールの半導体スイッチ部分２は、第１半導体スイッチＳ１及び第２半導体スイッチＳ２から構成されるハーフブリッジスイッチング回路を含む。第１半導体スイッチＳ１の入力端は、第１コンデンサＣ１の第２端に結合され、第１半導体スイッチＳ１の制御端は、半導体スイッチ駆動回路から出力されたスイッチ駆動信号を受信し、第２半導体スイッチＳ２の出力端は、第２コンデンサＣ２の第２端に結合され、第２半導体スイッチＳ２の制御端は、半導体スイッチ駆動回路から出力されたもう１つのスイッチ駆動信号（図示しない）を受信する。主回路モジュールの出力側部分３は、出力インダクタンスＬｆ及び第１出力コンデンサＣ１を含む。出力インダクタンスＬｆの第１端は、第１半導体スイッチＳ１の出力端及び第２半導体スイッチＳ２の入力端に結合され、出力インダクタンスＬｆの第２端は、１つの出力ポートに結合され、第１出力コンデンサＣ１の第１端は、出力インダクタンスＬｆの第２端に結合され、第１出力コンデンサＣ１の第２端は、グランドに接続される。図面において、Ｌｓ１及びＬｓ２は、ワイヤの寄生インダクタンスである。インバータ回路の主回路モジュールは、直列接続される第１コンデンサＣ１と第２コンデンサＣ２の両端の直流電圧を交流の出力電圧Ｖｏｕｔに変換する。
【0025】
説明すべきことは、本例示的な実施形態におけるハーフブリッジスイッチング回路の構造は、インバータ回路に適用されるが、ＤＣ変換回路等のほかの回路に適用されてもよい。例えば、主回路モジュールの入力側部分１の第１コンデンサＣ１と第２コンデンサＣ２の両端に印加されたのが直流電圧であり、且つ出力側部分３から直流電圧を出力する場合、当該回路は、降圧型ＤＣ／ＤＣ変換回路である。勿論、フルブリッジ回路トポロジーにおいても、３レベル回路トポロジー等のほかの回路トポロジーにおいても、本例示的な実施形態に係る半導体スイッチ駆動回路を適用してもよい。第１半導体スイッチＳ１及び第２半導体スイッチＳ２は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ、ＢＪＴスイッチ又は複数のＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチやＢＪＴスイッチにより直列／并列接続されるスイッチの中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴは、Ｓｉ Ｍｏｓｆｅｔであってもよく、例えば、ＳｉＣ ＭＯＳＦＥＴ，ＧａＮ Ｍｏｓｆｅｔ等の禁止帯の広い半導体材料などのほかの材料により製造されたＭｏｓｆｅｔであってもよく、本例示的な実施形態において、これらを特に限定しない。
【0026】
続いて、図７を参照し、当該インバータ回路の制御回路モジュールは、本例示的な実施形態に係る半導体スイッチ駆動回路を含み、当該半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含み、駆動ユニット２０３は、第１オフ駆動ユニット、第２オフ駆動ユニット及びオン駆動ユニットを含む。
【0027】
ここで、サンプリングユニット２０１は、ＣＴ（Ｃｕｒｒｅｎｔ ｔｒａｎｓｆｏｒｍｅｒ）、ホール素子或いはロゴスキーコイルなどの電流サンプリング素子を含む。これら以外、サンプリング抵抗を直列接続する等の方法を採用してサンプリングしてもよく、さらに、サンプリング素子両端の電圧降下による方法を採用してサンプリングしてもよい。
【0028】
例えば、本例示的な実施形態において、サンプリングユニット２０１は、ホール素子Ｈ、第１サンプリング抵抗Ｒｓ１、第１整流ダイオードＤｓ１、第２サンプリング抵抗Ｒｓ２及び第２整流ダイオードＤｓ２を含む。ホール素子Ｈは、サンプリングノードの電流を検出し、第１サンプリング抵抗Ｒｓ１の第１端は、ホール素子Ｈの第１端に結合され、第１サンプリング抵抗Ｒｓ１の第２端は、グランドに接続され、第１整流ダイオードＤｓ１の入力端は、第１サンプリング抵抗Ｒｓ１の第１端に結合され、第１整流ダイオードＤｓ１の出力端は、判定選択ユニット２０２に結合され、第２サンプリング抵抗Ｒｓ２の第１端は、ホール素子Ｈの第２端に結合され、第１サンプリング抵抗Ｒｓ１の第２端は、グランドに接続され、第２整流ダイオードＤｓ２の入力端は、第２サンプリング抵抗Ｒｓ２の第１端に結合され、第２整流ダイオードＤｓ２の出力端は、判定選択ユニット２０２に結合される。本例示的な実施形態において、サンプリングノードは、主回路モジュールの出力ポートに位置し、本開示の他の例示的な実施形態において、サンプリングノードは、主回路モジュールの他の位置に設けられてもよい。サンプリングユニット２０１のホール素子Ｈは、出力電流ｉｏをサンプリングしてサンプリング電流信号とする。サンプリング電流信号は、まず第１サンプリング抵抗Ｒｓ１及び第２サンプリング抵抗Ｒｓ２を介して第１整流ダイオードＤｓ１及び第２整流ダイオードＤｓ２に到着し、さらに第１整流ダイオードＤｓ１及び第２整流ダイオードＤｓ２により整流され、その後、サンプリング電流ＩＳが得られる。
【0029】
判定選択ユニット２０２は、第１コンパレータＵ１及び第１ＡＮＤゲートＵ３を含む。第１コンパレータＵ１の入力端は、サンプリング電流ＩＳ及びリファレンス値Ｒｅｆを受信し、サンプリング電流ＩＳとリファレンス値Ｒｅｆとの比較結果に基づいて、比較信号を出力する。例えば、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより小さいと、第１コンパレータＵ１は、ハイレベルの比較信号を出力し、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１は、ローレベルの比較信号を出力する。第１ＡＮＤゲートＵ３の入力端は、比較信号を受信し、もう１つの入力端は、駆動制御信号ＤＳを受信し、第１ＡＮＤゲートＵ３が受信した信号に対して「ＡＮＤ」演算した後に第２スイッチング素子Ｑ３の制御端へ信号ｖ３を出力する。本例示的な実施形態において、半導体スイッチ駆動回路は、さらに、第１ＮＯＴゲートＵ５を含み、第１ＮＯＴゲートＵ５の入力端が初期制御信号ＤＯを受信し、第１ＮＯＴゲートＵ５が初期制御信号ＤＯに対して「ＮＯＴ」演算した後に上記駆動制御信号ＤＳを出力する。
【0030】
第１オフ駆動ユニットは、第１スイッチング素子Ｑ１及び第１オフ抵抗Ｒｏｆｆ１を含む。第１スイッチング素子Ｑ１の入力端は、ローレベルの端子−Ｖｅｅに結合され、第１スイッチング素子Ｑ１の制御端は、駆動制御信号ＤＳを受信するとともに、駆動制御信号ＤＳが第１制御信号であると、第１スイッチング素子Ｑ１をオンし、第１オフ抵抗Ｒｏｆｆ１の第１端は、第１スイッチング素子Ｑ１の出力端に結合され、第１オフ抵抗Ｒｏｆｆ１の第２端は、第１半導体スイッチＳ１の制御端に結合される。本例示的な実施形態において、当該半導体スイッチ駆動回路のスイッチング素子は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ及びＢＪＴスイッチ等の中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴスイッチは、Ｓｉ Ｍｏｓｆｅｔスイッチ、ＳｉＣ ＭＯＳＦＥＴスイッチ或いはＧａＮ Ｍｏｓｆｅｔスイッチ等を含む。
【0031】
第２オフ駆動ユニットは、第１スイッチング素子Ｑ１、第１オフ抵抗Ｒｏｆｆ１、第２スイッチング素子Ｑ３及び第２オフ抵抗Ｒｏｆｆ２を含む。第２スイッチング素子Ｑ３の入力端は、ローレベルの端子−Ｖｅｅに結合され、第２スイッチング素子Ｑ３の制御端は、判定選択ユニット２０２から出力された信号を受信し、それに基づいて、第２スイッチング素子Ｑ３をオン又はオフし、第２オフ抵抗Ｒｏｆｆ２の第１端は、第２スイッチング素子Ｑ３の出力端に結合され、第２オフ抵抗Ｒｏｆｆ２の第２端は、第１半導体スイッチＳ１の制御端に結合される。理解すべきことは、本例示的な実施形態において、第２オフ駆動ユニットは、第１オフ駆動ユニットの一部のアセンブリを共用するが、ほかの例示的な実施形態において、第１オフ駆動ユニットと第２オフ駆動ユニットは、それぞれ独立の回路であってもよい。
【0032】
使用の場合、駆動制御信号ＤＳが第１制御信号であり、且つハイレベルであると、第１スイッチング素子Ｑ１をオンする。また、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１から出力された比較信号がローレベルであり、第１ＡＮＤゲートＵ３からローレベル信号を出力するため、第２スイッチング素子Ｑ３がオフになり、この時、第１オフ駆動ユニットが動作し、オフ抵抗がＲｏｆｆ１となる。サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆ以下であると、第１コンパレータＵ１から出力された比較信号がハイレベルであり、第１ＡＮＤゲートＵ３からハイレベル信号を出力し、第２スイッチング素子Ｑ３をオンするように駆動し、このとき、第２オフ駆動ユニットが動作し、等価オフ抵抗が第１オフ抵抗Ｒｏｆｆ１と第２オフ抵抗Ｒｏｆｆ２と並列接続された後に得られた抵抗となる。以上の制御によれば、第１オフ駆動ユニットが動作する場合にも第２オフ駆動ユニットが動作する場合にも、半導体スイッチＳ１の制御端の電圧がプルダウンされるため、半導体スイッチＳ１がオフになる。
【0033】
オン駆動ユニットは、第４スイッチング素子Ｑ７及びオン抵抗Ｒｏｎを含む。第４スイッチング素子Ｑ７の入力端は、ハイレベル端子＋Ｖｃｃに結合され、第４スイッチング素子Ｑ７の制御端は、駆動制御信号ＤＳを受信する。オン抵抗Ｒｏｎの第１端は、第４スイッチング素子Ｑ７出力端に結合され、オン抵抗Ｒｏｎの第２端は、第１半導体スイッチＳ１の制御端に結合される。使用の場合、駆動制御信号ＤＳが第２制御信号であり、且つローレベルであると、第４スイッチング素子Ｑ７をオンし、オン駆動ユニットが動作し、オン抵抗がＲｏｎとなる。このとき、半導体スイッチＳ１の制御端の電圧は、プルアップされるため、半導体スイッチＳ１がオンになる。
【0034】
図８を参照し、半導体スイッチＳ１をオフする操作を例として、図面に示したＡ動作モードにおいて、サンプリング電流ＩＳがリファレンス値Ｒｅｆより小さいと、第１ＡＮＤゲートＵ３から出力された信号がハイレベル信号となり、第１半導体スイッチＳ１のオフ抵抗が１つの比較的小さい抵抗値Ｒｏｆｆ１／／Ｒｏｆｆ２となる。これにより、良好なスイッチング損失特性を得ることができる。サンプリング電流ＩＳがリファレンス値Ｒｅｆより大きいと、第１ＡＮＤゲートＵ３から出力された信号がローレベル信号であり、第１半導体スイッチＳ１のオフ抵抗が１つの比較的大きい抵抗値Ｒｏｆｆ１であり、これにより、第１半導体スイッチＳ１の電圧ストレスが要求を満たすことを保証できる。図面に示したＢ動作モードにおいて、サンプリング電流ＩＳは、終始リファレンス値Ｒｅｆより小さく、第１ＡＮＤゲートＵ３から出力された信号は、終始ハイレベル信号であり、第１半導体スイッチＳ１のオフ抵抗は、終始１つの比較的小さい抵抗値Ｒｏｆｆ１／／Ｒｏｆｆ２である。これにより、本例示的な実施形態における半導体スイッチ駆動回路は、コンバータシステムが半導体スイッチの電圧ストレスを満たした上で、システムの効率を向上させることができる。これからわかるように、本例示的な実施形態における半導体スイッチ駆動回路において、半導体スイッチのオフ抵抗の変更は、ラインサイクル（ｌｉｎｅ ｃｙｃｌｅ）に基づく変更であり、スイッチ周期内にオフ抵抗を快速に切り替えることに比べて、信頼性が高い。
【0035】
図９は、本例示的な実施形態におけるインバータ回路のもう１つの実施形態を示す模式図である。当該実施形態において、サンプリングユニット２０１のサンプリングノードは、出力インダクタンスＬｆの第２端と第１出力コンデンサＣ１の第１端との間に位置し、サンプリング電流ＩＳが出力インダクタンスＬｆの電流ｉＬｆであり、当該回路のほかの部分が図７におけるインバータ回路と同様であり、ここでは繰り返し説明しない。なお、本開示のほかの例示的な実施形態において、サンプリング電流ＩＳは、半導体スイッチに流れる電流であってもよく、本例示的な実施形態において、これを特に限定しない。
【0036】
図１０は、図９に示した出力インダクタンスＬｆに流れる電流と第１ＡＮＤゲートＵ３から出力された信号との間の関係を示す。出力インダクタンスＬｆの電流ｉＬｆがリファレンス値Ｒｅｆより小さいと、第１ＡＮＤゲートＵ３から出力された信号ｖ３がハイレベル信号となり、第１半導体スイッチＳ１のオフ抵抗が比較的小さい抵抗値Ｒｏｆｆ１／／Ｒｏｆｆ２となり、これにより、良好なスイッチング損失特性を得ることができる。出力インダクタンスＬｆの電流ｉＬｆがリファレンス値Ｒｅｆより大きいと、第１ＡＮＤゲートＵ３から出力された信号ｖ３がローレベル信号となり、第１半導体スイッチＳ１のオフ抵抗が比較的大きい抵抗値Ｒｏｆｆ１となり、これにより、第１半導体スイッチＳ１の電圧ストレスが要求を満たすことを保証できる。図１０からわかるように、出力インダクタンスＬｆの電流ｉＬｆには高周波のリップルが存在し、それぞれＡ箇所とＢ箇所において、１つのスイッチ周期内に第１ＡＮＤゲートＵ３から出力された信号ｖ３がハイレベル／ローレベルの切替を現す。Ａ箇所において、第１ＡＮＤゲートＵ３から出力された信号ｖ３は、短時間にハイレベルになるが、この時間帯内に実際のオフ動作がしないため、当該短時間内のＲｏｆｆ１／／Ｒｏｆｆ２が実際に現れなかった。同様に、Ｂ箇所の短時間内のＲｏｆｆ１も実際に現れなかった。そのため、実際に、オフ抵抗は、相変わらずラインサイクルの周波数で切り替わる。
【0037】
第１ＡＮＤゲートＵ３から出力された信号が高周波のリップルに影響されてスイッチ周期内に切り替わることを回避するために、ヒステリシスの方法により判定することができる。出力インダクタンスＬｆの電流にフィルタをかけて、その中の高周波リップルを除いて、図８に示したサンプリング電流ＩＳに類似する波形を取得した後に判定を行うことができ、これにより、適切なオフ抵抗を選び取ることができる。
【0038】
図１１は、本例示的な実施形態におけるインバータ回路のもう１つの実施形態を示す模式図である。当該実施形態において、当該インバータ回路の主回路モジュールは、３レベルトポロジー構造であり、具体的には、ダイオードのＮＰＣ（Ｎｅｕｔｒａｌ−Ｐｏｉｎｔ−Ｃｌａｍｐｅｄ）型３レベルトポロジーである。当該インバータ回路の主回路モジュールは、第１ブリッジレグ及び第２ブリッジレグを含む。第１ブリッジレグは、第１コンデンサＣ１と第２コンデンサＣ２とが直列接続されることにより構成され、インバータ回路の主回路モジュールの入力側部分１となる。第２ブリッジレグは、第１半導体スイッチＳ１、第２半導体スイッチＳ２、第３半導体スイッチＳ３及び第４半導体スイッチＳ４が順番に直列接続されることにより構成され、当該インバータ回路の主回路モジュールは、さらに、第１ダイオードＤ１及び第２ダイオードＤ２を含み、第１ダイオードＤ１のカソードは、第１半導体スイッチＳ１と第２半導体スイッチＳ２との接続点に結合され、第１ダイオードＤ１のアノードは、第１コンデンサＣ１と第２コンデンサＣ２との接続点に結合され、第２ダイオードＤ２のアノードは、第３半導体スイッチＳ３と第４半導体スイッチＳ４との接続点に結合され、第２ダイオードＤ２のカソードは、第１ダイオードＤ１アノード及び第１コンデンサＣ１と第２コンデンサＣ２との接続点に結合される。第１半導体スイッチＳ１、第２半導体スイッチＳ２、第３半導体スイッチＳ３、第４半導体スイッチＳ４、第１ダイオードＤ１及び第２ダイオードＤ２は、主回路モジュールの半導体スイッチ部分２を構成する。当該インバータ回路の主回路モジュールは、さらに、出力インダクタンスＬｆ及び第１出力コンデンサＣ１を含み、これらは、出力側部分３を構成する。出力インダクタンスＬｆの第１端は、第２半導体スイッチＳ２と半導体スイッチとの接続点に結合され、第１出力コンデンサＣ１の第１端は、出力インダクタンスＬｆの第２端及び出力ポートに結合され、第１出力コンデンサＣ１の第２端は、グランドに接続される。図面におけるＬｓ１、Ｌｓ２及びＬｓ３は、ワイヤの寄生インダクタンスである。
【0039】
図７及び図９に示したハーフブリッジスイッチング回路に比べて、図１１に示した３レベル回路は、定格電圧のより低い半導体スイッチを採用するため、より良好な損失特性を取得する。当該回路の他の部分は、図９に示したインバータ回路と同様であり、ここでは繰り返し説明しない。なお、本開示のほかの例示的な実施形態において、３レベルトポロジー構造は、例えば、アクティブＮＰＣ型の３レベルトポロジーやＴ型の３レベルトポロジー等であってもよく、本例示的な実施形態において、これらを特に限定しない。
【0040】
図１２に示されるように、半導体スイッチ駆動回路は、整流器回路に適用され、図面は、ＵＰＳ等なの電源装置においてよく使用される、入力を整流するための主パワー回路を示す。当該整流器回路の主回路モジュールは、第１ブリッジレグ、第２ブリッジレグ、第１インダクタンスＬｆ１、第２インダクタンスＬｆ２、交流電源ＡＣ、第１ダイオードＤ１、第２ダイオードＤ２、第１出力コンデンサＣ１及び第２出力コンデンサＣ２を含む。第１ブリッジレグは、第１ＳＣＲＴ１と第２ＳＣＲＴ２とが直列接続されることにより構成され、第２ブリッジレグは、第１半導体スイッチＳ１と第２半導体スイッチＳ２とが直列接続されることにより構成され、第１インダクタンスＬｆ１は、第１ＳＣＲＴ１と第１半導体スイッチＳ１との間に直列接続され、第２インダクタンスＬｆ２は、第２ＳＣＲＴ２と第２半導体スイッチＳ２との間に直列接続され、交流電源ＡＣの第１端は、第１ＳＣＲＴ１と第２ＳＣＲＴ２との接続点に結合され、交流電源ＡＣの第２端は、第１半導体スイッチＳ１と第２半導体スイッチＳ２との接続点に結合され、第１ダイオードＤ１のアノードは、第１インダクタンスＬｆ１と第１半導体スイッチＳ１との接続点に結合され、第２ダイオードＤ２のカソードは、第２インダクタンスＬｆ２と第２半導体スイッチＳ２との接続点に結合され、第１出力コンデンサＣ１の第１端は、第１ダイオードＤ１のカソードに結合され、第２出力コンデンサＣ２の第１端は、第１ダイオードＤ１のアノードに結合され、第２出力コンデンサＣ２の第２端は、第１出力コンデンサＣ１の第２端及び第１半導体スイッチＳ１と第２半導体スイッチＳ２との接続点に結合される。図面において、Ｌｓ１、Ｌｓ２、Ｌｓ３及びＬｓ４は、ワイヤの寄生インダクタンスである。上記第１インダクタンスＬｆ１及び第２インダクタンスＬｆ２は、主回路モジュールの入力側部分１を構成し、第１出力コンデンサＣ１及び第２出力コンデンサＣ２は、主回路モジュールの出力側部分３を構成する。第１半導体スイッチＳ１、第１ダイオードＤ１、第２半導体スイッチＳ２及び第２ダイオードＤ２は、主回路モジュールの半導体スイッチ部分２を構成する。交流電源ＡＣの正半周期の電圧は、第１ＳＣＲＴ１により整流された後に、第１インダクタンスＬｆ１に印加され、負半周期の電圧は、第２ＳＣＲＴ２により整流された後に、第２インダクタンスＬｆ２に印加される。第１インダクタンスＬｆ１、第１半導体スイッチＳ１及び第１ダイオードＤ１は、昇圧力率改善（ｂｏｏｓｔ ＰＦＣ）回路を構成し、交流電源ＡＣの正半周期の電圧について力率改善機能を果し、第２インダクタンスＬｆ２、第２半導体スイッチＳ２及び第２ダイオードＤ２は、昇圧力率改善回路を構成し、交流電源ＡＣの負半周期の電圧について力率改善機能を果す。第１コンデンサＣ１及び第２コンデンサＣ２は、直流側の電圧リップルを減少するためのフィルタコンデンサである。
【0041】
続いて、図１２を参照し、当該整流器回路の制御回路モジュールは、本例示的な実施形態における半導体スイッチ駆動回路を含み、当該半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含み、駆動ユニット２０３は、第１オフ駆動ユニット、第２オフ駆動ユニット及びオン駆動ユニットを含む。
【0042】
サンプリングユニット２０１は、ＣＴ、ホール素子或いはロゴスキーコイルなどの電流サンプリング素子を含む。これら以外、サンプリング抵抗を直列接続する等の方法を採用してサンプリングしてもよく、さらに、サンプリング素子両端の電圧降下による方法を採用してサンプリングしてもよい。
【0043】
例えば、本例示的な実施形態において、サンプリングユニット２０１は、ホール素子Ｈ及び第１サンプリング抵抗Ｒｓ１を含む。ホール素子Ｈは、サンプリングノードの電流を検出し、ホール素子Ｈの第１端は、グランドに接続され、第２端は、判定選択ユニット２０２に結合され、第１サンプリング抵抗Ｒｓ１は、ホール素子Ｈの第１端と第２端との間に並列接続される。本例示的な実施形態において、サンプリングユニット２０１のサンプリングノードは、第１ＳＣＲＴ１と第１インダクタンスＬｆ１との間、又は第２ＳＣＲＴ２と第２インダクタンスＬｆ２との間に位置し、本開示のほかの例示的な実施形態において、サンプリングノードは、主回路モジュールの他の位置に設けられてもよい。サンプリングユニット２０１におけるホール素子Ｈは、第１インダクタンスＬｆ１の電流をサンプリングして、サンプリング電流ＩＳとし、第１インダクタンスＬｆ１の電流が直流信号であるため、整流する必要がない。サンプリング電流ＩＳは、下記判定選択ユニット２０２の第１コンパレータＵ１の１つの入力端に入力され、第１コンパレータＵ１によりリファレンス値Ｒｅｆと比較する。判定選択ユニット２０２及び駆動ユニットの構造及び動作原理は、図９に示したものに類似するため、ここでは繰り返し説明しない。
【0044】
説明すべきことは、本例示的な実施形態に係る整流器回路は、他の回路トポロジーを採用してもよい。第１半導体スイッチＳ１及び第２半導体スイッチＳ２は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ、ＢＪＴスイッチ又は複数のＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチやＢＪＴスイッチにより直列／并列接続されるスイッチの中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴは、Ｓｉ Ｍｏｓｆｅｔであってもよく、例えば、ＳｉＣ ＭＯＳＦＥＴ、ＧａＮ Ｍｏｓｆｅｔ等の禁止帯の広い半導体材料などのほかの材料により製造されたＭｏｓｆｅｔであってもよく、本例示的な実施形態において、これらを特に限定しない。
【0045】
例示的な実施形態２本例示的な実施形態において、半導体スイッチ駆動回路のオフパラメータをオフ駆動ユニットのオフ電流とすることを例にあげて、駆動制御信号が第１制御信号であると、判定選択ユニットは、オフ電流が判定した動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフする。例えば、オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、第１オフ駆動ユニットのオフ電流が第２オフ駆動ユニットのオフ電流より小さく、判定選択ユニットがリファレンス値及びサンプリング電流を受け取った後、リファレンス値とサンプリング電流とを比較し、サンプリング電流がリファレンス値より大きいと、第１オフ駆動ユニットを選択し、半導体スイッチをオフし、サンプリング電流がリファレンス値以下であると、第２オフ駆動ユニットを選択し、半導体スイッチをオフする。以下、図１３を参照しながら、より詳細に説明する。
【0046】
図１３に示されるように、半導体スイッチ駆動回路は、インバータ回路に適用される。当該インバータ回路の主回路モジュールは、例示的な実施形態１におけるインバータ回路の主回路モジュールの構造に類似する。当該インバータ回路の制御回路モジュールは、本例示的な実施形態に係る半導体スイッチ駆動回路を含み、当該半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含み、駆動ユニット２０３は、第１オフ駆動ユニット、第２オフ駆動ユニット及び１つのオン駆動ユニットを含む。
【0047】
サンプリングユニット２０１は、ＣＴ、ホール素子或いはロゴスキーコイルなどの電流サンプリング素子を含むことができる。これら以外、サンプリング抵抗を直列接続する等の方法を採用してサンプリングしてもよく、さらに、サンプリング素子両端の電圧降下による方法を採用してサンプリングしてもよい。サンプリングユニット２０１によりサンプリングされたサンプリング電流ＩＳは、下記判定選択ユニット２０２の第１コンパレータＵ１の１つの入力端に入力され、第１コンパレータＵ１によりリファレンス値Ｒｅｆと比較される。本例示的な実施形態において、サンプリングユニット２０１の実施形態は、例示的な実施形態１のものに類似するため、ここでは説明を省略する。
【0048】
判定選択ユニット２０２は、第１コンパレータＵ１及び第１ＡＮＤゲートＵ３を含む。第１コンパレータＵ１の入力端は、サンプリング電流ＩＳ及びリファレンス値Ｒｅｆを受け取り、サンプリング電流ＩＳとリファレンス値Ｒｅｆとの比較結果に基づいて、第１比較信号を出力する。例えば、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより小さいと、第１コンパレータＵ１は、ハイレベルの第１比較信号を出力し、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１は、ローレベルの第１比較信号を出力する。第１ＡＮＤゲートＵ３は、その１つの入力端が第１比較信号を受信し、そのもう１つの入力端が駆動制御信号ＤＳを受信し、受信した信号に対して「ＡＮＤ」演算した後に第２スイッチング素子Ｑ３の制御端１つの信号を出力する。本例示的な実施形態において、半導体スイッチ駆動回路は、さらに、第１ＮＯＴゲートＵ５を含み、第１ＮＯＴゲートＵ５の入力端が初期制御信号ＤＯを受信し、第１ＮＯＴゲートＵ５が初期制御信号ＤＯに対して「ＮＯＴ」演算した後に上記駆動制御信号ＤＳを出力する。
【0049】
第１オフ駆動ユニットは、第１スイッチング素子Ｑ１及び第１オフ抵抗Ｒｏｆｆ１を含む。第１スイッチング素子Ｑ１の入力端は、ローレベルの端子−Ｖｅｅに結合され、第１スイッチング素子Ｑ１の制御端は、駆動制御信号ＤＳを受信するとともに、第１オフ抵抗Ｒｏｆｆ１の第１端は、第１スイッチング素子Ｑ１の出力端に結合され、第１オフ抵抗Ｒｏｆｆ１の第２端は、第１半導体スイッチＳ１の制御端に結合される。本例示的な実施形態において、当該半導体スイッチ駆動回路のスイッチング素子は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ及びＢＪＴスイッチ等の中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴスイッチは、Ｓｉ Ｍｏｓｆｅｔスイッチ、ＳｉＣ ＭＯＳＦＥＴスイッチ或いはＧａＮ Ｍｏｓｆｅｔスイッチ等を含む。
【0050】
第２オフ駆動ユニットは、第１スイッチング素子Ｑ１、第１オフ抵抗Ｒｏｆｆ１、結合コンデンサＣ３、第１抵抗Ｒ１、第２コンパレータＵ２、第２抵抗Ｒ２及び第２スイッチング素子Ｑ３を含む。結合コンデンサＣ３の第１端は、判定選択ユニット２０２から出力された信号を受信し、第１抵抗Ｒ１の第１端は、結合コンデンサＣ３の第２端に結合され、第１抵抗Ｒ１の第２端は、グランド端に結合され、第２コンパレータＵ２の入力端は、それぞれ、第１抵抗Ｒ１の第１端及びグランド端に接続され、第１抵抗Ｒ１の第１端の電位と第１抵抗Ｒ１のグランド端の電位との比較結果に基づいて、第２比較信号を出力し、第２抵抗Ｒ２の第１端は、ローレベルの端子−Ｖｅｅに結合され、第２スイッチング素子Ｑ３の入力端は、第２抵抗Ｒ２の第２端に結合され、第２スイッチング素子Ｑ３の出力端は、第１半導体スイッチＳ１の制御端に結合され、第２スイッチング素子Ｑ３の制御端は、第２比較信号を受信し、これに基づいて、第２スイッチング素子Ｑ３をオン又はオフする。理解すべきことは、本例示的な実施形態において、第２オフ駆動ユニットは、第１オフ駆動ユニットの一部のアセンブリを共用するが、ほかの例示的な実施形態において、第１オフ駆動ユニットと第２オフ駆動ユニットは、それぞれ独立の回路であってもよい。
【0051】
使用の場合、駆動制御信号ＤＳが第１制御信号であり、且つハイレベルであると、第１スイッチング素子Ｑ１をオンする。また、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１から出力された比較信号がローレベルであり、第１ＡＮＤゲートＵ３からローレベル信号を出力するため、第２スイッチング素子Ｑ３がオフになり、この時、第１オフ駆動ユニットが動作し、第１半導体スイッチＳ１をオフする。サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆ以下であると、第１ＡＮＤゲートＵ３がハイレベル信号を出力し、第１抵抗Ｒ１両側の電圧が瞬時に上昇するため、第２コンパレータＵ２がハイレベル信号を出力し、第２スイッチング素子Ｑ３をオンするように駆動し、１つの電流源ｉｄｃを得られ、ここで、ｉｄｃ＝（Ｖｃｃ−Ｖｅｅ−０．７Ｖ）／Ｒ２（０．７Ｖは第２スイッチング素子Ｑ３の閾値電圧）、ここでのオフ電流は、第１オフ駆動ユニットのオフ電流にｉｄｃを加えることで得られたもので、オフ電流が増加し、第１半導体スイッチＳ１のオフ速度が増加し、第１半導体スイッチＳ１の遮断損失を減少した。上記過程において、一定の時間後、第１ＡＮＤゲートＵ３の出力端がまだハイレベル信号であっても、第１抵抗Ｒ１の両側の電圧がゼロになり、結合コンデンサＣ３で第１ＡＮＤゲートＵ３から出力されたハイレベルを保持するため、第２コンパレータＵ２がローレベル信号を出力し、第２スイッチング素子Ｑ３をオフするように駆動し、電流源ｉｄｃが切出されてオフ駆動ユニットはオフになる。
【0052】
オン駆動ユニットは、第４スイッチング素子Ｑ７及びオン抵抗Ｒｏｎを含む。第４スイッチング素子Ｑ７の入力端は、ハイレベル端子＋Ｖｃｃに結合され、第４スイッチング素子Ｑ７の制御端は、駆動制御信号ＤＳを受信し、オン抵抗Ｒｏｎの第１端は、第４スイッチング素子Ｑ７の出力端に結合され、オン抵抗Ｒｏｎの第２端は、第１半導体スイッチＳ１の制御端に結合される。使用の場合、駆動制御信号ＤＳが第２制御信号であり、且つローレベルである場合、第４スイッチング素子Ｑ７がオンになり、半導体スイッチＳ１の制御端の電圧がプルアップされ、第１半導体スイッチＳ１がオンになる。
【0053】
説明すべきことは、本例示的な実施形態の半導体スイッチ駆動回路は、インバータ回路に適用されるが、直流変換回路等の他の回路に適用されることができ、本例示的な実施形態において、これらを特に限定しない。
【0054】
例示的な実施形態３本例示的な実施形態において、半導体スイッチ駆動回路のオフパラメータをオフ駆動ユニットのオフ電圧とすることを例とすると、判定選択ユニットは、オフ電圧が判定した動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフする。例えば、オフ駆動ユニットは、第１オフ駆動ユニット及び第２オフ駆動ユニットを含み、第１オフ駆動ユニットのオフ電圧が第２オフ駆動ユニットのオフ電圧より低いと、判定選択ユニットは、リファレンス値及びサンプリング電流を受信した後、リファレンス値とサンプリング電流とを比較し、サンプリング電流がリファレンス値より大きいと、第１オフ駆動ユニットを選択して半導体スイッチをオフし、サンプリング電流がリファレンス値以下であると、第２オフ駆動ユニットを選択して半導体スイッチをオフする。以下、図１４を参照しながらより詳細に説明する。
【0055】
図１４に示されるように、半導体スイッチ駆動回路は、インバータ回路に適用される。当該インバータ回路の主回路モジュールは、例示的な実施形態１のインバータ回路の主回路モジュール構造に類似する。当該インバータ回路の制御回路モジュールは、本例示的な実施形態における半導体スイッチ駆動回路を含み、当該半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含み、駆動ユニット２０３は、第１オフ駆動ユニット、第２オフ駆動ユニット及び１つのオン駆動ユニットを含む。
【0056】
サンプリングユニット２０１は、ＣＴ、ホール素子或いはロゴスキーコイルなどの電流サンプリング素子を含む。これら以外、サンプリング抵抗を直列接続する等の方法を採用してサンプリングしてもよく、さらに、サンプリング素子両端の電圧降下による方法を採用してサンプリングしてもよい。サンプリングユニット２０１によりサンプリングされたサンプリング電流ＩＳは、下記判定選択ユニット２０２の第１コンパレータＵ１の１つの入力端に入力され、第１コンパレータＵ１によりリファレンス値Ｒｅｆと比較される。本例示的な実施形態において、サンプリングユニット２０１の実施形態は、例示的な実施形態１のものに類似し、ここでは説明を省略する。
【0057】
判定選択ユニット２０２は、第１コンパレータＵ１、第１ＮＯＴゲートＵ５、第１ＡＮＤゲートＵ３及び第２ＡＮＤゲートＵ４を含む。第１コンパレータＵ１の入力端は、サンプリング電流ＩＳ及びリファレンス値Ｒｅｆを受信し、サンプリング電流ＩＳとリファレンス値Ｒｅｆとの比較結果に基づいて、比較信号を出力し、例えば、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより小さいと、第１コンパレータＵ１は、ハイレベルの比較信号を出力し、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１は、ローレベルの比較信号を出力する。第１ＮＯＴゲートＵ５の入力端は、比較信号を受信し、受信した信号に対して「ＡＮＤ」演算した後に1つの信号を出力する。第１ＡＮＤゲートＵ３の入力端は、駆動制御信号ＤＳ及び第１ＮＯＴゲートＵ５から出力された信号を受信し、受信した信号に対して「ＡＮＤ」演算した後に第１スイッチング素子Ｑ１の制御端に第１信号を出力する。第２ＡＮＤゲートＵ４の入力端は、駆動制御信号ＤＳ及び比較信号を受信し、受信した信号に対して「ＡＮＤ」演算した後に第２スイッチング素子Ｑ３の制御端に第２信号を出力する。本例示的な実施形態において、半導体スイッチ駆動回路は、さらに、第２ＮＯＴゲートＵ６を含み、第２ＮＯＴゲートＵ６の入力端は、初期制御信号ＤＯを受信し、第２ＮＯＴゲートＵ６が初期制御信号ＤＯに対して「ＮＯＴ」演算した後に上記駆動制御信号ＤＳを出力する。
【0058】
第１オフ駆動ユニットは、第１スイッチング素子Ｑ１及び第１オフ抵抗Ｒｏｆｆ１を含む。第１スイッチング素子Ｑ１の入力端は、第１ローレベルの端子−Ｖｅｅ１に結合され、第１スイッチング素子Ｑ１の制御端は、判定選択ユニット２０２から出力された第１信号を受信し、第１オフ抵抗Ｒｏｆｆ１の第１端は、第１スイッチング素子Ｑ１の出力端に結合され、第１オフ抵抗Ｒｏｆｆ１の第２端は、第１半導体スイッチＳ１の制御端に結合される。本例示的な実施形態において、当該半導体スイッチ駆動回路のスイッチング素子は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ及びＢＪＴスイッチ等の中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴスイッチは、Ｓｉ Ｍｏｓｆｅｔスイッチ、ＳｉＣ ＭＯＳＦＥＴスイッチ或いはＧａＮ Ｍｏｓｆｅｔスイッチ等を含む。
【0059】
第２オフ駆動ユニットは、第１オフ抵抗Ｒｏｆｆ１及び第２スイッチング素子Ｑ３を含む。第２スイッチング素子Ｑ３の入力端は、第２ローレベルの端子−Ｖｅｅ２に結合され、第２スイッチング素子Ｑ３の出力端は、第１オフ抵抗Ｒｏｆｆ１の第１端に結合され、第２スイッチング素子Ｑ３の制御端は、判定選択ユニット２０２から出力された第２信号を受信する。理解すべきことは、本例示的な実施形態において、第２オフ駆動ユニットは、第１オフ駆動ユニットの一部のアセンブリを共用するが、ほかの例示的な実施形態において、第１オフ駆動ユニットと第２オフ駆動ユニットは、それぞれ独立の回路であってもよい。
【0060】
使用の場合、サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆより大きいと、第１コンパレータＵ１から出力された比較信号がローレベルであり、そのため、第１ＡＮＤゲートＵ３及び第２ＡＮＤゲートＵ４のそれぞれの１つの入力端に入力された信号は、それぞれハイレベル及びローレベルである。また、駆動制御信号ＤＳが第１制御信号であり、かつハイレベルである場合、第１ＡＮＤゲートＵ３と第２ＡＮＤゲートＵ４のそれぞれのもう１つの入力端に入力された信号は、いずれもハイレベルである。このとき、第１ＡＮＤゲートＵ３から出力された第１信号がハイレベルであり、第２ＡＮＤゲートＵ４から出力された第２信号がローレベルであり、そのため、第１スイッチング素子Ｑ１がオンし、第２スイッチング素子Ｑ２がオフし、第１オフ駆動ユニットは、第１オフ抵抗Ｒｏｆｆ１と第１オフ電圧（即ち、第１ローレベルの端子−Ｖｅｅ１の電圧）で第１半導体スイッチＳ１をオフする。サンプリング電流ＩＳの絶対値がリファレンス値Ｒｅｆ以下であると、全体のフローが逆になり、そのとき、第２スイッチング素子Ｑ２がオンになり、第１スイッチング素子Ｑ１がオフになり、第２オフ駆動ユニットは、第１オフ抵抗Ｒｏｆｆ１と第２オフ電圧（即ち、第２ローレベルの端子−Ｖｅｅ２の電圧）で第１半導体スイッチＳ１をオフする。本例示的な実施形態において、第２ローレベルの端子Ｖｅｅ２の電圧値が第１ローレベルの端子Ｖｅｅ１の電圧値より大きいように設定することで、出力電流が小さいときに、オフ速度を上昇し、スイッチング損失を減少し、一方、出力電流が大きいときに、オフ速度を減少し、電圧ストレスの要求を満たす。
【0061】
オン駆動ユニットは、第４スイッチング素子Ｑ７及びオン抵抗Ｒｏｎを含む。第４スイッチング素子Ｑ７は、その入力端がハイレベル端子＋Ｖｃｃに結合され、その制御端が駆動制御信号ＤＳを受信し、オン抵抗Ｒｏｎの第１端は、第４スイッチング素子Ｑ７の出力端に結合され、オン抵抗Ｒｏｎの第２端は、第１半導体スイッチＳ１の制御端に結合される。使用の場合、駆動制御信号ＤＳが第２制御信号であり、且つローレベルであると、第４スイッチング素子Ｑ７がオンになり、半導体スイッチＳ１の制御端の電圧がプルアップされ、第１半導体スイッチＳ１がオンになる。
【0062】
説明すべきことは、本例示的な実施形態の半導体スイッチ駆動回路は、インバータ回路に適用されるが、直流変換回路等の他の回路に適用されることができ、本例示的な実施形態において、これらを特に限定しない。
【0063】
例示的な実施形態４上記例示的な実施形態において、２つのオフ駆動ユニットを含む。理解すべきことは、多くのオフ駆動ユニットを含んでもよい。本例示的な実施形態において、オフ駆動ユニットのオフ電圧を半導体スイッチ駆動回路のオフパラメータとし、オフ駆動ユニットが第１オフ駆動ユニット、第２オフ駆動ユニット及び第３オフ駆動ユニットを含むことを例に挙げて、判定選択ユニットは、オフ電圧が判定した動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフする。例えば、第１オフ駆動ユニット、第２オフ駆動ユニット及び第３オフ駆動ユニットのオフ電圧が順番に上昇し、判定選択ユニットは、第１リファレンス値及び第１リファレンス値より大きい第２リファレンス値を受信し、それらをサンプリング電流ＩＳと比較し、サンプリング電流ＩＳが第２リファレンス値より大きいと、第１オフ駆動ユニットを選択し、半導体スイッチをオフすることができ、サンプリング電流ＩＳが第１リファレンス値より大きく、かつ第２リファレンス値以下であると、第２オフ駆動ユニットを選択し、半導体スイッチをオフし、サンプリング電流ＩＳが第１リファレンス値以下であると、第３オフ駆動ユニットを選択し、半導体スイッチをオフする。以下、図１５を参照しながら、より詳細に説明する。
【0064】
図１５に示されるように、半導体スイッチ駆動回路は、インバータ回路に適用される。当該インバータ回路の主回路モジュールは、例示的な実施形態１のインバータ回路の主回路モジュール構造に類似する。当該インバータ回路の制御回路モジュールは、本例示的な実施形態における半導体スイッチ駆動回路を含み、当該半導体スイッチ駆動回路は、主に、サンプリングユニット２０１、判定選択ユニット２０２及び駆動ユニット２０３を含み、駆動ユニット２０３は、第１オフ駆動ユニット、第２オフ駆動ユニット、第３オフ駆動ユニット及び１つのオン駆動ユニットを含む。
【0065】
サンプリングユニット２０１は、ＣＴ、ホール素子或いはロゴスキーコイルなどの電流サンプリング素子を含む。これら以外、サンプリング抵抗を直列接続する等の方法を採用してサンプリングしてもよく、さらに、サンプリング素子両端の電圧降下による方法を採用してサンプリングしてもよい。サンプリングユニット２０１によりサンプリングされたサンプリング電流ＩＳは、下記判定選択ユニット２０２のＡＤ（アナログ／デジタル）変換器Ｕ７の１つの入力端に入力され、コンパレータによりリファレンス値と比較される。本例示的な実施形態は、例示的な実施形態１のものに類似し、ここでは説明を省略する。
【0066】
第１オフ駆動ユニットは、第１スイッチング素子Ｑ１及び第１オフ抵抗Ｒｏｆｆ１を含む。第１スイッチング素子Ｑ１の入力端は、第１ローレベルの端子−Ｖｅｅ１に結合され、第１スイッチング素子Ｑ１の制御端は、判定選択ユニット２０２から出力された第１信号を受信し、第１オフ抵抗Ｒｏｆｆ１の第１端は、第１スイッチング素子Ｑ１出力端に結合され、第１オフ抵抗Ｒｏｆｆ１の第２端は、第１半導体スイッチＳ１の制御端に結合される。本例示的な実施形態において、当該半導体スイッチ駆動回路のスイッチング素子は、ＭＯＳＦＥＴスイッチ、ＩＧＢＴスイッチ及びＢＪＴスイッチ等の中の１種類又は数種類を含み、ここで、ＭＯＳＦＥＴスイッチは、Ｓｉ Ｍｏｓｆｅｔスイッチ、ＳｉＣ ＭＯＳＦＥＴスイッチ或いはＧａＮ Ｍｏｓｆｅｔスイッチ等を含む。
【0067】
第２オフ駆動ユニットは、第１オフ抵抗Ｒｏｆｆ１及び第２スイッチング素子Ｑ３を含む。第２スイッチング素子Ｑ３の入力端は、第２ローレベルの端子−Ｖｅｅ２に結合され、本例示的な実施形態において、第２ローレベルの端子−Ｖｅｅ２の電位が第１ローレベルの端子−Ｖｅｅ１の電位より高い。第２スイッチング素子Ｑ３の出力端は、第１オフ抵抗Ｒｏｆｆ１の第１端に結合され、第２スイッチング素子Ｑ３の制御端は、判定選択ユニット２０２から出力された第２信号を受信し、それに基づいて、第２スイッチング素子Ｑ３をオン或いはオフする。理解すべきことは、本例示的な実施形態において、第２オフ駆動ユニットは、第１オフ駆動ユニットの一部のアセンブリを共用するが、ほかの例示的な実施形態において、第１オフ駆動ユニットと第２オフ駆動ユニットは、それぞれ独立の回路であってもよい。
【0068】
第３オフ駆動ユニットは、第１オフ抵抗Ｒｏｆｆ１及び第３スイッチング素子Ｑ５を含む。第３スイッチング素子Ｑ５の入力端は、第３ローレベルの端子−Ｖｅｅ３に結合され、本例示的な実施形態において、第３ローレベルの端子−Ｖｅｅ３の電位が第２ローレベルの端子−Ｖｅｅ２の電位より高い。第３スイッチング素子Ｑ５の出力端は、第１オフ抵抗Ｒｏｆｆ１の第１端に結合され、第３スイッチング素子Ｑ５の制御端は、判定選択ユニット２０２から出力された第３信号を受信し、それに基づいて、第３スイッチング素子Ｑ５をオン或いはオフする。理解すべきことは、本例示的な実施形態において、第３オフ駆動ユニットは、第１オフ駆動ユニットと第２オフ駆動ユニットの一部のアセンブリを共用するが、ほかの例示的な実施形態において、第１オフ駆動ユニット、第２オフ駆動ユニット及び第３オフ駆動ユニットは、それぞれ独立の回路であってもよい。
【0069】
判定選択ユニット２０２は、ＡＤ変換器Ｕ７及びデジタルコントローラＵ８を含む。ＡＤ変換器Ｕ７の入力端は、サンプリング電流ＩＳを受信し、サンプリング電流ＩＳをＡＤ変換した後、１つのデジタル信号を出力する。デジタルコントローラＵ８の入力端は、それぞれ駆動制御信号ＤＳ及びサンプリング電流ＩＳを受信し、受信したデジタル信号を加えて演算処理を行った後に、第１スイッチング素子Ｑ１の制御端に第１信号Ｅｎ１を出力し、或いは、第２スイッチング素子Ｑ３の制御端に第２信号Ｅｎ２を出力し、或いは、第３スイッチング素子Ｑ５の制御端に第３信号Ｅｎ３を出力する。ほかの例示的な実施形態において、デジタルコントローラＵ８は、アナログ回路素子で取り替えられてもよく、ここでは説明を省略する。本例示的な実施形態において、半導体スイッチ駆動回路は、さらに、第１ＮＯＴゲートＵ５を含み、第１ＮＯＴゲートＵ５の入力端は、初期制御信号ＤＯを受信し、第１ＮＯＴゲートＵ５は、が初期制御信号ＤＯに対して「ＮＯＴ」演算した後に上記駆動制御信号ＤＳを出力する。
【0070】
使用の場合、デジタルコントローラＵ８は、サンプリング電流ＩＳの内部に設定された２つの異なるリファレンス値と比較し、本例示的な実施形態において、リファレンス値は、第１リファレンス値及び第２リファレンス値を含み、第１リファレンス値が第２リファレンス値より小さい。比較結果、サンプリング電流ＩＳが第２リファレンス値より大きいと、デジタルコントローラＵ８は、例えば、ハイレベルの第１信号を第１スイッチング素子Ｑ１の制御端に出力し、第１スイッチング素子Ｑ１をオンするように駆動し、第１オフ電圧（即ち、第３ローレベルの端子−Ｖｅｅ１の電圧）で第１半導体スイッチＳ１をオフする。比較結果、サンプリング電流ＩＳが第２リファレンス値より小さく、且つ第１リファレンス値より大きいと、デジタルコントローラＵ８に例えばハイレベルの第２信号第２スイッチング素子Ｑ３の制御端を出力し、第２スイッチング素子Ｑ３をオンするように駆動し、第２オフ電圧（即ち、第２ローレベルの端子−Ｖｅｅ２の電圧）で第１半導体スイッチＳ１をオフする。比較結果、サンプリング電流ＩＳが第１リファレンス値より小さいと、デジタルコントローラＵ８は、例えばハイレベルの第３信号を第３スイッチング素子Ｑ５の制御端に出力し、第３スイッチング素子Ｑ５をオンするように駆動し、第３オフ電圧（即ち、第３ローレベルの端子−Ｖｅｅ３の電圧）で第１半導体スイッチＳ１をオフする。
【0071】
説明すべきことは、本例示的な実施形態の半導体スイッチ駆動回路は、インバータ回路に適用されるが、直流変換回路等の他の回路に適用されることができる。本例示的な実施形態における半導体スイッチ駆動回路において、オフパラメータは、オフ電圧であるが、オフ抵抗、オフ電流等のほかのオフパラメータであってもよい。なお、本例示的な実施形態における半導体スイッチ駆動回路は、３種類のオフ駆動ユニットを備えるが、実際の応用において、３種類以上のオフ駆動ユニットまで拡張してもよく、本例示的な実施形態において、これらを全て特に限定しない。
【0072】
例示的な実施形態５本例示的な実施形態において、半導体スイッチ駆動方法を提供し、当該半導体スイッチ駆動方法は、図６から図１５に示した互いに異なるオフパラメータを有する複数のオフ駆動ユニット及び１つのオン駆動ユニットを含む半導体スイッチ駆動回路に適用される。図１６を参照し、当該半導体スイッチ駆動方法は、以下のステップを含む。
【0073】
Ｓ１０．半導体スイッチの動作状態を反映できるサンプリング電流をサンプリングする。ほかの例示的な実施形態において、さらに、サンプリングすることにより得られた電流に対して整流等の処理を行い、サンプリング電流を取得するステップを含む。
【0074】
Ｓ１２．１つの駆動制御信号及び１つ又は複数のリファレンス値を受信する。
【0075】
Ｓ１４．駆動制御信号が第１制御信号であるか、又は第２制御信号であるかを判定し、駆動制御信号が第１制御信号であると、ステップＳ１６に進み、駆動制御信号が第２制御信号であると、ステップＳ１８に進む。
【0076】
Ｓ１６．サンプリング電流及びリファレンス値に基づいて、半導体スイッチの動作状態を判定し、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、１つの半導体スイッチをオフする。
【0077】
Ｓ１８．オン駆動ユニットを選択し、半導体スイッチをオンする。
【0078】
半導体スイッチ駆動回路のオフ速度が順次に遅くなる第１オフ駆動ユニットないし第Ｍオフ駆動ユニットを備える場合、オフパラメータが判定した動作状態に合致するオフ駆動ユニットを１つ選択し、１つの半導体スイッチをオフするステップは、サンプリング電流と順次に高くなる第１リファレンス値ないし第Ｍ−１リファレンス値とを比較し、
サンプリング電流が第１リファレンス値以下であると、第１オフ駆動ユニットを選択し、半導体スイッチをオフするステップ、
サンプリング電流が第Ｎ（１≦Ｎ≦Ｍ−１）リファレンス値より大きく、かつ第Ｎ＋１リファレンス値以下であると、第Ｎ＋１オフ駆動ユニットを選択し、半導体スイッチをオフするステップ、
サンプリング電流が第Ｍ−１リファレンス値より大きいと、第Ｍオフ駆動ユニットを選択し、半導体スイッチをオフするステップの１つを実行するステップを含む。
【0079】
図１７は、上記Ｍ＝３、且つステップＳ１２において、駆動制御信号が第１制御信号であると、半導体スイッチ駆動方法の一実施形態のフローを示す模式図である。当該半導体スイッチ駆動方法は、以下のステップを含む。
【0080】
Ｓ１０１．半導体スイッチの動作状態を反映できる電流信号をサンプリングする。
【0081】
Ｓ１０２．ステップＳ１０１において、サンプリングすることにより得られた電流信号が直流信号であるか否かを判定する。
【0082】
直流信号ではないと、ステップＳ１０３に進み、直流信号であると、ステップＳ１０４に進む。
【0083】
Ｓ１０３．ステップＳ１０１において、サンプリングすることにより得られた電流信号を整流し、整流後の電流信号の絶対値をサンプリング電流とする。
【0084】
Ｓ１０４．ステップＳ１０１において、サンプリングすることにより得られた電流信号の絶対値をサンプリング電流とする。
【0085】
Ｓ１４１．サンプリング電流が第２リファレンス値より大きいか否かを判定する。
【0086】
サンプリング電流が第２リファレンス値より大きいと、ステップＳ１４２に進み、サンプリング電流が第２リファレンス値以下であると、ステップＳ１４３に進む。
【0087】
Ｓ１４２．第３オフ駆動ユニットを選択し、半導体スイッチをオフする。第３オフ駆動ユニットは、遅いオフ速度を有するため、大きい電流が流れる時に半導体スイッチの電圧ストレスの要求を満たすことを保証できる。
【0088】
Ｓ１４３．サンプリング電流が第１リファレンス値より大きいか否かを判定する。
【0089】
サンプリング電流が第１リファレンス値より大きいと、ステップＳ１４４に進み、サンプリング電流が第１リファレンス値以下であると、ステップＳ１４５に進む。
【0090】
Ｓ１４４．第２オフ駆動ユニットを選択し、半導体スイッチをオフする。第２オフ駆動ユニットのオフ速度が適切であるため、小さい遮断損失を保証すると共に、半導体スイッチの電圧ストレスの要求を満たすことができる。
【0091】
Ｓ１４５．第１オフ駆動ユニットを選択し、半導体スイッチをオフする。第１オフ駆動ユニットは、早いオフ速度を有するため、遮断損失をさらに減少するとともに、半導体スイッチの電圧ストレスの要求を満たすことができる。
【0092】
上記例示的な実施形態における半導体スイッチ駆動方法について、各ステップが操作を実行する具体的な形態は、すでに該当する半導体スイッチ駆動回路の例示的な実施形態の実施例において、詳細に説明したため、ここでは詳しく説明しない。
【0093】
上記をまとめて、本開示は、互いに異なるオフパラメータを有する複数のオフ駆動ユニットを設けて、半導体スイッチの動作状態を取得し、さらに、半導体スイッチの動作状態に基づいて、オフパラメータが半導体スイッチの動作状態に合致するオフ駆動ユニットを選択し、半導体スイッチをオフすることにより、小さいスイッチング損失を得て、システムの効率を高めるとともに、システムの安全特性を高め、システムの信頼性を向上させる。
【0094】
本開示は、上記関連する実施例で説明したが、上記実施例は、本開示を実施する例示的なものにすぎない。説明すべきことは、公開された実施例は、本開示の範囲を制限しない。逆に、本開示の思想及び範囲を逸脱しない限りに行った変更及び修飾は、すべて本開示の特許保護範囲に含まれる。
【符号の説明】
【0095】
Ａ１ コンバータシステム１ 入力側部分
２ 半導体スイッチ部分
２０ 半導体スイッチ駆動回路
２０１ サンプリングユニット
２０２ 判定選択ユニット
２０３ 駆動ユニット
２０３ａ オン駆動ユニット
２０３ｂ オフ駆動ユニット
２０３ｂ１ 第１オフ駆動ユニット
２０３ｂ１ 第２オフ駆動ユニット
３ 出力側部分
Ｓ１ 第１半導体スイッチ
Ｓ２ 第２半導体スイッチ
Ｓ３ 第３半導体スイッチ
Ｓ４ 第４半導体スイッチ
Ｑ１ 第１スイッチング素子
Ｑ３ 第２スイッチング素子
Ｑ５ 第３スイッチング素子
Ｑ７ 第４スイッチング素子
Ｕ１ 第１コンパレータ
Ｕ２ 第２コンパレータ
Ｕ３ 第１ＡＮＤゲート
Ｕ４ 第２ＡＮＤゲート
Ｕ５ 第１ＮＯＴゲート
Ｕ６ 第２ＮＯＴゲート
Ｕ７ ＡＤ変換器
Ｕ８ デジタルコントローラ
Ｒｄ 駆動抵抗
Ｒｄ１ オン抵抗
Ｒｄ２ オフ抵抗
ＲＳ１ 第１サンプリング抵抗
ＲＳ２ 第２サンプリング抵抗
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒｏｆｆ１ 第１オフ抵抗
Ｒｏｆｆ２ 第２オフ抵抗
Ｒｏｎ オン抵抗
＋Ｖｃｃ ハイレベル端子
−Ｖｅｅ ローレベルの端子
−Ｖｅｅ１ 第１ローレベルの端子
−Ｖｅｅ２ 第２ローレベルの端子
−Ｖｅｅ３ 第３ローレベルの端子
Ｒｅｆ リファレンス値
ＩＳ サンプリング電流
ＤＯ 初期制御信号
ＤＳ 駆動制御信号
Ｌｆ 出力インダクタンス
Ｌｆ１ 第１インダクタンス
Ｌｆ２ 第２インダクタンス
Ｌｓ１、Ｌｓ２、Ｌｓ３、Ｌｓ４ 寄生インダクタンス
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｃ３ 結合コンデンサ
Ｃｆ１ 第１出力コンデンサ
Ｃｆ２ 第２出力コンデンサ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
ＤＳ１ 第１整流ダイオード
ＤＳ１ 第２整流ダイオード
Ｔ１ 第１ＳＣＲ
Ｔ２ 第２ＳＣＲ
ＡＣ 交流電源
Ｈ ホール素子
Ｓ１０−Ｓ１６ ステップ