(58)【調査した分野】(Int.Cl.,DB名)
前記測定タイミングは、前記バイアス電流の供給開始タイミング後、かつ前記変調電流の供給開始タイミングから遡って所定時間以内の第1のタイミング、および前記変調電流の供給開始タイミングの後の第2のタイミングである、請求項2に記載の光通信モジュール。
前記測定タイミングは、前記変調電流の供給停止タイミング後、かつ前記バイアス電流の供給停止タイミングから遡って所定時間以内の第1のタイミング、および前記変調電流の供給停止タイミングの前の第2のタイミングである、請求項4に記載の光通信モジュール。
(補正後) 前記測定タイミングは、前記バースト光信号における前記固定のビット列の区間に含まれる第1のタイミング、および、前記変調電流の供給開始タイミングの後の第2のタイミングである、請求項7に記載の光通信モジュール。
前記測定部は、前記第1のタイミングにおいて、前記所定のビット列の区間における前記出力電流のピークレベルを測定し、前記第2のタイミングにおいて、前記ペイロードの区間における前記出力電流の直流レベルを測定し、
前記調整部は、前記第2のタイミングにおいて測定された前記出力電流の前記直流レベルが、前記第1のタイミングにおいて測定された前記出力電流の前記ピークレベルの所定数倍となるように、前記変調電流の大きさを調整する、請求項16に記載の光通信モジュール。
前記測定タイミングは、前記バイアス電流の供給開始タイミング後、かつ前記変調電流の供給開始タイミングから遡って所定時間以内の第1のタイミング、および前記変調電流の供給開始タイミングの後の第2のタイミングである、請求項18に記載の光通信モジュール。
前記調整部は、前記非送信タイミングにおいて測定された前記出力電流に基づいて、前記モニタ用受光素子または前記測定部のオフセット値を取得して、前記オフセット値を用いて前記変調電流の大きさを調整する、請求項25に記載の光通信モジュール。
(補正後) バースト光信号を送信するための発光素子から受けた光の強度に応じた電流を出力するモニタ用受光素子、の出力電流を測定する測定タイミングを、前記バースト光信号の送信を制御するための制御信号、および遅延回路に基づいて設定するステップと、
設定した前記測定タイミングにおいて前記出力電流を測定するステップと、
前記設定した測定タイミング内に、前記出力電流または、前記出力電流に相当する値をサンプリングして、前記測定タイミング外ではサンプリングされた値を保持するステップと、
前記発光素子に供給する電流であって送信すべきデータの論理値に応じた大きさを有する電流である変調電流、の大きさを、前記出力電流の測定結果に基づいて調整するステップとを含み、
前記測定タイミングは、前記発光素子に前記変調電流が供給されていない所定の区間、および前記発光素子に前記変調電流が供給されている所定の区間にそれぞれ含まれる、発光素子の制御方法。
(補正後) バースト光信号を送信するための発光素子から受けた光の強度に応じた電流を出力するモニタ用受光素子、の出力電流を測定する測定タイミングを、前記バースト光信号の送信を制御するための制御信号、および遅延回路に基づいて設定するステップと、
設定した前記測定タイミングにおいて前記出力電流を測定するステップと、
前記設定した測定タイミング内に、前記出力電流または、前記出力電流に相当する値をサンプリングして、前記測定タイミング外ではサンプリングされた値を保持するステップと、
前記発光素子に供給する電流であって送信すべきデータの論理値に応じた大きさを有する電流である変調電流、の大きさを、前記出力電流の測定結果に基づいて調整するステップとを含み、
前記測定タイミングの少なくとも一部は、前記バースト光信号における固定のビット列の区間に含まれる、発光素子の制御方法。
(追加) バースト光信号を送信するための発光素子から受けた光の強度に応じた電流を出力するモニタ用受光素子、の出力電流を測定する測定タイミングを、前記バースト光信号の送信を制御するための制御信号、および遅延回路に基づいて設定するステップと、
設定した前記測定タイミングにおいて前記出力電流を測定するステップと、
前記設定した測定タイミング内に、前記出力電流または、前記出力電流に相当する値をサンプリングして、前記測定タイミング外ではサンプリングされた値を保持するステップと、
前記発光素子に供給する電流であって送信すべきデータの論理値に応じた大きさを有する電流である変調電流、の大きさを、前記出力電流の測定結果に基づいて調整するステップとを含み、
前記測定タイミングは、前記バースト光信号が送信されていない非送信タイミング、および前記バースト光信号が送信されている送信タイミングを含む、発光素子の制御方法。
(追加) 前記バースト光信号のビットレートは2.5ギガビット/秒より大きい、請求項1から請求項23、請求項25、請求項26のいずれか1項に記載の光通信モジュール。
(追加) 前記バースト光信号のビットレートは、前記出力電流に対する前記測定部の応答速度より大きい、請求項1から請求項23、請求項25、請求項26のいずれか1項に記載の光通信モジュール。
(追加) 前記バースト光信号のビットレートは、前記出力電流に対する前記測定部の応答速度より大きい、請求項27、請求項28、請求項31のいずれか1項に記載の宅側装置。
(追加) 前記バースト光信号のビットレートは、前記出力電流に対する前記測定部の応答速度より大きい、請求項29、請求項30、請求項32のいずれか1項に記載の発光素子の制御方法。
【発明を実施するための形態】
【0082】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0083】
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係るPONシステムの構成を示す図である。
【0084】
図1を参照して、PONシステム301は、たとえば10G−EPONであり、ONU202A,202B,202C,202Dと、局側装置201と、スプリッタSP1,SP2とを備える。ONU202A,202B,202Cと局側装置201とは、スプリッタSP1およびSP2ならびに光ファイバOPTFを介して接続され、互いに光信号を送受信する。ONU202Dと局側装置201とは、スプリッタSP2および光ファイバOPTFを介して接続され、互いに光信号を送受信する。PONシステム301では、ONU202A,202B,202C,202Dから局側装置201への光信号が時分割多重される。
【0085】
図2は、本発明の第1の実施の形態に係るPONシステムにおける宅側装置の構成を示す図である。
【0086】
図2を参照して、ONU202は、光通信モジュール21と、PON受信処理部22と、バッファメモリ23と、UN送信処理部24と、UNI(User Network Interface)ポート25と、UN受信処理部26と、バッファメモリ27と、PON送信処理部28と、制御部29とを備える。
【0087】
光通信モジュール21は、ONU202に対して脱着可能である。光通信モジュール21は、局側装置201から送信される下り光信号を受信し、電気信号に変換して出力する。
【0088】
PON受信処理部22は、光通信モジュール21から受けた電気信号からフレームを再構成するとともに、フレームの種別に応じて制御部29またはUN送信処理部24にフレームを振り分ける。具体的には、PON受信処理部22は、データフレームを、バッファメモリ23経由でUN送信処理部24へ出力し、制御フレームを制御部29へ出力する。
【0089】
制御部29は、各種制御情報を含む制御フレームを生成し、その制御フレームをUN送信処理部24へ出力する。
【0090】
UN送信処理部24は、PON受信処理部22から受けたデータフレームおよび制御部29から受けた制御フレームを、UNIポート25経由で、図示しないパーソナルコンピュータ等のユーザ端末へ送信する。
【0091】
UN受信処理部26は、UNIポート25経由でユーザ端末から受信したデータフレームを、バッファメモリ27経由でPON送信処理部28へ出力する。UN受信処理部26は、UNIポート25経由でユーザ端末から受信した制御フレームを、制御部29へ出力する。
【0092】
制御部29は、MPCPおよびOAM等、局側装置201およびONU202の間のPON回線の制御および管理に関する宅側処理を行なう。すなわち、制御部29は、PON回線に接続されている局側装置201と、MPCPメッセージおよびOAMメッセージをやりとりすることによって、アクセス制御等の各種制御を行なう。制御部29は、各種制御情報を含む制御フレームを生成し、PON送信処理部28へ出力する。また、制御部29は、ONU202における各ユニットの各種設定処理を行なう。
【0093】
PON送信処理部28は、UN受信処理部26から受けたデータフレームおよび制御部29から受けた制御フレームを、光通信モジュール21へ出力する。
【0094】
光通信モジュール21は、PON送信処理部28から受けたデータフレームおよび制御フレームを光信号に変換し、その光信号を局側装置201へ送信する。
【0095】
図3は、本発明の第1の実施の形態に係る宅側装置における光通信モジュールの構成を示す図である。
【0096】
図3を参照して、光通信モジュール21は、測定部31と、調整部32と、測定タイミング設定部33と、プリアンプ61と、駆動回路51と、電源66と、タイミング回路67と、発光回路75と、モニタ用受光素子PDと、マスタI/F(インタフェース)69とを含む。調整部32は、CPU(Central Processing Unit)70と、スレイブI/F71と、APC(Auto Power Control)制御部72とを含む。駆動回路51は、出力バッファ回路(変調電流供給回路)63と、バイアス電流供給回路68とを含む。発光回路75は、発光素子LDと、インダクタ78,79とを含む。CPU70は、たとえばEEPROM(Electrically Erasable Programmable Read Only Memory)である記憶部73を含む。
【0097】
たとえば、プリアンプ61と、駆動回路51と、電源66と、タイミング回路67と、測定部31と、調整部32と、測定タイミング設定部33とは、プリント基板(PCB:Print Circuit Board)に実装されている。また、たとえば、発光素子LDおよびモニタ用受光素子PDは、アセンブリされた発光モジュール(以下、TOSA:Transmitter Optical Sub-Assemblyとも称する。)に内蔵されている。これらプリント基板およびTOSAの間は、たとえばフレキシブルプリント基板(FPC:Flexible Print Circuit Board)を介して接続されている。すなわち、本発明の第1の実施の形態に係る光通信モジュールは、光信号の送信機能を有する光トランスミッタとして実施可能である。
【0098】
なお、発光素子LDおよびモニタ用受光素子PDは、下り光信号を受信するための受光素子とともにアセンブリされたBOSA(Bi-directional Optical Sub-Assembly)に内蔵されてもよい。この場合、BOSAの送信部分が、
図3に示すTOSAに相当する。本発明の第1の実施の形態に係る光通信モジュールは、光信号の送信機能および受信機能を有する光トランシーバとして実施可能である。
【0099】
プリアンプ61は、UN受信処理部26からのデータフレームおよび制御部29からの制御フレームである、送信データを受けて、当該送信データを増幅して出力する。たとえば、プリアンプ61は、当該送信データを、信号線INP,INNからバランス信号として受ける。
【0100】
駆動回路51は、発光回路75における発光素子LDを駆動する。より詳細には、出力バッファ回路63は、たとえば2つのトランジスタを有する差動駆動回路を含む。出力バッファ回路63は、プリアンプ61から受けた送信データに基づいて、発光回路75に差動変調電流を供給する。この変調電流は、局側装置201へ送信すべきデータの論理値に応じた大きさの電流である。差動駆動回路を用いる構成により、送信データの論理値の変化に対する変調電流の応答速度を向上させることができる。
【0101】
発光回路75は、上り光信号を局側装置201へ送信する。発光回路75において、発光素子LDは、固定電圧たとえば電源電圧Vccが供給される電源ノードに電気的に接続され、光信号を送信する。具体的には、発光素子LDは、電源電圧Vccの供給される電源ノードにインダクタ78を介して接続され、また、バイアス電流供給回路68にインダクタ79を介して接続されている。発光素子LDは、バイアス電流供給回路68から供給されたバイアス電流、および出力バッファ回路63から供給された変調電流に基づいて、発光し、かつ発光強度を変更する。
【0102】
電源66は、出力バッファ回路63に、電力としてたとえば電流を供給し、電力供給の開始および停止を制御することが可能である。より詳細には、電源66は、制御部29から受けたバーストディスエーブル信号に基づいて、出力バッファ回路63に電力を供給するか否かを切り替える。
【0103】
具体的には、電源66は、バーストディスエーブル信号が非活性化されている場合に出力バッファ回路63への電力供給を行なう。電源66は、バーストディスエーブル信号が活性化されている場合に当該電力供給を停止する。
【0104】
また、タイミング回路67は、出力バッファ回路63から発光素子LDへの変調電流の供給を強制的に停止する制御を行なう。
【0105】
バイアス電流供給回路68は、発光回路75に、電力としてバイアス電流を供給する。また、バイアス電流供給回路68は、制御部29から受けたバーストディスエーブル信号に基づいて、発光回路75にバイアス電流を供給するか否かを切り替える。ここで、光通信モジュール21では、発光素子LDへの変調電流の大きさがゼロの状態において、バイアス電流が発光素子LDに供給されると発光素子LDが発光するように、バイアス電流の値が設定される。なお、光通信モジュール21は、バイアス電流供給回路68を含まない構成であってもよい。
【0106】
バイアス電流供給回路68および出力バッファ回路63は、バースト光信号の送信開始タイミングに従って、バイアス電流Ibiasおよび変調電流Imodの発光素子LDへの供給をそれぞれ開始する。バイアス電流供給回路68および出力バッファ回路63は、バースト光信号の送信終了タイミングに従ってバイアス電流Ibiasおよび変調電流Imodの発光素子LDへの供給をそれぞれ停止する。
【0107】
発光回路75において、インダクタ78は、電源電圧Vccの供給される電源ノードに電気的に接続された第1端と、第2端とを有する。発光素子LDは、たとえばレーザダイオードであり、インダクタ78の第2端に電気的に接続されたアノードと、インダクタ79の第1端に電気的に接続されたカソードとを有する。出力バッファ回路63から出力された変調電流は、発光素子LDのアノードからカソードへ流れる。
【0108】
モニタ用受光素子PDは、発光素子LDから受けた光の強度に応じた電流を出力する。具体的には、モニタ用受光素子PDは、たとえばフォトダイオードであり、発光素子LDの前方光に比例した後方光を受光する。モニタ用受光素子PDは、受けた光の強度に応じた電流、たとえば当該強度に比例した電流を出力する。モニタ用受光素子PDは、固定電圧、たとえば接地電圧が供給される接地ノードに電気的に接続されている。
【0109】
測定部31は、測定タイミング設定部33によって設定された測定タイミングにおいて、モニタ用受光素子PDの出力電流Imonを測定する。
【0110】
調整部32は、測定部31による出力電流Imonの測定結果に基づいて、変調電流Imodの大きさ、たとえば振幅を調整する。
【0111】
具体的には、調整部32は、測定部31による測定結果を受けて、モニタ用受光素子PDの出力電流の大小に応じて発光素子LDの動作を制御する。たとえば、調整部32は、出力電流Imonの大小を判定する。調整部32は、その判定結果に基づいて変調電流のフィードバック制御を行なう、すなわち変調電流の大きさを調整する。
【0112】
測定タイミング設定部33は、バースト光信号の送信を制御するための制御信号に基づいて、測定部31の測定タイミングを設定する。具体的には、測定タイミング設定部33は、モニタ用受光素子PDの出力電流Imonを測定する、すなわちサンプリングする期間を示すゲート信号を生成して、そのゲート信号を測定部31へ出力する。
【0113】
ここで、発光素子LDによって送信されるバースト光信号のビットレートは2.5ギガビット/秒より大きい。また、発光素子LDによって送信されるバースト光信号のビットレートは、出力電流Imonに対する測定部31の応答速度より大きい。
【0114】
電源66は、APC制御部72から受けた制御データAPC1に基づいて、出力バッファ回路63への供給電流量を変更する。
【0115】
バイアス電流供給回路68は、APC制御部72から受けた制御データAPC2に基づいて、発光回路75への供給電流量を変更する。
【0116】
CPU70は、たとえば、信号線SCLおよび信号線SDAからなるI2Cバス経由で、制御部29との間で各種データをやりとりする。
【0117】
マスタI/F69は、CPU70およびI2Cバスの間のインタフェース機能を提供する。
【0118】
スレイブI/F71は、CPU70およびAPC制御部72の間のインタフェース機能を提供する。
【0119】
CPU70は、スレイブI/F71を介して、種々の制御データをAPC制御部72のレジスタ(図示せず)に書き込む。
【0120】
図4は、本発明の第1の実施の形態に係る宅側装置の光通信モジュールにおける駆動回路の構成を示す図である。
【0121】
図4を参照して、駆動回路51は、さらに、抵抗13,14と、フィルタ回路17とを含む。出力バッファ回路63は、抵抗11,12と、差動駆動回路18とを含む。差動駆動回路18は、N型トランジスタ15,16を含む。バイアス電流供給回路68は、電流源42を含む。
【0122】
差動駆動回路18は、送信データの論理値に応じて、発光素子LDに電流を供給するか否かを切り替える。
【0123】
抵抗11,12は、差動駆動回路18の差動出力間に接続されている。抵抗11および抵抗12は、N型トランジスタ15の第1電極、およびN型トランジスタ16の第1電極にそれぞれ接続されている。
【0124】
より詳細には、抵抗11は、電源電圧Vccの供給される電源ノードに接続された第1端と、第2端とを有する。抵抗12は、電源電圧Vccの供給される電源ノードに接続された第1端と、第2端とを有する。N型トランジスタ15は、抵抗11の第2端に接続された第1電極と、電源66の第1端に接続された第2電極と、データノードN0に接続された制御電極とを有する。N型トランジスタ16は、抵抗12の第2端に接続された第1電極と、電源66の第1端に接続された第2電極と、データノードN1に接続された制御電極とを有する。電源66の第2端は、接地電圧の供給される接地ノードに接続されている。また、バイアス電流供給回路68における電流源42は、インダクタ79の第2端と接地ノードとの間に接続されている。
【0125】
データノードN0は、送信データが論理値「0」のときに活性化される。データノードN1は、送信データが論理値「1」のときに活性化される。
【0126】
差動駆動回路18および発光回路75はDC結合(直流結合)されている。すなわち、N型トランジスタ15および抵抗11の接続ノードが、発光素子LDのアノードと、直流電源電圧である電源電圧Vccが供給されるノードとの接続ノードに、直流結合されている。N型トランジスタ16および抵抗12の接続ノードが、発光素子LDのカソードと、バイアス電流供給回路68との接続ノードに、直流結合されている。
【0127】
より詳細には、抵抗11の第2端およびN型トランジスタ15の第1電極の接続ノードと、インダクタ78の第2端および発光素子LDのアノードの接続ノードとが、抵抗13を介して接続されている。抵抗12の第2端およびN型トランジスタ16の第1電極の接続ノードと、インダクタ79の第1端および発光素子LDのカソードの接続ノードとが、抵抗14を介して接続されている。
【0128】
出力バッファ回路63において、抵抗11,12は、インピーダンス整合用の終端抵抗である。特に10G−EPONでは、バースト光信号のリンギングを防ぐために有用である。
【0129】
出力バッファ回路63における差動駆動回路18の差動出力と、発光素子LDとの間は伝送路で接続されている。より詳細には、N型トランジスタ15の第1電極および抵抗11の接続ノードと、発光素子LDのアノードとの間が、マイクロストリップライン等の伝送路で接続されている。また、N型トランジスタ16の第1電極および抵抗12の接続ノードと、発光素子LDのカソードとの間が、マイクロストリップライン等の伝送路で接続されている。この伝送路の長さは、たとえば25mm〜30mmであり、特性インピーダンスは、たとえば25Ωである。
【0130】
発光回路75およびバイアス電流供給回路68は、特にインピーダンスを考慮する必要はない。好ましくは、発光回路75およびバイアス電流供給回路68は、DC的にローインピーダンス、かつAC的にハイインピーダンスである。
【0131】
抵抗13,14は、バースト光信号の周波数特性を補正し、かつ出力バッファ回路63側の寄生容量によるインピーダンスの低下を補償するために設けられたダンピング抵抗である。
【0132】
フィルタ回路17は、差動駆動回路18および発光回路75間を流れる変調電流等の高周波成分を除去するために、抵抗13および抵抗14の間に設けられている。
【0133】
駆動回路51の動作は、以下のようになる。すなわち、送信データが論理値「1」のとき、N型トランジスタ15がオフし、N型トランジスタ16がオンする。これにより、発光回路75の電源ノードから、発光素子LDおよび差動駆動回路18のN型トランジスタ16経由で、出力バッファ回路63の接地ノードへ電流IM1が流れる。すなわち、発光素子LDにはある程度の大きさの変調電流が供給される。
【0134】
また、送信データが論理値「0」のとき、N型トランジスタ15がオンし、N型トランジスタ16がオフする。これにより、発光回路75の電源ノードから、発光素子LDを介さずに、差動駆動回路18のN型トランジスタ15経由で、出力バッファ回路63の接地ノードへ電流IM0が流れる。すなわち、発光素子LDへの変調電流の大きさはゼロになる。
【0135】
また、送信データの論理値に関わらず、電流源42により、発光回路75の電源ノードから発光素子LDを介してバイアス電流供給回路68の接地ノードへバイアス電流Ibiasが流れる。
【0136】
なお、N型トランジスタ15,16は、たとえばNPNトランジスタまたはNチャネルMOSトランジスタとすることができる。N型トランジスタ15,16の各々がNPNトランジスタである場合、上記の「第1電極」、「第2電極」および「制御電極」は、それぞれコレクタ、エミッタおよびベースに対応する。一方、N型トランジスタ15,16の各々がNチャネルMOSトランジスタである場合、上記の「第1電極」、「第2電極」および「制御電極」は、それぞれドレイン、ソースおよびゲートに対応する。
【0137】
図5は、本発明の第1の実施の形態に係る宅側装置の光通信モジュールにおける光出力およびバーストディスエーブル信号を概略的に示す図である。なお、光出力の波形において、「データ」で示している部分は、実際には、送信データの論理値に応じて「バイアス」部分のみのレベルと「バイアス」部分および「データ」部分を合わせたレベルとで変化する波形となる。
【0138】
図5を参照して、まず、局側装置201から上り光信号の送信を許可されていない期間において、バーストディスエーブル信号は活性化される。この場合、バイアス電流供給回路68は動作せず、バイアス電流は生成されない。
【0139】
次に、局側装置201から上り光信号の送信が許可されると、ONU202から上り光信号を送信するために、バーストディスエーブル信号が非活性化される(
図5において「イネーブル」と示す)。そうすると、バイアス電流供給回路68が動作を開始する。バイアス電流供給回路68は、バイアス電流を生成して発光素子LDに供給する。
【0140】
また、バーストディスエーブル信号が非活性化されると、電源66が動作を開始し、出力バッファ回路63に電流が供給される。ただし、出力バッファ回路63からの変調電流は、タイミング回路67の制御により、発光素子LDには供給されない(タイミングt1)。
【0141】
すなわち、タイミング回路67は、タイミングt1から、時間TDL経過後のタイミングt2までの期間、出力バッファ回路63から発光素子LDへの変調電流の供給を強制的に停止する。これにより、バイアス電流のレベルが不安定な状態で変調電流が流れることに起因するオーバーシュート等の発生を防ぐことができるため、回路動作を安定させることができる。
【0142】
次に、時間TDLが経過し、発光素子LDへの変調電流の供給が開始されると(タイミングt2)、無効データであるアイドルパターンが送信され始める。その後、有効なデータの送信が開始される。
【0143】
次に、ONU202からの上り光信号の送信を停止するために、タイミングt3においてバーストディスエーブル信号が活性化される(
図5において「ディスエーブル」と示す)。出力バッファ回路63が動作を停止して、変調電流の供給が停止される。その後、バイアス電流供給回路68が動作を停止して、バイアス電流の供給が停止される。
【0144】
図6は、本発明の第1の実施の形態に係るPONシステムにおけるバースト光信号の一例を示す図である。
【0145】
10G−EPONでは、GE−PONと比べて、回線速度の高速化によって各ONUからのバースト光信号の送信時間が短くなり、局側装置に接続可能なONUの数が多くなる。したがって10G−EPONでは、各ONUからのバースト光信号の間隔を短くして、PONシステムのスループットを向上させる必要がある。このため、バースト光信号のモニタ回路に要求される応答時間も短くなる。
【0146】
具体的には、
図6を参照して、たとえばIEEE802.3av(登録商標)−2009では、ONU202から送信される上り光信号のタイミングについて、以下のように規定されている。すなわち、同期パターンの長さTsyncが1.2us(マイクロ秒)であり、データすなわちペイロードの長さTdataが最小208ns(ナノ秒)であり、バーストの終了を示すEOB(End of Burst)の長さTebが20nsであり、発光回路75の立ち上がり時間Tonが512ns以下であり、発光回路75の立ち下がり時間Toffが512ns以下である。なお、Tdataの最大値は1.05ms(ミリ秒)である。また、Tsyncは、セトリングタイムの800nsと、局側装置201におけるロック時間の400nsとを含む。発光回路75の立ち上がり時間Tonの区間の最後において、アイドルパターンが送信される。
【0147】
また、バーストディスエーブル信号が非活性化されてから発光素子LDが光を出力するまでの遅延時間Teo1は、たとえば2ns程度である。また、バーストディスエーブル信号が活性化されてから変調電流Imodの供給が停止されるまでの遅延時間Teo2は、たとえば2ns程度である。
【0148】
また、たとえば、バーストディスエーブル信号が非活性化されて発光素子LDが光を出力するタイミングtsから、バイアス電流が所定値に達するタイミングtpbsまでのバイアスセトリング区間の長さが55nsである。タイミングtpbsからバイアス電流が安定するタイミングtpbeまでのプリバイアス区間の長さが10nsである。無効データであるアイドルパターンが送信されるタイミングtpbeから、タイミングtipまでの区間の長さが447nsである。
【0149】
また、発光回路75の立ち下がり時間Toffをポストバイアス区間とも称する。発光回路75の立ち下がり時間Toffとは、バーストディスエーブル信号が活性化された(バーストディスエーブル信号が立上がった)後のタイミングtmeから、発光素子LDが光出力を停止するまでの区間のうち、タイミングtposからタイミングtpoeまでの区間である。タイミングtmeは、バーストディスエーブル信号が活性化されてから遅延時間Teo2が経過したタイミングである。
【0150】
光通信モジュール21では、出力バッファ回路63は、バイアス電流供給回路68がバイアス電流Ibiasの供給を開始した後に、変調電流Imodの供給を開始する。
【0151】
そして、出力電流Imonの測定タイミングは、バイアス電流Ibiasの供給開始タイミングts後、かつ変調電流Imodの供給開始タイミングtpbeから遡って所定時間以内のタイミングである。
【0152】
具体的には、光通信モジュール21は、
図5に示すタイミングt1からタイミングt2までの期間において、バイアスレベルすなわちモニタ用受光素子PDの出力電流Imonの大きさを測定する。この期間は、詳細には、
図6に示す、発光回路75の立ち上がり時間Tonに相当する区間のうち、バイアスセトリング区間およびアイドルパターンの区間を除いた区間である、プリバイアス区間である。そして、光通信モジュール21は、この測定結果を用いて、バースト光信号の消光比が所望の値になるように、発光素子LDへの変調電流をフィードバック制御する。
【0153】
ここで、光通信モジュール21は、プリバイアス区間において、バイアス電流Ibiasが安定したタイミング、すなわちプリバイアス区間が終わる直前の出力電流Imonをモニタする構成が好ましい。
【0154】
なお、光通信モジュール21は、プリバイアス区間において出力電流Imonをモニタする構成に限らず、ポストバイアス区間において出力電流Imonをモニタする構成であってもよい。
【0155】
すなわち、光通信モジュール21では、バイアス電流供給回路68は、出力バッファ回路63が変調電流Imodの供給を停止した後に、バイアス電流Ibiasの供給を停止する。
【0156】
そして、出力電流Imonの測定タイミングは、変調電流Imodの供給停止タイミングtme後、かつバイアス電流Ibiasの供給停止タイミングtpoeから遡って所定時間以内のタイミングである。
【0157】
具体的には、光通信モジュール21は、
図5に示すタイミングt3以降の期間において、バイアスレベルすなわちモニタ用受光素子PDの出力電流Imonの大きさを測定する。この区間は、詳細には、
図6に示す、発光回路75の立ち下がり時間Toffに相当する区間のうちのバイアス電流が一定となる区間である、ポストバイアス区間である。そして、光通信モジュール21は、この測定結果を用いて、バースト光信号の消光比が所望の値になるように、発光素子LDへの変調電流をフィードバック制御する。
【0158】
図7は、モニタ用受光素子の出力電流と消光比との関係を示す図である。
図7を参照して、モニタ用受光素子PDの出力電流Imonが閾値Ith以上になると、発光素子LDが発光し始める。発光素子LDの光出力P0は、発光素子LDにバイアス電流Ibiasが供給されるとともに発光素子LDへの変調電流Imodの大きさがゼロである状態の発光素子LDの光出力である。発光素子LDの光出力P1は、発光素子LDにバイアス電流Ibiasおよび、ある程度の大きさの変調電流Imodが供給されている状態の発光素子LDの光出力P1である。光出力P0と光出力P1との比が消光比である。
【0159】
図7から、変調電流Imodの大きさを調整することにより、発光素子LDの消光比を調整できることが分かる。
【0160】
図8は、本発明の第1の実施の形態に係る光通信モジュールにおける変調電流調整の具体例を示す図である。
図8において、横軸は時間であり、縦軸はモニタ用受光素子PDの出力電流Imonである。また、Imon_dcは、出力電流Imonの直流レベル、すなわち平均レベルである。
【0161】
図8を参照して、たとえば、出力電流Imonの測定タイミングはタイミングt31、およびタイミングt32である。タイミングt31は、バイアス電流Ibiasの供給開始タイミングtsの後、かつ、変調電流Imodの供給開始タイミングtpbeから遡って所定時間以内のタイミングである。タイミングt32は、変調電流Imodの供給開始タイミングtpbeの後のタイミングである。タイミングt31およびt32において、測定部31は、出力電流Imonの直流レベルを測定する。
【0162】
そして、調整部32は、タイミングt32において測定された出力電流Imonの直流レベルが、タイミングt31において測定された出力電流Imonの直流レベルの所定数倍になるように変調電流Imodの大きさを調整する。
【0163】
具体的には、たとえば、所望の消光比が7[dB]である場合、すなわち”1”信号のレベルが”0”信号のレベルの約5倍となる状態を目標とする場合を考える。
【0164】
この場合、プリバイアス区間における出力電流ImonがX[mA]とモニタされたとする。調整部32は、変調電流印加後の出力電流Imonの直流レベルImon_dcが3X[mA]となるように、変調電流の値を決定する。
【0165】
具体的には、タイミングt32の一例であるタイミングtip,tc1〜tc3において、出力電流Imonの直流レベルが3X[mA]に達していない場合、変調電流Imodを段階的に大きくしていく。このとき、出力電流Imonの直流レベルが3X[mA]に近づくにつれて、変調電流Imodの制御幅が小さく設定される。
【0166】
ここで、プリバイアス区間における出力電流Imonは、プリバイアス区間において発光素子LDに供給されるバイアス電流に対応する。
【0167】
あるいは、たとえば、出力電流Imonの測定タイミングは、タイミングt33、および変調電流Imodの供給停止タイミングtmeの前のタイミングt32である。タイミングt33は、変調電流Imodの供給停止タイミングtme後、かつバイアス電流Ibiasの供給停止タイミングtpoeから遡って所定時間以内のタイミングである。この場合のタイミングt32は、たとえば、タイミングt33に対応するバースト光信号の次に、同じ光通信モジュール21から送信されるバースト光信号におけるタイミングである。タイミングt33およびt32において、測定部31は、出力電流Imonの直流レベルを測定する。
【0168】
そして、調整部32は、タイミングt32において測定された出力電流Imonの直流レベルが、タイミングt33において測定された出力電流Imonの直流レベルの所定数倍になるように変調電流Imodの大きさを調整する。
【0169】
具体的には、たとえば、所望の消光比が7[dB]である場合、すなわち”1”信号のレベルが”0”信号のレベルの約5倍となる状態を目標とする場合を考える。
【0170】
この場合、ポストバイアス区間における出力電流ImonがX[mA]とモニタされたとする。調整部32は、変調電流印加後の出力電流Imonの直流レベルImon_dcが3X[mA]となるように、変調電流の値を決定する。
【0171】
ここで、ポストバイアス区間における出力電流Imonは、ポストバイアス区間において発光素子LDに供給されるバイアス電流に対応する。
【0172】
調整部32において、記憶部73は、出力電流Imonの大きさと変調電流Imodの大きさとの比を表す情報、たとえば比例定数を記憶する。上記の例では、比例定数は「3」である。調整部32は、当該情報を用いて変調電流Imodの大きさを調整する。
【0173】
図9は、本発明の第1の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0174】
図9を参照して、測定部31は、オペアンプ81,82と、抵抗83,84,99と、ローパスフィルタ(LPF)85と、サンプルホールド回路86,87と、カレントミラー回路98とを含む。調整部32は、CPU70と、APC制御部72と、抵抗88,89と、コンパレータ90とを含む。測定タイミング設定部33は、ORゲート91,97と、オフディレイ回路93,94,95と、NOTゲート96と、抵抗92とを含む。
【0175】
測定部31において、カレントミラー回路98は、モニタ用受光素子PDの出力電流Imonに対応するミラー電流を生成して出力する。モニタ用受光素子PDには、カレントミラー回路98を介してバイアス電圧が供給される。
【0176】
APC制御部72は、モニタ用受光素子PDの出力電流の大小に応じて発光素子LDへのバイアス電流の大きさを調整する。APC制御部72は、カレントミラー回路98の出力電流を電圧に変換する。APC制御部72は、変換した電圧と、たとえばCPU70によってAPC制御部72のレジスタ(図示せず)に書き込まれた参照電圧とを比較する。APC制御部72は、その比較結果に基づいて制御データAPC2を作成する。APC制御部72は、発光素子LDから出力される光信号の強度が一定になるように制御データAPC2を作成する。
【0177】
抵抗99は、カレントミラー回路98からのミラー電流を受ける第1端と、接地電圧の供給されるノードに接続された第2端とを有する。抵抗99により、カレントミラー回路98からのミラー電流が受光電圧に変換される。
【0178】
なお、抵抗99は、可変抵抗であってもよい。この場合、たとえば、CPU70が抵抗99の抵抗値を調整する。これにより、モニタ用受光素子PDのダイナミックレンジ等の個体ばらつきに対処することができるとともに、消光比の調整を行なうことができる。
【0179】
オペアンプ81は、バッファとして動作し、抵抗83および抵抗84の抵抗値によって決まるゲインで、抵抗99によって変換された受光電圧を増幅して出力する。具体的には、抵抗83の抵抗値をR1とし、抵抗84の抵抗値をR2とすると、オペアンプ81は、受光電圧のレベルを((R1+R2)/R1)倍した電圧を出力する。
【0180】
サンプルホールド回路86は、ゲート信号Sg1を受けて、たとえばゲート信号Sg1が論理ローレベルになると、オペアンプ81から受けた電圧をサンプリングして、サンプリングした電圧をコンパレータ90へ出力する。また、サンプルホールド回路86は、ゲート信号Sg1が論理ハイレベルとなる期間、サンプリングした電圧を保持するとともに、その保持した電圧をコンパレータ90へ出力する。ゲート信号Sg1が論理ローレベルである期間は、測定タイミング設定部33によって設定された測定タイミング内の区間に相当する。一方、ゲート信号Sg1が論理ハイレベルとなる期間は、その測定タイミング外の区間である。サンプルホールド回路86は、モニタ用受光素子PDの出力電流Imonに相当する値、すなわち、オペアンプ81から出力される電圧(増幅された受光電圧)の値をサンプリングする。サンプルホールド回路86は、モニタ用受光素子PDの出力電流Imonの値をサンプリングしてもよい。
【0181】
オペアンプ82は、バッファとして動作し、抵抗99によって変換された受光電圧をローパスフィルタ85へ出力する。
【0182】
ローパスフィルタ85は、オペアンプ82から受けた電圧の周波数成分のうち、所定の周波数以上の成分を減衰させる。このローパスフィルタ85により、
図6に示すアイドルパターン、同期パターン、およびペイロードの期間である、変調区間における出力電流Imonの高周波成分がカットされて、変調区間における出力電流Imonの直流レベルをモニタすることが可能となる。
【0183】
サンプルホールド回路87は、ゲート信号Sg2を受けて、たとえばゲート信号Sg2が論理ローレベルになると、ローパスフィルタ85を通過した電圧をサンプリングして、サンプリングした電圧をコンパレータ90へ出力する。また、サンプルホールド回路87は、ゲート信号Sg2が論理ハイレベルとなる期間、サンプリングした電圧を保持するとともに、その保持した電圧をコンパレータ90へ出力する。ゲート信号Sg2が論理ローレベルである期間は、測定タイミング設定部33によって設定された測定タイミング内の区間に相当する。一方、ゲート信号Sg2が論理ハイレベルとなる期間は、その測定タイミング外の区間である。サンプルホールド回路87は、モニタ用受光素子PDの出力電流Imonに相当する値、すなわち、ローパスフィルタ85を通過した電圧の値をサンプリングする。サンプルホールド回路87は、モニタ用受光素子PDの出力電流Imonの値をサンプリングしてもよい。
【0184】
測定タイミング設定部33において、ORゲート91は、たとえば制御部29から出力されるバーストディスエーブル信号および送信ディスエーブル信号の論理和を示す信号を出力する。ここで、送信ディスエーブル信号は、ONU202において省電力制御を行なうために、各種回路の動作を停止するための制御信号である。
【0185】
ORゲート91の出力信号は、抵抗92の第1端が接続される信号ラインを介してオフディレイ回路93〜95へ出力される。抵抗92は、固定電圧たとえば電源電圧Vccが供給される電源ノードに接続された第2端を有する。
【0186】
オフディレイ回路93〜95は、制御信号であるORゲート91の出力信号から測定タイミングを生成する遅延回路である。オフディレイ回路93〜95は、バーストディスエーブル信号がディスエーブル(論路ハイレベル)からイネーブル(論理ローレベル)に変化すると、その変化を所定時間遅延させた信号を出力する。具体的に説明すると、オフディレイ回路93〜95は、ORゲート91の出力信号の立ち下がりエッジをそれぞれ55ns、65nsおよび510ns遅延させ、かつORゲート91の出力信号の論理レベルを反転させた信号Sa1、Sa2およびSa3をそれぞれ出力する。
【0187】
バーストディスエーブル信号がイネーブル(論理ローレベル)からディスエーブル(論路ハイレベル)に変化した場合には、オフディレイ回路93〜95は、その出力信号を変化させる。ただし、オフディレイ回路93〜95の各々は、その出力信号の変化を遅延させなくてもよい。これにより、バーストディスエーブル信号と同期した測定タイミング設定部を構成することができる。
【0188】
図27は、
図9に示されるオフディレイ回路93の一構成例を示した図である。
図27を参照して、オフディレイ回路93は、ダイオード151と、抵抗152,154と、コンデンサ153と、N型トランジスタ155とを備える。
【0189】
ORゲート91からの信号はダイオード151のアノードに入力される。抵抗152は、ダイオード151のカソードと、N型トランジスタ155の制御電極との間に接続される。コンデンサ153は、抵抗152およびダイオード151の接続点と接地との間に接続される。
【0190】
抵抗154は、電源電圧Vccが供給される電源ノードと、N型トランジスタ155の第1電極との間に接続される。N型トランジスタ155の第2電極は接地される。N型トランジスタ155の第1電極からは、ダイオード151のアノードに入力される信号とは、論理レベルが反転した信号が出力される。N型トランジスタ155は、たとえばNPNトランジスタである。上記の「第1電極」、「第2電極」および「制御電極」は、それぞれNPNトランジスタのコレクタ、エミッタおよびベースに対応する。
【0191】
ダイオード151のアノードに入力される信号のレベルが論理ローレベルである場合(バーストディスエーブル信号がイネーブルの場合)、ダイオード151は、ハイインピーダンス(Hi−Z)となるので、τ=R×Cによって決定される遅延が生じる。ここでRは、抵抗152の抵抗値であり、Cは、コンデンサ153の容量値である。一方、ダイオード151のアノードに入力される信号のレベルが論理ハイレベルである場合(バーストディスエーブル信号がディスエーブルの場合)、ダイオード151がローインピーダンスとなる。したがって時定数τ(=R×C)での遅延が生じない。
【0192】
図9に示されるオフディレイ回路94,95は、
図27に示される構成と同じ構成を採用することができる。オフディレイ回路94,95は、オフディレイ回路93とは時定数τが異なる。抵抗153の抵抗値および/またはコンデンサ152の容量値を適宜調整することで、オフディレイ回路94,95の時定数を適切に設定することができる。
【0193】
なお、バーストディスエーブル信号に代えてバーストイネーブル信号が用いられる場合には、オフディレイ回路をオンディレイ回路に置き換えることができる。この場合、オンディレイ回路は、バーストイネーブル信号がディスエーブル(論理ローレベル)からイネーブル(論路ハイレベル)に変化したときに、その変化を所定時間遅延させた信号を出力する。一方、バーストイネーブル信号がイネーブル(論路ハイレベル)からディスエーブル(論理ローレベル)に変化したときには、オンディレイ回路は、その出力信号を変化させる。ただしオンディレイ回路の出力信号の変化を遅延させなくてもよい。
【0194】
図9に戻り、ORゲート97は、オフディレイ回路93から受けた信号Sa1の論理レベルを反転させた信号と、オフディレイ回路94から受けた信号Sa2との論理和を示すゲート信号Sg1をサンプルホールド回路86へ出力する。
【0195】
NOTゲート96は、オフディレイ回路95から受けた信号Sa3の論理レベルを反転させたゲート信号Sg2をサンプルホールド回路87およびCPU70へ出力する。
【0196】
調整部32において、コンパレータ90は、サンプルホールド回路86から受けた電圧とサンプルホールド回路87から受けた電圧とを比較する。コンパレータ90は、その比較結果を示す信号IcompをCPU70へ出力する。
【0197】
CPU70は、コンパレータ90から受けた信号Icompに基づいて、変調電流の制御値を決定する。CPU70は、抵抗88,89の第1端がそれぞれ接続される信号線SCLおよび信号線SDAからなるI2Cバス経由で、当該制御値をAPC制御部72へ出力する。なお、光通信モジュール21の電源投入直後は、CPU70において保持する初期値が制御値としてAPC制御部72へ出力される。抵抗88,89は、固定電圧たとえば電源電圧Vccが供給される電源ノードに接続された第2端を有する。
【0198】
APC制御部72は、CPU70から受けた制御値に基づく制御データAPC1を電源66へ出力する。
【0199】
具体的には、たとえば、所望の消光比が7[dB]である場合、すなわち”1”信号のレベルが”0”信号のレベルの約5倍となる状態を目標とする場合を考える。
【0200】
この場合、光通信モジュール21では、受光電圧のレベルを5倍した電圧がオペアンプ81から出力されるように、抵抗83,84の抵抗値を設定する。そうすると、コンパレータ90の出力信号は、たとえば、変調区間における出力電流Imonの直流レベルがプリバイアス区間における出力電流Imonの5倍より大きい場合には論理ハイレベルとなり、小さい場合には論理ローレベルとなる。
【0201】
たとえば、電源66の出力電流の標準値を40mAとした場合、CPU70は、コンパレータ90の出力信号が論理ハイレベルの場合には、変調電流が2mA小さくなるように制御値を決定する。CPU70は、コンパレータ90の出力信号が論理ローレベルの場合には、変調電流が2mA大きくなるように制御値を決定する。
【0202】
これにより、プリバイアス区間におけるバイアスレベルすなわちモニタ用受光素子PDの出力電流Imonの直流レベルを一定倍した直流レベルを有する変調電流を生成することができるため、発光素子LDの消光比を所望の値にすることができる。
【0203】
なお、モニタ用受光素子PDの出力電流Imonの測定および変調電流の制御値の決定は、変調区間において1回だけ行ってもよいし、複数回行ってもよい。
【0204】
また、コンパレータ90の代わりにオペアンプを用いてもよい。この場合、CPU70は、当該オペアンプから、サンプルホールド回路86の出力電圧とサンプルホールド回路87の出力電圧との差分を示す信号Icompを受ける。
【0205】
このとき、たとえば、信号Icompのレベルと所定の基準値との差の絶対値が大きい場合には、フィードバック制御における変調電流の制御幅すなわち変化量を大きくする。信号Icompのレベルと所定の基準値との差の絶対値が小さい場合には、フィードバック制御における変調電流の制御幅すなわち変化量を小さくする。
【0206】
これにより、変調電流のフィードバック制御における収束時間を短縮し、かつ安定して収束させることが可能となる。一方、コンパレータを用いる構成では、オペアンプを用いる構成と比べて、応答速度を向上させることができる。
【0207】
具体的には、上記所定の基準値が1.65Vである場合、CPU70は、信号Icompのレベルが2.9Vのとき、変調電流の制御幅を−2mAステップとする。
【0208】
また、CPU70は、信号Icompのレベルが1.8Vのとき、変調電流の制御幅を−0.1mAステップとする。
【0209】
また、CPU70は、信号Icompのレベルが1.5Vのとき、変調電流の制御幅を+0.1mAステップとする。
【0210】
また、CPU70は、信号Icompのレベルが0.4Vのとき、変調電流の制御幅を+2mAステップとする。
【0211】
なお、光通信モジュール21は、プリバイアス区間またはポストバイアス区間における出力電流Imonのバイアスレベルと、変調区間における出力電流Imonの直流レベルとに基づいて変調電流の値を決定する構成に限らない。光通信モジュール21は、プリバイアス区間またはポストバイアス区間における出力電流Imonのバイアスレベルに基づいて変調電流の値を決定する構成であってもよい。また、光通信モジュール21は、プリバイアス区間またはポストバイアス区間の出力電流Imonの測定結果に基づいて変調電流の値を決定した後、変調区間の出力電流Imonの測定結果に基づいて当該値を補正する構成であってもよい。
【0212】
また、光通信モジュール21は、バーストディスエーブル信号または送信ディスエーブル信号が活性化されている状態においてCPU70によるコンパレータ90の出力信号に基づく変調電流の変更動作を停止させることが可能である場合には、バースト光信号の送信停止時であってもサンプルホールド回路86に与える制御信号をサンプルモードに対応する論理レベルとすることが可能である。この場合、オフディレイ回路94およびORゲート97を設けない構成とすることができる。ただし、サンプルホールド回路86は、論理ハイレベルの制御信号が与えられた場合にサンプルモードで動作させる。
【0213】
図10は、本発明の第1の実施の形態に係る宅側装置の光通信モジュールにおけるモニタ用制御信号の一例を示す図である。
【0214】
図10を参照して、タイミングt11からタイミングt13までの期間がプリバイアス区間に相当する。タイミングt13からタイミングt14までの期間が、無効データであるアイドルパターンが送信される区間に相当する。タイミングt14からタイミングt15までの期間(Tg2)が、有効データである同期パターンおよびペイロードが送信される区間に相当する。
【0215】
まず、タイミングt11において、バーストディスエーブル信号が論理ハイレベルから論理ローレベルに遷移する。このとき、ゲート信号Sg1およびSg2は、論理ハイレベルである。
【0216】
次に、タイミングt11から55ns後のタイミングt12において、オフディレイ回路93の出力信号Sa1が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg1が論理ハイレベルから論理ローレベルに遷移する。
【0217】
次に、タイミングt11から65ns後のタイミングt13において、オフディレイ回路94の出力信号Sa2が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg1が論理ローレベルから論理ハイレベルに遷移する。
【0218】
また、タイミングt11から510ns後のタイミングt14において、オフディレイ回路95の出力信号Sa3が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg2が論理ハイレベルから論理ローレベルに遷移する。
【0219】
次に、タイミングt14の後のタイミングt15において、バーストディスエーブル信号が論理ローレベルから論理ハイレベルに遷移する。これにより、オフディレイ回路93〜95の出力信号Sa1〜Sa3が論理ハイレベルから論理ローレベルに遷移する。出力信号Sa3の当該遷移により、ゲート信号Sg2が論理ローレベルから論理ハイレベルに遷移する。
【0220】
このように、ゲート信号Sg1は、タイミングt12まで論理ハイレベルであり、タイミングt12からタイミングt13までの期間(Tg1)において論理ローレベルになり、タイミングt13以降、再び論理ハイレベルになる。
【0221】
すなわち、測定タイミング設定部33は、プリバイアス区間におけるタイミングを示すゲート信号Sg1を生成する。
【0222】
また、ゲート信号Sg2は、タイミングt14まで論理ハイレベルであり、タイミングt14からタイミングt15までの期間において論理ローレベルになり、タイミングt15以降、再び論理ハイレベルになる。
【0223】
すなわち、測定タイミング設定部33は、有効データの送信される区間におけるタイミングを示すゲート信号Sg2を生成する。
【0224】
図11は、本発明の第1の実施の形態に係る発光素子の制御方法の手順を示すフローチャートである。
【0225】
図11を参照して、まず、モニタ用受光素子PDの出力電流Imonを測定する測定タイミングを、バースト光信号の送信を制御するための制御信号たとえばバーストディスエーブル信号および送信ディスエーブル信号に基づいて設定する(ステップS1)。
【0226】
次に、設定した測定タイミングにおいて出力電流Imonを測定する(ステップS2)。
【0227】
次に、出力電流Imonの測定結果に基づいて、変調電流Imodの大きさを調整する(ステップS3)。
【0228】
ところで、変調電流について、前述のようなフィードフォワード制御を行なう方法では、環境温度の変化に対しては適切な変調電流を設定することができる。しかしながら、発光素子の経年劣化に対して適切な変調電流を設定することは困難である。また、変調電流について、前述のようなルックアップテーブルを作成すると、作成コストが高くなる。
【0229】
また、変調電流についてモニタ用受光素子を用いたフィードバック制御を行なう場合、たとえば10G−EPONでは、スクランブルされた10Gbpsの光信号をモニタする必要がある。しかしながら、モニタ用受光素子の寄生容量の影響により、当該光信号について安定した振幅をモニタすることが困難である。
【0230】
また、光信号のモニタ回路の応答性を向上させるために、10Gbps用トランスインピーダンスアンプを使用する構成では、部品コストおよび実装コストが高くなる。低コストが求められるONUでは、この構成を採用することは困難である。
【0231】
また、パイロット電流を発光素子への供給電流に重畳する方法でも、たとえば10G−EPONのONUに求められるバースト応答、あるいはフィードバック制御によって所望の光信号レベルに到達するまでの要求時間を満たすことは困難である。
【0232】
また、10G−EPONのONUから送信されるフレームのペイロードの信号に対して約100ms周期のパイロット電流よりも高速な電流を重畳すると、後方光の変化量を正確にモニタすることができなくなる。
【0233】
これに対して、本発明の第1の実施の形態に係る光通信モジュールでは、測定部31は、設定された測定タイミングにおいてモニタ用受光素子PDの出力電流Imonを測定する。調整部32は、測定部31による出力電流Imonの測定結果に基づいて、変調電流Imodの大きさを調整する。そして、測定タイミング設定部33は、バースト光信号の送信を制御するための制御信号に基づいて上記測定タイミングを設定する。
【0234】
このような構成により、特に大幅な回路追加を行なうことなく、高速なバースト光信号について安定した振幅をモニタすることができる。また、作成コストが高くなるルックアップテーブルを作成することなく、また、10Gbps用トランスインピーダンスアンプ等、高コストとなる部品を使用することなく、低コストで、変調電流のフィードバック制御を行なうことができる。この変調電流のフィードバック制御により、発光素子の経年劣化に対して適切な変調電流を設定することができる。
【0235】
したがって、本発明の第1の実施の形態に係る光通信モジュールでは、発光素子から送信されるバースト光信号を良好にモニタし、当該発光素子を適切に制御するとともに、製造コストの上昇を抑制することができる。
【0236】
また、本発明の第1の実施の形態に係る光通信モジュールでは、出力バッファ回路63は、バイアス電流供給回路68がバイアス電流Ibiasの供給を開始した後に変調電流Imodの供給を開始する。そして、出力電流Imonの測定タイミングは、バイアス電流Ibiasの供給開始タイミング後、かつ変調電流Imodの供給開始タイミングから遡って所定時間以内のタイミングである。
【0237】
このような構成により、モニタ用受光素子PDの出力電流Imonの直流レベルを測定すればよいことから、追加回路が少なくてすみ、構成の簡易化を図ることができる。また、たとえば、発光素子LDに対してバイアス電流が単独で供給されている段階で適切な変調電流を早期に設定することができる。
【0238】
また、本発明の第1の実施の形態に係る光通信モジュールでは、出力電流Imonの測定タイミングは、バイアス電流Ibiasの供給開始タイミング後、かつ変調電流Imodの供給開始タイミングから遡って所定時間以内の第1のタイミング、および変調電流Imodの供給開始タイミングの後の第2のタイミングである。
【0239】
このような構成により、変調電流の供給開始前のタイミングおよび変調電流の供給開始後のタイミングにおいて測定したモニタ用受光素子PDの出力電流Imonに基づいて、より適切な変調電流値を設定することができる。
【0240】
また、本発明の第1の実施の形態に係る光通信モジュールでは、バイアス電流供給回路68は、出力バッファ回路63が変調電流Imodの供給を停止した後にバイアス電流Ibiasの供給を停止する。そして、出力電流Imonの測定タイミングは、変調電流Imodの供給停止タイミング後、かつバイアス電流Ibiasの供給停止タイミングから遡って所定時間以内のタイミングである。
【0241】
このような構成により、モニタ用受光素子PDの出力電流Imonの直流レベルを測定すればよいことから、追加回路が少なくてすみ、構成の簡易化を図ることができる。また、たとえば、発光素子LDに対してバイアス電流が単独で供給されている段階で適切な変調電流を早期に設定することができる。
【0242】
また、本発明の第1の実施の形態に係る光通信モジュールでは、出力電流Imonの測定タイミングは、変調電流Imodの供給停止タイミング後、かつバイアス電流Ibiasの供給停止タイミングから遡って所定時間以内の第1のタイミング、および変調電流Imodの供給停止タイミングの前の第2のタイミングである。
【0243】
このような構成により、変調電流の供給停止後のタイミングおよび変調電流の供給停止前のタイミングにおいて測定したモニタ用受光素子PDの出力電流Imonに基づいて、より適切な変調電流値を設定することができる。
【0244】
また、本発明の第1の実施の形態に係る光通信モジュールでは、測定部31は、出力電流Imonの直流レベルを測定する。調整部32は、第2のタイミングにおいて測定された出力電流Imonの直流レベルが、第1のタイミングにおいて測定された出力電流Imonの直流レベルの所定数倍になるように変調電流Imodの大きさを調整する。
【0245】
このような構成により、変調電流の供給開始前における出力電流Imonの直流レベルを基準として、変調電流の供給開始後における出力電流Imonを適切に設定することができる。
【0246】
また、本発明の第1の実施の形態に係る光通信モジュールでは、記憶部73は、出力電流Imonの大きさと変調電流Imodの大きさとの比を表す情報を記憶する。そして、調整部32は、当該情報を用いて変調電流Imodの大きさを調整する。
【0247】
このような構成により、記憶部73における情報の書き換えにより、任意の消光比を得ることができる。また、モニタ用受光素子PDの出力電流Imonから変調電流の設定値を簡易な処理で算出することができる。
【0248】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0249】
<第2の実施の形態>
本実施の形態は、第1の実施の形態に係る光通信モジュールと比べて測定タイミングを変更した光通信モジュールに関する。以下で説明する内容以外は第1の実施の形態に係る光通信モジュールと同様である。
【0250】
本発明の第2の実施の形態に係る光通信モジュールでは、出力電流Imonの測定タイミングは、バースト光信号における所定のビット列の区間たとえば同期パターン区間に含まれる。測定部31は、この同期パターン区間における出力電流Imonの振幅を測定する。
【0251】
そして、調整部32は、測定部31によって測定された振幅が目標値になるように、変調電流Imodの大きさを調整する。
【0252】
図12は、本発明の第2の実施の形態に係る光通信モジュールにおけるモニタ用受光素子の出力電流の測定タイミングを説明するための図である。
図12において、横軸は時間であり、縦軸はモニタ用受光素子PDの出力電流Imonである。また、Imon_biasは、出力電流Imonに含まれるバイアス電流成分であり、Imon_modは出力電流Imonに含まれる変調電流成分である。
【0253】
図12を参照して、光通信モジュール21は、バースト光信号の同期パターン区間における振幅をモニタし、所望の消光比が得られるように、変調電流をフィードバック制御する。具体的には、測定部31は、出力電流Imonに含まれるバイアス電流成分Imon_modを、バースト光信号の振幅としてモニタする。
【0254】
前述のように、光信号をモニタするための帯域が不足すると、ペイロード区間において、スクランブルされた10Gbpsの信号、特に”0”信号と”1”信号が交互に送信されるデータの光信号をモニタすることが困難となる。これに対して、同期パターンは各バースト光信号において常に固定のデータパターンであり、また、最大同符号連続ビット数は6ビットであることから、バースト光信号の振幅を安定してモニタすることができる。
【0255】
図13は、本発明の第2の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0256】
図13を参照して、測定部31は、カレントミラー回路101と、抵抗102と、振幅検知部103と、サンプルホールド回路104とを含む。調整部32は、CPU70と、APC制御部72と、コンパレータ107と、抵抗105,106とを含む。測定タイミング設定部33は、ORゲート108,112と、オフディレイ回路110,111と、抵抗109とを含む。
【0257】
測定部31において、カレントミラー回路101は、モニタ用受光素子PDの出力電流Imonに対応するミラー電流を生成して出力する。モニタ用受光素子PDには、カレントミラー回路101を介してバイアス電圧が供給される。
【0258】
APC制御部72は、モニタ用受光素子PDの出力電流の大小に応じて発光素子LDへのバイアス電流の大きさを調整する。APC制御部72は、カレントミラー回路101の出力電流を電圧に変換する。APC制御部72は、変換した電圧と、たとえばCPU70によって自己のレジスタ(図示せず)に書き込まれた参照電圧とを比較する。APC制御部72は、その比較結果に基づいて制御データAPC2を作成する。APC制御部72は、発光素子LDから出力される光信号の強度が一定になるように制御データAPC2を作成する。
【0259】
抵抗102は、カレントミラー回路101からのミラー電流を受ける第1端と、接地電圧の供給されるノードに接続された第2端とを有する。抵抗102により、カレントミラー回路101からのミラー電流が受光電圧に変換される。
【0260】
なお、抵抗102は、可変抵抗であってもよい。この場合、たとえば、CPU70が抵抗102の抵抗値を調整する。これにより、モニタ用受光素子PDのダイナミックレンジ等の個体ばらつきに対処し、また、消光比の調整を行なうことができる。
【0261】
振幅検知部103は、抵抗102によって変換された受光電圧の交流成分すなわち振幅を検知し、検知した振幅を示す信号を出力する。たとえば、振幅検知部103は、受光電圧の最大ピークおよび最小ピークを検出し、これらの差分を示す信号を出力する。
【0262】
サンプルホールド回路104は、ゲート信号Sg11を受けて、たとえばゲート信号Sg11が論理ローレベルになると、振幅検知部103から受けた信号をサンプリングして、サンプリングした電圧をコンパレータ107へ出力する。また、サンプルホールド回路104は、ゲート信号Sg11が論理ハイレベルとなる期間、サンプリングした信号を保持するとともに、その保持した電圧をコンパレータ107へ出力する。後述するように、ゲート信号Sg11は、バースト光信号の同期パターン区間におけるタイミングを示す。サンプルホールド回路104は、モニタ用受光素子PDの出力電流Imonに相当する値として、振幅検知部103からの信号の値をサンプリングする。
【0263】
測定タイミング設定部33において、ORゲート108は、たとえば制御部29から出力されるバーストディスエーブル信号および送信ディスエーブル信号の論理和を示す信号を出力する。ここで、送信ディスエーブル信号は、ONU202において省電力制御を行なうために、各種回路の動作を停止するための制御信号である。
【0264】
ORゲート108の出力信号は、抵抗109の第1端が接続される信号ラインを介してオフディレイ回路110,111へ出力される。抵抗109は、固定電圧たとえば電源電圧Vccが供給される電源ノードに接続された第2端を有する。
【0265】
オフディレイ回路110,111は、ORゲート108の出力信号の立ち下がりエッジをそれぞれ510nsおよび1.7us遅延させ、かつ論理レベルを反転させた信号Sa1およびSa12をそれぞれ出力する。オフディレイ回路110,111は、制御信号であるORゲート108の出力信号から測定タイミングを生成する遅延回路である。
【0266】
ORゲート112は、オフディレイ回路110から受けた信号Sa11の論理レベルを反転させた信号と、オフディレイ回路111から受けた信号Sa12との論理和を示すゲート信号Sg11をサンプルホールド回路104およびCPU70へ出力する。
【0267】
調整部32において、コンパレータ107は、サンプルホールド回路104から受けた電圧とCPU70から受けた振幅の基準値とを比較する。コンパレータ107は、その比較結果を示す信号IcompをCPU70へ出力する。この基準値は、たとえば200mVである。
【0268】
CPU70は、コンパレータ107から受けた信号Icompに基づいて、変調電流の制御値を決定する。CPU70は、抵抗105,106の第1端がそれぞれ接続される信号線SCLおよび信号線SDAからなるI2Cバス経由で、当該制御値をAPC制御部72へ出力する。なお、光通信モジュールの電源投入直後は、CPU70において保持する初期値が制御値としてAPC制御部72へ出力される。抵抗105,106は、固定電圧たとえば電源電圧Vccが供給される電源ノードに接続された第2端を有する。
【0269】
APC制御部72は、CPU70から受けた制御値に基づく制御データAPC1を電源66へ出力する。
【0270】
具体的には、たとえば、所望の消光比が7[dB]である場合、すなわち”1”信号のレベルが”0”信号のレベルの約5倍となる状態を目標とする場合を考える。上記振幅の基準値は、この7[dB]に相当する値が設定される。
【0271】
この場合、コンパレータ107の出力信号は、たとえば、同期パターン区間における出力電流Imonの直流レベルが上記基準値より大きい場合には論理ハイレベルとなり、小さい場合には論理ローレベルとなる。
【0272】
たとえば、電源66の出力電流の標準値を40mAとした場合、CPU70は、コンパレータ107の出力信号が論理ハイレベルの場合には、変調電流が2mA小さくなるように制御値を決定する。CPU70は、コンパレータ107の出力信号が論理ローレベルの場合には、変調電流が2mA大きくなるように制御値を決定する。
【0273】
これにより、同期パターン区間における出力電流Imonの振幅が一定になるように変調電流を制御することができるため、発光素子LDの消光比を所望の値にすることができる。
【0274】
なお、本発明の第2の実施の形態に係る光通信モジュールにおいても、コンパレータ107の代わりにオペアンプを用いてもよい。この場合の動作内容は本発明の第1の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。
【0275】
図14は、本発明の第2の実施の形態に係る宅側装置の光通信モジュールにおけるモニタ用制御信号の一例を示す図である。
【0276】
図14を参照して、タイミングt21からタイミングt22までの期間が、プリバイアス区間およびアイドルパターンの区間に相当する。タイミングt22からタイミングt23までの期間(Tg11)が、同期パターン区間に相当する。タイミングt23からタイミングt24までの期間が、有効データであるペイロードが送信される区間に相当する。
【0277】
まず、タイミングt21において、バーストディスエーブル信号が論理ハイレベルから論理ローレベルに遷移する。このとき、ゲート信号Sg11は、論理ハイレベルである。
【0278】
次に、タイミングt21から510ns後のタイミングt22において、オフディレイ回路110の出力信号Sa11が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg11が論理ハイレベルから論理ローレベルに遷移する。
【0279】
次に、タイミングt21から1.7us後のタイミングt23において、オフディレイ回路111の出力信号Sa12が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg11が論理ローレベルから論理ハイレベルに遷移する。
【0280】
次に、タイミングt23の後のタイミングt24において、バーストディスエーブル信号が論理ローレベルから論理ハイレベルに遷移する。これにより、オフディレイ回路110,111の出力信号Sa11,Sa12が論理ハイレベルから論理ローレベルに遷移する。
【0281】
このように、ゲート信号Sg11は、タイミングt22まで論理ハイレベルであり、タイミングt22からタイミングt23までの期間において論理ローレベルになり、タイミングt23以降、再び論理ハイレベルになる。
【0282】
すなわち、測定タイミング設定部33は、同期パターン区間におけるタイミングを示すゲート信号Sg11を生成する。
【0283】
以上のように、本発明の第2の実施の形態に係る光通信モジュールでは、出力電流Imonの測定タイミングは、バースト光信号における所定のビット列の区間たとえば同期パターン区間に含まれる。
【0284】
このような構成により、モニタ用受光素子PDの出力電流Imonが安定するタイミングにおいて測定を行ない、より適切な変調電流値を設定することができる。
【0285】
また、本発明の第2の実施の形態に係る光通信モジュールでは、測定部31は、同期パターン区間における出力電流Imonの振幅を測定する。そして、調整部32は、測定部31によって測定された振幅が目標値になるように、変調電流Imodの大きさを調整する。
【0286】
このような構成により、モニタ用受光素子PDの出力電流Imonが安定するタイミングにおいて測定したモニタ用受光素子PDの出力電流Imonの振幅から、変調電流の設定値を適切に算出することができる。
【0287】
その他の構成および動作は第1の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。
【0288】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0289】
<第3の実施の形態>
本実施の形態は、第1の実施の形態に係る光通信モジュールと比べてパイロット電流を重畳する光通信モジュールに関する。以下で説明する内容以外は第2の実施の形態に係る光通信モジュールと同様である。
【0290】
図15は、本発明の第3の実施の形態に係る光通信モジュールにおいて重畳するパイロット電流を示す図である。
図15において、横軸は時間であり、縦軸はモニタ用受光素子PDの出力電流Imonである。また、Imon_biasは、出力電流Imonに含まれるバイアス電流成分であり、Imon_modは出力電流Imonに含まれる変調電流成分であり、Imon_mod_pは、パイロット電流である。
【0291】
図15を参照して、本発明の第3の実施の形態に係る光通信モジュールでは、バースト光信号における同期パターン区間においてパイロット電流を供給することにより、比較的周期の短いパイロット電流を用いることを可能とする。
【0292】
具体的には、同期パターンの最大同符号連続ビット数は6ビットであることから、最大同符号連続ビット数である31ビットのペイロード信号の最低周波数成分に対して、同期パターンの最低周波数成分は約156MHzと格段に周波数が高くなる。
【0293】
これに着目して、本発明の第3の実施の形態に係る光通信モジュールでは、数十MHzのパイロット電流を用いる。これにより、10G−EPONのONUに求められる512nsのバースト応答、あるいはフィードバック制御によって所望の光信号レベルに到達するまでの数十us(マイクロ秒)の要求時間を満たすことができる。
【0294】
この構成では、光通信モジュール21においてパイロット電流生成器を追加する必要がある。一方で、振幅の安定したパイロット電流を用いて、発光素子LDへのバイアス電流が十分に安定してから変調電流のフィードバック制御処理を行なうことができる。このため、より安定してバースト光信号の振幅をモニタすることができる。
【0295】
具体的には、同期パターン区間においてたとえば変調電流にパイロット電流を重畳し、出力電流Imonの振幅変化ΔVmonをモニタする。そして、ΔVmonが一定の目標値となるように、変調電流をフィードバック制御する。この目標値は、所望の消光比に相当する値に設定される。パイロット電流の振幅は、変調電流Imodの振幅のたとえば2%に設定する。同期パターン区間以外では、パイロット電流の供給および出力電流Imonの振幅変化ΔVmonのモニタは停止する。
【0296】
同期パターン区間は、バーストディスエーブル信号が非活性化されたタイミングから0.51us〜1.7usの区間であり、本発明の第2の実施の形態に係る光通信モジュールと同様の構成および方法により、ゲート信号Sg11を生成して使用することができる。
【0297】
なお、光通信モジュール21の電源投入直後は、CPU70において保持する初期値が制御値としてAPC制御部72へ出力される。
【0298】
ここで、ΔVmonが一定であれば消光比が一定に保たれる理由は、以下の通りである。すなわち、(発光素子LDの平均電流Ild−発光素子LDの閾値電流Ith)から発光素子LDの発光強度、そして当該発光強度から出力電流Imonへの変換効率が一定である場合、出力電流Imonは(平均電流Ild−閾値電流Ith)に比例する。
【0299】
この場合、発光素子LDへのバイアス電流Ibiasが一定である状態で変調電流Imodを変化させれば、当該変化は、一定の変換効率で出力電流Imonの振幅Vmonの変化としてモニタされる。
【0300】
そして、変調電流Imodは、(バイアス電流Ibias−閾値電流Ith)および消光比から決めることができるため、パイロット電流によってΔVmonを変調電流Imodのx%に設定すると、消光比とΔVmonとは1対1で対応する。したがって、ΔVmonが一定であれば消光比が一定に保たれる。
【0301】
図16は、本発明の第3の実施の形態に係る宅側装置における光通信モジュールの構成を示す図である。
【0302】
図16を参照して、光通信モジュール21は、本発明の第2の実施の形態に係る光通信モジュールと比べて、さらに、パイロット電流生成部77を含む。パイロット電流生成部77は、パイロット信号生成回路62と、電源64とを含む。
【0303】
パイロット電流生成部77は、バースト光信号の変調レートよりも低い周波数を有し、かつ変調電流Imodの振幅より所定割合以上小さい振幅を有するパイロット電流を生成する。パイロット電流生成部77は、生成したパイロット電流を変調電流Imodに重畳する。たとえば、パイロット電流の周波数は、同期パターン区間の長さの逆数よりも大きい。
【0304】
より詳細には、電源64は、パイロット信号生成回路62から受けたパイロット制御信号に基づいて、パイロット電流を生成して出力バッファ回路63に供給する。
【0305】
パイロット信号生成回路62は、測定タイミング設定部33から受けたゲート信号Sg11に基づいて、パイロット制御信号を電源64へ出力する。具体的には、パイロット信号生成回路62は、パイロット制御信号を出力することにより、同期パターン区間において電源64の電流出力の開始および停止を繰り返し、他のタイミングにおいて電源64の電流出力を停止する。
【0306】
測定部31は、同期パターン区間における出力電流Imonの振幅を測定する。そして、調整部32は、パイロット電流の変動に対応する出力電流Imonの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0307】
図17は、本発明の第3の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0308】
図17を参照して、測定部31は、
図13に示す測定部31と比べて、さらに、ローパスフィルタ(LPF)113を含む。
【0309】
ローパスフィルタ113は、抵抗102によって変換された受光電圧の周波数成分のうち、所定の周波数以上の成分を減衰させる。このローパスフィルタ113により、出力電流Imonの高周波成分がカットされ、振幅検知部103がたとえば同期パターンの最低周波数より高い成分を検知することを防ぐことができる。
【0310】
振幅検知部103は、ローパスフィルタ113を通過した受光電圧の振幅を検知し、検知した振幅を示す信号を出力する。たとえば、振幅検知部103は、受光電圧の最大ピークおよび最小ピークを検出し、これらの差分を示す信号を出力する。
【0311】
測定タイミング設定部33において、ORゲート112は、オフディレイ回路110から受けた信号Sa11の論理レベルを反転させた信号と、オフディレイ回路111から受けた信号Sa12との論理和を示すゲート信号Sg11を、サンプルホールド回路104、パイロット信号生成回路62およびCPU70へ出力する。
【0312】
なお、パイロット電流生成部77は、温度センサ等を用いることにより、温度等の外部環境を参照することでパイロット電流の振幅値を変更する構成であってもよい。
【0313】
ここで、パイロット電流が各温度で一定である場合、たとえば発光素子LDの発光効率が高い低温の環境下では、バースト光信号に対するパイロット信号の割合が大きくなってしまう。上記のように温度等を参照してパイロット電流の振幅値を変更する構成により、パイロット電流の振幅を外部環境に応じて適切に設定することができる。
【0314】
以上のように、本発明の第3の実施の形態に係る光通信モジュールでは、パイロット電流生成部77は、変調電流Imodより小さいパイロット電流を生成し、生成したパイロット電流を、出力電流Imonに影響を与える影響点に重畳する。そして、調整部32は、影響点と測定部31の測定結果との関係に基づいて、変調電流Imodの大きさを調整する。
【0315】
このように、バースト光信号と比べて振幅が安定したパイロット信号を用いる構成により、より正確に変調電流のフィードバック制御を行なうことができる。
【0316】
また、本発明の第3の実施の形態に係る光通信モジュールでは、パイロット電流生成部77は、上記影響点として変調電流Imodにパイロット電流を重畳する。そして、調整部32は、パイロット電流の変動に対応する出力電流Imonの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0317】
このような構成により、パイロット電流の重畳先を適切に選択し、変調電流のフィードバック制御を良好に行なうことができる。
【0318】
また、本発明の第3の実施の形態に係る光通信モジュールでは、測定部31は、同期パターン区間における出力電流Imonの振幅を測定する。そして、パイロット電流生成部77は、バースト光信号の変調レートよりも低い周波数を有し、かつ変調電流Imodの振幅より所定割合以上小さい振幅を有するパイロット電流を生成する。
【0319】
このような構成により、モニタ用受光素子PDの出力電流Imonが安定するタイミングにおいて測定を行ない、より適切な変調電流値を設定することができる。
【0320】
また、本発明の第3の実施の形態に係る光通信モジュールでは、パイロット電流の周波数は、同期パターン区間の長さの逆数よりも大きい。
【0321】
このような構成により、1つの同期パターン区間において少なくとも1回、出力電流Imonの振幅変化ΔVmonを測定し、変調電流の設定変更を行なうことができる。このため、変調電流が所望の値に収束するまでに要する時間を短縮することができる。
【0322】
なお、光通信モジュール21では、
図4等において説明したように、バースト光信号のビットレートおよび変調レートは等しい。しかしながら、このような構成に限らず、光通信モジュール21によるバースト光信号の送信においてたとえば多値の振幅変調が行なわれてもよい。この場合、バースト光信号のビットレートは変調レートよりも大きくなる。
【0323】
[変形例]
図18は、本発明の第3の実施の形態に係る宅側装置における光通信モジュールの変形例1の構成を示す図である。
【0324】
図18を参照して、変形例1において、測定部31は、同期パターン区間における出力電流Imonの振幅を測定する。
【0325】
パイロット電流生成部77は、バースト光信号の変調レートよりも低い周波数を有し、かつ変調電流Imodの振幅より所定割合以上小さい振幅を有するパイロット電流を生成する。パイロット電流生成部77は、生成したパイロット電流をバイアス電流Ibiasに重畳する。
【0326】
調整部32は、パイロット電流の変動に対応する出力電流Imonの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0327】
電源64は、パイロット信号生成回路62から受けたパイロット制御信号に基づいて、パイロット電流を生成して、そのパイロット電流を発光回路75に供給する。なお、パイロット電流の振幅は、発光素子LDの閾値電流を考慮した値に設定される。
【0328】
パイロット信号生成回路62は、測定タイミング設定部33から受けたゲート信号Sg11に基づいて、パイロット制御信号を電源64へ出力する。具体的には、パイロット信号生成回路62は、パイロット制御信号を出力することにより、同期パターン区間において電源64の電流出力の開始および停止を繰り返し、他のタイミングにおいて電源64の電流出力を停止する。
【0329】
すなわち、変形例1では、パイロット電流生成部77は、上記影響点としてバイアス電流Ibiasにパイロット電流を重畳する。そして、調整部32は、パイロット電流の変動に対応する出力電流Imonの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0330】
このような構成でも、バースト光信号と比べて振幅が安定したパイロット信号を用いる構成により、より正確に変調電流のフィードバック制御を行なうことができる。また、パイロット電流の重畳先を適切に選択し、変調電流のフィードバック制御を良好に行なうことができる。
【0331】
図19は、本発明の第3の実施の形態に係る宅側装置における光通信モジュールの変形例2の構成を示す図である。
【0332】
図19を参照して、変形例2において、測定部31は、同期パターン区間における出力電流Imonの振幅を測定する。
【0333】
パイロット電流生成部77は、バースト光信号の変調レートよりも低い周波数を有し、かつ出力電流Imonの振幅より所定割合以上小さい振幅を有するパイロット電流を生成する。パイロット電流生成部77は、そのパイロット電流を出力電流Imonに重畳する。
【0334】
調整部32は、出力電流Imonの変動に対応するバイアス電流Ibiasの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0335】
より詳細には、測定部31は、
図16に示す測定部31と比べて、さらに、電流測定回路41を含む。
【0336】
電流測定回路41は、発光回路75に供給されるバイアス電流Ibiasの交流成分を測定し、測定結果を示す信号を出力する。
【0337】
電源64は、パイロット信号生成回路62から受けたパイロット制御信号に基づいて、パイロット電流を生成する。電源64は、そのパイロット電流をモニタ用受光素子PDの出力電流Imonに重畳する。
【0338】
パイロット信号生成回路62は、測定タイミング設定部33から受けたゲート信号Sg11に基づいて、パイロット制御信号を電源64へ出力する。具体的には、パイロット信号生成回路62は、パイロット制御信号を出力することにより、同期パターン区間において電源64の電流出力の開始および停止を繰り返し、他のタイミングにおいて電源64の電流出力を停止する。
【0339】
図20は、本発明の第3の実施の形態に係る宅側装置の光通信モジュールの変形例2における測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0340】
図20を参照して、測定部31は、
図17に示す測定部31と比べて、抵抗102を含まない。ローパスフィルタ113は、カレントミラー回路101のミラー電流ではなく電流測定回路41からの信号を受ける。
【0341】
ローパスフィルタ113は、電流測定回路41からのバイアス電流の測定結果を示す信号の周波数成分のうち、所定の周波数以上の成分を減衰させる。このローパスフィルタ113により、バイアス電流Ibiasの高周波成分がカットされ、振幅検知部103がたとえば同期パターンの最低周波数より高い成分を検知することを防ぐことができる。
【0342】
振幅検知部103は、ローパスフィルタ113を通過した信号の振幅を検知し、検知した振幅を示す信号を出力する。たとえば、振幅検知部103は、受光電圧の最大ピークおよび最小ピークを検出し、これらの差分を示す信号を出力する。
【0343】
変形例2では、パイロット電流の振幅変動がバイアス電流に反映され、当該バイアス電流の振幅変化ΔVmonに基づいて、変調電流が制御される。
【0344】
すなわち、変形例2では、調整部32は、さらに、測定部31による出力電流Imonの測定結果に基づいて、バイアス電流Ibiasの大きさを調整する。測定部31は、さらに、バイアス電流Ibiasを測定する。パイロット電流生成部77は、上記影響点として出力電流Imonにパイロット電流を重畳する。そして、調整部32は、出力電流Imonの変動に対応するバイアス電流Ibiasの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0345】
このような構成でも、バースト光信号と比べて振幅が安定したパイロット信号を用いる構成により、より正確に変調電流のフィードバック制御を行なうことができる。また、パイロット電流の重畳先を適切に選択し、変調電流のフィードバック制御を良好に行なうことができる。
【0346】
なお、光通信モジュール21は、同期パターン区間における出力電流Imonの振幅変化ΔVmonを1または複数回モニタする。しかしながら、このような構成に限定するものではない。
【0347】
光通信モジュール21は、以下のようなパイロット電流を用いる構成であってもよい。すなわち、測定部31は、同期パターン区間における出力電流Imonの直流レベルを測定する。
【0348】
パイロット電流生成部77は、変調電流Imodの振幅よりも小さい電流値のパイロット電流を変調電流Imodまたはバイアス電流Ibiasに重畳する。パイロット電流生成部77は、バースト光信号を単位として、たとえばバースト光信号ごとにパイロット電流の供給および停止を切り替える。
【0349】
そして、調整部32は、パイロット電流の変動に対応する出力電流Imonの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0350】
より詳細には、調整部32は、パイロット電流を重畳したときの出力電流Imonとパイロット電流を重畳しないときの出力電流Imonとの差分をΔVmonとすることができる。なお、1つの同期パターン区間において重畳されるパイロット電流の大きさは一定である。
【0351】
すなわち、この変形例では、測定部31は、同期パターン区間における出力電流Imonの直流レベルを測定する。そして、パイロット電流生成部77は、変調電流Imodの振幅よりも小さい電流値のパイロット電流を生成し、バースト光信号を単位として、パイロット電流の影響点への供給および停止を切り替える。
【0352】
このような構成により、モニタ用受光素子PDの出力電流Imonの変動ではなく、出力電流Imonそのものを測定すればよいことから、出力電流Imonのサンプリング回数を減らすことができる。
【0353】
なお、パイロット電流生成部77は、パイロット電流の影響点への供給および停止を切り替える構成に限らず、影響点へ供給するパイロット電流を変動させる、具体的には、バースト光信号を単位として、影響点へ供給するパイロット電流の電流値を増やしたり減らしたりする構成であってもよい。
【0354】
さらに、パイロット電流の重畳先を、出力電流Imonとしてもよい。すなわち、パイロット電流生成部77は、変調電流Imodの振幅よりも小さい電流値のパイロット電流を出力電流Imonに重畳する。パイロット電流生成部77は、バースト光信号を単位として、たとえばバースト光信号ごとにパイロット電流の供給および停止を切り替える。
【0355】
調整部32は、パイロット電流の変動に対応するバイアス電流Ibiasの変動が目標値になるように、変調電流Imodの大きさを調整する。
【0356】
これらのような構成でも、モニタ用受光素子PDの出力電流Imonの変動ではなく、出力電流Imonそのものを測定すればよいことから、出力電流Imonのサンプリング回数を減らすことができる。
【0357】
その他の構成および動作は第2の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。
【0358】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0359】
<第4の実施の形態>
本実施の形態は、第1〜第3の実施の形態に係る光通信モジュールと比べて変調電流の初期値を変更する光通信モジュールに関する。以下で説明する内容以外は第1〜第3の実施の形態に係る光通信モジュールと同様である。
【0360】
本発明の第4の実施の形態に係る光通信モジュールでは、変調電流の初期値について、ルックアップテーブルを用いてフィードフォワード制御を行なう。そして、前述のような変調電流のフィードバック制御によって変調電流の変動が小さくなり、安定したと判断された場合に、現在の周囲温度で用いるべき変調電流の初期値として、現在の変調電流の設定値をルックアップテーブルに上書きする。
【0361】
より詳細には、たとえば、CPU70には、周囲温度を検出するための温度センサが内蔵されている。
【0362】
記憶部73は、温度センサによって検出された光通信モジュール21の周囲温度と、変調電流Imodの初期値との対応関係を記憶する。具体的には、記憶部73は、光通信モジュール21の周囲温度と変調電流の初期値との対応関係を示すルックアップテーブルを記憶する。
【0363】
APC制御部(初期値更新部)72は、測定部31によって前回測定された出力電流Imonの振幅に対する、今回測定された出力電流Imonの振幅の変化幅が所定値未満となる場合に、上記対応関係において、検出された光通信モジュール21の周囲温度に対応する上記初期値を、今回測定された出力電流Imonの振幅に変更する。なお、上記変化幅は、差分であってもよいし、比であってもよい。
【0364】
具体的には、APC制御部72は、変調電流のフィードバック制御が行われている状態において、測定部31から受けた出力電流Imonの振幅の測定結果をx1とし、測定部31から前回受けた出力電流Imonの振幅の測定結果をx2とし、変調電流が安定したと判断される閾値をΔxとする。そして、APC制御部72は、Δx>|x1−x2|となると、現在の周囲温度で用いるべき変調電流の初期値として、x1に対応する変調電流の制御値をルックアップテーブルに上書きする。たとえば、APC制御部72は、Δxが0.1mAである場合、出力電流Imonの振幅の測定値の差分が0.05mAとなると、初期値の書き換えを行なう。ここで、閾値Δxは、たとえば記憶部73に記憶されている。
【0365】
このように、本発明の第4の実施の形態に係る光通信モジュールでは、記憶部73は、光通信モジュール21の周囲温度と変調電流Imodの初期値との対応関係を記憶する。そして、APC制御部72は、測定部31によって前回測定された出力電流Imonの振幅に対する、今回測定された出力電流Imonの振幅の変化幅が所定値未満となる場合に、上記対応関係において、検出された光通信モジュール21の周囲温度に対応する上記初期値を、今回測定された出力電流Imonの振幅に変更する。
【0366】
このような構成により、変調電流が所望の値に収束するまでに要する時間を短縮することができる。また、ルックアップテーブルを環境温度の変化だけでなく経年劣化にも対応させることができる。
【0367】
その他の構成および動作は第1〜第3の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。
【0368】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0369】
<第5の実施の形態>
本実施の形態は、第1〜第4の実施の形態に係る光通信モジュールと比べて測定タイミングを変更した光通信モジュールに関する。以下で説明する内容以外は第1〜第4の実施の形態に係る光通信モジュールと同様である。
【0370】
本発明の第5の実施の形態に係る光通信モジュールでは、出力電流Imonの測定タイミングは、同期パターン区間(第1のタイミング)と、変調電流が供給される区間(第2のタイミング)である。
【0371】
図21は、本発明の第5の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0372】
図21を参照して、測定部31は、オペアンプ81,82の構成の点で
図9に示す測定部31と異なる。
図21に示された構成では、オペアンプ81は、バッファとして動作し、抵抗99によって変換された受光電圧を出力する。オペアンプ82は、バッファとして動作し、抵抗83および抵抗84の抵抗値によって決まるゲインで、抵抗99によって変換された受光電圧を増幅して出力する。具体的には、抵抗83の抵抗値をR1とし、抵抗84の抵抗値をR2とすると、オペアンプ82は、受光電圧のレベルを((R1+R2)/R1)倍した電圧を出力する。
【0373】
さらに測定部31は、ピーク検知部121を備える点において
図9に示す測定部31と異なる。ピーク検知部121は、オペアンプ81の出力すなわち受光電圧のピークレベルを検知する。ピーク検知部121は、その検知したピークレベルを示す信号をサンプルホールド回路86に出力する。
【0374】
さらに、測定タイミング設定部33は、オフディレイ回路93,94に代えて、オフディレイ回路110,111を備える点で、
図9に示す測定タイミング設定部33と異なる。オフディレイ回路110,111は、ORゲート108の出力信号の立ち下がりエッジをそれぞれ510nsおよび1.7us遅延させ、かつ論理レベルを反転させた信号Sa1およびSa12をそれぞれ出力する。すなわち、オフディレイ回路110,111は、
図13に示したオフディレイ回路110,111と、それぞれ同じ機能を有する。
【0375】
ORゲート97は、オフディレイ回路110から受けた信号Sa11の論理レベルを反転させた信号と、オフディレイ回路111から受けた信号Sa12との論理和を示すゲート信号Sg1をサンプルホールド回路86およびCPU70へ出力する。
【0376】
図22は、本発明の第5の実施の形態に係る宅側装置の光通信モジュールにおけるモニタ用制御信号の一例を示す図である。
【0377】
図22を参照して、タイミングt41からタイミングt42までの期間が、プリバイアス区間およびアイドルパターンの区間に相当する。タイミングt42からタイミングt43までの期間が、同期パターン区間に相当する。タイミングt43からタイミングt44までの期間が、有効データであるペイロードが送信される区間に相当する。
【0378】
まず、タイミングt41において、バーストディスエーブル信号が論理ハイレベルから論理ローレベルに遷移する。このとき、ゲート信号Sg1は、論理ハイレベルである。
【0379】
次に、タイミングt41から510ns後のタイミングt42において、オフディレイ回路110の出力信号Sa11が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg1が論理ハイレベルから論理ローレベルに遷移する。
【0380】
次に、タイミングt41から1.7us後のタイミングt43において、オフディレイ回路111の出力信号Sa12が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg1が論理ローレベルから論理ハイレベルに遷移する。
【0381】
次に、タイミングt43の後のタイミングt44において、バーストディスエーブル信号が論理ローレベルから論理ハイレベルに遷移する。これにより、オフディレイ回路110,111の出力信号Sa11,Sa12が論理ハイレベルから論理ローレベルに遷移する。
【0382】
このように、ゲート信号Sg1は、タイミングt42まで論理ハイレベルであり、タイミングt42からタイミングt43までの期間において論理ローレベルになり、タイミングt43以降、再び論理ハイレベルになる。
【0383】
すなわち、測定タイミング設定部33は、同期パターン区間におけるタイミングを示すゲート信号Sg1を生成する。
【0384】
また、タイミングt42において、オフディレイ回路95の出力信号Sa3が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg2が論理ハイレベルから論理ローレベルに遷移する。
【0385】
次に、タイミングt44において、バーストディスエーブル信号が論理ローレベルから論理ハイレベルに遷移する。これにより、オフディレイ回路95の出力信号Sa3が論理ハイレベルから論理ローレベルに遷移する。出力信号Sa3の当該遷移により、ゲート信号Sg2が論理ローレベルから論理ハイレベルに遷移する。
【0386】
このように、ゲート信号Sg2は、タイミングt42まで論理ハイレベルであり、タイミングt42からタイミングt44までの期間において論理ローレベルになり、タイミングt44以降、再び論理ハイレベルになる。
【0387】
すなわち、測定タイミング設定部33は、有効データ(同期パターンおよびペイロード)の送信される区間におけるタイミングを示すゲート信号Sg2を生成する。
【0388】
図21に戻り、サンプルホールド回路86は、ゲート信号Sg1を受ける。サンプルホールド回路86は、ゲート信号Sg1が論理ローレベルになると、ピーク検知部121から受けた電圧(受光電圧のピークレベル)をサンプリングして、サンプリングした電圧をコンパレータ90へ出力する。また、サンプルホールド回路86は、ゲート信号Sg1が論理ハイレベルとなる期間、サンプリングした電圧を保持するとともに、その保持した電圧をコンパレータ90へ出力する。すなわちサンプルホールド回路86は、同期パターン区間における出力電流Imonのピークレベルを示す電圧値を取得する。
【0389】
サンプルホールド回路87は、ゲート信号Sg2を受ける。サンプルホールド回路87は、ゲート信号Sg2が論理ローレベルになると、ローパスフィルタ85を通過した電圧をサンプリングして、サンプリングした電圧をコンパレータ90へ出力する。また、サンプルホールド回路87は、ゲート信号Sg2が論理ハイレベルとなる期間、サンプリングした電圧を保持するとともに、その保持した電圧をコンパレータ90へ出力する。すなわちサンプルホールド回路87は、ペイロード区間における出力電流Imonの直流レベルを示す電圧値を取得する。
【0390】
なお、調整部32の機能は第1の実施の形態に係る調整部32の機能と同じであるので以後の詳細な説明は繰り返さない。すなわち調整部32は、変調電流の供給開始後の第2のタイミングにおける出力電流Imonの直流レベルが、同期パターン区間に含まれる第1のタイミングにおける出力電流Imonのピークレベルの所定数倍(たとえば5倍)となるように、変調電流の大きさを調整する。
【0391】
以上のように、第5の実施の形態に係る光通信モジュールでは、出力電流Imonの第1の測定タイミングは、同期パターン区間に含まれる。同期パターンは各バースト光信号において常に固定のデータパターンであり、また、最大同符号連続ビット数は6ビットであることから、バースト光信号のピークレベルを安定してモニタすることができる。
【0392】
一方、第5の実施の形態に係る光通信モジュールでは、出力電流Imonの第2の測定タイミングは、変調電流の供給開始後のタイミングである。たとえば第2の測定タイミングは、ペイロード区間に含まれる。ペイロード区間ではスクランブルされた10Gbpsの信号が発生する。すなわちペイロード区間では”0”信号と”1”信号とがランダムに発生する。しかしながら、IEEE802.3av(登録商標)−2009の「76.3.2.3 Scrambler」節、および、関連するIEEE802.3ae(登録商標)−2002の「49.2.6 Scrambler.」節および
図49−8によれば、シフトレジスタと排他的論理和とを用いたPRBS信号生成器と同じ原理に従って、ペイロードの信号が生成される。
【0393】
PRBSは、「0」信号と「1」信号との間のバランスが取れていることを特徴とする。したがって、ペイロード区間(第2のタイミング)における出力電流Imonの直流レベルは、「0」と「1」とのならびによらず、ほぼ同じになると見積もられる。したがって、第2のタイミングをペイロード区間内とすることができる。なお、ペイロードの区間におけるスクランブルが理想的なスクランブルでない場合には、第2のタイミングは、同期パターン区間に含まれてもよい。この場合、測定タイミング設定部の構成33には、
図13に示された構成と同様の構成を採用することができる。
【0394】
以上のように、第5の実施の形態によれば、所定のビット列の区間としての同期パターン区間において出力電流Imonのピークレベルが測定されるとともに、変調電流の供給開始タイミングの後の第2のタイミングにおいて出力電流Imonの直流レベルが測定される。第2のタイミングにおける出力電流Imonの直流レベルが第1のタイミングにおける出力電流Imonのピークレベルの所定数倍(たとえば5倍)となるように、変調電流の大きさが調整される。
【0395】
同期パターン区間およびペイロード区間において、モニタ用受光素子PDの出力電流Imonが安定する。出力電流Imonが安定するタイミングにおいて出力電流Imonが測定され、その測定された出力電流Imonに基づいて変調電流の大きさが調整される。これにより、より適切な変調電流値を設定することができる。
【0396】
第1の実施の形態では、プリバイアス区間におけるバイアス電流が測定される。しかしながら
図6に示されるように、プリバイアス区間は短い。さらにプリバイアス区間におけるバイアス電流は小さい。一方、第5の実施の形態では、同期パターン区間において出力電流Imonのピークレベルが測定される。同期パターン区間における出力電流のピークレベルは、プリバイアス区間におけるバイアス電流よりも大きい。
【0397】
したがって、同期パターン区間における出力電流のピークレベルを、変調電流を調整する際の基準とすることによって、たとえばCPU70においてA/D変換の際の精度を高めることができるので、変調電流の供給開始後におけるモニタ用受光素子PDの出力電流Imonを適切に設定することができる。
【0398】
さらに、
図6に示されるように、プリバイアス区間は、発光素子LDが光を出力するタイミングtsから比較的早い期間(55ns〜65ns)である。すなわち、第1の実施の形態では、バーストディスエーブル信号がイネーブルとなってから比較的早いタイミングにおいて、モニタ用受光素子PDの出力電流Imonが測定される。これに対して、第5の実施の形態では、バーストディスエーブル信号がイネーブルとなってから比較的遅いタイミングにおいて、モニタ用受光素子PDの出力電流Imonが測定される。これによって、測定タイミング設定部33に要求される応答時間を長く設定することができる。
【0399】
なお、第2のタイミングは、変調電流の供給開始タイミングの後のタイミングであればよい。したがって第2のタイミングはペイロード区間に含まれるものと限定されない。第2のタイミングは、同期パターン区間に含まれていてもよい。
【0400】
その他の構成および動作は第1〜第4の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。
【0401】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0402】
<第6の実施の形態>
本実施の形態は、第1〜第5の実施の形態に係る光通信モジュールと比べて、モニタ用受光素子PDの出力電流Imonの測定タイミングを変更した光通信モジュールに関する。以下で説明する内容以外は第1から第5の実施の形態に係る光通信モジュールと同様である。
【0403】
第6の実施の形態では、出力電流Imonの測定タイミングは、バーストディスエーブル信号がイネーブルとなったときから、変調電流の供給が開始されるまでの間のタイミングである。
【0404】
図23は、本発明の第6の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
【0405】
図23を参照して、測定部31は、カレントミラー回路98および抵抗99に代えてオペアンプ131、抵抗132およびコンデンサ133を備える点において
図9に示す測定部31と異なる。
【0406】
オペアンプ131は、たとえば電流帰還型オペアンプである。オペアンプ131の帯域幅は、たとえば200MHzである。
【0407】
抵抗132は、オペアンプ131の出力端子と、オペアンプ131の反転入力端子(−端子)との間に接続される。抵抗132の抵抗値は特に限定されないが、たとえば1kΩである。なお、抵抗132は、モニタ用受光素子PDの出力電流Imonを電圧に変換する機能を担う。すなわち抵抗132は、電流/電圧(I/V)変換部を構成する。
【0408】
コンデンサ133は、位相補償用のコンデンサであり、抵抗132と並列にオペアンプ131に接続される。コンデンサ133の容量値は、たとえば0.5pFである。
【0409】
オペアンプ131の非反転入力端子(+端子)は、基準電圧Vrefを与えるノードに接続される。基準電圧Vrefの大きさは特に限定されないが、たとえば1.3Vである。基準電圧Vrefの大きさを1.3Vとすることで、モニタ用受光素子PDの周波数帯域を十分に確保できるバイアス電圧とすることができるので好ましい。
【0410】
なお、オペアンプ131、抵抗132およびコンデンサ133はトランスインピーダンスアンプ(TIA)と等価な構成を有する。
【0411】
さらに、測定タイミング設定部33は、オフディレイ回路93が省略される点、および、ORゲート97に、オフディレイ回路93を介さずに信号Sa1が入力される点において、
図9に示す測定タイミング設定部33と異なる。
【0412】
調整部32は、電圧/電流(V/I)変換部141をさらに備える点で、
図9に示す調整部32と異なる。電圧/電流変換部141は、オペアンプ131(TIA)の出力電圧を電流に変換する。なお電圧/電流変換部141は、調整部32に設けられるものと限定されず、測定部31に設けられてもよい。電圧/電流変換部141は、たとえば定電流回路によって実現することができる。
【0413】
図24は、本発明の第6の実施の形態に係る宅側装置の光通信モジュールにおけるモニタ用制御信号の一例を示す図である。
【0414】
図24を参照して、タイミングt51からタイミングt53までの期間がプリバイアス区間に相当する。タイミングt53からタイミングt54までの期間が、無効データであるアイドルパターンが送信される区間に相当する。タイミングt54からタイミングt55までの期間(Tg2)が、有効データである同期パターンおよびペイロードが送信される区間に相当する。
【0415】
まず、タイミングt51において、バーストディスエーブル信号が論理ハイレベルから論理ローレベルに遷移する。同じく、信号Sa1が論理ハイレベルから論理ローレベルに遷移する。信号Sa1の遷移により、ゲート信号Sg1は、タイミングt51において論理ハイレベルから論理ローレベルに遷移する。
【0416】
次に、タイミングt51から65ns後のタイミングt53において、オフディレイ回路94の出力信号Sa2が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg1が論理ローレベルから論理ハイレベルに遷移する。
【0417】
また、タイミングt51から510ns後のタイミングt54において、オフディレイ回路95の出力信号Sa3が論理ローレベルから論理ハイレベルに遷移する。これにより、ゲート信号Sg2が論理ハイレベルから論理ローレベルに遷移する。
【0418】
次に、タイミングt54の後のタイミングt55において、バーストディスエーブル信号が論理ローレベルから論理ハイレベルに遷移する。これにより、信号Sa1がタイミングt55において、論理ローレベルから論理ハイレベルに遷移する。さらに、オフディレイ回路94,95のそれぞれの出力信号Sa2,Sa3が、タイミングt55において、論理ハイレベルから論理ローレベルに遷移する。
【0419】
このように、ゲート信号Sg1は、タイミングt51からタイミングt53までの期間において論理ローレベルであり、タイミングt53以降において論理ハイレベルである。タイミングt51は、バーストディスエーブル信号がイネーブルとなったタイミング、すなわち、バースト光信号の送信を許可するための命令が発せられたタイミングである。タイミングt53は、変調電流の供給が開始されるタイミングである。
【0420】
すなわち測定タイミング設定部33は、バースト光信号の送信を許可するための命令が発生した後、かつ変調電流の供給開始タイミングから遡って所定時間以内のタイミングを示すゲート信号Sg1を生成する。
【0421】
また、ゲート信号Sg2は、タイミングt54まで論理ハイレベルであり、タイミングt54からタイミングt55までの期間において論理ローレベルになり、タイミングt55以降、再び論理ハイレベルになる。
【0422】
すなわち、測定タイミング設定部33は、有効データ(同期パターンおよびペイロード)の送信される区間におけるタイミングを示すゲート信号Sg2を生成する。このゲート信号Sg2は、変調電流の供給開始後のタイミングを示す信号に相当する。
【0423】
図23に戻り、第6の実施の形態では、モニタ用受光素子PDの出力電流Imonを、オペアンプを用いた構成(TIA)によって電圧に変換する。これによってバースト光信号のプリバイアス区間が短い場合であっても、モニタ用受光素子PDの出力電流Imonを適切にサンプリングすることができる。
【0424】
図25は、ゲート信号Sg1が論理ローレベルである期間と、サンプルホールド回路86の出力電圧との関係を説明するための図である。
図25を参照して、第6の実施の形態では、タイミングt51からタイミングt53までの期間(
図25に示す期間Tg21)、ゲート信号Sg1が論理ローレベルである。これに対して、第1の実施の形態では、タイミングt52からタイミングt53までの間の期間Tg1において、ゲート信号Sg1が論理ローレベルである。なお、タイミングt52は、
図10に示すタイミングt12に対応する。したがって、期間Tg1の長さは、たとえば10ns程度である。
【0425】
ゲート信号Sg1が論理ローレベルである期間が期間Tg1である場合、サンプルホールド回路86の出力電圧が立上がる時間が短い。このために、
図25に示されるように、サンプルホールド回路86の出力電圧が十分に立上がらない状態のまま、受光素子PDの出力電流Imonがサンプリングされる可能性が考えられる。
【0426】
一方、第6の実施の形態では、ゲート信号Sg1が論理ローレベルである期間が期間Tg21である。期間Tg21の長さは、たとえば65ns程度であり、期間Tg1の長さ(たとえば10ns程度)に比べて長い。
【0427】
タイミングt51から、オペアンプ131に電圧Vrefが入力される。すなわち、バースト光信号の送信が許可されたときから、TIAに電圧Vrefが入力される。TIAの出力電圧の立上がりは、電圧Vrefが支配的となる。これによりバイアスセトリング区間(
図6に示すタイミングtsからタイミングtbpsまでの期間)の短縮を図ることができる。また、バースト光信号のプリバイアス区間が短い場合であっても、モニタ用受光素子PDの出力電流Imonを適切にサンプリングすることができる。
【0428】
さらに第6の実施の形態では、モニタ用受光素子PDの出力電流ImonをAPC制御部72に出力するための構成の点において第1〜第5の実施の形態と異なる。
【0429】
APC制御部72は、電圧/電流変換部141から入力された電流を電圧に変換する。APC制御部72は、その変換した電圧と参照電圧とを比較して、制御データAPC2を生成する。APC制御部72は、発光素子LDから出力される光信号の強度が一定になるように制御データAPC2を作成する。すなわち制御データAPC2は、発光素子LDの平均パワーを表わしている。
【0430】
第1から第5の実施の形態では、カレントミラー回路98からの電流が、APC制御部72に入力される。カレントミラー回路98は、モニタ用受光素子PDの出力電流Imonに対応するミラー電流を生成して出力する。一般にカレントミラー回路はトランジスタを含む。第1から第5の実施の形態によれば、カレントミラー回路を構成するトランジスタの微分抵抗値が時定数に影響を与える可能性がある。
【0431】
図26は、カレントミラーを構成するトランジスタの微分抵抗値を説明するためのグラフである。
図26を参照して、グラフの横軸は、カレントミラーを構成するトランジスタの電圧(V)を示し、グラフの縦軸は、そのトランジスタに流れる電流(I)を示す。
【0432】
微分抵抗値RdはdV/dIと表わされる。電圧Vが大きくなると、トランジスタがオンする。これにより微分抵抗値Rdが小さくなる。したがって、トランジスタの応答が速くなる。一方、電圧Vが小さくなると、微分抵抗値Rdが大きくなり、応答が遅くなる。
【0433】
第6の実施の形態によれば、モニタ用受光素子PDの出力電流をTIAによって電圧に変換する。そして、その変換後の電圧を電圧/電流変換部141によって電流に変換する。これによって、モニタ用受光素子PDの出力電流Imonをモニタするための周波数帯域を広げることができる。すなわち、より高い周波数を有する出力電流Imonをモニタすることができる。
【0434】
なお、電圧/電流変換部141からの出力電流は、発光素子LDの平均パワーの検知、および、APC制御部72における発光素子LDの出力パワーの制御に用いられる。したがって、電圧/電流変換部141の周波数帯域は狭くてもよい。これに限定されるものではないが、たとえば電圧/電流変換部141の周波数帯域は10〜20MHz程度であってもよい。
【0435】
その他の構成および動作は第1〜第5の実施の形態に係る光通信モジュールと同様であるため、ここでは詳細な説明を繰り返さない。したがって、第2から第5の実施の形態において、カレントミラー回路98に代えて、
図23に示したオペアンプ131、抵抗132およびコンデンサ133を適用することができる。さらに、この場合には、オペアンプ131の出力電圧を電圧/電流変換部141によって電流に変換して、その変換した電流をAPC制御部72に入力する構成を採用することができる。
【0436】
なお、モニタ用受光素子PDの出力電流Imonは、モニタ用受光素子PDによって検知された、発光素子LDの後方光の強度を反映している。電流Imonは、製造ばらつきの影響を受けやすい。たとえば、DC電流が100μA〜1000μAの範囲でばらついたとする。このとき、たとえば、所望の消光比が7[dB]であるとすると、プリバイアスのレベルに対応した出力電流量は、上記のDC電流の1/3である。したがって、プリバイアスのレベルに対応した出力電流量は、33μA〜333μAとなる。
【0437】
このようなばらつきの問題を考慮して、たとえば以下の構成を採用することができる。まず、抵抗132は、可変抵抗であってもよい。この場合、たとえばCPU70は、モニタ用受光素子PDの出力電流Imonに基づいて、抵抗132の抵抗値を調整する。これにより、モニタ用受光素子PDのダイナミックレンジ等の個体ばらつきに対処し、また、消光比の調整を行なうことができる。
【0438】
また、
図9に示した構成では、オペアンプ81が、抵抗83および抵抗84の抵抗値によって決まるゲインで、抵抗99によって変換された受光電圧を増幅して出力する。すなわち、オペアンプ81は、出力電圧が入力電圧の一定倍となるように、入力電圧を増幅する。この構成に代えて、オペアンプ82が、出力電圧が入力電圧の一定倍となるように、入力電圧を増幅してもよい。後段の回路に応じて、上記の2通りの構成のいずれを採用するかを決定することができる。
【0439】
また、
図9、
図13、
図17、
図20に示された構成では、2つの電圧信号のレベルがコンパレータあるいはオペアンプによって比較される。その比較結果は、CPU70へと送られる。ただし、2つの電圧信号がCPU70へと入力されてもよい。この場合、CPU70は、2つの電圧信号の比を計算するとともに、その比が一定となるように消光比を制御すればよい。この構成によれば、2つの電圧信号のレベルの違いが比較的大きい場合であっても、消光比を制御することができる。
【0440】
また、
図27では、抵抗およびコンデンサによって構成されるRC回路を含むオフディレイ回路が例示される。しかし、オフディレイ回路の構成は
図27に示されるように限定されるものではない。たとえば、測定タイミング設定部は、デジタルディレイライン素子を含むオフディレイ回路を備えていてもよい。
【0441】
また、上記の実施の形態では、遅延回路(オフディレイ回路)は、バーストディスエーブル信号がオフしたときのみ遅延を生じさせる。すなわち、バーストディスエーブル信号がディスエーブルからイネーブルに変化したときには、オフディレイ回路からの出力信号に遅延が生じる。一方で、バーストディスエーブル信号がイネーブルからディスエーブルに遷移したときには、オフディレイ回路からの出力信号に遅延が生じない。しかしながら、測定タイミング設定方法によっては、バーストディスエーブル信号と、その遅延信号とを組合わせることによって、バーストディスエーブル信号がオンしたときにも遅延を生じさせることができる。
【0442】
図28は、本発明の第6の実施の形態に係る宅側装置における光通信モジュールの変形例1の構成を示す図である。
図23および
図28を参照して、
図28に示された構成において、測定タイミング設定部33は、ORゲート97Aをさらに備える点で、
図23に示された構成と相違する。ORゲート97Aは、信号Sa1と、NOTゲート96の出力信号(信号Sa3の論理レベルを反転させた信号)との論理和を示す信号を、ゲート信号Sg2として出力する。ゲート信号Sg2は、サンプルホールド回路87に入力されるとともにCPU70に入力される。
【0443】
なお、以後の説明の便宜上、
図28に示した構成において、オフディレイ回路94,95はバーストイネーブル信号のオフ時およびオン時の両方において遅延を生じさせるものとする。
【0444】
図29は、
図28に示された測定タイミング設定部の動作を説明するためのタイミング図である。なお、
図29は
図24と対比される。
図29に示されるように、信号Sa2は、タイミングt55よりも遅いタイミングt56において、論理ハイレベルから論理ローレベルに遷移する。さらに、信号Sa3は、タイミングt56よりも遅いタイミングt57において、論理ハイレベルから論理ローレベルに遷移する。
【0445】
なお、タイミングt55からタイミングt56までの区間は、タイミングt51からタイミングt53までの区間と同等の区間である。また、タイミングt51からタイミングt54までの区間は、タイミングt55からタイミングt57までの区間と同等の区間である。
【0446】
ORゲート97は、信号Sa1と信号Sa2との論理和を示すゲート信号Sg1を出力する。タイミングt55以後、信号Sa1は論理ハイレベルである。したがって、タイミングt55以後において、信号Sa2が論理ハイレベルおよび論理ローレベルのいずれであっても、信号Sg1は論理ハイレベルとなる。
【0447】
ORゲート97Aは、信号Sa1と、信号Sa3の論理レベルを反転させた信号との論理和を示すゲート信号Sg2を出力する。上記のとおり、タイミングt55以後、信号Sa1は論理ハイレベルである。したがって、タイミングt55以後において、信号Sa3が論理ハイレベルおよび論理ローレベルのいずれであっても、信号Sg2は論理ハイレベルとなる。
【0448】
すなわち、
図24と
図29とでは、ゲート信号Sg1,Sg2の遷移のタイミングが同じである。したがって、
図28に示された測定タイミング設定部33の構成によれば、バーストディスエーブル信号がオンしたときに信号Sa2,Sa3に遅延が生じたとしても、ゲート信号Sg1,Sg2への影響を生じなくすることができる。
【0449】
図30は、本発明の第6の実施の形態に係る宅側装置における光通信モジュールの変形例2の構成を示す図である。
図23および
図30を参照して、
図30に示された構成において、測定タイミング設定部33は、オフディレイ回路95に代えてオフディレイ回路95Aを備える点、ORゲート97Aをさらに備える点およびNOTゲート96が省略される点において、
図23に示された構成と相違する。なお、
図30に示された構成は、NOTゲート96が省略される点で
図28に示された構成と相違する。オフディレイ回路95Aは、オフディレイ回路95と同じく、制御信号であるORゲート91の出力信号から測定タイミングを生成する遅延回路である。
【0450】
図31は、
図30に示された測定タイミング設定部の動作を説明するためのタイミング図である。
図31は
図29と対比される。したがって
図29と共通する部分について、詳細な説明は繰り返さない。
【0451】
タイミングt54からタイミングt54aまでの期間が、同期パターン区間に相当する。タイミングt54aからタイミングt55までの期間が、ペイロードが送信される区間に相当する。
【0452】
ORゲート97は、信号Sa1と信号Sa2との論理和を示すゲート信号Sg1を出力する。したがって、タイミングt51からタイミングt53までの間の区間において、ゲート信号Sg1は論理ローレベルである。一方、タイミングt51以前およびタイミングt53以後において、ゲート信号Sg1は論理ハイレベルである。
【0453】
ORゲート97Aは、信号Sa1と、信号Sa3との論理和を示すゲート信号Sg2を出力する。信号Sa1は、タイミングt51からタイミングt55までの間の区間において論理ローレベルである。一方、信号Sa3は、バーストディスエーブル信号が論理ハイレベルから論理ローレベルに遷移した時点(タイミングt51)から所定の遅延時間が経過した後に、論理ローレベルから論理ハイレベルへと遷移する。したがって、信号Sa3が論理ローレベルである区間の長さは、オフディレイ回路95Aの遅延時間に依存する。
【0454】
1つの例では、タイミングt54からタイミングt54aまでの間の区間すなわち同期パターン区間内に、信号Sa3が論理ローレベルから論理ハイレベルへと遷移するようにオフディレイ回路95Aの遅延時間が設定される。信号Sa3が論理ローレベルから論理ハイレベルへと遷移するのに応じて、ゲート信号Sg2が論理ローレベルから論理ハイレベルへと遷移する。すなわち測定タイミング設定部33は、同期パターン区間におけるタイミングを示すゲート信号Sg2を生成する。
【0455】
なお、タイミングt54からタイミングt55までの間の区間に信号Sa3が論理ローレベルから論理ハイレベルへと遷移するように、オフディレイ回路95Aの遅延時間を設定してもよい。この場合、測定タイミング設定部33は、同期パターン区間およびペイロード区間を含む区間におけるタイミングを示すゲート信号Sg2を生成する。すなわち測定タイミング設定部33は、変調電流の供給開始後のタイミングを示すゲート信号Sg2を生成する。たとえばタイミングt54aからタイミングt55までの間に信号Sa3が論理ローレベルから論理ハイレベルへと遷移するように、オフディレイ回路95Aの遅延時間を設定してもよい。この場合には、測定タイミング設定部33は、ペイロード区間におけるタイミングを示すゲート信号Sg2を生成する。
【0456】
上記のとおり、第6の実施の形態では、タイミングt51から、変調電流の供給開始後のタイミング(たとえば同期パターン区間内のタイミングあるいはペイロード区間内のタイミング)までの区間において、ゲート信号Sg2が論理ローレベルである。この区間においてはサンプルホールド回路87の出力電圧が十分に立上がっている。したがってモニタ用受光素子PDの出力電流Imonの直流レベルを、より正確にモニタすることが可能となる。
【0457】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【0458】
<第7の実施の形態>
本実施の形態は、上記の各実施の形態に係る光通信モジュールと比べて、出力電流Imonの測定タイミングが追加された光通信モジュールに関する。以下で説明する内容以外は、各実施の形態に係る光通信モジュールと同様である。
【0459】
本実施の形態では、出力電流Imonの測定タイミングは、上記の各実施形態における測定タイミングに加えて、バーストディスエーブル信号が活性化されている期間(ディスエーブル状態の期間)内の非送信タイミングを含む。すなわち、この実施の形態では、上記の各実施形態における測定タイミングだけでなく、バースト光信号が送信されていない非送信タイミングにも出力電流Imonが測定される。このような構成により、より適切な変調電流値を設定することができる。
【0460】
図32は、本発明の第7の実施の形態に係る宅側装置の光通信モジュールにおける測定部、調整部および測定タイミング設定部の詳細構成の一例を示す図である。
図9および
図32を参照して、測定タイミング設定部33は、タイミング発生回路114をさらに含む。この点において、第7の実施の形態は第1の実施の形態と異なっている。
【0461】
さらに、調整部32は、オフセット調整回路126,127を備える。この点で第7の実施の形態は第1の実施の形態と異なっている。
【0462】
タイミング発生回路114は、バーストディスエーブル信号が活性化されている期間内の所定のタイミングにおいて、ゲート信号Sg1,Sg2を論理ローレベルに設定する。タイミング発生回路114の構成は特に限定されるものではなく、たとえばタイミング発生回路114は、タイマで設定された期間のみゲート信号Sg1,Sg2を論理ローレベルに設定してもよい。別の例では、タイミング発生回路114は、オフディレイ回路93,94およびORゲート97によって構成される回路と同様の構成を有していてもよい。
【0463】
サンプルホールド回路86は、ゲート信号Sg1が論理ローレベルになると、オペアンプ81から受けた電圧をサンプリングして、サンプリングした電圧をオフセット調整回路126へ出力する。オフセット調整回路126は、サンプルホールド回路86の出力電圧の値をオフセット値として取得するとともに、そのオフセット値を保持する。同じく、サンプルホールド回路87は、ゲート信号Sg2が論理ローレベルになると、ローパスフィルタ85を通過した電圧をサンプリングして、サンプリングした電圧をオフセット調整回路127へ出力する。オフセット調整回路127は、サンプルホールド回路87の出力電圧の値をオフセット値として取得するとともに、そのオフセット値を保持する。
【0464】
オペアンプ81から出力される電圧、およびローパスフィルタ85を通過した電圧は、モニタ用受光素子PDの出力電流Imonを反映している。すなわち、オフセット調整回路126,127の各々は、バースト光信号が送信されていないタイミング(非送信タイミング)において測定された、モニタ用受光素子PDの出力電流Imonに基づいて、オフセット値を算出する。
【0465】
オフセット調整回路126,127で保持されたオフセット値は、モニタ用受光素子PDあるいは測定部31のオフセット値として、調整部32でのフィードバック制御における演算に反映される。たとえば、バイアス電流の供給開始タイミング後、かつ変調電流の供給開始タイミングから遡って所定時間以内の第1のタイミングに、測定部31により出力電流Imonが測定される。サンプルホールド回路86は、出力電流Imonの測定値に相当する電圧を出力する。オフセット調整回路126は、この電圧の値から、予め保持されたオフセット値を減算して、減算後の電圧値をコンパレータ90に出力する。
【0466】
同じく、変調電流の供給開始タイミングの後の第2のタイミングに、測定部31により出力電流Imonが測定される。サンプルホールド回路87は、出力電流Imonの測定値に相当する電圧を出力する。オフセット調整回路127は、この電圧の値から、予め保持されたオフセット値を減算して、減算後の電圧値をコンパレータ90に出力する。
【0467】
第1の実施の形態と同様に、コンパレータ90は、サンプルホールド回路86から受けた電圧とサンプルホールド回路87から受けた電圧とを比較する。コンパレータ90は、その比較結果を示す信号IcompをCPU70へ出力する。CPU70は、コンパレータ90の出力電圧に基づいて、変調電流の大きさを制御(調整)する。コンパレータ90の入力電力は、オフセット値が除かれた電圧であるので、より適切な変調電流値を設定することができる。
【0468】
図33は、本発明の第7の実施の形態に係る宅側装置の光通信モジュールにおけるモニタ用制御信号の一例を示す図である。
図33を参照して、タイミングt11以前、および、タイミングt15以後においては、バーストディスエーブル信号が活性化されて、論理ハイレベルとなる。すなわち、バーストディスエーブル信号はディスエーブル状態である(
図5を参照)。この場合、バイアス電流供給回路68は動作せず、バイアス電流は生成されない。したがって、タイミングt11以前、および、タイミングt15以後における非送信期間において、バースト光信号が送信されない。
図33において、タイミングt11以前のタイミング、および、タイミングt15以後のタイミングが非送信タイミングに相当する。
【0469】
タイミングt01からタイミングt02までの期間は、タイミングt11以前の期間である。したがってバーストディスエーブル信号がディスエーブル状態となる。タイミングt01からタイミングt02までの期間において、タイミング発生回路114は、ゲート信号Sg1,Sg2をともに論理ローレベルに設定する。したがって、サンプルホールド回路86,87の各々が、入力電圧をサンプリングする。オフセット調整回路126,127は、それぞれ、サンプルホールド回路86,87においてサンプリングされた電圧からオフセット値を算出するとともに、そのオフセット値を保持する。
【0470】
測定部31、調整部32および測定タイミング設定部33のタイミングt11以後の動作は、第1の実施の形態に係る各々の動作と同様であるので、以後の詳細な説明は繰り返さない。タイミングt12からタイミングt13までの期間において、ゲート信号Sg1は論理ローレベルである。この期間において、サンプルホールド回路86は、オペアンプ81から受けた電圧をサンプリングして、サンプリングした電圧をオフセット調整回路126へ出力する。オフセット調整回路126は、サンプルホールド回路86の出力電圧から、予め保持されたオフセット値を減算して、減算後の電圧値をコンパレータ90に出力する。
【0471】
さらに、タイミングt14からタイミングt15までの期間において、ゲート信号Sg2は論理ローレベルである。この期間において、サンプルホールド回路87は、ローパスフィルタ85を通過した電圧をサンプリングして、サンプリングした電圧をオフセット調整回路127へ出力する。オフセット調整回路127は、サンプルホールド回路87の出力電圧から、予め保持されたオフセット値を減算して、減算後の電圧値をコンパレータ90に出力する。
【0472】
なお、オフセット値は、バイアス電流の供給開始前(上記の「第1の測定タイミング」前)に取得されるものと限定されない。
図33に示されるように、オフセット値が、バイアス電流の供給終了後(タイミングt15以後)に取得されてもよい。この場合にも、オフセット調整回路126は、第1の測定タイミングで取得した電圧値から、オフセット値を減算して、減算後の電圧値をコンパレータ90に出力することができる。同じく、オフセット調整回路127は、第2の測定タイミングで取得した電圧値から、オフセット値を減算して、減算後の電圧値をコンパレータ90に出力することができる。
【0473】
測定部31に使用される部品等において、入出力オフセットの温度依存性が大きい可能性がある。入出力オフセットの温度依存性が大きいことは、制御される消光比の値に温度依存性をもたらしうる。
【0474】
上記のように、第7の実施の形態によれば、バーストディスエーブル信号が活性化されている場合(ディスエーブル状態)に、出力電流の値をサンプリングし、そのレベルをオフセット値として、調整部でのフィードバック制御のための演算に反映させる。この実施の形態によれば、出力電流Imonの測定値において、測定部31に使用される部品等の入出力オフセットの温度依存性を打ち消すことができる。したがって、制御される消光比の値の温度依存性を軽減することができる。これにより、各温度において、より適切な変調電流値を設定することができる。
【0475】
第7の実施の形態に係る光通信モジュールの構成は、
図32に示された構成に限定されるものではない。たとえば、上記の各実施の形態に係る光通信モジュールにおいて、測定タイミング設定部33にタイミング発生回路114を追加するとともに、調整部32のコンパレータの入力側に、オフセット調整回路126または127と同様のオフセット調整回路を追加してもよい。
【0476】
なお、上記の各実施の形態においては、「所定のビット列の区間」として、同期パターン区間を採用した。しかしながら、「所定のビット列の区間」として、EOB(End Of Burst)区間(
図6を参照)を採用してもよい。すなわち、測定部31は、EOB区間に含まれる第1のタイミングにおいて出力電流Imonの直流レベルを測定してもよい。IEEE802.3av−2009の第114頁に説明されているように、EOB区間における信号は「1010」が繰り返される信号である。したがってEOB区間を、「所定のビット列の区間」に含めることができる。
【0477】
EOB区間では「1010」のパターンが繰り返されるため、同期パターン区間に比べて、マーク率をさらに安定させることができる。したがって出力電流Imonの直流レベルを、より安定的に取得することができる。
【0478】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。