特許 6158477 画素ユニット回路、画素アレイ、パネル、パネル駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6158477

(24)【登録日】2017年6月16日

(45)【発行日】2017年7月5日

(54)【発明の名称】画素ユニット回路、画素アレイ、パネル、パネル駆動方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20170626BHJP

   G09G 3/3291 20160101ALI20170626BHJP

   G09G 3/20 20060101ALI20170626BHJP

【ＦＩ】

   G09G3/3233

   G09G3/3291

   G09G3/20 611H

   G09G3/20 624B

   G09G3/20 642A

【請求項の数】8

【全頁数】12

(21)【出願番号】特願2012-110299(P2012-110299)

(22)【出願日】2012年5月14日

(65)【公開番号】特開2012-242830(P2012-242830A)

(43)【公開日】2012年12月10日

【審査請求日】2015年4月20日

(31)【優先権主張番号】201110124714.X

(32)【優先日】2011年5月13日

(33)【優先権主張国】CN

【前置審査】

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲呉▼ 仲▲遠▼

(72)【発明者】

【氏名】段 立業

(72)【発明者】

【氏名】袁 廣才

【審査官】 小川 浩史

(56)【参考文献】

【文献】 国際公開第２００７／０６０８９８（ＷＯ，Ａ１）

【文献】 S.Ono, Y.Kobayashi, K.Miwa, T.Tsujimura，Pixel Circuit for a-Si AM-OLED，IDW'03 Proceedings of The 10th International Display Workshops，The Society for Information Display，２００３年１２月 ３日，ｐ．２５５−２５８

【文献】 小野晋也，小林芳直，「a-Si TFTによるアクティブマトリクス有機LEDディスプレイを目指した画素回路の提案」，映像情報メディア学会誌，２００４年 ９月 １日，Vol.58, No.9，pp.1283-1287

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／２０−３／３８

(57)【特許請求の範囲】

【請求項1】

ＯＬＥＤパネルに用いられるＯＬＥＤパネル駆動方法であって、
前記ＯＬＥＤパネルは、画素回路アレイを含み、
前記画素回路アレイは、走査線と、データ線と、画素ユニット回路と、を備え、
前記画素ユニット回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１キャパシタと、ＯＬＥＤと、を備え、
前記第１のトランジスタのゲートは、前記第１キャパシタの一端と前記第２のトランジスタのソースとに共に接続され、前記第１のトランジスタのソースは、前記第３のトランジスタのドレインと第２の電源端子とに共に接続され、前記第１のトランジスタのドレインは、前記第２のトランジスタのドレインと前記ＯＬＥＤのアノードとに共に接続され、
前記第２のトランジスタのゲートは、第２の制御端に接続され、
前記第３のトランジスタのソースは、前記第１キャパシタの他端と前記第４のトランジスタのドレインとに共に接続され、前記第３のトランジスタのゲートは、第１の制御端に接続され、
前記第４のトランジスタのゲートは、前記走査線の一端と接続された走査制御端と接続され、前記第４のトランジスタのソースは、前記データ線の一端と接続された第１の電源端子に接続され、
前記ＯＬＥＤのカソードは、第３の電源端子に接続され、前記第２の電源端子と前記第３の電源端子とは接地されず、
前記ＯＬＥＤパネル駆動方法は、
第１ステップとして、第４のトランジスタをオンさせるように前記走査線が走査制御端を通じて有効信号を出力し、前記第２のトランジスタおよび前記第３のトランジスタをオフさせるように前記第１の制御端と前記第２の制御端は無効信号を出力するステップと、
第２ステップとして、前記第１のトランジスタのゲートに有効信号を、前記第１キャパシタを介して、入力することにより前記第１のトランジスタをオンさせるステップと、
第３ステップとして、前記第２の電源端子により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに伝送されるステップと、を含む
ことを特徴とするＯＬＥＤパネル駆動方法。

【請求項2】

前記第１ステップの前に、
第ａステップとして、第１の電源端子および前記第２の電源端子はともに第１のレベル信号を出力し、前記第３の電源端子は第２のレベル信号を出力するステップをさらに含む
ことを特徴とする請求項１に記載の方法。

【請求項3】

前記第１ステップの後であって前記第２ステップの前に、
第ｂステップとして、前記第２のトランジスタをオンさせ、前記第１のトランジスタのドレイン電圧がゲート電圧に等しくなるように、前記第２の制御端は有効信号を出力するステップをさらに含む
ことを特徴とする請求項２に記載の方法。

【請求項4】

前記第１ステップの後、前記第ｂステップにおいて、前記第２のトランジスタをオンさせる前に、前記第１の電源端子の出力電圧は現在のフレームのデータ電圧に変えるステップをさらに含む
ことを特徴とする請求項３に記載の方法。

【請求項5】

前記第１のトランジスタのドレイン電圧およびゲート電圧はともに前記第２の電源端子の出力電圧に等しい
ことを特徴とする請求項３に記載の方法。

【請求項6】

前記第２のトランジスタをオンさせ、前記第１のトランジスタのドレイン電圧がゲート電圧に等しくなるように、前記第２の電源端子が有効信号を出力した後、前記第２ステップの前に、前記第２の電源端子が直流基準電圧を出力するステップをさらに含む
ことを特徴とする請求項４に記載の方法。

【請求項7】

前記第２ステップにおいて、前記第１のトランジスタをオンさせるように前記第１のトランジスタのゲートに有効信号を出力し、および、前記第３のトランジスタをオンさせるように前記第１の制御端に有効信号を出力し、
前記第２ステップの後であって前記第３ステップの前に、前記第２のトランジスタおよび前記第４のトランジスタをオフさせるように前記第２の制御端および前記走査制御端は無効信号を出力し、前記第１のトランジスタのドレインを通じてデータ電流を前記ＯＬＥＤに送るステップをさらに含む
ことを特徴とする請求項２に記載の方法。

【請求項8】

前記第１のトランジスタをオンさせるように前記第１のトランジスタのゲートに有効信号を出力し、および、前記第３のトランジスタをオンさせるように前記第１の制御端が有効信号を出力する前であって前記第１ステップの後に、
前記第２の電源端子は第２のレベル信号を出力し、前記第３の電源端子は第１のレベル信号を出力するステップをさらに含む
ことを特徴とする請求項７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は、画素ユニット回路、画素アレイ、パネル、パネル駆動方法に係わるものである。

【背景技術】

【0002】

有機発光ダイオード（ＯＬＥＤ）は1種の電流型発光装置として、ますます高性能表示装置に応用されている。従来のパッシブマトリクス有機発光表示（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は表示サイズの増大につれて、さらに短い単独の画素の駆動時間が必要であり、従って、瞬時電流を増大して、消費電力を増加する必要がある。同時に、大きな電流の応用はＩＴＯ（インジウムスズ酸化物）のラインで電圧降下が大きすぎるのをもたらし、これにより、ＯＬＥＤの動作電圧を高すぎるようになり、さらにそれによって、その効率を下げる。しかし、アクチブマトリックス有機発光表示（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＡＭＯＬＥＤ）は、順次走査するようにスイッチ素子が制御してＯＬＥＤ電流を入力することによって、これらの問題をよく解決することができる。

【0003】

ＡＭＯＬＥＤ画素回路は、動作のプロセスの間に、スイッチ素子としてのＴＦＴの閾値電圧の非均一性、ＯＬＥＤの非均一性あるいは抵抗の電圧降下（ＩＲ Ｄｒｏｐ、即ち、バックパネルでＡＲＶＤＤ電源の電力供給位置に近い領域の電源電圧は、電源の電力供給位置から比較的に遠い領域の電圧より高い現象）などのため、回路が不安定になることをもたらし、ＯＬＥＤ輝度は均等でないことをもたらし、それによって、画素回路アレイ全体に影響を及ぼす。従って、関連した技術は、ＯＬＥＤ駆動回路に画素の補償を行わせるように、ＯＬＥＤ駆動回路を改善した。

【0004】

ＡＭＯＬＥＤは駆動のタイプによって３つの種類に区分されることができる：デジタル式、電流式および電圧式。電圧式駆動方法は伝統的なＡＭＬＣＤ駆動方法に似ていて、駆動集積チップにより１つのグレースケールを示す電圧信号を画素に提供し、この電圧信号は画素回路の内部で電流信号に変換され、それによってＯＬＥＤを駆動する。このような方法は、駆動のスピードが速くて、簡単に実現することができる利点があり、サイズが大きいパネルを駆動することに適し、業界に広範に採用されている。

【0005】

図1に示したのは、関連した技術における第一種類のＯＬＥＤを駆動するための電圧式駆動回路である。それぞれの画素において、Ｔ２は、データラインにおける電圧信号をＴ１のゲートに伝送し、Ｔ１は、受信したデータ電圧信号を対応するデータ電流信号に変換してＯＬＥＤに提供する。正常な動作を行う時、Ｔ１は飽和状態になり、その電流は次のように示すことができる：

【0006】

【数1】

【0007】

中には、

はキャリア移動度であり、

はゲート酸化層コンデンサであり、Ｗ／ＬはＴＦＴチャネルの幅と長さの比であり、Ｖｄａｔａはデータ電圧であり、ＡＲＶＤＤはＡＭＯＬＥＤのバックパネル電源であり、すべての画素ユニット回路に共有され、ＶｔｈｐはＴ１の閾値電圧である。上式から分かるように、異なる画素ユニット回路の間に駆動ＴＦＴ（即ち、図1におけるＴ１）のＶｔｈｐが異なるならば、たとえ送り込まれたデータの電圧は同じであるとしても、ＯＬＥＤに送り込んだ電流は相違がある。かつ、各画素に実際に加えるＡＲＶＤＤは異なるならば、ＯＬＥＤに送り込んだ電流は相違もある。

【0008】

図２Ａに示したのは、関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図２Ｂに示したのは、当該電圧式駆動回路のタイミング制御に関する概略図である。この回路には、トランジスタＴ２に加えたゲート電圧はＶｄａｔａ＋ Ｖｔｈｐであり、電源電圧ＶＤＤと関係がないので、当該回路はＩＲ Ｄｒｏｐを補償することができるが、ＴＦＴの非均一性を補償することができない。

【0009】

図３Ａに示したのは、関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図３Ｂに示したのは、当該電圧式駆動回路のタイミング制御に関する概略図である。このような回路構造は、実際的にトランジスタＴ１のゲートに加えた電圧がＴ１の閾値電圧Ｖｔｈと電源電圧ＥＬＶＤＤとすべて関係なく、駆動トランジスタＴ１の閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができる。しかし、このような回路は４つのＴＦＴ と2つのコンデンサを必要とし、しかも実際的にトランジスタＴ１のゲートに加えた電圧が２つのコンデンサの割合と関係あり、そして、この回路における２つのコンデンサの大きさはほぼ同じであり、入力電圧のダイナミック範囲が小さい。

【発明の概要】

【発明が解決しようとする課題】

【0010】

図４Ａに示したのは、関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路に関する概略図であり、図４Ｂに示したのは、当該電圧式駆動回路のシーケンス制御に関する概略図である。このような回路においてＯＬＥＤに入力した電流は一定であり、ＯＬＥＤの非均一性を補償することができるが、しかし、トランジスタＴ１に加えたゲート電圧がＴ１の閾値電圧Ｖｔｈと電源電圧ＥＬＶＤＤとすべて関係あり、駆動トランジスタＴ１の閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができない。

【課題を解決するための手段】

【0011】

本発明の一つの実施例は、一つの画素回路アレイを提供し、当該画素回路アレイは、走査線と、データ線と、前記走査線および前記データ線により交差して限定された画素ユニット回路と、を備えている。前記画素ユニット回路のそれぞれは、発光するための発光回路と、前記発光回路を駆動するための駆動回路と、前記駆動回路を正常に動作させるためのプレチャージ（precharge）回路と、前記駆動回路の閾値電圧を補償するための補償回路と、前記駆動回路の制御端および入力端の電圧を保持するための保持回路と、前記プレチャージ回路に電圧を提供するための第１の電源端子と、前記駆動回路に電圧を提供するための第２の電源端子と、前記発光回路に電圧を提供するための第３の電源端子と、前記プレチャージ回路の動作又はオフを制御するための走査制御端と、前記保持回路の動作またはオフを制御するための第１の制御端および前記補償回路の動作またはオフを制御するための第２の制御端と、を備えている；前記プレチャージ回路の入力端が前記第１の電源端子に接続され、その第1の出力端が前記保持回路の入力端に接続され、その第２の出力端が前記補償回路の入力端および前記駆動回路の制御端に接続され、その制御端は前記走査制御端に接続され、前記補償回路の出力端は前記駆動回路の出力端および前記発光回路の入力端に接続され、その制御端は前記第２の制御端に接続され、前記保持回路の出力端は前記駆動回路の入力端および前記第２の制御端に接続され、その制御端は前記第１の制御端に接続される。

【0012】

本発明の他の一つの実施例は、一つのＯＬＥＤパネルを提供し、上に述べた画素回路アレイを備える。

【0013】

本発明のもう一つの実施例は、一つのＯＬＥＤパネル駆動方法を提供し、上に述べたパネルに用いられ、画素ユニット回路におけるプレチャージ回路は第４のトランジスタおよび第１のコンデンサを備え、補償回路は第２のトランジスタを備え、保持回路は第３のトランジスタを備え、駆動回路は第１のトランジスタを備え、発光回路は有機発光ダイオード（ＯＬＥＤ）を備え、前記方法は、第４のトランジスタをオンさせるように前記走査線が制御端を走査することにより有効信号を出力し、前記第２のトランジスタおよび前記第３のトランジスタをオフさせるように前記第１の制御端と前記第２の制御端は無効信号を出力するステップと、前記第１のトランジスタのゲートに有効信号を出力することにより前記第１のトランジスタをオンさせるステップと、第２の電源端子により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに伝送されるステップと、を備える。

【図面の簡単な説明】

【0014】

【図1】関連した技術における第一種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。

【図2A】関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。

【図2B】関連した技術における第二種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。

【図3A】関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。

【図3B】関連した技術における第三種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。

【図4A】関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路模式図である。

【図4B】関連した技術における第四種類のＯＬＥＤを駆動するための電圧式駆動回路のタイミング制御に関する概略図である。

【図5】本発明の実施例におけるＯＬＥＤパネルの主な構成図である。

【図6A】本発明の実施例における画素ユニット回路の主な構成図である。

【図6B】本発明の実施例における画素ユニット回路の詳細な構成図である。

【発明を実施するための形態】

【0015】

本発明の実施例におけるＯＬＥＤパネルは、第１の電源端子、第２の電源端子、第３の電源端子、および、画素回路アレイを含む。前記画素回路アレイは、複数の画素ユニット回路により構成されている。前記画素回路アレイは走査線とデータ線をさらに含む。前記画素ユニット回路のそれぞれは、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１のコンデンサおよび有機発光ダイオード（ＯＬＥＤ）を含む。前記第１のトランジスタのゲートは前記第１のコンデンサの一端および前記第２のトランジスタのソースに接続される。前記第１のトランジスタのソースは前記第３のトランジスタのドレインおよび前記第２の電源端子に接続されれる。前記第１のトランジスタのドレインは前記第２のトランジスタのドレインおよび前記ＯＬＥＤのアノードに接続される。前記第３のトランジスタのソースは前記第１のコンデンサの他端および前記第４のトランジスタのドレインに接続される。前記第４のトランジスタのゲートは前記走査線に接続される。前記第４のトランジスタのソースは前記第１の電源端子に接続される。本発明の実施例に提供された画素ユニット回路を用いることにより、ＯＬＥＤに送る電流をＴＦＴの閾値電圧および電源電圧とすべて関係なくなるようにし、従って、ＴＦＴの閾値電圧の非均一性、ＯＬＥＤの非均一性およびＩＲ Ｄｒｏｐを補償することができる。その上、本実施例が採用した部品はより少なく、それゆえに、効果的に開口率を高めることができる。

【0016】

図５を参照して、本発明の実施例におけるパネルは画素回路アレイ５０１を含む。前記ＯＬＥＤパネルは、画素回路アレイ５０１に制御信号を提供する制御ユニット５０２をさらに含む。

【0017】

画素回路アレイ５０１は走査線、データ線および画素ユニット回路を含み、画素回路アレイ５０１は走査線とデータ線により交差して限定する画素ユニット回路で構成される。

【0018】

図６Ａを参照して、本発明の実施例における画素ユニット回路は発光するための発光回路６０５と、発光回路６０５を駆動するための駆動回路６０４と、前記駆動回路６０４を正常に動作させるためのプレチャージ回路６０１と、駆動回路６０４の閾値電圧を補償するための補償回路６０２と、前記駆動回路６０４の制御端および入力端の電圧を保持するための保持回路６０３と、プレチャージ回路６０１に電圧を提供するための第１の電源端子６０６と、駆動回路６０４に電圧を提供するための第２の電源端子６０７と、発光回路６０５に電圧を提供するための第３の電源端子６０８と、プレチャージ回路６０１のオン又はオフを制御するための走査制御端６０９と、保持回路６０３のオンまたはオフを制御するための第１の制御端６１０および補償回路６０２のオンまたはオフを制御するための第２の制御端６１１と、を備える。プレチャージ回路６０１の入力端が第１の電源端子６０６に接続され、プレチャージ回路６０１の第1の出力端が保持回路６０２の入力端に接続され、プレチャージ回路６０１の第２の出力端が補償回路６０２の入力端および駆動回路６０４の制御端に接続され、プレチャージ回路６０１の制御端は走査制御端６０９に接続され、補償回路６０２の出力端は駆動回路６０４の出力端および発光回路６０５の入力端に接続され、補償回路６０２の制御端は第２の制御端６１１に接続され、保持回路６０３の出力端は駆動回路６０４の入力端および第２電源端子６０７に接続され、保持回路６０３の制御端は第１の制御端６１０に接続され、発光回路６０５の出力端は第３の電源端子６０８に接続される。第１の制御端６１０と第２の制御端６１１はすべて制御ユニット５０２に接続され、制御ユニット５０２は、第１の制御端６１０と第２制御端６１１を通じて異なる制御信号を出力する。走査制御端６０９は画素回路アレイにおける走査線に接続され、走査線は、走査制御端６０９を通じてプレチャージ回路６０１に制御信号を提供する。第１の電源端子６０６は画素回路アレイ５０１におけるデータ線に接続される。第２の電源端子６０７および第３の電源端子６０８は、それぞれ異なる電源電圧端に接続される。

【0019】

第１の電源端子６０６、第２の電源端子６０７および第３の電源端子６０８は、画素回路アレイ５０１に電源電圧を提供するために、それぞれ異なる電源電圧端に接続される。

【0020】

図６Ｂを参照する。プレチャージ回路６０１は、第４のトランジスタ（以下Ｔ４と略称）および第１のコンデンサ（以下Ｃ１と略称）を含み、プレチャージ回路６０１の第１の出力端は図６ＢにおけるＮ１端であり、第２の出力端は図６ＢにおけるＮ２端である。補償回路６０２は第２のトランジスタ（以下Ｔ２と略称）を含む。保持回路６０３は第３のトランジスタ（以下Ｔ３と略称）を含む。駆動回路６０４は第１のトランジスタ（以下Ｔ１と略称）を含む。発光回路６０５はＯＬＥＤを含む。プレチャージ回路６０１の入力端はＴ４のソース端を指し、出力端はＴ４のドレイン端を指す。補償回路６０２の入力端はＴ２のソース端を指し、出力端はＴ２のドレイン端を指す。保持回路６０３の入力端はＴ３のソース端を指し、出力端はＴ３のドレイン端を指す。駆動回路６０４の入力端はＴ１のソース端を指し、出力端はＴ１のドレイン端を指す。発光回路６０５の入力端は発光ダイオードＴ５のアノードを指す。Ｔ４はオンされると、プレチャージ回路６０１は動作する。Ｔ４はカットオフされると、プレチャージ回路６０１はオフする。Ｔ３はオンされると、保持回路６０３は動作する。Ｔ３はカットオフされると、保持回路６０３はオフする。Ｔ２はオンされると、補償回路６０２は動作する。Ｔ２はカットオフされると、補償回路６０２はオフする。

【0021】

Ｔ１のゲートはＣ１の一端およびＴ２のソースに接続される。Ｔ１のソースはＴ３のドレインおよび第２の電源端子６０７（第２の電源端子６０７の出力端は図６ＢにおけるＶＰ端である）に接続される。Ｔ１のドレインはＴ２のドレインおよびＯＬＥＤのアノードに接続される。Ｔ３のソースはＣ１の他端およびＴ４のドレインに接続される。Ｔ３のゲートは第１の制御端６１０に接続される。Ｔ４のゲートは走査制御端６０９に接続される。Ｔ４のソースは第１の電源端子６０６（即ち、第１の電源端子６０６の出力端は図６ＢにおけるＶＤ端である）に接続される。Ｔ２のゲートは第２の制御端６１１（即ち、図６ＢにおけるＶＣ端である）に接続される。第２の制御端６１１は第２の制御信号をＴ２に提供し、Ｔ３のゲートは第１の制御端６１０（即ち、図６ＢにおけるＥＭ端である）に接続される。第１の制御端６１０は第１の制御信号をＴ３に提供する。中には、ＯＬＥＤは１つの発光ダイオードＴ５と１つのンデンサＣ_ＯＬＥＤの並列に相当することができ、ＯＬＥＤのアノードは発光ダイオードＴ５のアノードであり、即ち、図６ＢにおけるＮ３の点であり、つまり、発光回路６０８の入力端であり、発光回路６０８の出力端は発光ダイオードＴ５のカソード端である。発光ダイオードＴ５のカソードは第３の電源端子６０８に接続される。前記第１の制御信号および第２の制御信号はすべてＯＬＥＤパネルでの制御ユニット５０２により提供され、制御ユニット５０２は第１の制御信号と第の２制御信号を制御し、即ち、制御ユニット５０２はそれぞれ第２の制御端６１１と第１の制御端６１０を通じてＴ２とＴ３のゲート電圧を制御する。

【0022】

本発明の実施例における第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタがすべてＴＦＴであることができ、本発明の実施例におけるすべてのＴＦＴはＰ型ＴＦＴを例とする。本技術分野における技術者は本発明の実施例に対して変形を行うこともでき、例えば、本発明の実施例におけるＴＦＴはＮ型ＴＦＴを用いることもでき、そうすると、回路の構造と制御信号のシーケンスに対して対応する変更を行う必要があり、その動作原理もＰ型ＴＦＴにより構成された画素回路と類似し、本技術分野における技術者は本発明の実施例における教えに基づいて、どのようにＮ型ＴＦＴを用いて本発明の他の実施例を実現することを自然に知っている。

【0023】

本発明の実施例におけるＯＬＥＤに対する駆動は３段階に分けることができる：初期化段階、補償段階および保持段階。

【0024】

初期化段階
第１の電源端子６０６（ＶＤ）と第２の電源端子６０７（ＶＰ）はロー電源レベル（ＡＲＶＳＳ）を出力し、第３の電源端子６０８（ＶＮ）はハイ電源レベル（ＡＲＶＤＤ）出力する。ＯＬＥＤは電気学の性能の面で１つの発光ダイオードＴ５と第２のコンデンサ（以下にはＣ_ＯＬＥＤと略称）と並列接続することに相当でき、従って、ＯＬＥＤは逆方向オフされる。図６ＢにおけるＮ１の点が直前の段階に記憶された電圧はＡＲＶＤＤであり、Ｎ２点が直前の段階に記憶された電圧はＡＲＶＤＤーＶ_ＤＡＴＡ(ｎー１) ＋ＶＲＦＦ＋Ｖｔｈｐであり、ここから分かるように、Ｃ１の電圧降下は−Ｖ_ＤＡＴＡ（ｎ−１）＋ＶＲＥＦ＋Ｖｔｈｐである。中には、Ｖ_ＤＡＴＡ(ｎー１)は直前のフレームに入力したデータ電圧であり、ＶＲＦＦは直流基準電圧であり、ＶｔｈｐはＴ１の閾値電圧(Ｖｔｈｐ＜０)である。この時、走査線がロー電源レベル (ＶＧＬ)を出力し、ＥＭとＶＣをハイ電源レベル(ＶＧＨ)になるように制御する。Ｔ１、Ｔ４はオンされ、Ｔ２、Ｔ３はオフされ、Ｔ４を経てロー電源レベルＡＲＶＳＳをＮ１の点に伝送し、Ｃ１のブートストラッピング効果により、Ｎ２点の電圧はＡＲＶＳＳーＶ_ＤＡＴＡ(ｎー１) ＋ＶＲＦＦ＋Ｖｔｈｐになり、即ち、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧になる。本発明の実施例ＶＲＦＦを合理的に選択することを通じて、ーＶ_ＤＡＴＡ(ｎー１)＋ＶＲＦＦ＜０にし、つまり、Ｎ２点の電圧はロー電圧であると、Ｔ１はオンさせ、Ｎ３の点電圧もＡＲＶＳＳである。

【0025】

その後、ＶＤ端の出力電圧はＡＲＶＳＳから現在のフレームのデータ電圧Ｖ_ＤＡＴＡ（ｎ）になり、ＶＰはロー電源レベル（ＡＲＶＳＳ）を保持し、ＶＮはハイ電源レベル（ＡＲＶＤＤ）を保持する。この時、Ｎ２点の電圧はＶ_ＤＡＴＡ（ｎ）−Ｖ_ＤＡＴＡ（ｎ−１）＋ＶＲＦＦ＋Ｖｔｈｐになり，つまり、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧になる。Ｎ３の点電圧はＡＲＶＳＳを保持する。ＶＣをロー電源レベル（ＶＧＬ）になるように制御し、Ｔ２はオンされ、Ｃ１はＯＬＥＤ等価回路におけるコンデンサＣ_ＯＬＥＤに直列接続し、Ｎ２、Ｎ３の最終電圧は電荷保存原理によって得られることができる（中には、Ｔ２がオンされた後に、Ｎ２点がＶ_IＮIＴ点とも称される）：

【0026】

【数2】

【0027】

そのため：

【0028】

【数3】

【0029】

がある。
ＡＲＶＳＳーＡＲＶＤＤ＜０、しかも通常Ｃ_ＯＬＥＤ＞＞Ｃ６ため、

【0030】

【数4】

【0031】

Ｎ２点はＮ３の点の電圧に等しく、Ｖ_IＮIＴである。つまり、本段階はＮ２点とＮ３の点の電圧に対するプレチャージを完成した。

【0032】

補償段階
ＶＤ端は現在のフレームのデータ電圧Ｖ_ＤＡＴＡ（ｎ）を出力し、ＶＰ端は直流基準電圧（ＶＲＦＦ）を出力し、ＶＮ端はハイ電源レベルの信号（ＡＲＶＤＤ）を出力すると、ＯＬＥＤは逆方向オフを保持する。走査線（ＳＣＡＮ端）とＶＣをロー電源レベル（ＶＧＬ）になるように制御し、ＥＭをハイ電源レベルハイ（ＶＧＨ）ように制御する。この段階で、ＶＲＦＦ＞０、Ｎ２、Ｎ３の点の初期電圧Ｖ_IＮIＴ＜０、従って、この時、Ｔ１はオンされ、１つのダイオードに相当し、電流がＶＲＦＦからＮ３の点に流れ，Ｎ３の点に対して充電し、Ｎ３の点の電圧がＶＲＦＦ＋Ｖｔｈｐまで（即ち、ＶＲＦＦをＴ１の閾値電圧をプラスし）上がった後、Ｔ１はオフされる。補償段階が終了する時、Ｃ１の両端に累積された電荷は（ＶＲＦＦ＋ＶｔｈｐーＶ_ＤＡＴＡ（ｎ））Ｃ６になり，Ｔ４が線形領域で動作するため、閾値電圧の消耗がない。

【0033】

保持段階
ＶＰ端はハイ電源レベル（ＡＲＶＤＤ）を出力し、ＶＮ端はロー電源レベル（ＡＲＶＳＳ）を出力し、ＯＬＥＤは、順方向オンされる。ＳＣＡＮ、ＶＣをハイ電源レベル（ＶＧＨ）になるよう制御し、ＥＭはロー電源レベル（ＶＧＬ）であり、Ｔ１、Ｔ３はオンされ、Ｔ２、Ｔ４はオフされ、Ｔ１のＶ_ＧＳ（つまり、ゲート-ソース電圧）を保持するため、Ｃ１はＴ１のゲート-ソースの間に接続され、その累積された電荷は変えないように保持する。Ｎ１の点は時にＴ３を通じてＡＲＶＤＤに接続され、Ｃ１のブートストラッピング効果により、Ｎ２点の電圧はＡＲＶＤＤーＶ_ＤＡＴＡ(ｎ)＋ＶＲＦＦ＋Ｖｔｈｐ（即ち、Ｎ１の点の電圧からＣ１の電圧降下がさし引かれる電圧）。Ｔ１のＶ_ＧＳはＶＲＦＦ＋ＶｔｈｐーＶ_ＤＡＴＡ(ｎ)（即ち、ARVDDからＮ２点の電圧がさし引かれる電圧）。この時、Ｔ１に流した電流は：

【0034】

【数5】

【0035】

であり、
そのため：

【0036】

【数6】

【0037】

がある。

【0038】

公式（５）から分かるように、Ｔ１に流した電流はＴ１の閾値電圧と電源電圧ＡＲＶＤＤとすべて関係がないため、以上の三つの段階を通して、基本的にＴＦＴの閾値電圧の非均一性とＩＲ Ｄｒｏｐに対する補償が実現される。入力した直流基準電圧ＶＲＦＦとデータ電圧Ｖ_ＤＡＴＡ(ｎ)は一定であれば、Ｔ１に流した電流は一定であり、ＯＬＥＤの非均一性を効果的に補償した。

【0039】

以下は、流れを通じて本発明実施例におけるＯＬＥＤパネル駆動方法を詳しく紹介し、中には、以下のようなステップが含まれている。

【0040】

ステップ７０１：第４のトランジスタをオンさせるように走査制御端６０９は有効信号を出力し、第２のトランジスタおよび第３のトランジスタをオフさせるように前記第１の制御端６１０と前記第２の制御端６１１は無効信号を出力する。本発明実施例は図６Ｂを結び付けて説明を行う。

【0041】

ステップ７０２：第１のトランジスタのゲートに有効信号を、プレチャージ回路を介して、入力することにより前記第１のトランジスタをオンさせる。

【0042】

ステップ７０３：第２の電源端子６０７により出力された第１のレベル信号は前記第１のトランジスタを通じて前記ＯＬＥＤのアノードに出力される。

【0043】

第１の電源端子６０６および第２の電源端子６０７はすべて第１のレベル信号を出力し、走査線は走査制御端６０９により有効信号を出力し、第３の電源端子６０８は第２のレベル信号を出力し、中には、本発明実施例における第１のレベル信号はロー電源レベル信号（ＡＲＶＳＳ）であることができ、第２のレベル信号はハイ電源レベル信号（ＡＲＶＤＤ）であることができ、本発明実施例における有効信号はローレベル信号であることができる。同時に、第１の制御信号および第２の制御信号はすべて無効信号である。画素ユニット回路におけるＯＬＥＤのアノードは図６ＢにおけるＮ３の点である。

【0044】

その後、第１の電源端子６０６の出力電圧は現在のフレームのデータ電圧になり、制御ユニット５０２は、第２のトランジスタをオンさせ、しかも、第１のトランジスタのドレイン電圧をゲート電圧と等しくなり、すべて第２電源の端子６０７の出力電圧に等しくなるように、第２の制御端６１１を通じて有効信号を出力する。本発明実施例における有効信号はローレベル信号であることができる。第２の制御端は６１１は第２のトランジスタのゲートに接続され、制御ユニット５０２は第２の制御端は６１１を通じて第２のトランジスタのゲートに有効信号を出力し、そうすると、第２のトランジスタはオンさせる。第２の電源端子６０７は直流基準電圧を出力する。

【0045】

第２の電源端子６０７は第２のレベル信号を出力し、第３の電源端子６０８は第１のレベル信号を出力する。第１のトランジスタをオンさせるように、第１のトランジスタのゲートに有効信号を出力し、且つ、第３のトランジスタをオンさせるように、第１の制御端６１０は有効信号を出力する。第２のトランジスタと第４のトランジスタをオフさせるように、第２の制御端６１１および走査制御端６０９は無効信号を出力し、第１のトランジスタのドレインを通じてデータ電流をＯＬＥＤに送り込む。

【0046】

本発明実施例におけるＯＬＥＤパネルには、第１の電源端子６０６、第２の電源端子６０７、第３の電源端子６０８および画素回路アレイ５０１が含まれている；前記画素回路アレイ５０１は画素ユニット回路により構成されている；画素回路アレイ５０１には走査線がさらに含まれている；前記画素ユニット回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１コンデンサおよびＯＬＥＤを含む；前記第１のトランジスタのゲートは前記第１のコンデンサの１端および前記第２のトランジスタのソースに接続する；前記第１のトランジスタのソースと前記第３のトランジスタのドレインおよび前記第２の電源端子に接続する；前記第１のトランジスタのドレインは前記第２のトランジスタのドレインおよび前記ＯＬＥＤのアノードに接続する；前記第３のトランジスタのソースは前記第１のコンデンサの他の端および前記第４のトランジスタのドレインに接続する；前記第４のトランジスタのゲートは前記走査制御端に接続する；前記第４のトランジスタのソースは前記第１の電源端子６０６に接続する。

【0047】

本発明実施例に提供した画素ユニット回路を採用すると、入力した直流基準電圧とデータ電圧信号が変わらないさえであれば、ＯＬＥＤに送り込まれた電流は一定になることを保持し、そのため、ＯＬＥＤの非均一性を補償することができる。しかも、ＯＬＥＤに送り込んだ電流はＴＦＴの閾値電圧とＯＬＥＤパネルの電源電圧とすべて関係がなく、従って、ＴＦＴの閾値電圧の非均一性とＩＲ Ｄｒｏｐを補償することができる。制御方法は簡単で、実現しやすいである。本発明実施例における画素ユニット回路の構造は簡単で、採用の部品はより少なく、それゆえに、効果的に開口率を高めることができる。

【0048】

明らかに、当該技術的分野の技術者は本発明精神と範囲から逸脱しないように本発明実施例に対して各種の補正と変形を行うことができる。このように、もし本発明に関するこれらの補正と変形は本発明におけるクレームおよびそれと同じとみなす技術の範囲に属すれば、本発明がこれらの補正と変形を含むことは本発明の意図である。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6A】

【図6B】