知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6159477
(24)【登録日】2017年6月16日
(45)【発行日】2017年7月5日
(54)【発明の名称】反射バンク構造及び発光デバイスを組み込むための方法
(51)【国際特許分類】
H01L 33/48 20100101AFI20170626BHJP
【ＦＩ】
H01L33/48
【請求項の数】20
【全頁数】34
(21)【出願番号】特願2016-521439(P2016-521439)
(86)(22)【出願日】2014年6月9日
(65)【公表番号】特表2016-522585(P2016-522585A)
(43)【公表日】2016年7月28日
(86)【国際出願番号】US2014041491
(87)【国際公開番号】WO2014204695
(87)【国際公開日】20141224
【審査請求日】2016年2月16日
(31)【優先権主張番号】13/919,965
(32)【優先日】2013年6月17日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】503260918
【氏名又は名称】アップル インコーポレイテッド
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100088694
【弁理士】
【氏名又は名称】弟子丸 健
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(72)【発明者】
【氏名】ビブル アンドレアス
(72)【発明者】
【氏名】グリッグス チャールズ アール
【審査官】
吉野 三寛
(56)【参考文献】
【文献】
特開２００６−１７９８６２（ＪＰ，Ａ）
【文献】
特開平０５−０４７８５６（ＪＰ，Ａ）
【文献】
特開平１０−２２３８３２（ＪＰ，Ａ）
【文献】
米国特許第０８４２６２２７（ＵＳ，Ｂ１）
【文献】
特開２００６−１４０３９８（ＪＰ，Ａ）
【文献】
特開２０１３−０３７１３８（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ３３／００−３３／６４
(57)【特許請求の範囲】
【請求項1】
発光デバイスを組み込むための方法であって、
転写ヘッドでキャリア基板から垂直型マイクロＬＥＤデバイスをピックアップするステップであって、
前記垂直型マイクロＬＥＤデバイスが、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記ピックアップするステップと、
前記垂直型マイクロＬＥＤデバイスを転写先基板上に配置するステップと、
接合層をリフローして前記垂直型マイクロＬＥＤデバイスを前記転写先基板に接合するステップと、
前記転写ヘッドから前記垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記転写先基板上及び前記垂直型マイクロＬＥＤデバイスの側方周囲にパッシベーション層を塗布するステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記転写先基板上の前記垂直型マイクロＬＥＤデバイスの頂面及び導電ラインの頂面が前記パッシベーション層によって被覆されず、前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
前記パッシベーション層上に、透明上部電極層を形成するステップと、
を含み、前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイスを組み込むための方法。
転写ヘッドでキャリア基板から垂直型マイクロＬＥＤデバイスをピックアップするステップであって、
前記垂直型マイクロＬＥＤデバイスが、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記ピックアップするステップと、
前記垂直型マイクロＬＥＤデバイスを転写先基板上に配置するステップと、
接合層をリフローして前記垂直型マイクロＬＥＤデバイスを前記転写先基板に接合するステップと、
前記転写ヘッドから前記垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記転写先基板上及び前記垂直型マイクロＬＥＤデバイスの側方周囲にパッシベーション層を塗布するステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記転写先基板上の前記垂直型マイクロＬＥＤデバイスの頂面及び導電ラインの頂面が前記パッシベーション層によって被覆されず、前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
前記パッシベーション層上に、透明上部電極層を形成するステップと、
を含み、前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイスを組み込むための方法。
【請求項2】
前記垂直型マイクロＬＥＤデバイスを転写先基板上に配置する前記ステップが、前記転写先基板上のバンク層内に形成されたバンク構造内に前記垂直型マイクロＬＥＤデバイスを配置することを含み、
前記転写先基板上及び前記垂直型マイクロＬＥＤデバイスの側方周囲にパッシベーション層を塗布する前記ステップが、前記バンク構造内の前記垂直型マイクロＬＥＤデバイスの側方周囲に前記パッシベーション層を塗布するステップを含み、前記導電ラインが前記バンク構造の上方に上昇していることを特徴とする、請求項１に記載の発光デバイスを組み込むための方法。
前記転写先基板上及び前記垂直型マイクロＬＥＤデバイスの側方周囲にパッシベーション層を塗布する前記ステップが、前記バンク構造内の前記垂直型マイクロＬＥＤデバイスの側方周囲に前記パッシベーション層を塗布するステップを含み、前記導電ラインが前記バンク構造の上方に上昇していることを特徴とする、請求項１に記載の発光デバイスを組み込むための方法。
【請求項3】
前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が、エッチングするステップ前に前記パッシベーション層の前記頂面上方に突出し、前記パッシベーション層が、エッチングするステップ前に前記垂直型マイクロＬＥＤデバイスの前記頂面を少なくとも部分的に被覆することを特徴とする、請求項１に記載の発光デバイスを組み込むための方法。
【請求項4】
前記パッシベーション層が被覆する領域全体にわたり前記パッシベーション層のほぼ平坦な頂面を設けるために、前記パッシベーション層をレベリングするステップを更に含むことを特徴とする、請求項１に記載の発光デバイスを組み込むための方法。
【請求項5】
前記パッシベーション層をレベリングする前記ステップが、前記パッシベーション層全体にローラ、スキージ又はブレードを通過させることを含むことを特徴とする、請求項４に記載の発光デバイスを組み込むための方法。
【請求項6】
転写ヘッドのアレイで前記キャリア基板から複数の垂直型マイクロＬＥＤデバイスをピックアップするステップと、
対応する複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップと、
前記転写ヘッドのアレイから前記複数の垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記バンク層上及び前記対応する複数のバンク構造内の前記複数の垂直型マイクロＬＥＤデバイスの側方周囲に前記パッシベーション層を塗布するステップと、
前記パッシベーション層のエッチング後、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれの頂面及び前記導電ラインの前記頂面が前記パッシベーション層によって被覆されず、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれ及び前記導電ラインの一部が前記パッシベーション層の前記頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
を更に含み、
前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項２に記載の発光デバイスを組み込むための方法。
対応する複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップと、
前記転写ヘッドのアレイから前記複数の垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記バンク層上及び前記対応する複数のバンク構造内の前記複数の垂直型マイクロＬＥＤデバイスの側方周囲に前記パッシベーション層を塗布するステップと、
前記パッシベーション層のエッチング後、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれの頂面及び前記導電ラインの前記頂面が前記パッシベーション層によって被覆されず、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれ及び前記導電ラインの一部が前記パッシベーション層の前記頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
を更に含み、
前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項２に記載の発光デバイスを組み込むための方法。
【請求項7】
発光デバイスを組み込むための方法であって、
転写先基板上にパッシベーション層を塗布するステップと、
転写ヘッドでキャリア基板から垂直型マイクロＬＥＤデバイスをピックアップするステップであって、
前記垂直型マイクロＬＥＤデバイスが、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記ピックアップするステップと、
前記転写先基板上に前記垂直型マイクロＬＥＤデバイスを配置するステップであって、前記転写先基板に前記垂直型マイクロＬＥＤデバイスを配置する前記ステップが、前記パッシベーション層を通して前記垂直型マイクロＬＥＤデバイスをパンチスルーすることを含む、前記ステップと、
接合層をリフローして前記垂直型マイクロＬＥＤデバイスを前記転写先基板に接合するステップと、
前記転写ヘッドから前記垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記転写先基板上の前記垂直型マイクロＬＥＤデバイスの頂面及び導電ラインの頂面が前記パッシベーション層によって被覆されず、前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
前記パッシベーション層上に、透明上部電極層を形成するステップと、
を含み、前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイスを組み込むための方法。
転写先基板上にパッシベーション層を塗布するステップと、
転写ヘッドでキャリア基板から垂直型マイクロＬＥＤデバイスをピックアップするステップであって、
前記垂直型マイクロＬＥＤデバイスが、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記ピックアップするステップと、
前記転写先基板上に前記垂直型マイクロＬＥＤデバイスを配置するステップであって、前記転写先基板に前記垂直型マイクロＬＥＤデバイスを配置する前記ステップが、前記パッシベーション層を通して前記垂直型マイクロＬＥＤデバイスをパンチスルーすることを含む、前記ステップと、
接合層をリフローして前記垂直型マイクロＬＥＤデバイスを前記転写先基板に接合するステップと、
前記転写ヘッドから前記垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記転写先基板上の前記垂直型マイクロＬＥＤデバイスの頂面及び導電ラインの頂面が前記パッシベーション層によって被覆されず、前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
前記パッシベーション層上に、透明上部電極層を形成するステップと、
を含み、前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイスを組み込むための方法。
【請求項8】
前記転写先基板上に前記パッシベーション層を塗布する前記ステップが、バンク層及び前記バンク層内のバンク構造上にパッシベーション層を塗布することを含み、
前記転写先基板上に前記垂直型マイクロＬＥＤデバイスを配置する前記ステップが、前記バンク構造内に前記垂直型マイクロＬＥＤデバイスを配置することを含む、請求項７に記載の発光デバイスを組み込むための方法。
前記転写先基板上に前記垂直型マイクロＬＥＤデバイスを配置する前記ステップが、前記バンク構造内に前記垂直型マイクロＬＥＤデバイスを配置することを含む、請求項７に記載の発光デバイスを組み込むための方法。
【請求項9】
前記垂直型マイクロＬＥＤデバイス及び前記導電ラインの一部が、エッチングするステップ前に前記パッシベーション層の前記頂面上方に突出し、前記パッシベーション層が、エッチングするステップ前に前記垂直型マイクロＬＥＤデバイスの前記頂面を少なくとも部分的に被覆することを特徴とする、請求項７に記載の発光デバイスを組み込むための方法。
【請求項10】
前記パッシベーション層が被覆する領域全体にわたり前記パッシベーション層のほぼ平坦な頂面を設けるために、前記パッシベーション層をレベリングするステップを更に含むことを特徴とする、請求項７に記載の発光デバイスを組み込むための方法。
【請求項11】
前記パッシベーション層をレベリングする前記ステップが、前記パッシベーション層全体にローラ、スキージ又はブレードを通過させることを含むことを特徴とする、請求項１０に記載の発光デバイスを組み込むための方法。
【請求項12】
前記バンク層及び前記バンク層内の複数のバンク構造上に前記パッシベーション層を塗布するステップと、
転写ヘッドのアレイで前記キャリア基板から複数の垂直型マイクロＬＥＤデバイスをピックアップするステップと、
前記複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップであって、前記複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップが、前記パッシベーション層を通して前記複数の垂直型マイクロＬＥＤデバイスをパンチスルーすることを含む、ステップと、
前記転写ヘッドのアレイから前記複数の垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれの頂面及び前記導電ラインの前記頂面が前記パッシベーション層によって被覆されず、前記複数のマイクロＬＥＤデバイスのそれぞれ及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の前記頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
を更に含み、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項８に記載の発光デバイスを組み込むための方法。
転写ヘッドのアレイで前記キャリア基板から複数の垂直型マイクロＬＥＤデバイスをピックアップするステップと、
前記複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップであって、前記複数のバンク構造内に前記複数の垂直型マイクロＬＥＤデバイスを配置するステップが、前記パッシベーション層を通して前記複数の垂直型マイクロＬＥＤデバイスをパンチスルーすることを含む、ステップと、
前記転写ヘッドのアレイから前記複数の垂直型マイクロＬＥＤデバイスをリリースするステップと、
前記パッシベーション層を硬化させるステップと、
前記パッシベーション層のエッチング後、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれの頂面及び前記導電ラインの前記頂面が前記パッシベーション層によって被覆されず、前記複数のマイクロＬＥＤデバイスのそれぞれ及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の前記頂面上方に突出するように前記パッシベーション層をエッチングするステップと、
を更に含み、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項８に記載の発光デバイスを組み込むための方法。
【請求項13】
バンク層と、
前記バンク層内のバンク構造と、
前記バンク層上にあり、かつ前記バンク構造の上方に上昇している導電ラインと、
前記バンク構造内にあって、リフロー接合層を有する下部電極に接合されている垂直型マイクロＬＥＤデバイスであって、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記垂直型マイクロＬＥＤデバイスと、
前記バンク層の真上及び前記バンク構造内に広がるパッシベーション層であって、前記バンク構造内の前記パッシベーション層の一部が、前記垂直型マイクロＬＥＤデバイスの側方周囲にあり、前記垂直型マイクロＬＥＤデバイス及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の頂面上方に突出している、前記パッシベーション層と、
前記パッシベーション層上の透明上部電極層と、を備え、
前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイス。
前記バンク層内のバンク構造と、
前記バンク層上にあり、かつ前記バンク構造の上方に上昇している導電ラインと、
前記バンク構造内にあって、リフロー接合層を有する下部電極に接合されている垂直型マイクロＬＥＤデバイスであって、
上部ｐ型ドープ層又は上部ｎ型ドープ層、下部ｐ型ドープ層又は下部ｎ型ドープ層、及び前記上部ｐ型ドープ層又は前記上部ｎ型ドープ層と前記下部ｐ型ドープ層又は前記下部ｎ型ドープ層との間の１つ以上の量子井戸層を含む、マイクロｐ−ｎダイオード、
上部導電性コンタクト、及び
下部導電性コンタクトを含む、前記垂直型マイクロＬＥＤデバイスと、
前記バンク層の真上及び前記バンク構造内に広がるパッシベーション層であって、前記バンク構造内の前記パッシベーション層の一部が、前記垂直型マイクロＬＥＤデバイスの側方周囲にあり、前記垂直型マイクロＬＥＤデバイス及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の頂面上方に突出している、前記パッシベーション層と、
前記パッシベーション層上の透明上部電極層と、を備え、
前記透明上部電極層が、前記垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面上にあって、該垂直型マイクロＬＥＤデバイスの前記頂面及び前記導電ラインの頂面と電気的に接触していることを特徴とする、発光デバイス。
【請求項14】
前記パッシベーション層が、前記パッシベーション層が被覆する領域全体にわたりほぼ平坦な頂面を含むことを特徴とする、請求項１３に記載の発光デバイス。
【請求項15】
前記パッシベーション層が、熱硬化性材料を含むことを特徴とする、請求項１３に記載の発光デバイス。
【請求項16】
前記熱硬化性材料が、アクリルであることを特徴とする、請求項１５に記載の発光デバイス。
【請求項17】
前記バンク層が、薄膜トランジスタ基板上に形成されていることを特徴とする、請求項１３に記載の発光デバイス。
【請求項18】
当該発光デバイスが、ディスプレイシステム内のディスプレイパネルであることを特徴とする、請求項１７に記載の発光デバイス。
【請求項19】
当該発光デバイスが、照明システム内の光源であることを特徴とする、請求項１３に記載の発光デバイス。
【請求項20】
前記バンク層内の複数のバンク構造と、
前記複数のバンク構造内の対応する複数の垂直型マイクロＬＥＤデバイスと、
を更に備え、前記複数のバンク構造内の前記パッシベーション層の部分が、前記複数の垂直型マイクロＬＥＤデバイスの側方周囲にあり、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれ及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように、前記パッシベーション層が、前記バンク層の真上及び前記複数のバンク構造内に広がり、
前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項１３に記載の発光デバイス。
前記複数のバンク構造内の対応する複数の垂直型マイクロＬＥＤデバイスと、
を更に備え、前記複数のバンク構造内の前記パッシベーション層の部分が、前記複数の垂直型マイクロＬＥＤデバイスの側方周囲にあり、前記複数の垂直型マイクロＬＥＤデバイスのそれぞれ及び前記バンク層上の前記導電ラインの一部が前記パッシベーション層の頂面上方に突出するように、前記パッシベーション層が、前記バンク層の真上及び前記複数のバンク構造内に広がり、
前記複数の垂直型マイクロＬＥＤデバイスのそれぞれが、１マイクロメートル乃至１００マイクロメートルの最大幅を有していることを特徴とする、請求項１３に記載の発光デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は発光デバイスに関する。より具体的には、本発明の実施形態はマイクロＬＥＤデバイスを発光デバイスに組み込むための方法及び構造に関する。
【背景技術】
【0002】
発光ダイオード（ＬＥＤ）技術が進歩し続けるにつれて、照明及びディスプレイ用途で半導体を用いたＬＥＤがますます見られるようになっている。例えば、半導体を用いたＬＥＤは大面積屋外ディスプレイ、屋内及び屋外照明において、及び、液晶ディスプレイ（ＬＣＤ）のディスプレイシステム内のバックライトユニットとして見られる。発光の方向を制御するために、ＬＥＤパッケージ構造は反射キャビティ内に取り付けられるＬＥＤチップを含んでもよい。
【0003】
米国特許第７，４８２，６９６号に記載されている一実装形態では、ＬＥＤチップはキャビティ内の導電性反射膜上のパッドに接合されたフリップチップである。欧州特許出願公開第１７８０７９８（Ａ１）号に記載されている別の実装形態では、ＬＥＤチップはリフレクタを含むキャビティ内に取り付けられる。その後、水分及び汚染物質からＬＥＤチップ及びリフレクタを保護するためにＬＥＤチップ及びリフレクタ上に充填材が塗布される。
【発明の概要】
【0004】
発光デバイス及び発光デバイスにマイクロＬＥＤデバイスを組み込む方法が記載される。一実施形態では、発光デバイスは、バンク層内の反射バンク構造と、バンク層上にあり、かつ反射バンク構造の上方に上昇している導電ラインと、を含む。マイクロＬＥＤデバイスが反射バンク構造内にあり、パッシベーション層がバンク層上及び反射バンク構造内のマイクロＬＥＤデバイスの側方周囲にある。マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインは、パッシベーション層の頂面上方に突出する。パッシベーション層は、パッシベーション層が被覆する領域全体にわたりほぼ平坦な頂面を含んでもよい。パッシベーション層は、熱硬化性材料、例えばアクリル、などの種々の材料で形成してもよい。一実施形態では、バンク層は薄膜トランジスタ基板上に形成してもよい。例えば、発光デバイスはディスプレイシステム内のディスプレイパネルであってもよい。発光デバイスは、また、照明システム内の光源であってもよい。複数の反射バンク構造をバンク層内に形成することができ、かつ対応する複数のマイクロＬＥＤデバイスを複数の反射バンク構造内に形成することができる。この構成では、パッシベーション（passivation）はバンク層上及び複数の反射バンク構造内の対応する複数のマイクロＬＥＤデバイスの側方周囲にあり、各マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインは、パッシベーション層の頂面から突出している。
【0005】
一実施形態においては、発光デバイスを組み込む方法は、転写ヘッドでキャリア基板からマイクロＬＥＤデバイスをピックアップするステップと、バンク層内に形成された反射バンク構造内にマイクロＬＥＤデバイスを配置するステップと、転写ヘッドからマイクロＬＥＤデバイスをリリースするステップと、を含む。パッシベーション層は、その後、バンク層上及び反射バンク構造内のマイクロＬＥＤデバイスの側方周囲に塗布される。バンク層上の導電ラインは反射バンク構造の上方に上昇している。パッシベーション層は、例えば、ＵＶ硬化によって硬化される。パッシベーション層は、パッシベーション層のエッチング後、マイクロＬＥＤデバイスの頂面及び導電ラインの頂面がパッシベーション層によって被覆されずマイクロＬＥＤデバイスの一部及び導電ラインがパッシベーション層の頂面上方に突出するようにエッチングされる。一実施形態においては、マイクロＬＥＤデバイスの一部及び導電ラインは、パッシベーション層をエッチングする前に、パッシベーション層の頂面上方に突出し、パッシベーション層の残部は、エッチングする前にマイクロＬＥＤデバイスの頂面又は導電ラインを被覆する。一実施形態においては、パッシベーション層をエッチングすると残部が除去される。いくつかの実施形態では、パッシベーション層が被覆する領域全体にわたりパッシベーション層のほぼ平坦な頂面を設けるためにパッシベーション層は、パッシベーション層を塗布するステップの後又は最中にレベリングされる。レベリングは、パッシベーション層全体にローラ、スキージ又はブレードを通過させることを含む種々の方法によって実施することができる。一実施形態においては、パッシベーション層を塗布するステップはスリットコーティング又はローラコーティングを含む。
【0006】
複数のマイクロＬＥＤデバイスは転写ヘッドのアレイでキャリア基板からピックアップされ、バンク層内に形成された対応する複数の反射バンク構造内に配置され、転写ヘッドからリリースされ得る。パッシベーション層はバンク層上及び複数の反射バンク構造内の複数のマイクロＬＥＤデバイスの側方周囲に塗布され得る。パッシベーション層は、その後、パッシベーション層のエッチング後、各マイクロＬＥＤデバイスの頂面及び導電ラインの頂面がパッシベーション層によって被覆されず、各マイクロＬＥＤデバイスの一部及び導電ラインがパッシベーション層の頂面上方に突出するようにエッチングされ得る。
【0007】
一実施形態においては、発光デバイスを組み込む方法は、バンク層及びバンク層内の反射バンク構造上にパッシベーション層を塗布するステップを含み、バンク層上の導電ラインは反射構造体（reflective structure）上方に上昇している。マイクロＬＥＤデバイスは転写ヘッドでキャリア基板からピックアップされ、パッシベーション層を通してマイクロＬＥＤデバイスをパンチスルーすることによって反射バンク構造内に配置され、転写ヘッドからリリースされる。パッシベーション層は、例えば、ＵＶ硬化によって硬化される。パッシベーション層は、パッシベーション層のエッチング後、マイクロＬＥＤデバイスの頂面及び導電ラインの頂面がパッシベーション層によって被覆されず、マイクロＬＥＤデバイスの一部及び導電ラインがパッシベーション層の頂面上方に突出するようにエッチングされる。一実施形態においては、マイクロＬＥＤデバイスの一部及び導電ラインは、パッシベーション層をエッチングする前に、パッシベーション層の頂面上方に突出し、パッシベーション層の残部はマイクロＬＥＤデバイスの頂面又は導電ラインをエッチングする前に被覆する。一実施形態においては、パッシベーション層をエッチングすると残部が除去される。いくつかの実施形態では、パッシベーション層が被覆する領域全体にわたりパッシベーション層のほぼ平坦な頂面を設けるためにパッシベーション層は、パッシベーション層を塗布するステップの後又は最中にレベリングされる。レベリングは、パッシベーション層全体にローラ、スキージ又はブレードを通過させることを含む種々の方法によって実施することができる。一実施形態においては、パッシベーション層を塗布するステップはスリットコーティング又はローラコーティングを含む。
【図面の簡単な説明】
【0008】
【図1A】本発明の一実施形態に係る、アクティブマトリクス型ディスプレイパネルの上面図である。
【図2A】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図2B】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図2C】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図2D】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図2E】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図2F】本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。
【図3A】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図3B】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図3C】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図3D】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図3E】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図3F】本発明の一実施形態に係る、異なる色発光スペクトルを持つマイクロＬＥＤデバイスのアレイを転写するシーケンスの上面図である。
【図4A】本発明の一実施形態に係る、反射バンク構造内のマイクロＬＥＤデバイスの冗長ペアの斜視図である。
【図4B】本発明の一実施形態に係る、マイクロＬＥＤデバイスの冗長ペア及び反射バンク構造内の修復サイト（repair site）の斜視図である。
【図5C】本発明の一実施形態に係る、一対のマイクロＬＥＤデバイスを転写し、バンク層上にパッシベーション層を塗布後の、線Ｘ−Ｘ及び線Ｙ−Ｙに沿って切った図３Ｆのアクティブマトリクス型ディスプレイパネルの側面図である。
【図6A】本発明の一実施形態に係る、マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するようにパッシベーション層を塗布及びレベリングする概略図である。
【図6B】本発明の一実施形態に係る、マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するようにパッシベーション層を塗布及びレベリングする概略図である。
【図6C】本発明の一実施形態に係る、マイクロＬＥＤデバイス及びバンク層上の導電ライン上方にパッシベーション層を塗布及びレベリングする概略図である。
【図7A】本発明の一実施形態に係る、マイクロＬＥＤデバイス及びバンク層上の導電ラインからパッシベーション層残部をエッチングする側面図である。
【図7B】本発明の一実施形態に係る、マイクロＬＥＤデバイス及びバンク層上の導電ラインからパッシベーション層残部をエッチングする側面図である。
【図8A】本発明の一実施形態に係る、マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するようにパッシベーション層をエッチングする側面図である。
【図8B】本発明の一実施形態に係る、マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するようにパッシベーション層をエッチングする側面図である。
【図12B】本発明の一実施形態に係る、ディスプレイパネル基板上にカバープレートを形成する前の、ブラックマトリクス材料の塗布の概略側面図である。
【図12C】本発明の一実施形態に係る、ディスプレイパネル基板上にカバープレートがある状態での、ブラックマトリクス材料の塗布の概略側面図である。
【図13A】本発明の一実施形態に係る、種々の構成を含む、マイクロＬＥＤデバイスのアレイ上に形成された上部電極層の概略上面図である。
【図13B】本発明の一実施形態に係る、種々の構成を含む、マイクロＬＥＤデバイスのアレイ上に形成された複数の別個の上部電極層の概略上面図である。
【図13C】本発明の一実施形態に係る、種々の構成を含む、マイクロＬＥＤデバイスのアレイ上に形成された複数の別個の上部電極層の概略上面図である。
【図14】本発明の一実施形態に係る、スクライブされた上部電極層の概略上面図である。
【図15】本発明の一実施形態に係るディスプレイシステムの概略図である。
【図16】本発明の一実施形態に係る照明システムの概略図である。
【発明を実施するための形態】
【0009】
本発明の実施形態は、発光デバイスの対応する複数の反射バンク構造に複数のマイクロＬＥＤデバイスを組み込む構造及び方法を記載する。いくつかの実施形態では、マイクロＬＥＤデバイスは垂直型マイクロＬＥＤデバイス（vertical micro LED device）である。複数の反射バンク構造がバンク層内に形成され、対応する複数のマイクロＬＥＤデバイスが複数の反射バンク構造内に取り付けられる。マイクロＬＥＤデバイスのそれぞれの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するように、パッシベーション層は、対応する複数の反射バンク構造内の複数のマイクロＬＥＤデバイスの側方周囲にある。導電ラインはダム構造の一部として反射バンク構造の上方に上昇させてもよい。パッシベーション層は、マイクロＬＥＤデバイスに接続された下部電極又は反射バンク構造を、マイクロＬＥＤデバイスに接続された１つ以上の上部電極層から電気的に絶縁してもよい。パッシベーション層は、付加的に、１つ以上の量子井戸層を含む垂直型マイクロＬＥＤデバイスの側壁を上部電極層又は下部電極層から電気的に絶縁してもよい。パッシベーション層は、反射バンク構造内にマイクロＬＥＤデバイスを取り付け後、反射バンク構造上及びマイクロＬＥＤデバイスの側方周囲に形成してもよく、あるいは、パッシベーション層は、反射バンク構造内にマイクロＬＥＤデバイスを取り付けるためにパッシベーション層を通してマイクロＬＥＤデバイスをパンチスルーする前に、反射バンク構造上に形成してもよい。マイクロＬＥＤデバイスの転写及びパッシベーション層の塗布後、パッシベーション層は、マイクロＬＥＤデバイス及び１つ以上の導電ラインがパッシベーション層によって被覆されないようにするためにエッチングされ得る。いくつかの実施形態では、マイクロＬＥＤデバイス及び１つ以上の導電ラインは、エッチング前及び後に、パッシベーション層の頂面上方に突出する。このような実施形態においては、任意のパッシベーション層残部がマイクロＬＥＤデバイスの頂面及び１つ以上の導電ラインから除去されるようにするためにエッチングを用いてもよい。他の実施形態では、エッチング後にマイクロＬＥＤデバイス及び１つ以上の導電ラインがパッシベーション層の頂面上方に突出するように、エッチングにより厚さを低減する。その後、パッシベーション層の頂面上方に突出したマイクロＬＥＤデバイスの部分をパッシベーション層の頂面上方に突出した１つ以上の導電ラインに電気的に接続するために１つ以上の上部電極層が形成され得る。
【0010】
一態様においては、集積構造及び方法は、反射バンク構造及び形成されたパッシベーション層の上方に導電ラインが上昇した１つ以上のパッシベーション層ダム構造を含む。ダム構造はバンク層を形成するために用いた絶縁材料などの種々の材料で形成してもよく、あるいは、ダム構造は導電ライン自体とされ得る。この手法で、パッシベーション層は反射バンク構造及び導電ライン上に塗布され、マイクロＬＥＤデバイス及び導電ラインがパッシベーション層の頂面上方に突出するようにレベリングされ得る。
【0011】
別の態様においては、１つ以上のダム構造は、また、パッシベーション層の頂面の基準高さを設定するためのレベリング基準（leveling reference）として機能してもよい。この手法で、ローラ、スキージ又はブレードなどのレベラをパッシベーション層材料の塗布器に追従させることができる。パッシベーション層の頂面の高さは、マイクロＬＥＤデバイスの一部及び導電ラインがパッシベーション層の頂面上方に突出するように、検出したダム構造の高さに基づき調整することができる。
【0012】
これら手法で、本発明の実施形態に係る集積構造及び方法はより少数の堆積及びパターニング技法によるマイクロＬＥＤデバイスのパッシベーション及び電気接続を可能にしてもよい。
【0013】
本明細書で使用される用語「マイクロ」デバイス又は「マイクロ」ＬＥＤ構造体は、本発明の実施形態に係る特定のデバイス又は構造体の記述的なサイズを意味し得る。本明細書内で使用されるとき、「マイクロ」デバイス又は構造体という用語は、１〜１００μｍの尺度を指すことが意図されている。例えば、各マイクロＬＥＤデバイスは１〜１００μｍの最大幅を有してもよく、マイクロＬＥＤデバイスが小型化するほど消費する電力が小さくなる。いくつかの実施形態では、マイクロＬＥＤデバイスは２０μｍ、１０μｍ又は５μｍの最大幅を有してもよい。いくつかの実施形態では、マイクロＬＥＤデバイスは２０μｍ、１０μｍ又は５μｍ未満の最大高さを有する。本発明の実施形態に係るマイクロＬＥＤデバイスの組み込みは、照明及びディスプレイ両方の用途のため、ウェハベースのＬＥＤデバイスの性能、効率及び信頼性に、薄膜エレクトロニクスの高歩留まり、低コスト、混合材料を組み合わせるために用いることができる。本発明のいくつかの実施形態で用いてもよい例示的なマイクロＬＥＤデバイスは米国特許第８，４２６，２２７号、米国特許出願公開第２０１３／０１２６０８１号、米国特許出願第１３／４５８，９３２号、米国特許出願第１３／７１１，５５４号及び米国特許出願第１３／７４９，６４７号に記載されている。本発明の実施形態に係る発光デバイスは発光が高効率であってもよく、かつ消費する電力が非常に小さく（例えば、１０インチ対角ＬＣＤ又はＯＬＥＤディスプレイの５〜１０ワットに比べて１０インチ対角ディスプレイで２５０ｍＷ）、マイクロＬＥＤデバイスを組み込んだ例示的なディスプレイ又は照明用途の消費電力の低減を可能にする。
【0014】
本明細書で使用される用語「広がる」、「の上方に」、「への」、「間の」、及び「上に」は、他の層に対するある層の相対位置を意味する場合がある。ある層が別の層に「広がる」、「の上方に」若しくは「上に」あること、又は別の層「へと」若しくは「接触して」接合することは、別の層と直接接触する、又は１つ以上の介在層を有することが想定される。層と層「との間」の１つの層は、両方の層と直接接触している場合もあれば、１つ以上の介在層を有する場合もある。
【0015】
種々の実施形態では、図面を参照して説明する。しかし、特定の実施形態は、これらの具体的な詳細のうちの１つ以上を伴わずに、又はその他の既知の方法及び構成との組み合わせで実施することができる。以下の説明において、本発明の完全な理解を提供するために、具体的な構成、寸法、及び工程などの数多くの具体的な詳細が明らかにされる。他の例では、本発明を不必要にあいまいにしないために、半導体の周知の工程及び製造技術について特に詳細な説明を行っていない。本明細書を通じた「一実施形態」への言及は、本実施形態と関連して述べる特定の機能、構造体、構成、又は特徴が、本発明に関する少なくとも一実施形態の中に含まれることを意味する。したがって、本明細書全体を通じて各所にある「一実施形態において」との記述は、必ずしも本発明の同一の実施形態を指すものではない。更に、特定の機構、構造体、構成、又は特性は、１つ以上の実施形態の中で任意の好適な方法で組み合わせることができる。
【0016】
ここで図１Ａ〜図１Ｄを参照すると、本発明の実施形態に係るアクティブマトリクス型ディスプレイパネル１００の概略上面図及び概略側面図が提供される。このような実施形態においては、下地ＴＦＴ基板１０２は作動回路（例えばＴ１、Ｔ２）を含む典型的なＡＭＯＬＥＤバックプレーンのものと類似し得る。図１Ａを参照すると、パネル１００は、全般的に、マトリクスに配置された画素１０６及びサブ画素１０８を含む画素領域１０４と、各サブ画素に接続された、サブ画素を駆動するため及び切り替えるための作動回路と、を含んでもよい。非画素エリアは、一般に、データ信号（Ｖｄａｔａ）をサブ画素に送信可能にするために各サブ画素のデータラインに接続されるデータ駆動回路１１０、スキャン信号（Ｖｓｃａｎ）をサブ画素に送信可能にするためにサブ画素のスキャンラインに接続されるスキャン駆動回路１１２、電源信号（Ｖｄｄ）をＴＦＴに送信するための電源供給ライン１１４、及び接地信号（Ｖｓｓ）をサブ画素のアレイに送信するための接地リング１１６を含む。示されるように、データ駆動回路、スキャン駆動回路、電源供給ライン、及び接地リングは全て、フレキシブル回路基板（ＦＣＢ）１１３に接続されており、フレキシブル回路基板は電源供給ライン１１４に電力を供給するための電源、及び接地リング１１６に電気的に接続された電源接地ラインを含む。本発明の実施形態に従い、サブ画素１０８のそれぞれは対応する下地ＴＦＴ回路に個々にアドレス指定されてもよい一方で、均一な接地信号が画素領域１０４の上部に供給される。
【0017】
ここで図１Ｂ〜図１Ｄを参照すると、作動回路に接触するため平坦化層１２２に開口部１３１を形成してもよい。例示的な平坦化材料には、ベンゾシクロブテン（ＢＣＢ）及びアクリルを含む。作動回路は、切替トランジスタ、駆動トランジスタ、及び蓄積キャパシタを含む伝統的な２Ｔ１Ｃ（トランジスタ２つ、キャパシタ１つ）回路を含み得る。２Ｔ１Ｃ回路が例示的であることを意図し、他の種類の回路又は伝統的な２Ｔ１Ｃ回路の変更例が本発明の実施形態によって検討されるものと理解すべきである。例えば、ドライバトランジスタ及びマイクロＬＥＤデバイスのプロセス変動又はそれらの不安定性を補償するために、より複雑な回路が使用され得る。更に、本発明の実施形態はＴＦＴ基板１０２におけるトップゲート型トランジスタ構造に関連して記述及び例示されるが、本発明の実施形態はまた、ボトムゲート型トランジスタ構造の使用も検討する。同様に、本発明の実施形態は、トップエミッション構造に関連して記述及び例示されるが、本発明の実施形態はまた、ボトム、又はトップ及びボトムエミッション構造の使用も検討する。また、本発明の実施形態は、接地タイライン及び接地リングを含むハイサイド駆動構成に関連して、以下に具体的に記述及び例示される。ハイサイド駆動構成において、ＬＥＤは、回路が電流をＬＥＤのｐ端子から押し出すように、ＰＭＯＳ駆動トランジスタのドレイン側又はＮＭＯＳ駆動トランジスタのソース側に存在し得る。本発明の実施形態はこれに限定されるものではなく、接地タイライン及び接地リングがパネルにおける電力ラインとなり、電流がＬＥＤのｎ端子を介して引き出される、ローサイド駆動構成で実施されてもよい。
【0018】
バンク開口部１２８を含むパターン化されたバンク層１２６が平坦化層１２２上に形成される。バンク層１２６は、インクジェット印刷、スクリーン印刷、積層、スピンコーティング、スプレーコーティング、ＣＶＤ及びＰＶＤなどの種々の技術によって形成してもよい。バンク層１２６は、可視波長に対して、不透光性、透光性、又は半透光性を有してもよい。バンク層１２６は、光画定可能なアクリル、フォトレジスト、シリコン酸化物（ＳｉＯ2）、シリコン窒化物（ＳｉＮx）、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、アクリレート、エポキシ、及びポリエステル等であるが、それに限定されない、様々な絶縁体により形成され得る。一実施形態では、バンク層は、ブラックマトリクス材等の不透明材により形成される。例示的な絶縁性ブラックマトリクス材は、有機樹脂、ガラスペースト、及び黒色顔料、ニッケル、アルミニウム、モリブデン、及びそれらの合金等の金属粒子を含む樹脂若しくはペースト、金属酸化物粒子（例えば、クロム酸化物）、又は金属窒化物粒子（例えば、クロム窒化物）を含む。
【0019】
本発明の実施形態によれば、以下の図に関して記載されるバンク層１２６の厚さ及びバンク開口部１２８の幅は開口部内に取り付けられるマイクロＬＥＤデバイスの高さ、マイクロＬＥＤデバイスを転写する転写ヘッドの高さ、及びディスプレイパネルの解像度に依存してもよい。一実施形態では、ディスプレイパネルの解像度、画素密度、及びサブ画素密度によりバンク開口部１２８の幅が決定してもよい。４０ＰＰＩ（インチ毎画素）及び２１１μｍサブ画素ピッチの例示的な５５インチテレビの場合、バンク開口部１２８の幅は、例示的な５μｍ幅のバンク開口部１２８間のバンク周囲構造を決定するために数マイクロメートルから２０６μｍの範囲内であってもよい。４４０ＰＰＩ及び１９μｍサブ画素ピッチの例示的なディスプレイパネルの場合、バンク開口１２８の幅は、例示的な５μｍ幅のバンク周囲構造を決定するために数ミクロンから１４μｍの範囲内であり得る。バンク構造の幅（例えば、バンク開口部１２８間）は、その構造が必要とされるプロセスをサポートし、必要とされるＰＰＩに対しスケーラブルである限りにおいて、いかなる適切なサイズであってもよい。
【0020】
表１は、本発明の実施形態に係る解像度１９２０×１０８０ｐ及び２５６０×１６００を有する種々の赤−緑−青（ＲＧＢ）ディスプレイの例示的な実装形態のリストを提供する。例示的な実施形態においては、４０ＰＰＩ画素密度は５５インチ解像度１９２０×１０８０ｐのテレビに相当してもよく、３２６及び４４０ＰＰＩ画素密度はＲＥＴＩＮＡ（登録商標）（ＲＴＭ）ディスプレイを備えたハンドヘルドデバイスに相当してもよい。本発明の実施形態はＲＧＢ色方式又は解像度１９２０×１０８０ｐ若しくは２５６０×１６００に限定されず、特定の解像度及びＲＧＢ色方式は単に説明のためであることは認識すべきである。【表1】
【0021】
本発明の実施形態によれば、バンク層１２６の厚さは、バンク構造が機能するのに厚すぎない。厚さは、マイクロＬＥＤデバイスの高さ及び所定の視野角により決定してもよい。例えば、バンク開口１２８の側壁が平坦化層１２２に対して角度をなす場合、浅い角度ほどシステムのより広い視野角と相関し得る。一実施形態において、バンク層１２６の例示的な厚さは、１μｍから５０μｍの間となり得る。一実施形態では、バンク層１２６の厚さはマイクロＬＥＤデバイス４００の厚さの５μｍの範囲内である。一実施形態においては、転写されるマイクロＬＥＤデバイス４００はバンク層厚さよりも高い。
【0022】
本発明の実施形態によれば、パターン化されたバンク層１２６の上にダム構造１４７が形成される。ダム構造１４７はパターン化されたバンク層１２６を形成するのに用いたものと同じ層から形成しても、別個の層で形成してもよい。図１Ｂに示される実施形態では、ダム構造１４７はバンク層１２６上に形成されたパターン化されたダム層１２７を含む。ダム層１２７はバンク層１２６と同じ材料で形成してもよい。あるいは、ダム層１２７は電気的に伝導性とされ得る。本発明の実施形態によれば、ダム層はパターン化されたバンク層１２６上方に、パッシベーション層２１０を収容するほどの十分な高さで上昇している。これについては図５Ｂに関連して更に記載する。一実施形態においては、ダム層１２７は厚さ０．５μｍ〜５μｍ、又は特に厚さ１μｍ〜２μｍであるが、他の厚さも可能である。
【0023】
いくつかの実施形態では、パターン化された導電層は、その後、パターン化されたバンク層１２６及びダム層１２７上に形成される。一実施形態においては、パターン化された導電層は、バンク開口部１２８内に形成され、作動回路に電気接触する反射バンク構造１４２を含む。例えば、反射バンク構造１４２は各サブ画素に対して形成することができ、各反射バンク構造は下部電極として機能し、かつ基板内の作動回路から個々にアドレス指定可能である。したがって、サブ画素の１つの反射バンク構造に結合された全てのマイクロＬＥＤデバイスがともにアドレス指定される。図１Ｂに示されるように、パターン化された導電層は、また、任意選択的に、接地タイライン１４４及び／又は接地リング１１６を含んでもよい。本明細書内で使用されるように、接地「リング」という言葉は、円形パターン、すなわち対象物を完全に取り囲むパターン、である必要はない。加えて、以下の実施形態は少なくとも部分的に画素領域の３つの辺を取り囲む接地リング１１６の形態の接地ラインに関して記載しかつ示すが、本発明の実施形態は、また、画素領域の１つの辺（例えば、左、右、下、上）又は２つの辺（左、右、下、上のうち２つの組み合わせ）に沿って通る接地ラインにより実施され得ることは認識すべきである。したがって、以下の記述において、接地リングの参照及び例示は、システム要求が許容する接地ラインと潜在的に置き換えられ得ることを理解すべきである。
【0024】
例示の実施形態において、接地タイライン１４４の配置は、ディスプレイパネル１００の画素エリア１０４内のバンク開口部１２８間を通ってもよい。接地タイライン１４４は、また、ダム構造１４７の一部を形成してもよく、かつ反射バンク構造１４２の上方に上昇してもよい。図１Ｂに示される実施形態においては、ダム層１２７及び接地タイライン１４４を含むダム構造１４７は画素領域１０４内のバンク開口部１２８間に通っている。ここで図１Ｃを参照すると、一実施形態においては、複数の接地タイライン１４４を露出させるため複数の開口部１４９がダム層１２７、並びに任意選択的に、バンク層１２６及び平坦化層１２６内に形成される。例えば、接地タイライン１４４及び接地リング１１６は作動回路の形成時に形成してもよく、基板１０２内の作動回路に接触させてもよい。開口部１４９の数は、バンク開口部１２８の列（上から下へ）の数と１：１の相関関係を持ってよいし、持たなくてもよい。例えば、図１Ａに示される実施形態では、接地タイ開口部１４９がバンク開口部１２８の各列に対して形成されるが、これは必須ではなく、接地タイ開口部１４９の数はバンク開口部１２８の列の数より多くても少なくてもよい。同様に、接地タイライン１４４の数は、バンク開口部の行（左から右へ）の数と１：１の相関関係を持ってよいし、持たなくてもよい。例えば、例示の実施形態において、接地タイライン１４４は、バンク開口部１２８の１行置きに形成されるが、これは必須ではなく、接地タイライン１４４の数はバンク開口部１２８の行の数（ｎ）と１：１の相関関係、又は任意の１：ｎの相関関係を持ってよい。他の実施形態では、接地タイラインは列方向及び行方向の両方に通り得る。
【0025】
図１Ｂに示される実施形態では、反射バンク構造１４２、接地タイライン１４４及び接地リング１１６は同じ導電層で形成され得る。図１Ｃに示される実施形態では、反射バンク構造１４２及びビアコンタクト１４５は同じ導電層で形成され得る。図１Ｃに示されるように、ダム構造１４７はダム層１２７及びダム層１２７の上にあるビアコンタクト１４５を含んでもよく、ビアコンタクト１４５は反射バンク構造１４２の上方に上昇している。パターン化された導電層は、数多くの導電性及び反射性の材料により形成されてもよく、かつ１層より多い層を含んでもよい。一実施形態において、パターン化された導電層は、アルミニウム、モリブデン、チタニウム、タングステン化チタン、銀、金、又はそれらの合金等の金属膜を含む。パターン化された導電層は、アモルファスシリコン、インジウムスズ酸化物（ＩＴＯ）及びインジウム亜鉛酸化物（ＩＺＯ）等の透明導電性酸化物（ＴＣＯ）、カーボンナノチューブ膜、又はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリアニリン、ポリアセチレン、ポリピロール、及びポリチオフェン等の透明導電性ポリマーを含んでもよい。一実施形態において、パターン化された導電層は、導電性材料及び反射性の導電性材料の積層体を含む。一実施形態において、パターン化された導電層は、上部及び下部層並びに反射性の中間層を含む３層積層を含み、上部及び下部層のうちの一方又は両方は透明である。一実施形態において、パターン化された導電層は、導電性酸化物−反射性金属−導電性酸化物の３層の積層体を含む。導電性酸化物層は透明であってよい。例えば、パターン化された導電層は、ＩＴＯ−銀−ＩＴＯ積層体を含んでもよい。かかる構成において、上部及び下部のＩＴＯ層は、反射性金属（銀）層の拡散及び／又は酸化を防いでもよい。一実施形態において、パターン化された導電層は、Ｔｉ−Ａｌ−Ｔｉ積層体、又はＭｏ−Ａｌ−Ｍｏ−ＩＴＯ積層体を含む。一実施形態においては、パターン化された導電層はＩＴＯ−Ｔｉ−Ａｌ−Ｔｉ−ＩＴＯ積層体を含む。一実施形態において、パターン化された導電層は１μｍ以下の厚さである。パターン化された導電層は、ＰＶＤ等であるが、それに限定されない適切な技術により積層してもよい。
【0026】
接地タイライン１４４及び／又は接地リング１１６は、また、反射バンク構造１４２と異なる導電層で形成され得る。ここで図１Ｄを参照すると、一実施形態においては、接地タイライン１４４はダム構造１４７である。そのような実施形態においては、接地タイライン１４４は反射バンク構造１４２及び接地ライン１１６と別々に形成され得る。示されるように、接地タイライン１４４は形成されるパッシベーション層のダム構造として機能するために反射バンク構造１４２よりも厚く、かつ反射バンク構造１４２の上方に上昇している。図１Ｄに示される実施形態では、ダム層１２７に関して上記したように、接地タイライン１４４は、１μｍ〜５μｍなどの、ダム構造として機能するような任意の適切な厚さであってもよい。
【0027】
図１Ａ〜図１Ｄに示される実施形態を引き続き参照すると、マイクロＬＥＤデバイスの接合を容易にするために１つ以上の接合層１４０を反射バンク構造１４２上に形成してもよい。示される特定の実施形態では、一対のマイクロＬＥＤデバイスを接合するための２つの接合層１４０が示される。一実施形態において、接合層１４０は、米国特許出願第１３／７４９，６４７号に記載されるように、共晶合金接合、液相拡散接合、又は固相拡散接合等の、接合機構を通してマイクロＬＥＤデバイス上の（配置されることになっている）接合層で相互拡散される能力のために選択される。一実施形態において、接合層１４０は溶融温度が２５０℃以下である。例えば、接合層１４０は、スズ（２３２℃）、インジウム（１５６．７℃）、又はそれらの合金等のはんだ材料を含んでもよい。接合層１４０は、また、柱の形状であってもよい。本発明のいくつかの実施形態によれば、接合層１４０が高ければ、マイクロＬＥＤデバイスの転写動作の間、ＴＦＴ基板を備えたマイクロＬＥＤデバイスのアレイの平坦度等の、システム部品のレベリング、及び共晶合金接合及び液相拡散接合の間等の接合の間、液化した接合層が表面の上部に拡散するため接合層の高さが変わることによる、マイクロＬＥＤデバイスの高さのばらつきにおいて更なる自由度を提供し得る。マイクロＬＥＤデバイスの側壁周辺に接合層１４０が吸い上げられ、量子井戸構造が短絡することを防止するため、接合層１４０の幅はマイクロＬＥＤデバイスの底面の幅未満であってもよい。
【0028】
図２Ａ〜図２Ｆは、本発明の一実施形態に係る、複数の反射バンク構造に複数のマイクロＬＥＤデバイスを転写する方法を示す。図２Ａを参照すると、転写ヘッド基板３００によって支持された転写ヘッド３０２のアレイがキャリア基板２００上に支持されたマイクロＬＥＤデバイス４００のアレイ上に配置される。ヒータ及び熱分配プレートが、任意選択的に、転写ヘッド基板３００に取り付けられてもよい。ヒータ及び熱分配プレートが、任意選択的に、キャリア基板２００に取り付けられてもよい。図２Ｂに示されるように、マイクロＬＥＤデバイス４００のアレイを転写ヘッド３０２のアレイに接触させ、図２Ｃに示されるように、キャリア基板２００からピックアップする。一実施形態において、マイクロＬＥＤデバイス４００のアレイは、静電的な原理に従い動作する転写ヘッド３０２のアレイでピックアップされる、すなわち、それらは静電転写ヘッドである。
【0029】
転写ヘッドのアレイでピックアップされるマイクロＬＥＤデバイスの数は転写ヘッドのピッチに一致してもしなくてもよい。例示的な実施形態においては、５８μｍのピッチで分離された転写ヘッドのアレイは約６．４４μｍのピッチを有するマイクロＬＥＤデバイスのアレイをピックアップする。この手法で、バックプレーンへの転写のため転写ヘッドはマイクロＬＥＤデバイスを９個毎にピックアップする。しかしながら、寸法は例示的であり、本発明の実施形態はこのように限定されないことは理解すべきである。
【0030】
引き続き図２Ｃを参照すると、例示的なマイクロＬＥＤデバイス４００の拡大図が提供される。示される特定の実施形態では、マイクロＬＥＤデバイス４００は下部コンタクト４０４と上部コンタクト４０２との間にマイクロｐ−ｎダイオードを含む。一実施形態においては、マイクロｐ−ｎダイオードは３０μｍ以下、又は更には５μｍ以下などの数マイクロメートルの厚さであり、上部及び下部コンタクト４０４、４０２は厚さ０．１μｍ〜２μｍである。マイクロｐ−ｎダイオードは、ｎ型ドープ層４０９と、ｐ型ドープ層４０５と、ｎ型ドープ層とｐ型ドープ層との間に１つ以上の量子井戸層４１６と、を含んでもよい。図２Ｃに示される特定の実施形態においては、ｎ型ドープ層４０９はｐ型ドープ層４０５の上方にあるものとして示される。あるいは、ｐ型ドープ層４０５はｎ型ドープ層４０９の上方にあってもよい。マイクロＬＥＤデバイス４００は（上部から下部まで）真直又はテーパ状の側壁４０６を有してもよい。上部及び下部コンタクト４０２、４０４は１つ以上の層を含んでもよく、金属、導電性酸化物及び導電性ポリマーを含む種々の電気的に伝導性の材料で形成され得る。上部及び下部コンタクト４０２、４０４は可視波長スペクトル（例えば３８０ｎｍ〜７５０ｎｍ）に対し透明若しくは半透明であっても、又は不透明であってもよい。上部及び下部コンタクト４０２、４０４は、任意選択的に、銀層などの反射層を含んでもよい。一実施形態においては、コンフォーマル誘電バリア層４０７を任意選択的に、量子井戸４１６を電気的に不動態化するためにｐ−ｎダイオードの側壁４０６に沿って、及び任意選択的に、マイクロｐ−ｎダイオードの上面又は下面に沿って形成してもよい。コンフォーマル誘電バリア層４０７がｐ−ｎダイオード上に形成されてｐ−ｎダイオードのトポグラフィーの外形を形成するようにコンフォーマル誘電バリア層４０７はｐ−ｎダイオードよりも薄くてもよい。例えば、コンフォーマル誘電バリア層４０７は厚さ約５０〜６００オングストロームの酸化アルミニウムであってもよい。接合層４１０をマイクロＬＥＤデバイス４００の下部コンタクト４０４の下に形成し、反射バンク構造１４２又は反射バンク構造上の接合層１４０への接合を容易にしてもよい。一実施形態においては、接合層４１０は、金、銀、モリブデン、アルミニウム、シリコンなどの材料、又はその合金を含む。
【0031】
図２Ｄは、本発明の一実施形態に係るＴＦＴ基板１０２上に複数のマイクロＬＥＤデバイス４００を保持する転写ヘッド３０２の断面の側面図である。例示の実施形態において、転写ヘッド３０２は、転写ヘッド基板３００に支持される。上述のように、ヒータ及び熱分配プレートが、任意選択的に転写ヘッド基板に取り付けられ、転写ヘッド３０２に熱を印加してもよい。ヒータ及び熱分配プレートは、同様に又はあるいは、任意選択的に、ＴＦＴ基板１０２上の接合層１４０及び／又はマイクロＬＥＤデバイス４００上の任意選択の接合層４１０に熱を伝達するために使用してもよい。いくつかの実施形態によれば、バンク開口部内におけるマイクロＬＥＤデバイスの配置時に転写ヘッドがブラックプレーン（blackplane）によって損傷を受ける又は転写ヘッドがブラックプレーン（blackplane）を損傷することを防止するためにマイクロＬＥＤデバイスのアレイの頂面は反射バンク構造の頂面よりも高い。更に、マイクロＬＥＤデバイスの頂面は、マイクロＬＥＤデバイスがパッシベーション層の頂面上方に突出する一方で、反射バンク構造上にパッシベーション層を形成することを可能にする、十分な量反射バンク構造の頂面よりも高く上昇していてもよい。更に、バンク層１２６上のダム構造１４７の頂面は転写プロセスを妨害しないように転写ヘッド３０２のアレイ又は転写ヘッド３０２を支持する基板３００に接触しない。
【0032】
ここで図２Ｅを参照すると、ＴＦＴ基板１０２はマイクロＬＥＤデバイス４００のアレイと接触している。例示の実施形態において、ＴＦＴ基板１０２がマイクロＬＥＤデバイス４００のアレイと接触することは、接合層１４０が対応する各マイクロＬＥＤデバイスに対してマイクロＬＥＤデバイス接合層４１０と接触することを含む。一実施形態において、各マイクロＬＥＤデバイス接合層４１０は、対応する接合層１４０よりも幅広である。一実施形態において、マイクロＬＥＤデバイス４００のアレイをＴＦＴ基板１０２に接合するために、エネルギーが静電転写ヘッドアセンブリーから及びマイクロＬＥＤデバイス４００のアレイを通して伝達される。例えば、共晶合金接合、液相拡散接合、及び固相拡散接合等の、数種類の接合機能を促進するために、熱エネルギーが伝達され得る。熱エネルギーの伝達はまた、静電転写ヘッドアセンブリーから圧力をかけることに付随し得る。
【0033】
図２Ｆを参照すると、一実施形態においては、エネルギーの伝達により接合層１４０が液化する。液化した接合層１４０は、クッションとして作用し、接合の間、マイクロＬＥＤデバイス４００のアレイとＴＦＴ基板との間のシステムの不均一なレベリング（例えば、平面でない表面）、及びマイクロＬＥＤデバイスの高さのばらつきを、部分的に補償し得る。液相拡散接合の特定の実施において、液化された接合層１４０は、金属間化合物層を、接合層１４０の周囲溶融温度より高い周囲溶融温度で形成するために、マイクロＬＥＤデバイス接合層４１０と相互拡散する。したがって、液相拡散接合は、接合層の最低液体相温度以上で達成され得る。本発明のいくつかの実施形態において、マイクロＬＥＤデバイス接合層４１０は、ビスマス（２７１．４℃）等の２５０℃を超える溶融温度又は金（１０６４℃）、銅（１０８４℃）、銀（９６２℃）、アルミニウム（６６０℃）、亜鉛（４１９．５℃）、ニッケル（１４５３℃）等の３５０℃を超える溶融温度を有する材料により形成され、ＴＦＴ基板接合層１４０は、スズ（２３２℃）又はインジウム（１５６．７℃）等の２５０℃未満の溶融温度を有する。
【0034】
この手法で、ＴＦＴ基板１０２を支持する基板は接合層１４０の融解温度未満の温度まで加熱することができ、転写ヘッドのアレイを支持する基板は接合層４１０の融解温度未満であるが、接合層１４０の融解温度を超える温度まで加熱される。かかる実施形態において、静電転写ヘッドアセンブリーからマイクロＬＥＤデバイス４００のアレイを通して熱を転写することは、金属間化合物として後続の等温凝固で接合層１４０の液相拡散状態を形成するのに十分である。液相において、低溶融温度材料は表面の上部に拡散するとともに高溶融温度材料の固溶体に拡散又は高溶融温度材料を分解するとともに金属間化合物として固体化される。特定の実施形態においては、転写ヘッドのアレイを支持する基板は１８０℃に維持され、接合層４１０は金で形成され、接合層１４０はインジウムで形成される。
【0035】
マイクロＬＥＤデバイス４００のアレイをＴＦＴ基板に接合するためのエネルギーの伝達後、図２Ｆに示されるようにマイクロＬＥＤデバイス４００のアレイは転写先基板上にリリースされ、静電転写ヘッドのアレイは引き離される。マイクロＬＥＤデバイス４００のリリースは、静電電圧源をオフにする、静電転写ヘッド電極に印加される電圧を下げる、交流電圧の波形を変える、及び電圧源を接地することを含む、様々な方法で達成され得る。
【0036】
ここで図３Ａ〜図３Ｆを参照すると、本発明の一実施形態に係る、異なる色発光を有するマイクロＬＥＤデバイス４００のアレイの転写シーケンスが示される。図３Ａに示される特定の構成においては、赤色発光マイクロＬＥＤデバイス４００Ｒのアレイを第１のキャリア基板からＴＦＴ基板１０２の反射バンク構造１４２へと転写するための第１の転写手順が完了している。例えば、マイクロＬＥＤデバイス４００Ｒが赤色光（例えば波長６２０〜７５０ｎｍ）を発光するように設計される場合、マイクロｐ−ｎダイオードは、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）及びリン化ガリウム（ＧａＰ）などの材料を含んでもよい。図３Ｂを参照すると、赤色発光マイクロＬＥＤデバイス４００Ｒの冗長アレイを転写するための第２の転写手順が完了している。例えば、冗長アレイは、異なるキャリア基板から、すなわち、第１のキャリア基板の異なるエリア（例えば、対向する側から、重ならない異なるエリア、又は無作為抽出）から、第２のアレイが第１のキャリア基板の同じ相関のある欠陥エリア又は汚損エリア（例えば、粒状物）から転写する可能性を減じるために、転写され得る。このようにして、２つの無相関領域から転写することによって、２つの欠陥マイクロＬＥＤデバイス４００を同じ反射バンク構造１４２に転写する可能性、又はあるいは、キャリア基板の欠陥又は汚損領域内でマイクロＬＥＤデバイスをピックアップできなかったとの理由でマイクロＬＥＤデバイス４００を単一の反射バンク構造１４２に転写しない可能性を低下することが可能となり得る。更に別の実施形態において、２つの異なるウェハからの冗長アレイを使用することにより、両色の混合を取得し、ディスプレイの平均電力消費量を、異なるウェハにおけるマイクロＬＥＤデバイスの主要な発光波長の既存の知識に基づいて調整することが、可能であり得る。例えば、第１のウェハが、第１の消費電力を有する６３０ｎｍの平均赤色発光を有することが分かっている一方で、第２のウェハが、第２の消費電力を有する６１０ｎｍの平均赤色発光を有することが分かっている場合、平均消費電力又は交互の色域を得るために冗長性アレイは両ウェハのマイクロＬＥＤデバイスを含み得る。
【0037】
図３Ｃを参照すると、緑色発光マイクロＬＥＤデバイス４００Ｇのアレイを第２のキャリア基板からＴＦＴ基板１０２に転写するための第３の転写手順が完了している。例えば、マイクロＬＥＤデバイス４００Ｇが緑色光（例えば波長４９５〜５７０ｎｍ）を発光するように設計される場合、マイクロｐ−ｎダイオードは、インジウム窒化ガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、アルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）及びアルミニウムガリウムリン（ＡｌＧａＰ）などの材料を含んでもよい。前と同様に、緑色発光マイクロＬＥＤデバイス４００Ｇの冗長アレイを転写するための第４の転写手順が図３Ｄに示される。
【0038】
図３Ｅを参照すると、青色発光マイクロＬＥＤデバイス４００Ｂのアレイを第３のキャリア基板からＴＦＴ基板１０２の反射バンク構造１４２に転写するための第５の転写手順が完了している。例えば、マイクロＬＥＤデバイス４００Ｂが青色光（例えば波長４５０〜４９５ｎｍ）を発光するように設計される場合、マイクロｐ−ｎダイオードは窒化ガリウム（ＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）及びセレン化亜鉛（ＺｎＳｅ）などの材料を含んでもよい。前と同様に、青色発光マイクロＬＥＤデバイス４００Ｂの冗長アレイを転写するための第６の転写手順が図３Ｆに示される。
【0039】
図３Ａ〜図３Ｆに関連して上述した特定の実施形態においては、各サブ画素の第１及び第２のマイクロＬＥＤデバイス４００は別個に転写される。例えば、これにより、相関のある欠陥の確率を低下させることができる。しかしながら、他の実施形態においては、第１及び第２のマイクロＬＥＤデバイスを同じキャリア基板から同時に転写することが可能である。このようにして、同時転写により、マイクロＬＥＤデバイスをキャリア基板の同じ領域から転写することにより、相関のある欠陥の可能性を犠牲にして、冗長性スキームの利点をなおいくらか提供しつつも製造スループットを向上させることができる。このような実施形態においては、処理シーケンスは図３Ｂ、図３Ｄ、図３Ｆの以下の順序のシーケンスに類似する。
【0040】
本発明の実施形態はここまで冗長性及び修復スキームを有する反射バンク構造内におけるマイクロＬＥＤデバイスの配置に関して記載してきたが、このような構成は必須ではない。一実施形態においては、単一のマイクロＬＥＤデバイスが反射バンク構造内に配置される。図４Ａに示される実施形態では、マイクロＬＥＤデバイス４００の冗長ペアが反射バンク構造１４２内に配置されている。図４Ｂに示される実施形態では、マイクロＬＥＤデバイス４００の冗長ペアがベア修復サイト４０１とともに反射バンク構造１４２内に配置されている。種々の予想される構成の多くをともに同じ記載に含めるため、残りの説明は冗長性及び修復スキームを参照しながら行う。
【0041】
ここで図５Ａ〜図５Ｃを参照すると、マイクロＬＥＤデバイスを反射バンク構造に転写するため、及び反射バンク構造上及びマイクロＬＥＤデバイス周囲にパッシベーション層を形成するための異なるシーケンスが示される。図５Ａは、マイクロＬＥＤデバイス４００がパッシベーション層を形成する前に反射バンク構造に転写される実施形態を示す。図５Ｂは、パッシベーション層２１０がマイクロＬＥＤデバイスを転写する前にバンク層及び反射バンク構造上に形成される実施形態を示す。図５Ｃは、パッシベーション層を、マイクロＬＥＤデバイスを転写する前に形成する、又はパッシベーション層を通してマイクロＬＥＤデバイスをパンチスルーする、のいずれかによって形成され得る構成を示す。示されるように、パッシベーション層２１０はバンク層１２６上及び反射バンク構造１４２のアレイ内のマイクロＬＥＤデバイス４００の側壁周囲に形成されてもよい。一実施形態においては、マイクロＬＥＤデバイス４００が垂直ＬＥＤデバイスである場合、パッシベーション層２１０は量子井戸構造４１６を被覆しかつ量子井戸構造４１６に広がる。パッシベーション層２１０は、また、起こり得る短絡を防止するために反射バンク構造１４２の任意の部分を被覆してもよい。したがって、パッシベーション層２１０は量子井戸構造４１６及び反射バンク構造１４２を不動態化するために使用してもよい。本発明の実施形態によれば、パッシベーション層２１０は上部導電性コンタクト４０２などのマイクロＬＥＤデバイス４００の頂面上、あるいはダム構造１４７のタイライン１４４の頂面上には形成されない。いくつかの実施形態では、図９に関して記載されるように、パッシベーション層２１０の形成後、パッシベーション層２１０をエッチバックし、上部導電性コンタクト４０２などのマイクロＬＥＤデバイス４００の頂面及びダム構造１４７のタイライン１４４を確実に露出させて、上部導電性電極層３１８がマイクロＬＥＤデバイス４００及びタイライン１４４と電気接触することを可能にするためにプラズマエッチングプロセス、例えばＯ2、Ａｒ又はＣＦ4プラズマエッチングが使用され得る。いくつかの実施形態では、マイクロＬＥＤデバイス４００及び１つ以上の導電ライン（例えばタイライン１４４又はビアコンタクト１４５）は、エッチング前及び後に、パッシベーション層２１０の頂面２１１上方に突出する。このような実施形態においては、任意のパッシベーション層残部がマイクロＬＥＤデバイスの頂面及び１つ以上の導電ラインから除去されるようにするためにエッチングを用いてもよい。他の実施形態では、マイクロＬＥＤデバイス及び１つ以上の導電ラインが、エッチング後に、パッシベーション層の頂面２１１上方に突出するようにエッチングによりパッシベーション層２１０の厚さを低減する。
【0042】
図５Ａ〜図５Ｃに示される実施形態はダム層１２７及びタイライン１４４を含むダム構造１４７を含む図１Ｂの反射バンク構造内に接合された一対のマイクロＬＥＤデバイス４００を含む実施形態を示すことは理解されよう。図５Ａ〜図５Ｃに示される実施形態では、タイライン１４４はバンク層１２６上の導電ラインに相当する。本発明の実施形態は特定の構成に限定されない。例えば、単一のマイクロＬＥＤデバイスが反射バンク構造内に接合され得る、あるいは、修復マイクロＬＥＤデバイスが反射バンク構造内に接合され得る。図１Ｃ〜図１Ｄに関して記載したもののような代替のダム構造１４７もまた使用され得る。したがって、本明細書中に記載されるように、ダム構造１４７のタイライン１４４又はビアコンタクト１４５は、パッシベーション層２１０上方に突出し、かつ反射バンク構造１４２の上方に上昇しているバンク層上の導電ラインとされ得る。
【0043】
本発明の実施形態によれば、パッシベーション層２１０は完成後のシステムの光抽出効率を大幅に低下しないように可視波長に対して透明であっても半透明であってもよい。パッシベーション層は、エポキシ、ポリ（メチルメタクリレート）（ＰＭＭＡ）などのアクリル（ポリアクリレート）、ベンゾシクロブテン（ＢＣＢ）、ポリイミド及びポリエステルなどであるがこれらに限定されない種々の材料で形成してもよい。いくつかの実施形態では、パッシベーション層は熱硬化、ＵＶ硬化又は大気電子ビーム硬化などの技術を用いて硬化可能な熱硬化性材料である。
【0044】
前述のように、図５Ａ〜図５Ｃに示される構造は様々なシーケンスで形成され得る。一実施形態においては、パッシベーション層はマイクロＬＥＤデバイスを転写後に塗布及びレベリングされる。別の実施形態においては、パッシベーション層はマイクロＬＥＤデバイスを転写する前に塗布及びレベリングされる。パンチスルー（punch-through）は、パッシベーション層２１０を通して転写先基板１０２上の反射バンク構造１４２又は任意選択の接合層１４０上に接触するまで、マイクロＬＥＤデバイス４００を転写ヘッド３０２で物理的に移動させることにより実施してもよい。示されるように、マイクロＬＥＤデバイス４００は、パッシベーション層２１０が量子井戸層４１６の側方を取り囲むようにパッシベーション層２１０を通してパンチスルーしてもよい。パッシベーション層２１０は、また、マイクロＬＥＤデバイス４００の上部コンタクト４０２との電気接触が設けられ得るようにマイクロＬＥＤデバイス４００の高さよりも薄くてもよい。
【0045】
パンチスルーは、また、転写ヘッド３０２又は転写先基板１００を通じた熱の印加によって補助されてもよい。一実施形態では、パッシベーション層２１０がＵＶ硬化性、大気電子ビーム硬化性又は熱硬化性のＢステージ熱硬化性樹脂である場合、熱の印加によりＢステージ熱硬化性樹脂パッシベーション層２１０を溶解又は軟化し、パンチスルーを補助することができる。したがって、パンチスルーの実現のため、印加される圧力、熱の量及びＢステージ熱硬化性樹脂の架橋の量を制御することができる。熱硬化性樹脂パッシベーション層２１０がＵＶ硬化性又は大気電子ビーム硬化性である場合、熱硬化性樹脂パッシベーション層２１０を硬化するためにパンチスルー後のＵＶエネルギー又は大気電子ビームの印加が使用され得る。パッシベーション層２１０が熱硬化性のＢステージ熱硬化性樹脂である実施形態では、熱硬化性樹脂パッシベーション層２１０を硬化させるためにパンチスルー後の熱の継続的な印加が使用され得る。パッシベーション層２１０が熱可塑性材料である実施形態においては、パンチスルー中に熱可塑性パッシベーション層２１０がＴｇを超えて、より具体的には、熱可塑性材料のＴｇ超及びＴｍ未満まで加熱される。したがって、パンチスルーを実施するために熱可塑性材料に印加される圧力及び熱の量が制御され得る。
【0046】
特定の実施形態においては、パンチスルー中の熱の印加により、また、任意選択の接合層４１０、１４０の１つ若しくは両方のリフロー又は接合を補助するための層間における拡散が生じる場合がある。加えて、接合層４１０、１４０のいずれかのリフローはより高い融解温度を持つ新たな接合層の形成につながる可能性がある。一実施形態においては、熱の印加は層２１０のパンチスルーを補助するだけでなく、熱の印加は接合層（単数又は複数）４１０、１４０の少なくとも部分的なリフロー及び固化も生じさせる。例えば、熱の印加により、リフロー又は拡散層（単数又は複数）のＴｍよりも高いＴｍを有する合金の形成に至る場合がある。
【0047】
一実施形態においては、転写先基板上におけるマイクロデバイスのパンチスルー及びリリースは１０秒以下、又は特に１秒以下で実施される。熱が印加される場合、接合を補助するための任意選択の接合層（単数又は複数）４１０、１４０のいずれかを急速にリフローすることが可能であり、かつ熱、大気電子ビーム若しくはＵＶ硬化性Ｂステージ熱硬化性樹脂又は熱可塑性とされ得るパッシベーション層２１０を軟化させる又は初期融解することが可能である。転写ヘッドのアレイからマイクロデバイスのアレイをリリース後、パッシベーション層２１０は、マイクロデバイスのアレイを反射バンク構造内に固定するために硬化される。パッシベーション層２１０が熱可塑性である場合、硬化は熱可塑性材料を冷却させることによって実施される。パッシベーション層２１０がＢステージ熱硬化性樹脂である場合、パッシベーション層は硬化を実施するため分又は時間のオーダーの間ＵＶエネルギー、大気電子ビーム又は熱の印加により最終硬化され得る。一実施形態においては、熱は転写先基板１０２の下からヒータ及び／又は熱分配プレートによって印加され得る。熱は、また、転写先基板１０２の上から印加され得る。ＵＶエネルギーは、また、転写先基板の上又は下から印加され得る。一実施形態においては、転写先基板は、マイクロＬＥＤデバイスのアレイのリリース後、硬化を実施するために硬化チャンバに移送される。
【0048】
ここで図６Ａ〜図６Ｃを参照すると、パッシベーション層２１０が塗布器６１０により基板１０２に塗布され、その後、レベラ６２０によりレベリングされ、パッシベーション層が被覆する領域全体にわたりパッシベーション層のほぼ平坦な頂面２１１が提供される実施形態が示される。例えば、再度図３Ｆを参照すると、一実施形態においては、パッシベーション層２１０は画素領域１０４内のサブ画素１０８の全ての上に形成され得る。一実施形態においては、パッシベーション層は画素領域内のサブ画素１０８の全て及び接地タイライン１４４を被覆する。一実施形態においては、パッシベーション層は画素領域内のサブ画素１０８の全て及びビアコンタクト１４５を被覆する。接地リング１１６の被覆を含む種々の構成が可能である。一実施形態においては、塗布器６１０及びレベラ６２０が基板１０２上で引かれる際、レベラ６２０は、パッシベーション層２１０の平坦頂面２１１を形成するために使用され、平坦頂面２１１上方にマイクロＬＥＤデバイス４００の一部並びに図６Ａに接地ライン１４４として及び図６Ｂにビアライン１４５として示される電気ライン（electrical line）が突出する。他の実施形態では、図６Ｃに示されるようにマイクロＬＥＤデバイス４００及び電気ラインがパッシベーション層の頂面上方に突出しないように、レベラは、パッシベーション層２１０の平坦頂面２１１をマイクロＬＥＤデバイス４００及び電気ライン上方に形成する。このような実施形態においては、パッシベーション層はその後マイクロＬＥＤデバイス及び電気ラインを露出するためにエッチバックしてもよい。
【0049】
塗布器６１０は代替のコーティング法に基づく代替の構成を取ってもよい。例えば、塗布器６１０はローラコーティング塗布用のローラであってもよい。塗布器はスリットコーティング塗布用のノズルであってもよい。基板１０２のサイズによっては、ローラ塗布又はスリットコーティングは画素領域全体を被覆することが可能な広い線幅を１回の塗布で塗布するのに有用であってもよい。スピンコーティング、スプレーコーティング、スクリーン印刷及びインクジェット印刷を含む他の塗布方法もまた想定される。レベラ６２０は、また、代替のコーティング法に基づく代替の構成を取ってもよい。例えば、レベラ６２０はローラ、スキージ又はブレードであってもよい。
【0050】
図７Ａ〜図７Ｂは、本発明の一実施形態に係る、マイクロＬＥＤデバイス及びバンク層上の導電ラインからパッシベーション層残部をエッチングする側面図である。図７Ａに示される実施形態に示すように、パッシベーション層２１０はほぼ平坦な頂面２１１を含む。マイクロＬＥＤデバイス４００及びタイライン１４４として示される導電ラインは頂面２１１の上方に突出する。示される特定の実施形態では、パッシベーション層２１０の残部２１３はマイクロＬＥＤデバイス４００の頂面及び／又はタイライン１４４として示す導電ラインを少なくとも部分的に被覆してもよい。図７Ｂに示される実施形態では、図９に関して記載されるように、残部２１３を除去し、上部導電性コンタクト４０２などのマイクロＬＥＤデバイス４００の頂面及びダム構造１４７のタイライン１４４を確実に露出させ、上部導電性電極層３１８がマイクロＬＥＤデバイス４００及びタイライン１４４と電気接触することを可能にするために、パッシベーション層２１０の形成後、プラズマエッチングプロセス、例えばＯ2、Ａｒ又はＣＦ4プラズマエッチングが使用され得る。
【0051】
図８Ａ〜図８Ｂは、本発明の一実施形態に係る、マイクロＬＥＤデバイスの一部及びバンク層上の導電ラインがパッシベーション層の頂面上方に突出するようにパッシベーション層をエッチングする側面図である。図８Ａに示される実施形態に示すように、パッシベーション層２１０は、マイクロＬＥＤデバイス４００及び／又はタイライン１４４として示される導電ライン上方にほぼ平坦な頂面２１１を含む。一実施形態においては、タイライン１４４として示される導電ラインの頂面は、パッシベーション層の塗布及びレベリング時、パッシベーション層２１０の頂面２１１の上昇を設定するために使用される。図８Ｂに示される実施形態では、上部導電性コンタクト４０２などのマイクロＬＥＤデバイス４００の頂面及びダム構造１４７のタイライン１４４を露出させ、パッシベーション層２１０の頂面２１１上方に突出するようにパッシベーション層２１０を薄くするためプラズマエッチングプロセス、例えばＯ2、Ａｒ又はＣＦ4プラズマエッチングが使用され得る。
【0052】
ここで図９を参照すると、垂直型マイクロＬＥＤデバイス対を含む実施形態では、パッシベーション層２１０の形成、硬化及びエッチング後、上部電極層３１８がマイクロＬＥＤデバイス４００対上に形成され、導電ライン（例えば１４４、１４５）及び接地ライン１１６に電気接触する。特定の用途に応じて、上部電極層３１８は可視波長に対して不透明、反射性、透明又は半透明であってもよい。例示的な透明導電性材料としては、アモルファスシリコン、インジウムスズ酸化物（ＩＴＯ）及びインジウム酸化亜鉛（ＩＺＯ）などの透明導電性酸化物（ＴＣＯ）、カーボンナノチューブフィルム、又はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリアニリン、ポリアセチレン、ポリピロール及びポリチオフェンなどの透明導電性ポリマーが挙げられる。一実施形態では、上部電極層３１８は厚さ約５０ｎｍ〜１μｍのＩＴＯ−銀−ＩＴＯ積層体であり、銀層は可視波長スペクトルに対して透明となるように十分に薄い。特定の実施形態においては、上部電極層３１８はインクジェット印刷によって形成される。一実施形態では、上部電極層３１８は厚さ約５０ｎｍ〜１μｍのＰＥＤＯＴである。他の形成方法には、コーティングされる所望の領域及び任意の熱的制約（thermal constraints）に応じて化学気相成長法（ＣＶＤ）、物理気相蒸着法（ＰＶＤ）、スプレーコーティング又はスピンコーティングを含んでもよい。
【0053】
本発明の実施形態によれば、サブ画素のアレイのマイクロＬＥＤデバイス４００対を接地ライン３３０に電気的に接続するために１つ以上の上部電極層３１８を使用してもよい。種々の冗長性及び修復構成を有する種々の構成が可能である。明確にするため、図９は単一サブ画素内の例示的な上部電極層３１８構成に限定されるが、ディスプレイ基板の上の画素配置のより詳細な説明は図１１〜図１３に関し提供する。
【0054】
図９に示される実施形態では、単一上部電極層３１８は対の両マイクロＬＥＤデバイス４００をタイライン１４４に接続しているものとして示される。例えば、このような構成は両マイクロＬＥＤデバイス４００がディスプレイ基板に転写されることが決定され、かつ欠陥品でも汚損されてもいない場合に使用してもよい。上部電極の形成後、カバー５００が例示的な構造上に形成され得る。図１０に示される例示的な実施形態では、被覆層はマイクロＬＥＤデバイス４００のトポグラフィー及び基板１０２上の全体構造に適合する。被覆層５００は下地構造に対し化学的パッシベーション及び物理的保護の両方を付与するように機能してもよい。被覆層５００は、また、可撓性であってもよく、かつ透明であってもよい。被覆層５００は酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮx）、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、ポリイミド及びポリエステルなどであるが、これらに限定されない種々の材料で形成してもよい。
【0055】
図１１は、ダム構造が形成されていない代替の実施形態を示す。図１１に示される実施形態では、パッシベーション層２１０は上述と同様に形成することができ、かつレベリングしてもよい。パッシベーション層２１０の形成後、パッシベーション層の一部は、マイクロＬＥＤデバイス４００及び導電ライン（例えば１４４、１４５）を露出させるために、例えば、リソグラフィ技術を用いてエッチングすることができ、その後、上部電極３１８及びカバー５００を形成する。このような実施形態では、マイクロＬＥＤデバイス内の量子井戸構造が露出しないようにエッチングは時限エッチング（timed etch）であってもよい。
【0056】
図１２Ａは、本発明の一実施形態に係る、サブ画素間にブラックマトリクス材料５０２が形成されるアクティブマトリクス型ディスプレイパネルの上面図である。一実施形態においては、ブラックマトリクス５０２はカバー５００を塗布する前に形成される。ブラックマトリクス５０２は、使用される材料に基づく適切な方法で形成され得る。例えば、ブラックマトリクス５０２は、インクジェット印刷、スパッタリング及びエッチング、リフトオフ法を用いたスピンコーティング又は印刷法を用いて塗布され得る。例示的なブラックマトリクス材料としては、カーボン、金属膜（例えば、ニッケル、アルミニウム、モリブデン及びそれらの合金）、金属酸化物膜（例えば酸化クロム）、並びに金属窒化物膜（例えば窒化クロム）、有機樹脂、ガラスペースト、並びに黒色顔料若しくは銀微粒子を含む樹脂又はペーストが挙げられる。
【0057】
コンフォーマル層であることに加え、カバー５００は例えば接着剤によって基板に取り付けてもよい別個のカバープレートとすることができる。図１２Ｂは、本発明の一実施形態に係る、ディスプレイパネル基板上にカバープレートを形成する前の、ブラックマトリクス材料の塗布の概略側面図である。図１２Ｃは、本発明の一実施形態に係る、ディスプレイパネル基板上にカバープレートがある状態での、ブラックマトリクス材料の塗布の概略側面図である。
【0058】
図１３Ａは、本発明の実施形態に従い記載した種々の冗長性及び修復構成を含むマイクロＬＥＤデバイスのアレイの概略上面図である。図１３Ａに示される特定の実施形態においては、上部電極層３１８は複数のバンク開口部１２８上に形成されており、複数のサブ画素又は画素１０６上に形成してもよい。一実施形態においては、上部電極層３１８は画素領域内のマイクロＬＥＤデバイス４００の全ての上に形成される。図１３Ａは、種々の可能な構成を示す。符号が付された画素領域１０６内の１つの構成は、修復マイクロＬＥＤサイト４０１が空いており、かつ修復マイクロＬＥＤデバイスが転写されていないものを含む。図１３Ａは、また、マイクロＬＥＤデバイス接合サイトの接合層１４０から分かるように、欠陥若しくは汚損マイクロＬＥＤデバイス４００Ｘが検出された場合、又はマイクロＬＥＤデバイスの欠損が検出された場合に、修復マイクロＬＥＤデバイス４００が転写された構成を示す。
【0059】
図１３Ｂは、本発明の一実施形態に係る、種々の構成を含むマイクロＬＥＤデバイスのアレイ上に形成された複数の別個の上部電極層３１８の概略上面図である。図１３Ｂに示される実施形態は、特に複数の別個の上部電極層３１８の形成において図１３Ａに示されるものとは異なる。修復接合サイト４０１にマイクロＬＥＤデバイス４００が配置されていない、符号が付された画素１０６に示されるもののような一実施形態においては、その上に上部電極層３１８を形成する必要はない。したがって、上部電極層３１８の長さは交換マイクロＬＥＤデバイスが付加されるか否かに基づき決定され得る。上部電極層３１８は、また、接合サイト４０１上に形成してもよい。
【0060】
いくつかの実施形態では、上部電極層３１８はインクジェット印刷又はスクリーン印刷によって形成される。インクジェット印刷は非接触印刷法であるため特に好適となり得る。従来のＡＭＯＬＥＤバックプレーン加工シーケンスでは、一般に、堆積チャンバ内で上部電極層をブランケット堆積（blanket deposit）し、その後、大きな基板から個々のバックプレーンを分離（singulation）する。本発明の実施形態によれば、ディスプレイ基板１０２はマイクロＬＥＤデバイスのアレイを転写する前に大きな基板から分離され得る。一実施形態では、インクジェット印刷又はスクリーン印刷では、冗長性及び修復スキームにおいて各特定の構成に対し別個のマスク層を要することなく、個々の上部電極層のパターニングの実用的な手法を提供する。上部電極層１１８の線幅も用途に応じて変化させることができる。例えば、線幅はサブ画素領域の幅に近付けてもよい。あるいは、線幅は最小限であってもよい。例えば、約１５マイクロメートルの狭い線幅を市販のインクジェットプリンタで実現してもよく、約３０マイクロメートルの狭い線幅を市販のスクリーンプリンタで実現してもよい。したがって、線幅はマイクロＬＥＤデバイスの最大幅より大きくても小さくてもよい。
【0061】
図１３Ｃは、本発明の一実施形態に係る、種々の構成を含む、マイクロＬＥＤデバイスのアレイ上に形成された複数の別個の上部電極層の概略上面図である。図１３Ｃに示される特定の実施形態においては、マイクロＬＥＤデバイス４００の配置は図１３Ａ〜図１３Ｂに関して上述した配置と同じである。図１３Ｃに示される実施形態は、特に上部電極層３１８の形成において図１３Ｂに示されるものと異なる。図１３Ｂに示される実施形態は上部電極層３１８の長さが変化するものとして示したが、図１３Ｃに示される実施形態は上部電極層３１８の経路及び／又は上部電極層３１８の数が変化するものとして示される。
【0062】
別個の上部電極層（単数又は複数）３１８の形成により、上部電極層（単数又は複数）３１８の形成後のディスプレイ基板１０２の電気試験時に付加的な利点をもたらしてもよい。例えば、上部電極層３１８の形成前に特定の欠陥を検出することができず、マイクロＬＥＤデバイス４００Ｓの短絡が生じることがあった。短絡したマイクロＬＥＤデバイス４００Ｓの包含により、サブ画素内の他のマイクロＬＥＤデバイスのいずれかではなく短絡したマイクロＬＥＤデバイス４００Ｓを通して電流全てが流れる暗サブ画素（dark subpixel）が発生する可能性がある。図１４に示される実施形態では、短絡したマイクロＬＥＤデバイス４００Ｓに接続された上部電極層３１８はレーザスクライビングなどの適切な技術を用いて切断される。このようにして、前述の総合的な試験法中に検出され得なかった又は検出されなかった電気的短絡を、電気的試験時、上部電極層３１８の形成後のディスプレイへの電流の印加により潜在的に検出することができる。このような実施形態においては、マイクロＬＥＤデバイス４００Ｓが短絡している場合、マイクロＬＥＤデバイス４００Ｓの上部電極層３１８を切断することができ、冗長及び／又は修復マイクロＬＥＤデバイスがサブ画素から発光を提供することが可能になる。
【0063】
図１５は、一実施形態に係るディスプレイシステム１５００を示す。ディスプレイシステムは、プロセッサ１５１０と、データ受信機１５２０と、ディスプレイ１５３０と、スキャンドライバＩＣ及びデータドライバＩＣであってもよい１つ以上のディスプレイドライバＩＣ１５４０と、を収容する。データ受信機１５２０はデータを無線又は有線で受信するように構成してもよい。無線は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（（登録商標）ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）（登録商標）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、並びに３Ｇ、４Ｇ、５Ｇ及びそれ以上として示される任意の他の無線プロトコルを含むが、これらに限定されないいくつかの無線規格又はプロトコルのいずれかにおいて実施してもよい。１つ以上のディスプレイドライバＩＣ１５４０はディスプレイ１５３０に物理的かつ電気的に接続してもよい。
【0064】
いくつかの実施形態では、ディスプレイ１５３０は、上述の本発明の実施形態に従い形成される１つ以上のマイクロＬＥＤデバイス４００を含む。例えば、ディスプレイ１５３０は、上述のように複数のマイクロＬＥＤデバイス、ダム構造及びパッシベーション層を含んでもよい。
【0065】
ディスプレイシステム１５００は、その用途に応じて、他の構成要素を含んでもよい。これら他の構成要素としては、メモリ、タッチスクリーンコントローラ及びバッテリが挙げられるが、これらに限定されない。種々の実装形態においては、ディスプレイシステム１５００はテレビ、タブレット、電話機、ノート型パソコン、コンピュータモニタ、キオスク、デジタルカメラ、手持ち式ゲームコンソール、メディアディスプレイ、電子書籍ディスプレイ又は大面積サイネージディスプレイであってもよい。
【0066】
図１６は、一実施形態に係る照明システム１６００を示す。照明システムは、電源１６１０を収容する。電源１６１０は、電力を受信するための受信インターフェース１６２０と、光源１６４０に供給される電力を制御するための電力制御ユニット１６３０と、を含んでもよい。電力は照明システム１６００の外部から、又は照明システム１６００内に任意選択的に含まれるバッテリから供給してもよい。いくつかの実施形態では、光源１６４０は、上述の本発明の実施形態に従い形成される１つ以上のマイクロＬＥＤデバイス４００を含む。例えば、光源１６４０は、上述のように複数のマイクロＬＥＤデバイス、ダム構造及びパッシベーション層を含んでもよい。種々の実装形態においては、照明システム１６００は広告板照明、建物照明、道路照明、電球及びランプなどの室内又は室外照明用途であってもよい。
【0067】
本発明の種々の態様の利用において、発光デバイスの対応する複数の反射バンク構造に複数のマイクロＬＥＤデバイスを組み込むために上記実施形態の併用又は変形が可能であることは当業者には明らかとなろう。本発明を構造的特徴及び／又は方法論的行為に特定の言語で記載してきたが、添付の特許請求の範囲で定義される発明は記載した特定の特徴又は行為に必ずしも限定されないことは理解すべきである。むしろ、開示される特定の特徴及び行為は本発明を説明するのに有用な、請求される発明の特に洗練された（graceful）実装形態として理解されるべきである。