特許 6174195 選択的パッケージ機能のためのマイクロエレクトロニクス基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6174195

(24)【登録日】2017年7月14日

(45)【発行日】2017年8月2日

(54)【発明の名称】選択的パッケージ機能のためのマイクロエレクトロニクス基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20170724BHJP

   H01L 23/32 20060101ALI20170724BHJP

   H05K 3/34 20060101ALI20170724BHJP

   H05K 1/18 20060101ALI20170724BHJP

【ＦＩ】

   H01L23/12 Q

   H01L23/12 N

   H01L23/32 D

   H05K3/34 501E

   H05K1/18 J

【請求項の数】4

【外国語出願】

【全頁数】12

(21)【出願番号】特願2016-99170(P2016-99170)

(22)【出願日】2016年5月18日

(62)【分割の表示】特願2014-513781(P2014-513781)の分割

【原出願日】2012年6月4日

(65)【公開番号】特開2016-154265(P2016-154265A)

(43)【公開日】2016年8月25日

【審査請求日】2016年5月18日

(31)【優先権主張番号】13/153,608

(32)【優先日】2011年6月6日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】フセイン，ムハンマド アルタフ

(72)【発明者】

【氏名】リー，クリフ シー．

(72)【発明者】

【氏名】ブローニング，デイヴィッド ダブリュー．

(72)【発明者】

【氏名】パインズ，イタイ エム．

(72)【発明者】

【氏名】ケリー，ブライアン ピー．

【審査官】 小山 和俊

(56)【参考文献】

【文献】 特開平０９−２９８２１７（ＪＰ，Ａ）

【文献】 特開平１０−１５０１２０（ＪＰ，Ａ）

【文献】 特開２００２−１９０５６８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／３２

Ｈ０５Ｋ １／１８

Ｈ０５Ｋ ３／３４

(57)【特許請求の範囲】

【請求項1】

第１の表面を有する基板と、
前記基板の前記第１の表面に形成された複数のコンタクトランドと、
前記複数のコンタクトランドの一部が中に規定された第１のコンタクトゾーンと、
前記複数のコンタクトランドの少なくとも一部が中に規定された第２のコンタクトゾーンであり、前記第１のコンタクトゾーンが当該第２のコンタクトゾーンの一部に重なっており、少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分と前記複数のコンタクトランドの当該第２のコンタクトゾーンの部分との間で共通であり、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分内に規定された少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの前記第２のコンタクトゾーンの部分と共通でなく、且つ前記複数のコンタクトランドの当該第２のコンタクトゾーンの部分内に規定された少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分と共通でない、第２のコンタクトゾーンと、
前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分内のコンタクトランドの全てに取り付けられた第１のマイクロエレクトロニクスダイ、又は前記複数のコンタクトランドの前記第２のコンタクトゾーンの部分内のコンタクトランドの全てに取り付けられた第２のマイクロエレクトロニクスダイの何れかと、
を有し、
前記第１のコンタクトゾーンの部分の前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの部分と前記第２のコンタクトゾーンの部分との間で共通でない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスダイの動作に専用であり、前記第２のコンタクトゾーンの部分の前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの部分と前記第２のコンタクトゾーンの部分との間で共通でない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスダイの動作に専用である、
マイクロエレクトロニクス装置。

【請求項2】

前記基板は、
基板コアと、
前記基板コアの第１表面に形成された第１の配線網であり、前記複数のコンタクトランドが当該第１の配線網内又は上に形成されている、第１の配線網と
を有する、請求項１に記載のマイクロエレクトロニクス装置。

【請求項3】

マザーボードと、
第１の表面及び第２の表面を有する基板であり、前記第２の表面が前記マザーボードに取り付けられている、基板と、
前記基板の前記第１の表面に形成された複数のコンタクトランドと、
前記複数のコンタクトランドの一部が中に規定された第１のコンタクトゾーンと、
前記複数のコンタクトランドの少なくとも一部が中に規定された第２のコンタクトゾーンであり、前記第１のコンタクトゾーンが当該第２のコンタクトゾーンの一部に重なっており、少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分と前記複数のコンタクトランドの当該第２のコンタクトゾーンの部分との間で共通であり、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分内に規定された少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの当該第２のコンタクトゾーンの部分と共通でなく、且つ前記複数のコンタクトランドの当該第２のコンタクトゾーンの部分内に規定された少なくとも１つのコンタクトランドが、前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分と共通でない、第２のコンタクトゾーンと、
前記複数のコンタクトランドの前記第１のコンタクトゾーンの部分内のコンタクトランドの全てに取り付けられた第１のマイクロエレクトロニクスダイ、又は前記複数のコンタクトランドの前記第２のコンタクトゾーンの部分内のコンタクトランドの全てに取り付けられた第２のマイクロエレクトロニクスダイの何れかと、
を有し、
前記第１のコンタクトゾーンの部分の前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの部分と前記第２のコンタクトゾーンの部分との間で共通でない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスダイの動作に専用であり、前記第２のコンタクトゾーンの部分の前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの部分と前記第２のコンタクトゾーンの部分との間で共通でない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスダイの動作に専用である、
マイクロエレクトロニクスシステム。

【請求項4】

前記基板は、
基板コアと、
前記基板コアの第１表面に形成された第１の配線網であり、前記複数のコンタクトランドが当該第１の配線網内又は上に形成されている、第１の配線網と
を有する、請求項３に記載のマイクロエレクトロニクスシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、マイクロエレクトロニクスデバイスのパッケージングの分野に関し、特に、機能マイクロエレクトロニクスパッケージを形成するようにマイクロエレクトロニクスデバイスを相互接続するために使用されるマイクロエレクトロニクス基板の製造に関する。

【発明の概要】

【発明が解決しようとする課題】

【0002】

一態様において、機能マイクロエレクトロニクスパッケージを形成するように複数のマイクロエレクトロニクスデバイスを相互接続するために使用されるマイクロエレクトロニクス基板の製造方法が提供される。

【課題を解決するための手段】

【0003】

一態様において、基板は、複数のコンタクトランドが画成された第１のコンタクトゾーンと、複数のコンタクトランドが画成された第２のコンタクトゾーンとを有し、第１のコンタクトゾーンは、第２のコンタクトゾーンの少なくとも一部に重なっており、少なくとも１つのコンタクトランドが、第１のコンタクトゾーンの前記複数のコンタクトランドと第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通にされる。

【図面の簡単な説明】

【0004】

本開示の主題は、本明細書のまとめ部分で具体的に指摘されて明確に請求される。以下の説明及び特許請求の範囲を添付図面とともに読むことで、本開示の上述及びその他の特徴が更に十分に明らかになる。理解されるように、添付図面は、本開示に係る幾つかの実施形態を示すのみであり、故に、本開示の範囲を限定するものと見なされるべきでない。この開示は、本開示に係る利点が一層容易に解明されるよう、以下の図を含む添付図面を使用して更なる特異性及び詳細性をもって説明される。

【図1】本開示の一実施形態に従った、第１のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。

【図2】本開示の一実施形態に従った、第２のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。

【図3】本開示に係る基板の一実施形態を示す図２中の部分Ａを示す側断面図である。

【図4】本開示に係る基板の一実施形態を示す図１又は図２の直線４−４に沿った上面図である。

【図5】本開示に係る基板の他の一実施形態を示す上面図である。

【図6】本開示に係る基板の更なる他の一実施形態を示す上面図である。

【図7】第２のマイクロエレクトロニクスデバイスの上に重ねて第１のマイクロエレクトロニクスデバイスを示す上面模式図であり、それら間に共通のマイクロエレクトロニクス素子を例示している。

【図8】本開示の一実施形態に従った、はんだタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。

【図9】本開示の一実施形態に従った、ピンタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。

【図10】本開示の実施形態に従ったポータブル電子機器の一実施形態を示す図である。

【図11】本開示の実施形態に従ったコンピュータシステムの一実施形態を示す図である。

【発明を実施するための形態】

【0005】

以下の詳細な説明においては、特許請求に係る主題が実施され得る特定の実施形態を例として示す添付図面を参照する。それらの実施形態は、当業者が該主題を実施することを可能にするように十分詳細に説明される。理解されるように、様々な実施形態は、相異なるものであったとしても、必ずしも相互に排他的なものではない。例えば、１つの実施形態に関連してここに記載される特定の機能、構造又は特徴は、特許請求に係る主題の精神及び範囲を逸脱することなく、その他の実施形態内で用いられ得る。本明細書内での“一実施形態”のへ言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が、本発明に包含される少なくとも１つの実装形態に含まれることを意味する。故に、“一実施形態”又は“一実施形態において”という言い回しの使用は、必ずしも同一の実施形態に言及しているわけではない。また、理解されるように、開示の各実施形態内の個々の要素の位置又は構成は、特許請求に係る主題の精神及び範囲を逸脱することなく変更され得る。故に、以下の詳細な説明は限定的な意味で解されるべきものではなく、主題の範囲は、添付によってのみ定められ、添付の請求項の権利範囲に均等な範囲全体とともに適切に解釈されるものである。図面において、複数の図を通して、同一あるいは同様の要素又は機能は似通った参照符号によって参照することとし、そこに示される要素は必ずしも相互に縮尺通りにされておらず、むしろ、個々の要素は、本開示の文脈にてそれらの要素を一層容易に理解できるよう、拡大あるいは縮小されていることがある。

【0006】

本開示に係る様々な実施形態において、マイクロエレクトロニクス基板は、異なる複数のマイクロエレクトロニクスデバイスがマイクロエレクトロニクス基板に選択的に取り付けられて機能マイクロエレクトロニクスパッケージを形成し得るように、重なり合う複数の接続ゾーンを有するように製造される。

【0007】

マイクロエレクトロニクスパッケージの製造において、１つ以上のマイクロエレクトロニクスデバイスは典型的に、パッケージング目的でマイクロエレクトロニクス基板上にマウントされる。当業者に理解されるように、マイクロエレクトロニクス基板は、所望の目的に適した如何なる基板であってもよく、以下に限られないが、インターポーザ、マザーボード、試験プラットフォーム、及びこれらに類するものを含む。マイクロエレクトロニクスデバイスは、以下に限られないが、マイクロプロセッサ、チップセット、グラフィックス処理デバイス、無線デバイス、メモリデバイス、特定用途向け集積回路（ＡＳＩＣ）、及びこれらに類するものを含む。

【0008】

マイクロエレクトロニクス基板は、一方の表面に形成された少なくとも１つの配線網を有するコアを有し得る。配線網は、複数層の誘電材料、導電配線、及び誘電材料層を貫通するビアを含むことができ、それらに、マイクロエレクトロニクスダイ、マイクロエレクトロニクスデバイス及び／又はマイクロエレクトロニクスコンポーネントが電気的に接続され得る。配線網は、その上にマウントされたマイクロエレクトロニクスダイ、マイクロエレクトロニクスデバイス及び／又はマイクロエレクトロニクスコンポーネントの間の相互接続を可能にするとともに、外部コンポーネントとの電気通信のために、例えばはんだボール又はピンなどの外部インターコネクトに接続し得る。外部インターコネクトは、マイクロエレクトロニクス基板の第１表面上、又はマイクロエレクトロニクス基板の反対側の第２表面上に形成され得る。

【0009】

図１−３は、本開示の一実施形態に従ったマイクロエレクトロニクス基板１００の側断面図を例示している。図１−３に示すように、マイクロエレクトロニクス基板１００は、基板コア１０２の第１表面１０６に第１の配線網１０４が形成されたコア１０２を有し得る。基板コア１０２は如何なる適切な材料であってもよく、該材料は、以下に限られないが、ビスマレイミドトリアジン（ＢＴ）樹脂、難燃性グレード４材料、ポリイミド材料、ガラス繊維強化エポキシマトリックス材料、及びこれらに類するもの、並びにこれらの積層体若しくは複数層を含む。

【0010】

当業者に理解されるように、例えばマイクロプロセッサ、チップセット、メモリデバイス、ＡＳＩＣなどの、第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）が、第１のマイクロエレクトロニクスデバイス１１０上のボンドパッド（図示せず）から、あるいは第２のマイクロエレクトロニクスデバイス１２０上のボンドパッド（図示せず）から第１の配線網１０４の内部若しくは表面上のそれぞれのコンタクトランド１０８まで延在する複数のインターコネクト１２２（図１参照）又は１２４（図２参照）を介して、第１の回線網１０４に取り付けられて、それら間の電気的コンタクトが為される。機械的支持や汚染保護を提供してパッケージの信頼性を向上させるために、第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）とマイクロエレクトロニクス基板１００との間にアンダーフィル材料（図示せず）が広げられてもよい。

【0011】

図３（図２中の部分Ａ）は第１の配線網１０４の一実施形態を例示しており、第１の配線網１０４は、基板コアの第１表面１０６上に形成された少なくとも１つの誘電体層（要素１１２_１−１１２_４として示す）を、様々な誘電体層１１２_１−１１２_４表面及び内部に形成された複数の導電配線１１４とともに有している。４つの誘電体層１１２_１−１１２_４が図示されているが、如何なる好適数の層が形成されてもよい。誘電体層１１２_１−１１２_４は、以下に限られないが二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（Ｓｉ３Ｎ４）、シリカ充填エポキシ材料及びこれらに類するものを含む如何なる適切な誘電材料であってもよく、以下に限られないが化学気相成長（“ＣＶＤ”）、物理気相成長（“ＰＶＤ”）、原子層成長（“ＡＬＤ”）及びこれらに類するものを含む技術的に知られた如何なる技術によって形成されてもよい。導電配線１１４は、以下に限られないが例えば銅、金、銀、アルミニウム及びこれらの合金などを含む如何なる適切な導電材料であってもよく、個々の誘電体層１１２_１−１１２_４を貫通するビアを形成し（例えば、レーザアブレーション、イオンアブレーション及びリソグラフィエッチングなど）、導電材料層を堆積し、そして技術的に知られた何らかの技術（フォトレジスト材料が導電材料層上でパターニングされ、該フォトレジスト材料をエッチャントに対するシールドとして用いて導電材料層の一部がエッチング除去されるリソグラフィを含む）によって導電材料層をパターニングすることを含む技術的に知られた如何なる技術によって形成されてもよい。

【0012】

図３に更に示すように、最も外側の誘電体層（１１２_４として図示）の表面又は内部に、例えば堆積・リソグラフィパターニング技術などによって、複数のコンタクトランド１０８が形成され得る。コンタクトランド１０８は、各々が少なくとも１つの導電配線１１４に接触するように、最も外側の誘電体層（１１２_４として図示）を貫いて延在するように形成され得る。最も外側の誘電体層（１１２_４として図示）の上にソルダーレジスト層１１６がパターン形成され得る。ソルダーレジスト層１１６は、各コンタクトランド１０８の一部を露出させる複数の開口１１８を有する。ソルダーレジスト層１１６は、例えば高分子材料など、如何なる適切な材料であってもよく、当業者に理解されるように、図１の第１のマイクロエレクトロニクスデバイスの複数のインターコネクト１２２又は図２の第２のマイクロエレクトロニクスデバイスの複数のインターコネクト１２４の各々が所望のエリアに留まることを確実にするために使用され得る。

【0013】

図４は、本開示の一実施形態に係るマイクロエレクトロニクス基板１００の上面図を示しており、異なる機能の複数のマイクロエレクトロニクスデバイスを収容して機能マイクロエレクトロニクスパッケージを形成するように適応されたコンタクトランドの構成を例示している。図４に示すように、マイクロエレクトロニクス基板１００は、要素１０８１及び１０８_ｃとして示す複数のコンタクトランドを含み得る。コンタクトランド１０８_ｃ（明瞭化のためにハッチングされている）は、第１のマイクロエレクトロニクスデバイス１１０（図１参照）及び第２のマイクロエレクトロニクスデバイス１２０（図２参照）に対する共通接続である。コンタクトランド１０８_１（すなわち、ハッチングなし）は、第１のマイクロエレクトロニクスデバイス１１０（図１参照）のためのものである。第１の接続ゾーン（区画）すなわちゾーン１は、コンタクトランド１０８_１及び１０８_ｃを含み、第１のマイクロエレクトロニクスデバイス１１０（図１参照）を取り付けるために使用され得る。第２の接続ゾーンすなわちゾーン２は、コンタクトランド１０８_ｃを含み、第２のマイクロエレクトロニクスデバイス１２０（図２参照）を取り付けるために使用され得る。

【0014】

一実施形態において、第２のマイクロエレクトロニクスデバイス１２０（図２参照）は、例えば１チャンネルメモリなど、第１のマイクロエレクトロニクスデバイス１１０（図１参照）より低い入力／出力カウント（例えば、図２の第２のマイクロエレクトロニクスデバイスインターコネクト１２４）の小さい本体サイズ（すなわち、フォームファクタ）を有する“ベースパッケージ”として見ることができる。第１のマイクロエレクトロニクスデバイス１１０は、例えば２チャンネルメモリなど、第２のマイクロエレクトロニクスデバイス１２０より高い入力／出力カウント（例えば、図１の第１のマイクロエレクトロニクスデバイスインターコネクト１２２）の大きい本体サイズを有する“上位（スーパーセット）パッケージ”として見ることができ、あるいは“上位パッケージ”に付加されるその他の機能を有し得る。共通コンタクトランド１０８_ｃの位置及びカウントは、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）と“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）との間で変わりがない。“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）に特有のコンタクトランド（例えば、コンタクトランド１０８_１）は、図４に示すように、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）のフォームファクタ外縁の外側に配置され、例えば、第２のコンタクトゾーン（ゾーン２）の外側であるが第１のコンタクトゾーン（ゾーン１）の内側に配置され得る。

【0015】

故に、マイクロエレクトロニクス基板１００は、当該マイクロエレクトロニクス基板１００への如何なる変更もなく“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）又は“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）の何れかを用いることが可能なように、“上位パッケージ”のフォームファクタに基づいて設計され得る。従って、マイクロエレクトロニクス基板１００のこのような設計は、当業者に理解されるように、マイクロエレクトロニクス基板１００の共通コンタクトランド１０８_ｃに関して、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）を“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）にマッピングすること、及びその逆を行うことを確実にし、故に、各マイクロエレクトロニクスデバイス（例えば、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０）は、同一のマイクロエレクトロニクス基板（例えば、マイクロエレクトロニクス基板１００）上でデバイスレベル及び基板レベルで独立に、それらそれぞれの要求を満たすように機能する。

【0016】

よって、本開示に係る実施形態は、１つの共通のマイクロエレクトロニクス基板１００が、スケーラブルな設計として、異なるフォームファクタ（例えば、本体サイズ）、異なる特徴及び／又は異なる機能を有し得る２つ以上の異なるマイクロエレクトロニクスデバイスに使用されることを可能にする。

【0017】

本開示に係る実施形態は、単一のマイクロエレクトロニクス基板１００が複数のマイクロエレクトロニクスデバイス（例えば、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０など）のために機能することを可能にし得るので、マイクロエレクトロニクス基板の設計コスト及び設計時間の削減が実現され得る。

【0018】

図４の実施形態は、第２の接続ゾーン（ゾーン２）、ひいては、第２のマイクロエレクトロニクスデバイス１２０（図２参照）の動作用のコンタクトランドの全てが完全に第１の接続ゾーン（ゾーン１）内（すなわち、第１のマイクロエレクトロニクスデバイス１１０（図１参照）の動作用のコンタクトランド内）にあるものを示しているが、本開示に係る概念はそのように限定されるものではない。図５に示すように、マイクロエレクトロニクス基板１００は、部分的にのみ重なり合う第１の接続ゾーン（ゾーン１）と第２の接続ゾーン（ゾーン２）とを有していてもよい。第１の接続ゾーン（ゾーン１）と第２の接続ゾーン（ゾーン２）との重なり部分が、共通コンタクトランド１０８_ｃ（明瞭化のためにハッチングされている）を有することになる。第１のマイクロエレクトロニクスデバイス１１０（図１参照）に特有のコンタクトランド（要素１０８_１）は、共通コンタクトランド１０８_ｃの外側且つ第２のマイクロエレクトロニクスデバイス１２０（図２参照）に特有のコンタクトランド要素１０８_２の外側である。同様に、第２のマイクロエレクトロニクスデバイス１２０（図２参照）に特有のコンタクトランド（要素１０８_２）は、共通コンタクトランド１０８_ｃの外側且つ第１のマイクロエレクトロニクスデバイス１１０（図１参照）に特有のコンタクトランド要素１０８_１の外側である。

【0019】

また、理解されるように、少なくとも部分的に第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）の何れかの機能に応じて、全ての共通コンタクトランド１０８_ｃが第１のマイクロエレクトロニクスデバイス１１０又は第２のマイクロエレクトロニクスデバイス１２０によって使用される必要はない。

【0020】

さらに理解されるように、図１、２、４及び５の実施形態は、２つのマイクロエレクトロニクスデバイス（すなわち、図１の第１のマイクロエレクトロニクスデバイス１１０及び図２の第２のマイクロエレクトロニクスデバイス１２０）を択一的に収容するように構成されたマイクロエレクトロニクス基板１００を示しているが、マイクロエレクトロニクス基板１００は、如何なる好適数の代替的なマイクロエレクトロニクスデバイスを収容するように構成されてもよく、少なくとも１つのコンタクトランド（例えば、図５及び６のコンタクトランド１０８ｃなど）がそれらマイクロエレクトロニクスデバイスの間で共通に使用される。

【0021】

また、理解されるように、図１、２、４及び５に示された実施形態は、２つのマイクロエレクトロニクスデバイス（すなわち、図１の第１のマイクロエレクトロニクスデバイス１１０及び図２の第２のマイクロエレクトロニクスデバイス１２０）を択一的に収容するように構成されたマイクロエレクトロニクス基板１００を示しているが、本開示に係る概念はそのように限定されるものではない。理解されるように、マイクロエレクトロニクス基板１００は、少なくとも１つの共通コンタクトランドを有する如何なる好適数の代替的なマイクロエレクトロニクスデバイスを有する如何なる好適数のコンタクトセットを収容するように構成されてもよい。図６は、第１のコンタクトセット（コンタクトセット１）及び第２のコンタクトセット（コンタクトセット２）として示される複数組のコンタクトを有するマイクロエレクトロニクス基板１００の一実施形態を例示している。第１のコンタクトセット（コンタクトセット１）は、要素１０８_１及び１０８_ｃとして示される複数のコンタクトランドを含み得る。コンタクトランド１０８_ｃ（明瞭化のためにハッチングされている）は、上述のように、“上位パッケージ”及び“ベースパッケージ”に対する共通接続とし得る。コンタクトランド１０８_１（ハッチングなし）は、“上位パッケージ”のためのものとし得る。第１のコンタクトセット（コンタクトセット１）の第１の接続ゾーン（ゾーン１）は、コンタクトランド１０８_１及び１０８_ｃを含み、“上位パッケージ”を取り付けるために使用され得る。第１のコンタクトセット（コンタクトセット１）の第２の接続ゾーン（ゾーン２）は、コンタクトランド１０８_ｃを含み、“ベースパッケージ”を取り付けるために使用され得る。同様に、第２のコンタクトセット（コンタクトセット２）は、要素１０８_１’及び１０８_ｃ’として示される複数のコンタクトランドを含み得る。コンタクトランド１０８_ｃ’（明瞭化のためにハッチングされている）は、上述のように、“上位パッケージ”及び“ベースパッケージ”に対する共通接続とし得る。コンタクトランド１０８_１’（ハッチングなし）は、“上位パッケージ”のためのものとし得る。第２のコンタクトセット（コンタクトセット２）の第１の接続ゾーン（ゾーン１’）は、コンタクトランド１０８_１’及び１０８_ｃ’を含み、“上位パッケージ”を取り付けるために使用され得る。第２のコンタクトセット（コンタクトセット２）の第２の接続ゾーン（ゾーン２’）は、コンタクトランド１０８_ｃ’を含み、“ベースパッケージ”を取り付けるために使用され得る。

【0022】

図７を参照するに、本開示に係るマイクロエレクトロニクス基板１００の配線層及び利用を支援するよう、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０は実質的に同じ位置にコンポーネント群を有し得る。図７は、第２のマイクロエレクトロニクスデバイス１２０の上に重ねて第１のマイクロエレクトロニクスデバイス１１０を示している。図示のように、第１のマイクロエレクトロニクスデバイス１１０の、例えば中央演算処理ユニット又はグラフィックス処理ユニット用の２チャンネルメモリなどであるマイクロエレクトロニクスダイ１３０が、第２のマイクロエレクトロニクスデバイス１２０の、例えば中央演算処理ユニット又はグラフィックス処理ユニット用の１チャンネルメモリなどであるマイクロエレクトロニクスダイ１３０’と同様の箇所に位置付けられている。第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０の何れの機能にも必要な共通コンポーネントは同様の箇所に位置付けられることができ、且つ第１のマイクロエレクトロニクスデバイス１１０と第２のマイクロエレクトロニクスデバイス１２０とのうちの小さい方のフットプリント内（この例示においては、破線で示された第２のマイクロエレクトロニクスデバイス１２０のフットプリント内）にされることができる。共通コンポーネント（明瞭化のため点線で示されている）は、以下に限られないが、入力電圧回路１３２、周辺機器制御回路１３４（例えば、ＰＣＩＥ（peripheral component interconnect express）など）、チップ間信号バス回路１３６、ディスプレイ回路１３８、メモリ１４２（例えば、デュアルデータレートメモリなど）、及び補助動作回路１４４を含み得る。例えば追加のメモリ１４６（例えば、追加のデュアルデータレートメモリなど）（３つのセクションとして図示されている）などの第１のマイクロエレクトロニクスデバイス１１０に特有のコンポーネントは、第２のマイクロエレクトロニクスデバイス１２０のフットプリントの外側且つ第１のマイクロエレクトロニクスデバイス１１０のフットプリントの内部にされることができる。

【0023】

図８は、本発明の一実施形態に従ったマイクロエレクトロニクスデバイスパッケージ１６０を例示している。マイクロエレクトロニクスデバイスパッケージ１６０は、基板コア１０２を含んだマイクロエレクトロニクス基板１５０に取り付けられた第１のマイクロエレクトロニクスデバイス１１０を含み得る。マイクロエレクトロニクス基板１５０は、基板コア１０２の第１表面１０６に形成された第１の配線網１０４と、基板コア第１表面１０６から基板コア１０２の反対側の第２表面１５６まで延在する少なくとも１つの導電ビア１５２（例えば、めっきされたスルーホールビアなど）と、第１の配線網１０４に関して上述したようにして基板コア第２表面１５６に形成された第２の配線網１５４とを含んでいる。導電ビアは、第１の配線網内の少なくとも１つの導電配線１１４を、第２の配線網１５４内の少なくとも１つの導電配線１５８に電気的に接続し得る。

【0024】

第１のマイクロエレクトロニクスデバイス１１０は、当業者に理解されるように、当該マイクロエレクトロニクスデバイス１１０上のボンドパッド（図示せず）から、それらそれぞれの、第１の配線網１０４の内部又は表面上のコンタクトランド１０８まで延在してそれらの間の電気コンタクトをなす複数のインターコネクト１２２（はんだボールとして図示）によって取り付けられ得る。第２の配線網１５４は、その内部又は表面上に形成された複数の外部コンタクトランド１６２を含み得る。これら複数の外部コンタクトランド１６２上に、複数の外部はんだインターコネクト１６４（例えばボールグリッドアレイであり、はんだボールとして図示）が形成され得る。外部はんだインターコネクト１６４は、当業者に理解されるように、マイクロエレクトロニクスデバイスパッケージ１６０をＣ４（Control Collapse Chip Connection）によって外部部品（図示せず）に接続するために使用され得る。故に、マイクロエレクトロニクス基板１５０は、マイクロエレクトロニクスデバイス１１０と外部部品（図示せず）との間で信号をルーティングするインターポーザとして機能し得る。

【0025】

図９は、本発明の一実施形態に従ったマイクロエレクトロニクスデバイスパッケージ１７０を例示している。マイクロエレクトロニクスデバイスパッケージ１７０は、図８に示した実施形態と同じあるいは同様のコンポーネントを幾つか有し得る。ピングリッドアレイ型のデバイスを形成するように、（図８の外部はんだインターコネクト１６４に代えて）複数のピン型インターコネクト１６６が複数の外部コンタクトランド１６２に取り付けられ得る。故に、当業者に理解されるように、マイクロエレクトロニクスデバイスパッケージ１７０は、外部部品（図示せず）に搭載されたソケット（図示せず）に取り付けられ得る。

【0026】

幾つかのマイクロエレクトロニクス用途を参照して本開示に係るマイクロエレクトロニクス基板を説明したが、理解されるように、これらの概念は多様な用途に適用され得るものである。そのような用途は、以下に限られないが、試験装置、移動式装置（モバイル機器）、中央演算処理ユニット及び／又はグラフィックス処理ユニットを備えるデスクトップ及びサーバシステム、高解像度マルチメディアインタフェースマザーボード、並びにこれらに類するものを含む。また、マイクロエレクトロニクスパッケージングの分野での具体例を用いて本開示に係るマイクロエレクトロニクス基板を説明したが、当業者に理解されるように、ここで開示される概念は、多様なエレクトロニクス用途及びマイクロエレクトロニクス用途に適用され得る。

【0027】

図１０は、ポータブル（可搬式）システム／装置２００（例えば、ポータブルコンピュータ、携帯電話、デジタルカメラ、デジタル音楽プレーヤ、ウェブタブレット／パッド装置、携帯情報端末、ポケットベル、インスタントメッセージ装置、又はその他の装置）の一実施形態を例示している。ポータブルシステム／装置２００は、例えば無線ローカルエリアネットワーク（ＷＬＡＮ）システム、無線パーソナルエリアネットワーク（ＷＰＡＮ）システム及び／又は携帯電話ネットワークなどを介して、無線で情報の送信及び／又は受信を行うように適応され得る。ポータブルシステム／装置２００は、筐体２２０内に基板２１０を有し得る。基板２１０は、自身に電気的に結合された様々なマイクロエレクトロニクスデバイス２３０を有し得る。それらマイクロエレクトロニクスデバイス２３０は、以下に限られないが、マイクロエレクトロニクスデバイスパッケージ、マイクロプロセッサ（例えば、中央演算処理ユニット（ＣＰＵ）、チップセット、グラフィックス処理ユニット、ＡＳＩＣ、又はその他のコマンド／データ処理デバイス）、メモリデバイス、並びにこれらに類するものを含む。基板２１０は、例えばキーパッドなどの入力装置２４０と、例えばＬＣＤディスプレイなどの表示装置２５０とを含む様々な周辺装置に取り付けられ得る。理解されるように、表示装置２５０がタッチ感知式である場合、表示装置２５０は入力装置としても機能し得る。本開示の実施形態は、ポータブルシステム／装置２００のコンポーネントのうちの何れか（以下に限られないが、基板２１０及び／又はマイクロエレクトロニクスコンポーネント２２０を含む）に組み込まれ得る。

【0028】

図１１は、例えばデスクトップコンピュータ及びサーバなどのコンピュータシステム３００の一実施形態を例示している。コンピュータシステム３００は、筐体３２０内に基板又はマザーボード３１０を有し得る。マザーボード３１０は、自身に電気的に結合された様々なマイクロエレクトロニクスデバイス３３０を有し得る。それらマイクロエレクトロニクスデバイス３３０は、以下に限られないが、マイクロプロセッサ（例えば、中央演算処理ユニット（ＣＰＵ）、チップセット、グラフィックプロセッサ、ＡＳＩＣ、又はその他のコマンド／データ処理デバイス）、メモリデバイス（例えば、ＤＲＡＭ、フラッシュメモリ、ＢＩＯＳチップ、及びソリッドステートドライブなど）、並びにその他の適切な電気部品を含む。基板又はマザーボード３１０は、例えばキーボード３４０及び／又はマウス３５０などの入力装置と、例えばモニタ３６０などの表示装置とを含む様々な周辺装置に取り付けられ得る。本開示の実施形態は、コンピュータシステム３００のコンポーネントのうちの何れか（以下に限られないが、マザーボード３１０及び／又はマイクロエレクトロニクスデバイス３３０を含む）に組み込まれ得る。

【0029】

本発明の実施形態を詳細に説明した。理解されるように、本発明の精神又は範囲を逸脱することなく数多くの明らかな変形が可能であり、故に、添付の請求項によって定められる発明は、以上にて説明された特定の詳細事項に限定されるものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】