特許 6175137 スペクトル光子計数検出器及び検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6175137

(24)【登録日】2017年7月14日

(45)【発行日】2017年8月2日

(54)【発明の名称】スペクトル光子計数検出器及び検出方法

(51)【国際特許分類】

   G01T 1/17 20060101AFI20170724BHJP

   G01T 7/00 20060101ALI20170724BHJP

   A61B 6/03 20060101ALI20170724BHJP

【ＦＩ】

   G01T1/17 F

   G01T7/00 C

   A61B6/03 320R

   A61B6/03 373

【請求項の数】15

【全頁数】12

(21)【出願番号】特願2015-519441(P2015-519441)

(86)(22)【出願日】2013年6月26日

(65)【公表番号】特表2015-528901(P2015-528901A)

(43)【公表日】2015年10月1日

(86)【国際出願番号】IB2013055237

(87)【国際公開番号】WO2014002022

(87)【国際公開日】20140103

【審査請求日】2016年6月24日

(31)【優先権主張番号】61/664,984

(32)【優先日】2012年6月27日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】590000248

【氏名又は名称】コーニンクレッカ フィリップス エヌ ヴェ

【氏名又は名称原語表記】ＫＯＮＩＮＫＬＩＪＫＥ ＰＨＩＬＩＰＳ Ｎ．Ｖ．

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】ヘルマン，クリストフ

【審査官】 南川 泰裕

(56)【参考文献】

【文献】 特開平０６−３３１７５０（ＪＰ，Ａ）

【文献】 特開２００１−１６５９７４（ＪＰ，Ａ）

【文献】 特開２００６−１８９３７５（ＪＰ，Ａ）

【文献】 特開２００８−１２２１６７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／０２７０４７２（ＵＳ，Ａ１）

【文献】 国際公開第２０１２／０２９４９６（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｔ １／００−７／１２

(57)【特許請求の範囲】

【請求項1】

検出された光子を示す信号を受信し、該信号から複数のパルスを生成してパルス列を形成するパルス成形部と、
前記パルス列の極大値及び極小値を選択的に検出しサンプリングする回路を含み、前記パルス成形部の出力部で前記パルス列をサンプリングするピーク検出部と、
前記極大値及び前記極小値をデジタル極大値及びデジタル極小値へ変換するアナログ−デジタルコンバータと、
前記極大値又は前記極小値が検出される時間クロックティックの第１の値と、前極大値又は前記極小値が検出されない時間クロックティックの第２の値とを生成するタイムカウンタと
を有し、
原のパルス列は、前記デジタル極大値と、前記デジタル極小値と、前記第１の値及び前記第２の値から成るビット列とにより再構成される、装置。

【請求項2】

前記ピーク検出部は、前記極大値及び前記極小値のみをサンプリングする、
請求項１に記載の装置。

【請求項3】

前記複数のパルスのうちの個々のパルスの少なくとも１つのパルス高さは、前記デジタル極大値と、前記デジタル極小値と、前記第１の値及び前記第２の値から成るビット列とにより再構成される、
請求項１又は２に記載の装置。

【請求項4】

前記タイムカウンタは、前記極大値の時点及び前記極小値の時点を検出する、
請求項２又は３に記載の装置。

【請求項5】

前記時点は、ビット列形式で記録される、
請求項４に記載の装置。

【請求項6】

前記パルス列は、テストピクセル測定又はＣＭＯＳ回路シミュレーションを介して全体として再構成される、
請求項１に記載の装置。

【請求項7】

前記タイムカウンタは、前記極大値の時点及び前記極小値の時点を検出する、
請求項１に記載の装置。

【請求項8】

前記時点は、ビット列形式で記録される、
請求項７に記載の装置。

【請求項9】

前記極大値及び前記極小値のうちの少なくとも幾つかは、到着間時間の位相を適応させるようバッファリングを受ける、
請求項１又は２に記載の装置。

【請求項10】

前記極大値及び前記極小値は、パイルアップ効果が決定できる前記パルス列のパルス高さの正確な推定を提供する、
請求項１又は２に記載の装置。

【請求項11】

検出された光子を示す信号をパルス成形部によって受信するステップと、
前記信号から複数のパルスを生成してパルス列を形成するステップと、
ピーク検出部によって前記パルス成形部の出力部で前記パルス列をサンプリングするステップと、
前記ピーク検出部における回路によって、前記パルス列の極大値及び極小値を選択的に検出しサンプリングするステップと、
前記極大値及び前記極小値をデジタル極大値及びデジタル極小値へ変換するステップと、
前記極大値又は前記極小値が検出される時間クロックティックの第１の値を生成するステップと、
前記極大値又は前記極小値が検出されない時間クロックティックの第２の値を生成するステップと、
原のパルス列を前記デジタル極大値と、前記デジタル極小値と、前記第１の値及び前記第２の値から成るビット列とにより再構成するステップと
を有する方法。

【請求項12】

前記極大値及び前記極小値のみをサンプリングするステップ
を更に有する請求項１１に記載の方法。

【請求項13】

前記複数のパルスのうちの個々のパルスの少なくとも１つのパルス高さを前記デジタル極大値と、前記デジタル極小値と、前記第１の値及び前記第２の値から成るビット列とにより再構成するステップ
を更に有する請求項１１又は１２に記載の方法。

【請求項14】

前記極大値の時点及び前記極小値の時点をタイムカウンタによって検出するステップ
を更に有する請求項１２又は１３に記載の方法。

【請求項15】

前記時点をビット列形式で記録するステップ
を更に有する請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概して、スペクトル光子計数検出器に係る。それは、コンピュータ断層撮影（Ｃｏｍｐｕｔｅｄ Ｔｏｍｏｇｒａｐｈｙ，ＣＴ）への特定の適用により記載されるが、それはまた、異なるエネルギを有する被検出光子をエネルギ分解することが望ましい他の適用に係る。

【背景技術】

【0002】

コンピュータ断層撮影（ＣＴ）システムは、検査領域を横断する多エネルギ電離光子を発する放射線源を有する。そのようなシステムは、検査領域を横断する光子を検出する、検査領域を挟んで放射線源の反対に設置された放射線感受性検出器を更に有する。検出器は、夫々の検出された光子について、電流又は電圧のような電気信号を生成する。検出器は、検出された光子を電気信号に基づきエネルギ分解するエレクトロニクスを更に含む。

【0003】

一例として、放射線感受性検出器は、センサによって生成された電流を処理して、検出された光子のエネルギを示すピーク振幅を有する電圧パルスを生成するパルス成形器を有する。検出器は、電圧パルスの振幅を、異なるエネルギレベルに従って設定されている２又はそれ以上の閾値と比較する弁別器を更に有する。第１の閾値についての弁別器の出力は、パルス振幅が増大して第１の閾値と交差する場合にハイになり、パルス振幅が低下して第２の閾値と交差する場合にローになる。第１及び第２の閾値の夫々について、カウンタは立ち上がりをカウントする。２又はそれ以上の閾値及び対応するカウンタが検出器に組み込まれる場合に、エネルギビナーはカウントをエネルギ範囲又はビンにおいて分けることができる。そのため、検出された光子は、ビンに分けられたデータに基づきエネルギ分解される。

【0004】

あいにく、連続的な光子検出間の時間は、センサ内でパルスパイルアップを生じさせることがある。すなわち、パルス成形器は、重なり合うパルスを生成する。パルスが重なり合う場合に、それらの振幅は結合して、個々のパルスがその結合から容易に識別されないようにする。結果として、弁別器は、所与の閾値と交差しているパルスの振幅を確認することができない。加えて、パルスのピークエネルギは、重なり合っているパルスの振幅寄与によってシフトされ得る。結果として、検出された光子のエネルギ分布は誤ってシフトされることとなる。

【0005】

更に、光子計数エネルギ分解検出器において、より高いＸ線束では、成形部の出力部でのパルスのパイルアップが起こる。これは、成形部のパルス存続期間が、直接変換型センサから入る隣接した区別可能なパルスを分けることができないほど長すぎるためである。パイルアップに起因して、成形器出力を多数の異なる弁別器閾値と比較することにより得られるエネルギ推定は、誤ったものとなる。確率論的モデルが、パイルアップを最尤評価スキームに組み入れるよう提案されている。しかしながら、このアプローチは、大いに改善されたエネルギ推定をもたらさない。これは、とり得る解の空間が広すぎて、最もありそうな解の確率が最もありそうにない解の確率とそれほど違わないためである。

【0006】

従来の光子計数読出回路は少数の弁別器を使用して、先行する成形部によって生成されたパルスの高さを大まかに推定する。パイルアップが働き始めるとすぐに、パルス高さはもはや正確に決定されない。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の態様は、上記の問題及び他に対処する。

【課題を解決するための手段】

【0008】

一態様に従って、装置は、検出された光子を示す信号を受信し、該信号から複数のパルスを生成してパルス列を形成するパルス成形部と、前記パルス成形部の出力部で前記パルス列をサンプリングするピーク検出部とを有する。前記ピーク検出部は、前記パルス列の極大値及び極小値を選択的に検出しサンプリングする回路を含む。前記サンプリングされた極大値及び極小値は、アナログ−デジタルコンバータによってアナログ形式からデジタル形式へ変換される。

【0009】

他の態様において、方法は、検出された光子を示す信号をパルス成形部によって受信するステップと、前記信号から複数のパルスを生成してパルス列を形成するステップと、ピーク検出部によって前記パルス成形部の出力部で前記パルス列をサンプリングするステップと、前記ピーク検出部における回路によって前記パルス列の極大値及び極小値を選択的に検出しサンプリングするステップとを有する。

【0010】

本発明の更なる態様は、下記の詳細な説明を読んで理解することで当業者に認識されるであろう。

【0011】

本発明は、様々な構成要素及び構成要素の配置並びに様々なステップ及びステップの配置をとってよい。図面は、単に好適な実施形態を説明することを目的とし、本発明を制限すると解されるべきではない。

【図面の簡単な説明】

【0012】

【図1】撮像システムの一例を表す。

【図2】谷及び丘（極小及び極大）を持ったパルス列の一例を表す。

【図3】極大及び極小を検出する回路の一例を表す。

【図4】ＶＳＨ，Ｖ（Ｃ１）及びＶ（Ｃ２）についての時間挙動の一例を表す。

【図5】２ｎｓの間隔を有して成形部波形から得られるパルス列の一例を表す。

【図6】パルス列の丘及び谷を再構成することによる光子計数の方法のフローチャートの一例を表す。

【発明を実施するための形態】

【0013】

図１を参照すると、コンピュータ断層撮影（ＣＴ）システム１００は、長手又はｚ軸周りに検査領域１０８の周囲を回転する回転ガントリ部分１０４を有する。Ｘ線管のようなＸ線源１１２が回転ガントリ部分１０４によって支持されており、検査領域１０８を横断する多エネルギ放射線ビームを発する。

【0014】

放射線感受性検出器１１６は、少なくとも１８０度プラス（＋）ファン角度にわたってＸ線源１１２によって発せられた光子を検出する複数のピクセル１１８を有する。複数のピクセル１１８の夫々は、夫々の検出された光子について、電流又は電圧のような、対応する電気信号を生成する。適切なセンサの例には、直接変換型検出器（例えば、テルル化カドミウム亜鉛（Ｃａｄｍｉｕｎ Ｚｉｎｃ Ｔｅｌｌｕｒｉｄｅ，ＣＺＴ）に基づく検出器）と、フォトセンサと光学的に連通するシンチレータを備えたシンチレータに基づくセンサとがある。

【0015】

パルス成形器１２０は、電気信号を処理し、検出された光子を示す電圧又は他のパルスのような１又はそれ以上のパルスを生成する。パルス成形器１２０は、第１の時間インターバルの間に電荷を積分して、検出された光子のエネルギを示すピーク振幅を有するパルスを生成するエレクトロニクスと、第２の、相対的により短い時間インターバルの間に電荷を積分して、検出された光子のエネルギが最低所要エネルギを超えるかどうかを示すピーク振幅を有するパルスを生成するエレクトロニクスとを有してよい。

【0016】

エネルギ弁別器１２４は、パルスをエネルギ弁別する。これは、生成されたパルスの振幅を、特定のエネルギレベルに夫々対応する１又はそれ以上の閾値と比較することを含む。エネルギ弁別器１２４は、夫々の閾値について、振幅が増大して対応する閾値と交差し、又は低下して閾値と交差するかどうかを示す出力信号を生成する。例えば、出力信号は、振幅が増大して、対応する閾値と交差する場合に立ち上がり（又は立ち下がり）を有し、振幅が低下して、対応する閾値と交差する場合に立ち下がり（又は立ち上がり）を有してよい。

【0017】

カウンタ１２８は、夫々の閾値について信号における立ち上がり（又は立ち下がり）をカウントする。パルスリジェクタ１３２はパルスを拒絶するか、又はカウンタ１２８をゲーティングして、カウンタ１２８が、パイルアップパルスのような好ましくないパルスの立ち上がり（又は立ち下がり）を無視するか、又は別なふうにカウントしないようにする。パルスリジェクタ１３２は、エネルギ弁別器１２４の出力に基づきゲーティング信号を生成する。

【0018】

カウントスケーラ１３６は、カウントされない無視されるパルスを考慮に入れるよう閾値のカウントをスケーリングするか、又は別なふうに調整する。

【0019】

再構成器１４０は、信号のスペクトル特性に基づき、検出器１１６によって生成された信号を選択的に再構成する。

【0020】

長いすのような対象支持体１４８は、検査領域１０８にある患者又は他の対象を支持する。対象支持体１４８は、走査プロシージャを実行する場合に対象を検査領域１０８に対して導くように動くことができる。

【0021】

汎用のコンピュータはオペレータコンソール１４４として働く。コンソール１４４は、モニタ又はディスプレイのような、人が読み取ることができる出力装置と、キーボード及びマウスのような入力装置とを有する。コンソール１４４にあるソフトウェアは、オペレータが、例えば、グラフィカルユーザインターフェース（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ，ＧＵＩ）を通じて、スキャナ１００を制御しそれと相互作用することを可能にする。そのような相互作用は、スペクトル特性に基づき信号を再構成する命令を含んでよい。

【0022】

測定結果を更に改善するよう、夫々のピクセルにおいてタイムカウンタ１７０を起動することが可能であってよい。タイムカウンタ１７０は、ビット列の形で、すなわち、記号表示“１”が極大値又は極小値の検出を表すとして、クロックサイクルごとに１ビットで、どの時点で極小値又は極大値が検出されたかを記録する。タイムカウンタ１７０は、極大値と極小値との間の改善されたタイミングを得るために（原のパルス列は、極小値及び極大値の組、及び極大値と隣接する極小値の間の時間間隔によって特性化される。）、パルス列２００の極大値２０２ａ，ｂ，ｃと極小値２０４ａ，ｂとの間の時間（以下で記載される図２を参照）をカウントするピーク検出器１５０へ接続されてよい。ピーク検出器１５０はまた、以下で更に記載されるように、アナログ−デジタルコンバータ（ＡＤＣ）１６０と通信してよい。

【0023】

更に、タイムカウンタ１７０は、所定の測定期間（例えば、１００μｓ）内のクロックティック（例えば、１０ＭＨｚクロックについて）の個数を参照し、例えば、測定期間ごとに１０００個のクロックティックを得る。極大値又は極小値が検出されるときはいつでも、タイムカウンタ１７０は、その極大値又は極小値が検出された時間クロックティックについて“１”を生成し、一方、あらゆる他のクロックティックは値“０”を割り当てられる。“０”及び“１”から成る、結果として得られるビット列は、続く測定期間（これはまた、少なくとも１０ＭＨｚの読出クロック速度を必要とする。）の間に読み出され、次いで、極大値及び極小値の組とともに、極大値と極小値との間の改善されたタイミングにより原のパルス列を再構成するのに使用される。代替的に、タイムカウンタ１７０はまた、読出カウンタとして実施されてよい。読出カウンタは、極大値（又は極小値）が検出される場合に０から開始し、次の極小値（又は極大値）が検出されるまでインクリメントされる。次の極小値（又は極大値）が検出されると、カウンタ値はラッチされ、計数は再起動することができる。しかしながら、その場合、測定期間内に極大値及び極小値の組が起こり得るのと同数のラッチが必要とされる。

【0024】

上述されたように、パルス成形器１２０の出力は、パルスのパイルアップを示すパルス列２００の正確なパルス高さを再構成するために、極めて高い周波数でサンプリングされる。

【0025】

図２を参照して、パルスパイルアップを低減するために、次のアプローチが提案される。アプローチは、極めて高いサンプリング周波数で成形器出力をサンプリングすることなしに、完全なパルス列２００を再構成する手段を提供する。スペクトルコンピュータ断層撮影のための何らかの光子計数ＡＳＩＣにおいて実装される成形器出力は、丘がパルス極大値を特定し且つ谷がベースラインへの（場合により、不完全な）回帰を表すとして、“谷及び丘（valley and hill）”の波形を生じさせるので、いずれもピーク検出器１５０（図１を参照）から派生するアナログ極大検出器及びアナログ極小検出器（以下で記載される図３を参照）を備えた回路３００は、極大値及び極小値（図２を参照）でのみ、パルス成形器１２０の出力部でパルス列２００をサンプリングするために使用される。サンプリングされた値は、次いで、ＡＤＣ１６０（図１を参照）によってアナログからデジタルに変換される。

【0026】

極大及び極小の連続を考えると、その場合、テストピクセル測定から又はＣＭＯＳ回路シミュレーションから得られる成形器出力のためのモデルを用いて実際のパルス列２００を再構成することが可能である。結果として、完全なパルス列２００の相対的に正確な推定が得られ、この推定では、パイルアップ効果は可視的であり、従って、２つのパルスが全く検出され得ない程にぴったり重なり合わない限りは完全に補正され得る。

【0027】

更に、タイムカウンタ１７０（図１を参照）は、局所的に又は遠隔で、パルス列２００の極大値２０２ａ，ｂ，ｃ及び極小値２０４ａ，ｂを転送及び記憶するために、記憶ユニット（図示せず。）と通信するよう構成されてよいことが考えられる。例えば、“記憶信号”は、如何なるタイプの記憶回路へも送信されてよい。時間カウント及びデータカウントの結合は、パルス成形器１２０から受け取られるパルス列を表す、時間に基づくデジタル情報を提供する。この情報によれば、“谷及び丘”タイプのパルス列２００を正確に再構成することが可能になる。

【0028】

図２は、谷及び丘の波形２００の一例を示し、波形２００は、通常は、互いに対して時間においてシフトされた異なる高さのパルスの重ね合わせによって生成される。パルス形状は、パルス成形回路３００（図３を参照）によって決定され、パルス成形回路３００は、直接変換クリスタルによって生成される電流パルスを処理するのに使用される。

【0029】

よって、極大２０２ａ，ｂ，ｃ及び極小２０４ａ，ｂをサンプリングし、それらをアナログ−デジタル変換することによって（図１及び３を参照）、成形増幅器（図示せず。）によって生成されるパルス形状の推定が利用可能である場合に、各パルスの正確なエネルギを含め個々のパルスの原の組を再構成することが可能である。

【0030】

図３は、以下で記載される要素が、図２に示されるように極大及び極小を検出するために、直接的に又は間接的に互いへ電気的に接続されているところの回路実施３００を示す。動作において、最初に、第１のスイッチ３３０（Ｓ_１）及び第２のスイッチ３３２（Ｓ_２）が閉じられ、それにより、第１及び第２のキャパシタ３１２，３１４（Ｃ_１及びＣ_２）はパルス成形器１２０の出力部でのベースラインを記憶する。動作を開始するよう、第１のスイッチ３３０及び第２のスイッチ３３２は開かれる。

【0031】

図３に示されるように、成形器出力が増大する場合に、第２のダイオード３１８（Ｄ_２）は、第２のキャパシタ３１４（Ｃ_２）がベースライン電位を保持するように遮断し、一方、第１のダイオード３１６（Ｄ_１）は導通し、第１のキャパシタ３１２（Ｃ_１）はパルス成形器１２０の出力部での電圧に従う。これは、成形器出力波形の第１の極大値Ｖ_ＳＨが到達されて通過される場合に変化する。それ以降、成形器出力電圧は、第１のキャパシタ３１２（Ｃ_１）の両端の電圧Ｖ（Ｃ_１）よりも小さく、それにより、第１のダイオード３１６（Ｄ_１）は導通するのを止め、第１のキャパシタ３１２（Ｃ_１）の両端の電圧は据え置かれる。Ｖ_ＳＨがＶ（Ｃ_１）よりもｈ_１だけ小さくなる場合にのみ（すなわち、Ｖ_ＳＨ＋｜ｈ_１｜＝Ｖ（Ｃ_１））、第１の比較器３２０（Ｃｏｍｐ１）は作動し（マイナス−プラス遷移）、そして、（ｉ）Ｖ（Ｃ_１）がサンプリングされ、アナログ−デジタル変換されるようにし、且つ、（ｉｉ）第２のキャパシタ３１４（Ｃ_２）がその時点でＶ_ＳＨに充電され得るように、短時間、第２のスイッチ３３２（Ｓ_２）を閉じさせる。

【0032】

ｈ１は、パルス成形器１２０の出力部での電圧波形ＶＳＨに加わるノイズに起因して真の極大値（極小値）を誤ってサンプリングすることを回避するのに使用されるヒステリシス値である。

【0033】

加えて、第１の比較器３２０（Ｃｏｍｐ１）の出力は、第１のサンプルホールド（Ｓ＆Ｈ）ブロック３５０によって受信され、一方、第２の比較器３２２（Ｃｏｍｐ２）の出力は、第２のサンプルホールド（Ｓ＆Ｈ）ブロック３５２によって受信される。

【0034】

それ以降、ＶＳＨが極小値に到達するまで、Ｖ（Ｃ１）は据え置かれ、Ｖ（Ｃ２）は、第２のダイオード３１８（Ｄ２）が導通するので、ＶＳＨに従う。ＶＳＨが極小値に到達した時点以降、第２のダイオード３１８（Ｄ２）は遮断し始め、それにより、Ｖ（Ｃ２）は据え置かれたままとされる。ＶＳＨがＶ（Ｃ２）よりもｈ２だけ大きくなるとすぐに（すなわち、ＶＳＨ−｜ｈ２｜＝Ｖ（Ｃ２））、第２の比較器３２２（Ｃｏｍｐ２）が作動し、（マイナス−プラス遷移）、これより、（ｉ）Ｖ（Ｃ２）がサンプリングされ、アナログ−デジタル変換されるようにし、且つ、（ｉｉ）第１のキャパシタ３１２（Ｃ１）がその時点でＶＳＨに充電されて、それにより、このブランチがいつでも次の極大値を処理できるように、短時間、第１のスイッチ３３０（Ｓ１）を閉じさせる。

【0035】

ｈ２は、パルス成形器１２０の出力部での電圧波形ＶＳＨに加わるノイズに起因して真の極大値（極小値）を誤ってサンプリングすることを回避するのに使用されるヒステリシス値である。

【0036】

このプロシージャは、Ｖ_ＳＨ、Ｃ（Ｃ_１）及びＶ（Ｃ_２）についての時間挙動４００を表す図４において説明される。

【0037】

上記のアプローチは、例えば、１ＧＨｚ（１ｎｓサンプリング周期）によりアナログパルスをサンプリングして各サンプルをアナログ−デジタル変換することよりもずっと電力消費量が少ない。それでもなお、実施は、例えば、ピクセルごとに３ｍＷといった、低電力要件を満足するよう最適化される必要がある。

【0038】

更に、ポアソン到着が、平均到着率よりも短い又は長い到着間時間を示すという事実を考慮して、サンプリングされた極大又は極小の幾らかのバッファリングが、平均到着率よりも短い到着間時間の位相を扱うために有用である。そのようなバッファリング手段３１０（図３を参照）は、ピクセルごとに、多数の付加的なＮ個のキャパシタが使用されることを示し、それらのキャパシタにおいて、サンプリング値は、それがアナログ−デジタル変換され得るまで保持される。従って、高速アナログ−デジタルコンバータ（ＡＤＣ）１６０が使用されてよく（図１を参照）、より多くのピクセルを扱う。

【0039】

よって、たった２００ｍＷの電力消費しか有さない１ＧＨｚ８ビットＡＤＣを設計することが可能である。ピクセルごとに５Ｍｃｐｓの平均光子到着率を仮定すると、これは、ＡＤＣが１ＧＨ／（２×５ＭＨｚ）＝１００ピクセルを扱うことができることを意味し、それにより、アナログ−デジタル変換のためのピクセルごとの電力消費量は２ｍＷである。１つの例となる実施形態では、Ｍ／Ｄ／１待ち行列システムが適用され得る場合に、５Ｍｃｐｓのポアソン入力により５ＭＨｚで１００個のピクセルを扱うことは、必要トラヒック値ρ＝１に対応する。これにより、バッファ場所の数が制限されないならば、無限に待ち行列を構築することができる。

【0040】

しかしながら、ρ＝８の必要トラヒック値に関し、１．１ｅ−３（：＝１．１×１０^−３）の確率によれば、待ち行列の長さは１４に等しく、この待ち行列において１４よりも多いイベントを有する確率（それにより、Ｎ＝１４のバッファ場所しかないならば、イベントは失われる。）は約２．１ｅ−３である。すなわち、イベントを失う確率はこの数以下である。

【0041】

これは、６．２５ＭＨｚのＡＤＣサンプリングレートを必要とし（ρ＝０．８＝５Ｍｃｐｓ／６．２５ＭＨｚ）、次いで、ＡＤＣによる２００ｍＷ／（１ＧＨｚ／（２×６．２５ＭＨｚ））＝２．５ｍＷのピクセルごとの電力消費量を与える。

【0042】

単一のＡＤＣは８０個のピクセルを扱うので（１ＧＨｚ／（２×６．２５ＭＨｚ））、呼損率は、より低い到着率（よく知られた“バンドリングゲイン（bundling gain）”）を見込むピクセルが通常は存在し、それによりＡＤＣ１６０がより高い到着率を有する他のピクセルを扱うことができるので、よりずっと低い。

【0043】

よって、上記のアプローチによれば、パイルアップは“丘及び谷”パルス列２００から完全に再構成され得るので、パイルアップによる如何なるエラーも伴わずに５Ｍｃｐｓ／ピクセルの入射計数率をサポートすることが可能である。正確なエネルギ情報は、夫々の極大値より前に極小値が知られる場合に、パルス成形器１２０から知られるパルス形状波形を使用することによって、取得され得る。これは、図５において説明される。図５で、パルス列５００は、２ｎｓの間隔により成形器波形から得られるよう表されている。ｘ軸５１０は時間を表し、一方、ｙ軸５２０は電圧を表す。図５では、負パルスが考えられている。すなわち、極小及び極大は互いに交換される必要がある。極大が知られるならば、対応する極小から真のパルス高さを正確に量子化することが可能である。

【0044】

更に、極小値がベースラインに等しい場合は、正確なパルス高さは、この極小値に続く次の極大値から直接に求められ得る。ベースラインは動作の開始時にサンプリングされ、第３のキャパシタ（Ｃ３）（図示せず。）で記憶され得る。

【0045】

８ビットＡＤＣによれば、量子化エラー（一様に分布したランダム変数のための式）は、例えば、ステップサイズ／√１２＝１４０ｋｅＶ／（２５６×√１２）＝０１５７８ｋｅＶである。

【0046】

ノイズ特性化は、次のように実行され得る：
例えば、定義されたエネルギの１０００個のテストパルスを生成し、ｒｍｓ値をアナログ−デジタル変換された振幅から決定する。

【0047】

図６は、パルス列の谷及び丘を再構成することによる光子計数についてのフローチャート６００を表す。ステップ６１０で、検出された光子を示す信号がパルス成形器によって受信される。ステップ６２０で、その信号から複数のパルスが生成されて、パルス列が形成される。ステップ６３０で、パルス列は、ピーク検出器によってパルス成形器の出力部でサンプリングされる。ステップ６４０で、極大値及び極小値は、ピーク検出器における回路によって、選択的に検出されサンプリングされる。ステップ６５０で、サンプリングされた極大値及び極小値は、アナログ−デジタルコンバータによってアナログ形式からデジタル形式へ変換される。次いで、プロセスは最初の繰り返しを終了する。

【0048】

従って、要約すると、極めて高いサンプリング周波数でアナログ成形器出力をサンプリングすることなしに、正確なパルス高さ又は完全なパルス列を再構成する手段が提供される。成形器出力は、丘がパルス極大値を特定し且つ谷がベースラインへの（場合により、不完全な）回帰を表すとして、“谷及び丘”の波形を生じさせるので、いずれもピーク検出器から派生するアナログ極大検出器及びアナログ極小検出器を備えた回路は、極大値及び極小値でのみ、パルス成形器の出力部でパルス列をサンプリングするために使用される。サンプリングされた値は、次いで、ＡＤＣによってアナログからデジタルに変換される。極大及び極小の連続を（場合により、タイムカウンタからの何らかのタイミング情報とともに）考えると、その場合、テストピクセル測定から又はＣＭＯＳ回路シミュレーションから得られる成形器出力のためのモデルを用いて正確なパルス高さ又は実際のパルス列を再構成することが可能である。結果として、完全なパルス列の相対的に正確な推定が得られ、この推定では、パイルアップ効果は可視的であり、従って、補正され得る。

【0049】

当然ながら、上記の実施形態は個別的に又は組み合わせて使用されてよい。

【0050】

また、用途には、手荷物検査、非破壊検査、医用デジタル透視撮影、マンモグラフィ、Ｘ線、並びに他の産業上及び医療上の用途が含まれる。

【0051】

ここで記載される方法は、１又はそれ以上のプロセッサに様々な動作及び／又は他の機能を実行させる、物理メモリのようなコンピュータ可読記憶媒体上で符号化又は具現される１又はそれ以上のコンピュータ可読命令を実行する１又はそれ以上のプロセッサによって実施されてよい。１又はそれ以上のプロセッサはまた、信号又はキャリア波のような一過性の媒体によって搬送される命令を実行することができる。

【0052】

本発明は、好適な実施形態を参照して記載されてきた。改良及び変更は、上記の詳細な説明を読んで理解することで当業者によって想到され得る。改良及び変更が添付の特許請求の範囲及びその均等の適用範囲内にある限りにおいて、本発明は全てのそのような改良及び変更を包含すると解されるよう意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】