特許 6176044 ブロック構造決定回路および情報圧縮回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6176044

(24)【登録日】2017年7月21日

(45)【発行日】2017年8月9日

(54)【発明の名称】ブロック構造決定回路および情報圧縮回路

(51)【国際特許分類】

   H04N 19/12 20140101AFI20170731BHJP

   H04N 19/157 20140101ALI20170731BHJP

   H04N 19/176 20140101ALI20170731BHJP

   H04N 19/60 20140101ALI20170731BHJP

【ＦＩ】

   H04N19/12

   H04N19/157

   H04N19/176

   H04N19/60

【請求項の数】10

【全頁数】13

(21)【出願番号】特願2013-210154(P2013-210154)

(22)【出願日】2013年10月7日

(65)【公開番号】特開2015-76666(P2015-76666A)

(43)【公開日】2015年4月20日

【審査請求日】2016年9月2日

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100103090

【弁理士】

【氏名又は名称】岩壁 冬樹

(74)【代理人】

【識別番号】100124501

【弁理士】

【氏名又は名称】塩川 誠人

(72)【発明者】

【氏名】柴田 誠也

(72)【発明者】

【氏名】蝶野 慶一

【審査官】 山▲崎▼ 雄介

(56)【参考文献】

【文献】 特開２０１２−１４７２９０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ １９／００−１９／９８

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

ブロックが階層的に分割されて形成されるユニットを含むブロック構造であって分割方法が異なる複数のブロック構造から１以上のブロック構造を決定するブロック構造決定回路であって、
ユニットのサイズとして複数種類のサイズが規定され、
前記複数のブロック構造を列挙するブロック構造列挙部と、
所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部と、
所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力する簡略値出力部とを備え、
前記簡略値出力部は、前記簡略値として０を出力する
ことを特徴とするブロック構造決定回路。

【請求項2】

前記所定サイズは、最大ユニットサイズである
請求項１記載のブロック構造決定回路。

【請求項3】

符号化装置に搭載されるブロック構造決定回路であって、
変換係数と所定のコスト評価式とを用いて各ブロック構造に関する符号化コストを算出し、符号化コストが低い順に１以上のブロック構造を特定するブロック構造評価部をさらに備える
請求項１または請求項２記載のブロック構造決定回路。

【請求項4】

ブロックが階層的に分割されて形成されるユニットを含むブロック構造であって分割方法が異なる複数のブロック構造から１以上のブロック構造を決定するブロック構造決定方法であって、
ユニットのサイズとして複数種類のサイズが規定され、
前記複数のブロック構造を列挙し、
所定サイズ未満のサイズのそれぞれのユニットについて直交変換を行って変換係数を出力し、
所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力し、
前記簡略値は０である
ことを特徴とするブロック構造決定方法。

【請求項5】

前記所定サイズは、最大ユニットサイズである
請求項４記載のブロック構造決定方法。

【請求項6】

符号化装置に適用されるブロック構造決定方法であって、
変換係数と所定のコスト評価式とを用いて各ブロック構造に関する符号化コストを算出し、符号化コストが低い順に１以上のブロック構造を特定する
請求項４または請求項５記載のブロック構造決定方法。

【請求項7】

階層的に分割されて形成されるユニットからなるブロックにおける各々のユニットの情報量を圧縮する情報圧縮回路であって、
ユニットのサイズとして複数種類のサイズが規定され、
所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部と、
所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力する簡略値出力部とを備え、
前記簡略値出力部は、前記簡略値として０を出力する
ことを特徴とする情報圧縮回路。

【請求項8】

前記所定サイズは、最大ユニットサイズである
請求項７記載の情報圧縮回路。

【請求項9】

階層的に分割されて形成されるユニットからなるブロックにおける各々のユニットの情報量を圧縮する情報圧縮方法であって、
ユニットのサイズとして複数種類のサイズが規定され、
所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力し、
所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力し、
前記簡略値は０である
ことを特徴とする情報圧縮方法。

【請求項10】

前記所定サイズは、最大ユニットサイズである
請求項９記載の情報圧縮方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、符号化装置において回路規模を増大させずにブロックの構造を決定するブロック構造決定回路、および回路規模を増大させずに直交変換を行う情報圧縮回路に関する。

【背景技術】

【0002】

非特許文献１には、ITU-T 勧告H.265 規格にもとづく映像符号化方式であるHEVC（High Efficiency Video Coding）が記載されている。

【0003】

HEVCでは、ディジタル化された映像の各フレームは符号化ツリーユニット（CTU:Coding Tree Unit）に分割され、ラスタスキャン順に各CTU が符号化される。各CTUは、クアッドツリー構造で、符号化ユニット（CU:Coding Unit）に分割されて符号化される。各CUは、予測ユニット（PU:Prediction Unit）に分割されて予測される。また、各CUの予測誤差は、クアッドツリー構造で、変換ユニット（TU: Transform Unit）に分割されて周波数変換される。最も大きなサイズのCUを最大CU（LCU: Largest Coding Unit）といい、最も小さなサイズのCUを最小CU（SCU: Smallest Coding Unit ）という。

【0004】

CUは、イントラ予測またはフレーム間予測（インター予測）によって予測符号化される。

【0005】

図７は、CTU サイズが６４×６４（６４画素×６４画素）の場合のCU分割例を示す説明図である。図７（Ａ）には、分割形状（以下、ブロック構造ともいう。）の一例が示され、図７（Ｂ）には、図７（Ａ）に示す分割形状に対応するCUクアッドツリー構造が示されている。

【0006】

また、CUは、クアッドツリー構造でTUに分割される。分割の仕方は、図７（Ａ）に示すCU分割の場合と同様である。なお、図７（Ｂ）に記載されている階層（depth ）は、TU分割に着目した階層である。

【0007】

イントラ予測で符号化が行われる場合で分割がなされるときには、TUは、CUと同じサイズのブロックまたはCUが４分割されたブロックであるPUを起点にして逐次分割される。インター予測で符号化が行われる場合には、TUは、CUを起点にして逐次分割される。HEVCでは、符号化に用いるTUの最大サイズを設定することが可能である。

【0008】

図８を参照して、ディジタル化された映像の各フレームの各CUを入力画像としてビットストリームを出力する一般的な映像符号化装置の構成と動作を説明する。

【0009】

図８は、一般的な映像符号化装置の一例を示すブロック図である。図８に示す映像符号化装置は、変換部３０１、量子化部３０２、エントロピー符号化部３０３、逆変換／逆量子化部３０４、バッファ３０５、予測部３０６、およびブロック構造決定部３０７を備える。

【0010】

ブロック構造決定部３０７は、CTU毎に、画像の特徴に合わせて符号化効率が高くなるようにCUクアッドツリー構造／PU分割形状／TUクアッドツリー構造を決定する。

【0011】

予測部３０６は、ブロック構造決定部３０７が決定したCUクアッドツリー構造およびPU分割形状にもとづいて、CUの入力画像信号に対する予測信号を生成する。予測信号は、イントラ予測またはインター予測にもとづいて生成される。

【0012】

変換部３０１は、ブロック構造決定部３０７が決定したTUクアッドツリー構造にもとづいて、入力画像信号から予測信号を減じた予測誤差画像（予測誤差信号）を周波数変換する。変換部３０１は、予測誤差信号の変換符号化において、周波数変換にもとづいた４×４、８×８、１６×１６または３２×３２ブロックサイズの直交変換を使用する。具体的には、イントラ符号化されるCU（イントラCU）の輝度成分の４×４TUに対して、整数演算で近似した（整数精度の）DST （Discrete Sine Transform ：離散サイン変換）を使用する。その他のTUに対して、そのブロックサイズに対応する、整数演算で近似した（整数精度の）DCT （Discrete Cosine Transform ：離散コサイン変換）を使用する。

【0013】

以下、変換部３０１が実行する離散コサイン変換処理および離散サイン変換処理を、一括して、「直交変換処理」という。

【0014】

量子化部３０２は、変換部３０１から供給される変換係数（直交変換係数）を量子化する。逆量子化／逆変換部３０４は、変換係数を逆量子化する。さらに、逆量子化／逆変換部３０４は、逆量子化した変換係数を逆変換する。逆変換された予測誤差画像は、予測信号が加えられて、バッファ３０５に供給される。バッファ３０５は、画像を参照画像として格納する。

【先行技術文献】

【非特許文献】

【0015】

【非特許文献1】ITU-T 勧告 H.265 High efficiency video coding, April 2013

【発明の概要】

【発明が解決しようとする課題】

【0016】

変換部３０１が実行する変換処理における演算量は、ブロックサイズが大きくなるほど増加する。また、変換部３０１は、大きなブロックサイズに対する直交変換処理も実行できるように構成されるので、変換部３０１がハードウェア回路で構成される場合に、変換部３０１の回路規模が大きくなってハードウェアコストが増大する。また、ブロック構造決定部３０７は、適正なTUクアッドツリー構造を決定するために、他種類のTUクアッドツリー構造の符号化コストを評価する。そのために、ブロック構造決定部３０７の回路規模が大きくなってハードウェアコストが増大する。また、HEVCでは、TUの最大サイズを、規格上の最大サイズである３２×３２よりも小さく設定して制限することにより、変換部３０１およびブロック構造決定部３０７が実行する変換処理における演算量の増加を防ぐことができる。例えば、３２×３２ブロックサイズを評価および変換処理しないようにすることが可能である。ただし、そのような制限によって演算量やハードウェアコストの増大を抑える方法の場合、３２×３２ブロックサイズが適しているあらゆる画像において符号化効率が低下する。

【0017】

そこで、本発明は、符号化効率の低下を抑えながら回路規模を増大させずにブロック構造を決定できるブロック構造決定回路およびブロック構造決定方法、並びに符号化効率の低下を抑えながら回路規模を増大させずに直交変換処理を行うことができる情報圧縮回路および情報圧縮方法を提供することを目的とする。

【課題を解決するための手段】

【0018】

本発明によるブロック構造決定回路は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造であって分割方法が異なる複数のブロック構造から１以上のブロック構造を決定するブロック構造決定回路であって、ユニットのサイズとして複数種類のサイズが規定され、複数のブロック構造を列挙するブロック構造列挙部と、所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部と、所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力する簡略値出力部とを備え、簡略値出力部は、簡略値として０を出力することを特徴とする。

【0019】

本発明によるブロック構造決定方法は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造であって分割方法が異なる複数のブロック構造から１以上のブロック構造を決定するブロック構造決定方法であって、ユニットのサイズとして複数種類のサイズが規定され、複数のブロック構造を列挙し、所定サイズ未満のサイズのそれぞれのユニットについて直交変換を行って変換係数を出力し、所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力し、簡略値は０であることを特徴とする。

【0020】

本発明による情報圧縮回路は、階層的に分割されて形成されるユニットからなるブロックにおける各々のユニットの情報量を圧縮する情報圧縮回路であって、ユニットのサイズとして複数種類のサイズが規定され、所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部と、所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力する簡略値出力部とを備え、簡略値出力部は、簡略値として０を出力することを特徴とする。

【0021】

本発明による情報圧縮方法は、階層的に分割されて形成されるユニットからなるブロックにおける各々のユニットの情報量を圧縮する情報圧縮方法であって、ユニットのサイズとして複数種類のサイズが規定され、所定サイズ未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力し、所定サイズ以上のサイズのユニットについて簡略値を変換係数として出力し、簡略値は０であることを特徴とする。

【発明の効果】

【0022】

本発明によれば、符号化効率の低下と演算量の増加の双方を抑制し、かつ、回路規模が小さくなるブロック構造決定回路および情報圧縮回路を得ることができる。

【図面の簡単な説明】

【0023】

【図1】ブロック構造決定手段および圧縮処理手段を含む装置の構成例を示す概念図である。

【図2】ブロック構造決定部および情報圧縮部の構成例を示すブロック図である。

【図3】ブロック構造決定部の動作を示すフローチャートである。

【図4】ブロック構造決定部および情報圧縮部の他の構成例を示すブロック図である。

【図5】本発明によるブロック構造決定回路の主要部を示すブロック図である。

【図6】本発明による情報圧縮回路の主要部を示すブロック図である。

【図7】CUの分割例を示す説明図である。

【図8】一般的な映像符号化装置の構成を示す説明図である。

【発明を実施するための形態】

【0024】

図１は、本発明によるブロック構造決定手段および圧縮処理手段を含む装置の構成例を示す概念図である。

【0025】

ブロック構造決定手段１０は、所定のコスト評価式を用いて符号化コストが小さいTUクアッドツリー構造（ブロック構造）を決定する。なお、ブロック構造を２次元的に表現すると、図７（Ａ）に示されたようになる。ただし、ブロックサイズは、３２×３２である。

【0026】

圧縮処理手段２０は、ブロック構造決定手段１０が決定したブロック構造のCUに含まれるTU毎に直交変換処理を実行する。

【0027】

図１に示すブロック構造決定手段１０および圧縮処理手段２０は、図８に示された映像符号化装置に適用可能であり、その映像符号化装置に適用される場合には、ブロック構造決定手段１０は、ブロック構造決定部３０７に適用され、圧縮処理手段２０は、変換部３０１に適用される。

【0028】

実施形態１．
図２は、図１に示すブロック構造決定手段１０および圧縮処理手段２０の具体的構成例であるブロック構造決定部１１０および情報圧縮部２１０の構成を示すブロック図である。

【0029】

ブロック構造決定部１１０は、ブロック構造列挙部１１１、４×４直交変換部１１２、８×８直交変換部１１３、１６×１６直交変換部１１４、直流成分出力部１１５およびブロック構造評価部１１７を含む。

【0030】

情報圧縮部２１０は、４×４直交変換部２１２、８×８直交変換部２１３、１６×１６直交変換部２１４、および直流成分出力部２１５を含む。

【0031】

ブロック構造決定部１１０において、ブロック構造列挙部１１１は、入力画像にもとづいて、使用されうるブロック構造を全て挙げる。図７に一例が示されているが（ただし、この場合には、最大ブロックのサイズは３２×３２）、ブロック構造は、４×４、８×８，１６×１６のTUの組み合わせであるか、または、３２×３２の一つのTUである。

【0032】

なお、ブロック構造列挙部１１１は、３２×３２のCUを起点として分割可能な全ての組み合わせ（全てのブロック構造）を列挙してもよいが、入力画像にもとづいて符号化コストが所定値以下になる幾つかのブロック構造を挙げてもよい。

【0033】

４×４直交変換部１１２は、４×４TUの直交変換（具体的には、整数精度のDCT ：ただし、イントラ予測の場合には整数精度のDST ）を行う。８×８直交変換部１１３は、８×８TUの直交変換（具体的には、整数精度のDCT ）を行う。１６×１６直交変換部１１４は、１６×１６TUの直交変換（具体的には、整数精度のDCT ）を行う。

【0034】

直流成分出力部１１５は、直交変換における周波数が０の成分（直流成分）のみを出力する。すなわち、全ての交流成分を０として扱う。

【0035】

図３は、ブロック構造決定部１１０の動作を示すフローチャートである。図３を参照して、ブロック構造決定部１１０の動作を説明する。

【0036】

ブロック構造列挙部１１１は、ブロック構造を列挙（リストアップ）する（ステップＳ１０１）。そして、リストアップしたブロック構造の数を変数ｎにセットする（ステップＳ１０２）。

【0037】

次に、ブロック構造列挙部１１１は、ｎ番目のブロック構造を構成するTUを順次、４×４直交変換部１１２、８×８直交変換部１１３、１６×１６直交変換部１１４、または直流成分出力部１１５に供給する（ステップＳ１０３）。そして、ｎの値を１減らす（ステップＳ１０４）。

【0038】

ステップＳ１０３の処理で、ブロック構造列挙部１１１は、TUを、そのTUのサイズに対応する直交変換部に出力する。すなわち、TUのサイズが４×４であれば、TUを、４×４直交変換部１１２に出力する。TUのサイズが８×８であれば、TUを、８×８直交変換部１１３に出力する。TUのサイズが１６×１６であれば、TUを、１６×１６直交変換部１１４に出力する。

【0039】

TUのサイズが３２×３２の場合には、ブロック構造列挙部１１１は、直流成分出力部１１５にTUを出力する。

【0040】

各変換部は、直交変換（例えば、整数精度のDCT ）を実行し、変換係数をブロック構造評価部１１７に出力する（ステップＳ１０５）。ただし、直流成分出力部１１５は、直流成分をブロック構造評価部１１７に出力する。

【0041】

ブロック構造評価部１１７は、複数のTUを含むCUの符号化コストを計算する（ステップＳ１０６）。符号化コストには、符号量に関する値と符号化歪み（画質に相関する。）とが反映されている。ブロック構造評価部１１７は、一例として、以下のRD（Rate Distortion ）コストを使用する。

【0042】

Cost ＝ D ＋ λ・R

【0043】

D は符号化歪みであり、R は、変換係数まで加味した符号量であり、λはラグランジェ乗数である。

【0044】

ブロック構造評価部１１７は、ｎ＝０でない場合には、ステップＳ１０３〜Ｓ１０６の処理を再度実行する（ステップＳ１０７）。すなわち、次のブロック構造について変換係数（または、直流成分のみ）が算出され、符号化コストが計算される。

【0045】

ｎ＝０である場合には、ブロック構造評価手段１１７は、計算済の各々のブロック構造の符号化コストを比較し、符号化コストが低い所定個数のブロック構造（CUの分割状態を示す。）、例えば、符号化コストが最小であるブロック構造（この場合、所定個数は１）を示すデータを出力する（ステップＳ１０８）。

【0046】

本実施形態では、TUのサイズが３２×３２（最大TUサイズ）である場合には、ブロック構造決定部１１０は、直交変換の演算を実行しない。ブロック構造決定部１１０は、直交変換の直流成分を出力するのみである。従って、ブロック構造決定部１１０の演算量の増加が抑制されるとともに、ブロック構造決定部１１０の回路規模が小さくなる。

【0047】

次に、情報圧縮部２１０の動作を説明する。情報圧縮部２１０において、CUを構成するTUは、そのTUのサイズに対応する直交変換部に入力される。すなわち、TUのサイズが４×４であれば、TUは、４×４直交変換部２１２に入力される。TUのサイズが８×８であれば、TUは、８×８直交変換部２１３に入力される。TUのサイズが１６×１６であれば、TUは、１６×１６直交変換部２１４に入力される。

【0048】

TUのサイズが３２×３２の場合には、TUは、直流成分出力部２１５に入力される。

【0049】

各変換部は、直交変換（例えば、整数精度のDCT ）を実行し、変換係数を出力する。ただし、直流成分出力部２１５は、直流成分を出力する。

【0050】

本実施形態では、TUのサイズが３２×３２（最大TUサイズ）である場合には、情報圧縮部２１０は、直交変換の演算を実行しない。情報圧縮部２１０は、直交変換の直流成分を出力するのみである。従って、情報圧縮部２１０の演算量の増加が抑制されるとともに、情報圧縮部２１０の回路規模が小さくなる。

【0051】

なお、本実施形態において、ブロック構造決定部１１０および情報圧縮部２１０によって、最大TUサイズについて直交変換の演算が実行されず直交変換の直流成分が出力された場合、逆量子化／逆変換部３０４（図８参照）を、最大TUサイズについて逆直交変換の演算を実行せず直流成分のみを逆直交変換して結果を出力するように構成してもよい。すなわち、本実施形態では、逆量子化／逆変換部３０４の演算量の増加が抑制されるとともに、その回路規模を小さくすることも可能である。

【0052】

また、本実施形態では、ブロック構造決定部１１０および情報圧縮部２１０は、最大TUサイズについてのみ直交変換の演算を実行せず直交変換における直流成分を出力したが、より小さいサイズ（例えば、１６×１６）以上のサイズのTUについて直流成分を変換係数として出力するようにしてもよい。その場合には、画質が低下する可能性があるが、演算量のおよび回路規模の削減の効果がより大きくなる。

【0053】

また、本実施形態では、ブロック構造決定部１１０および情報圧縮部２１０は、直交変換における直流成分を変換係数として出力するようにしたが、直流成分に加えて、所定の低周波成分を出力するようにしてもよい。所定の低周波成分は、例えば、直流成分に隣接する「３つ」の低周波成分である。なお、「３つ」はあくまでも一例であり、その数をより多くしてもよい。

【0054】

実施形態２．
図４は、図１に示すブロック構造決定手段１０および圧縮処理手段２０の他の例であるブロック構造決定部１２０および情報圧縮部２２０の構成を示すブロック図である。

【0055】

ブロック構造決定部１２０は、ブロック構造列挙部１１１、４×４直交変換部１１２、８×８直交変換部１１３、１６×１６直交変換部１１４、零出力部１１６およびブロック構造評価部１１７を含む。

【0056】

情報圧縮部２２０は、４×４直交変換部２１２、８×８直交変換部２１３、１６×１６直交変換部２１４、および零出力部２１６を含む。

【0057】

ブロック構造決定部１２０において、ブロック構造列挙部１１１、４×４直交変換部１１２、８×８直交変換部１１３、１６×１６直交変換部１１４およびブロック構造評価部１１７は、第１の実施形態のブロック構造決定部１１０におけるそれらと同様に動作する。

【0058】

本実施形態では、TUのサイズが３２×３２の場合には、ブロック構造列挙部１１１は、零出力部２１６にTUを出力する。零出力部１１６は、変換係数として常に零（０）を出力する。

【0059】

すなわち、TUのサイズが３２×３２（最大TUサイズ）である場合には、ブロック構造決定部１２０は、直交変換の演算を実行しない。ブロック構造決定部１２０は、０を出力するのみである。従って、ブロック構造決定部１２０の演算量の増加が抑制されるとともに、ブロック構造決定部１１０の回路規模が小さくなる。

【0060】

次に、情報圧縮部２２０の動作を説明する。情報圧縮部２２０において、４×４直交変換部２１２、８×８直交変換部２１３、および１６×１６直交変換部２１４は、第１の実施形態の情報圧縮部２１０におけるそれらと同様に動作する。

【0061】

本実施形態では、TUのサイズが３２×３２の場合には、TUは、零出力部２１６に入力される。零出力部２１６は、変換係数として常に零（０）を出力する。

【0062】

すなわち、TUのサイズが３２×３２（最大TUサイズ）である場合には、情報圧縮部２２０は、直交変換の演算を実行しない。情報圧縮部２２０は、常に０を出力するのみである。従って、情報圧縮部２２０の演算量の増加が抑制されるとともに、情報圧縮部２２０の回路規模が小さくなる。

【0063】

なお、本実施形態では、ブロック構造決定部１２０および情報圧縮部２２０は、最大TUサイズについてのみ直交変換の演算を実行せず、変換係数として０を出力したが、より小さいサイズ（例えば、１６×１６）以上のサイズのTUについて変換係数として０を出力するようにしてもよい。その場合には、画質が低下する可能性があるが、演算量のおよび回路規模の削減の効果がより大きくなる。

【0064】

なお、本実施形態において、ブロック構造決定部１２０および情報圧縮部２２０によって、最大TUサイズについて直交変換の演算が実行されず変換係数として０が出力された場合、逆量子化／逆変換部３０４（図８参照）を、最大TUサイズについて逆直交変換の演算を実行せず０を出力するように構成してもよい。すなわち、本実施形態では、逆量子化／逆変換部３０４の演算量の増加が抑制されるとともに、その回路規模を小さくすることも可能である。

【0065】

なお、HEVCでは、CTU は、輝度成分の符号化ブロック（CTB ：Coding Tree Block ）と、それに対応する色差成分のCTB とで構成される。また、現行のHEVCでは、色差成分の解像度として、4:2:0 （U 成分およびV 成分の画素数は、水平方向および垂直方向において、輝度成分Y の画素数の1/2 ）が規定されている。よって、色差成分に関しては、TUサイズを、輝度成分に関するTUサイズの1/2 にすることができる。

【0066】

従って、３２×３２のTUについて直交変換の演算を実行しないように構成されている場合でも、色差成分に関するTUでは、全てのブロックサイズについて直交変換の演算が実行されるようにすることができる。

【0067】

図５は、本発明によるブロック構造決定回路の主要部を示すブロック図である。図５に示すように、ブロック構造決定回路１は、複数のブロック構造を列挙するブロック構造列挙部２（例えば、図２および図４に示すブロック構造列挙部１１１で実現される。）と、所定サイズ（例えば、３２×３２）未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部３_１〜３_Ｎ（例えば、図２および図４に示す４×４直交変換部１１２、８×８直交変換部１１３、１６×１６直交変換部１１４で実現される。）と、所定サイズ以上のサイズのユニットについて簡略値（例えば、直流成分、低周波成分、０）を変換係数として出力する簡略値出力部３_Ｎ＋１（例えば、図２に示す直流成分出力部１１５または図４に示す零出力部１１６で実現される。）とを備える。

【0068】

図６は、本発明による情報圧縮回路の主要部を示すブロック図である。図６に示すように、情報圧縮回路６は、所定サイズ（例えば、３２×３２）未満のサイズのそれぞれに対応して設けられ、対応サイズのユニットについて直交変換を行って変換係数を出力する直交変換部７_１〜７_Ｎ（例えば、図２および図４に示す４×４直交変換部２１２、８×８直交変換部２１３、１６×１６直交変換部２１４で実現される。）と、所定サイズ以上のサイズのユニットについて簡略値（例えば、直流成分、低周波成分、０）を変換係数として出力する簡略値出力部７_Ｎ＋１（例えば、図２に示す直流成分出力部２１５または図４に示す零出力部２１６で実現される。）とを備える。

【符号の説明】

【0069】

１ ブロック構造決定回路
２ ブロック構造列挙部
３_１〜３_Ｎ 直交変換部
３_Ｎ＋１ 簡略値出力部
６ 情報圧縮回路
７_１〜７_Ｎ 直交変換部
７_Ｎ＋１ 簡略値出力部
１０ ブロック構造決定手段
２０ 圧縮処理手段
１１０，１２０ ブロック構造決定部
１１１ ブロック構造列挙部
１１２ ４×４直交変換部
１１３ ８×８直交変換部
１１４ １６×１６直交変換部
１１５ 直流成分出力部
１１６ 零出力部
１１７ ブロック構造評価部
２１０，２２０ 情報圧縮部
２１２ ４×４直交変換部
２１３ ８×８直交変換部
２１４ １６×１６直交変換部
２１５ 直流成分出力部
２１６ 零出力部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】