【図1】例示的な一実施形態のメモリセルへと組み込まれた例示的な一実施形態のトランジスタを示す半導体構造の一部の断面図である。

【図2】二つの異なる例示的メモリ状態における図１のメモリセルを示す。

【図3】例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。

【図4】例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。

【図5】例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。

【図6】例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。

【図7】例示的実施形態のメモリセルに組み込まれた例示的実施形態のトランジスタを示す。

【図8】図１の例示的実施形態のトランジスタを含む別の実施形態のメモリセルを示す。