(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0016】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.構成
1.1 電圧変換装置全体の構成例
1.2 ゲイン調整回路の構成例
2.動作
2.1 電圧変換装置全体の動作
2.2 ゲイン調整回路の動作および作用
3.効果
4.その他の実施の形態
【0017】
[1.構成]
(1.1 電圧変換装置全体の構成例)
図1は、本開示の一実施の形態に係る電圧変換装置1の一構成例を示している。
図2は、
図1に示した電圧変換装置1における電流検出回路62およびゲイン調整回路63の一構成例を示している。
【0018】
電圧変換装置1は、例えば、入力平滑コンデンサCinを介して入力端子T1,T2に接続された高圧バッテリBHから入力された直流の入力電圧Vinを電圧変換する(降圧する)ことにより、直流の出力電圧Voutを生成するようになっている。この出力電圧Voutは、出力端子T3を介して低圧バッテリBLへ供給されるようになっている。なお、高圧バッテリBHは、100Vから500V程度の電圧を蓄電するバッテリであり、低圧バッテリBLは、12Vから15V程度の電圧を蓄電するバッテリである。低圧バッテリBL側には、負荷101が接続されている。また、この電圧変換装置1には、端子T5を介して車載側制御部であるECU100が接続されている。
【0019】
この電圧変換装置1は、スイッチング回路10と、トランス20と、整流回路30と、平滑回路40と、制御部50と、帰還部60とを備えている。この電圧変換装置1はまた、カレントトランス61と、ドライブ回路55と、電流検出回路62と、ゲイン調整回路63と、マイコン(マイクロコントローラ)64とを備えている。制御部50は、制御回路52と、制御IC(Integrated Circuit)53とを有している。
【0020】
スイッチング回路10、トランス20、整流回路30、および平滑回路40は、本開示における「電圧変換回路」の一具体例に対応する。制御IC53は、本開示における「第1の制御部」の一具体例に対応する。マイコン64は、本開示における「第2の制御部」の一具体例に対応する。
【0021】
入力平滑コンデンサCinは、高圧バッテリBHから入力端子T1、T2間に入力される直流の入力電圧Vinを平滑化するためのものである。
【0022】
カレントトランス61は、1次側高圧ライン上において、入力端子T1とスイッチング回路10との間に配置されている。カレントトランス61は、
図2に示したように、1次側巻線611と2次側巻線612とを有している。カレントトランス61の1次側巻線611には、入力電流Iinが流れ、スイッチング回路10と接続するようになっている。カレントトランス61の2次側巻線612の一端は接地され、他端は電流検出回路62に接続されている。電流検出回路62は、入力電流Iinまたは出力電流Ioに対応する検出信号V(Iin),V(Io)を、ゲイン調整回路63を介してマイコン64へ出力するものである。
【0023】
スイッチング回路10は、入力電圧Vinを交流電圧に変換するフルブリッジ型のスイッチング回路である。このスイッチング回路10は、スイッチング素子SW11〜SW14を有している。
【0024】
スイッチング素子SW11〜SW14は、例えば、MOS−FET(Metal Oxide Semiconductor-Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの素子が使用可能である。この例では、スイッチング素子SW11〜SW14は、全てNチャネルのMOS−FETにより構成されている。スイッチング素子SW11のゲートにはSW制御信号S11が供給され、ソースがスイッチング素子SW12のドレインに接続され、ドレインが1次側高圧ラインに接続されている。また、スイッチング素子SW12のゲートにはSW制御信号S12が供給され、ソースが1次側低圧ラインに接続され、ドレインがスイッチング素子SW11のソースに接続されている。また、スイッチング素子SW13のゲートにはSW制御信号S13が供給され、ソースがスイッチング素子SW14のドレインに接続され、ドレインが1次側高圧ラインに接続されている。また、スイッチング素子SW14のゲートにはSW制御信号S14が供給され、ソースが1次側低圧ラインに接続され、ドレインがスイッチング素子SW13のソースに接続されている。また、スイッチング素子SW11のソースおよびスイッチング素子SW12のドレインは、後述するトランス20の1次側巻線21の一端に接続されている。また、スイッチング素子SW13のソースおよびスイッチング素子SW14のドレインは、この1次側巻線21の他端に接続されている。
【0025】
この構成により、スイッチング回路10では、ドライブ回路55から供給されるSW制御信号S11〜S14に応じてスイッチング素子SW11〜SW14をオンオフ制御することにより、入力電圧Vinを交流電圧に変換するようになっている。
【0026】
トランス20は、1次側と2次側とを直流的に絶縁するとともに交流的に接続するものであり、1次側巻線21および2次側巻線22A,22Bを含んで構成された3巻線型のトランスである。また、2次側巻線22A,22Bの一端はそれぞれセンタタップで互いに接続されている。センタタップは接地されている。2次側巻線22A,22Bの他端はそれぞれ、整流回路30におけるダイオード31,32のアノードと接続されている。このトランス20は、スイッチング回路10によって変換された交流電圧を降圧または昇圧(この例では、降圧)し、一対の2次側巻線22A,22Bの他端から、互いに180度位相が異なる交流電圧を出力するようになっている。なお、この場合の降圧または昇圧の度合いは、1次側巻線21と2次側巻線22A,22Bとの巻数比によって定まる。1次側巻線21の巻数はNpであり、2次側巻線22A,22Bの巻数はそれぞれNsである。これらの巻数比Np:Nsは、例えば10:1に設定される。
【0027】
この構成により、トランス20は、1次側巻線21の両端間に供給された交流電圧をNs/Np倍に降圧し、2次側巻線22A,22Bから出力するようになっている。
【0028】
整流回路30は、一対の整流素子(ダイオード31,32)から構成される両波整流型のものである。ダイオード31のアノードは、2次側巻線22Aの他端に接続され、ダイオード32のアノードは、2次側巻線22Bの他端に接続されている。また、これらダイオード31,32のカソード同士は互いに接続されている。つまり、この整流回路30はカソードコモン接続の構造を有しており、トランス20の交流出力電圧の各半波期間をそれぞれダイオード31,32によって個別に整流して直流電圧を得るようになっている。
【0029】
平滑回路40は、チョークコイルLchと出力平滑コンデンサCoutとを有している。チョークコイルLchは、2次側高圧ライン上に挿入配置されている。チョークコイルLchの一端はダイオード31,32のカソード同士と接続され、その他端は平滑コンデンサCoutの一端および出力端子T3に接続されている。平滑コンデンサCoutの他端は接地されている。平滑回路40はこのような構成により、整流回路30で整流された直流電圧を平滑化して直流の出力電圧Voutを生成するようになっている。
【0030】
帰還部60は、抵抗器R60a,R60bを有している。抵抗器R60a,R60bは一端同士が接続されることにより、互いに直列接続されている。抵抗器R60aの他端は2次側高圧ラインに接続されている。抵抗器R60bの他端は接地されている。これにより、抵抗器R60a,R60bは、出力電圧Voutを分圧し、その分圧された出力電圧Vo1を制御IC53のエラーアンプ71(
図2)に供給するようになっている。
【0031】
制御回路52、制御IC53、およびドライブ回路55は、帰還部60から供給された、分圧された出力電圧Vo1に基づいて、スイッチング回路10のスイッチング素子SW11〜SW14を制御するためのSW制御信号S11〜S14を生成するものである。制御IC53は
図2に示したように、制御アンプとしてのエラーアンプ71を有している。
【0032】
エラーアンプ71は、正入力端子に入力された電圧と、負入力端子に入力された電圧との差分を増幅して出力する回路である。エラーアンプ71の正入力端子は、
図2に示したように、コンデンサC4の一端に接続されている。コンデンサC4の他端は抵抗器R4に接続されている。抵抗器R4の他端はエラーアンプ71のと出力端子に接続されている。エラーアンプ71の負入力端子には、分圧された出力電圧Vo1が供給されている。
【0033】
制御IC53は、分圧された出力電圧Vo1および制御回路52からの制御信号に基づいて、出力電圧Voutが所定の電圧を保つように、ドライブ回路55を制御するものである。ドライブ回路55は、制御IC53からの指示に基づいてSW制御信号S11〜S14を生成して、スイッチング素子SW11〜SW14に対して供給するものである。
【0034】
制御回路52は、スイッチング回路10におけるスイッチングデューティ比を指示する制御信号等を制御IC53に出力するようになっている。
【0035】
マイコン64は、
図2に示したように、ADC(ADコンバータ)66を有している。マイコン64は、カレントトランス61、電流検出回路62、およびゲイン調整回路63を介して取得した検出信号V(Iin),V(Io)に基づいて、入力電流Iinまたは出力電流Ioの電流値を求め、その電流値を示す信号を端子T5を介してECU100に送信するようになっている。マイコン64はまた、入力電圧Vin、および出力電圧Voutの電圧値を求め、その電圧値を示す信号を端子T5を介してECU100に送信するようにしてもよい。なお、出力電流Ioの電流値は、入力電流Iinの電流値に基づいて、トランス20の1次側巻線21と2次側巻線22A,22Bとの巻数比から演算により求めることができる。
【0036】
マイコン64はまた、入力電流Iin、出力電流Io、入力電圧Vin、または出力電圧Voutに関する指示信号をECU100から受信するようになっていてもよい。
【0037】
電流検出回路62は、カレントトランス61を介して入力電流Iinまたは出力電流Ioを検出するものである。ゲイン調整回路63は、電流検出回路62とマイコン64との間に設けられている。ゲイン調整回路63は、制御アンプとしてのエラーアンプ71(
図2)が飽和状態になった場合に、入力電流Iinまたは出力電流Ioの検出信号V(Iin),V(Io)を取得する際の検出ゲインを調整するものである。ゲイン調整回路63は、
図2に示したように、ゲイン切り替え回路67と、ゲイン補正回路68とを有している。
【0038】
(1.2 ゲイン調整回路63の構成例)
次に、
図2を参照して、ゲイン調整回路63の構成例を説明する。
図2には、ゲイン調整回路63の構成と共に、電流検出回路62およびその周辺部の回路構成も同時に示している。
【0039】
カレントトランス61の2次側巻線612の他端には、ダイオードD1,D2のアノードと、抵抗器R3およびコンデンサC1の一端とが接続されている。抵抗器R3およびコンデンサC1の他端は、アノードが接地されたダイオードD3のカソードに接続されている。ダイオードD2のカソードは、制御回路52と抵抗器R2の一端とに接続されている。抵抗器R2の他端は接地されている。
【0040】
ダイオードD1のカソードは、抵抗器R1の一端に接続されている。抵抗器R1の他端は、コンデンサC2の一端と、ゲイン補正回路68内の抵抗器R63の一端とに接続されている。コンデンサC2の他端は接地されている。抵抗器R1の他端はまた、ゲイン切り替え回路67およびゲイン補正回路68内の演算増幅器OP2の正入力端子に接続されている。ダイオードD1、抵抗器R1、およびコンデンサC2によって、カレントトランス61で検出された電流の整流および平滑化が行われるようになっている。
【0041】
マイコン64とゲイン切り替え回路67およびゲイン補正回路68との間には、抵抗器R5と、抵抗器R6およびコンデンサC3とが設けられている。抵抗器R5の一端は、演算増幅器OP2の出力端子に接続されている。抵抗器R5の他端は、マイコン64内のADC66と、抵抗器R6およびコンデンサC3の一端とに接続されている。抵抗器R6およびコンデンサC3の他端は接地されている。
【0042】
ゲイン切り替え回路67は、入力電流Iinまたは出力電流Ioと検出信号V(Iin),V(Io)との関係がリニアになるように、検出ゲインの切り替えを行うものである。ゲイン切り替え回路67は、検出ゲインの切り替えを行うための切り替えスイッチSW1を有している。切り替えスイッチSW1は、エラーアンプ71の飽和状態に応じて切り替え動作するようになっている。ゲイン切り替え回路67はまた、エラーアンプ71と切り替えスイッチSW1との間に配置されたボルテージフォロア回路OP1を有している。ゲイン切り替え回路67はまた、演算増幅器OP2と、抵抗器R61,R62,R64と、トランジスタTr1とを有している。トランジスタTr1は、例えばMOS−FETで構成されている。
【0043】
ゲイン補正回路68は、ゲイン切り替え回路67によって検出ゲインの切り替えが行われた後に、検出ゲインをさらに補正するものである。ゲイン補正回路68は、切り替えスイッチSW1とマイコン64との間に設けられている。ゲイン補正回路68は、演算増幅器OP2と、抵抗器R61,R62,R63,R64と、トランジスタTr1とを有している。
【0044】
ボルテージフォロア回路OP1の正入力端子は、エラーアンプ71の出力端子に接続されている。ボルテージフォロア回路OP1は、エラーアンプ71と切り替えスイッチSW1との間でインピーダンス変換を行うためのものである。切り替えスイッチSW1は、例えばNチャネルのMOS−FETで構成することができる。ボルテージフォロア回路OP1の出力端子は、例えば、切り替えスイッチSW1を構成するMOS−FETのゲート端子に接続されている。切り替えスイッチSW1の切り替え端子の1つは、抵抗器R62の一端とトランジスタTr1のソースとに接続されている。切り替えスイッチSW1の他の切り替え端子は接地されている。トランジスタTr1のドレインは接地されている。抵抗器R64の一端は接地されている。トランジスタTr1のゲートは、抵抗器R63,R64の他端に接続されている。抵抗器R63と抵抗器R64は、直列接続されている。
【0045】
抵抗器R61の一端は演算増幅器OP2の出力端子と、抵抗器R5の一端とに接続されている。演算増幅器OP2の負入力端子には、抵抗器R61,R62の他端が接続されている。
【0046】
[2.動作]
(2.1 電圧変換装置全体の動作)
図1に示したように、スイッチング回路10は、SW制御信号S11〜S14に基づいてスイッチング素子SW11〜SW14をスイッチングすることにより、高圧バッテリBHから供給された直流の入力電圧Vinを交流電圧に変換し、トランス20の1次側巻線21の両端間に供給する。そしてトランス20は、この交流電圧をNs/Np倍に変圧(降圧)し、2次側巻線22A,22Bから、変圧された交流電圧を出力する。整流回路30は、この交流電圧を整流する。平滑回路40は、この整流された信号を平滑化して直流の出力電圧Voutを生成し、出力端子T3に接続された低圧バッテリBLに給電する。また、出力電流Ioおよび出力電圧Voutが負荷101へと供給される。
【0047】
より具体的には、スイッチング回路10では、ドライブ回路55から供給されるSW制御信号S11〜S14に応じて、スイッチング素子SW11,SW14がオン状態でスイッチング素子SW12,SW13がオフ状態の期間と、スイッチング素子SW12,SW13がオン状態でスイッチング素子SW11,SW14がオフ状態の期間とが交互に切り換えられる。このようなスイッチング動作により、スイッチング回路10では、入力電圧Vinに基づいて交流のパルス電圧が生成され、トランス20の1次側巻線21へ供給される。
【0048】
帰還部60では、出力電圧Voutを抵抗器R60a,R60bにより分圧し、そのその分圧された出力電圧Vo1を制御IC53内のエラーアンプ71(
図2)に供給する。具体的には、例えば、低圧バッテリBLと並列に接続された負荷101において短時間で負荷電流が変動し、出力電流Ioが変動することにより、電圧変換装置1の出力電圧Voutが変動した場合、帰還部60は、その出力電圧Voutの変動に対応した電圧をエラーアンプ71に供給する。例えば、出力電圧Voutが高くなった場合には、エラーアンプ71の負入力端子の電圧もまた高くなり、制御IC53は、出力電圧Voutが低くなるように、スイッチング回路10を制御する。また、例えば、出力電圧Voutが低くなった場合には、エラーアンプ71の負入力端子の電圧もまた低くなり、制御IC53は、出力電圧Voutが高くなるように、スイッチング回路10を制御する。このように負帰還動作を行うことにより、電圧変換装置1は、例えば負荷電流に変動が生じた場合でも、出力電圧Voutの変動を低減することができ、安定した出力電圧Voutを実現することができる。
【0049】
マイコン64では、カレントトランス61、電流検出回路62、およびゲイン調整回路63を介して取得した検出信号V(Iin),V(Io)に基づいて求められた、入力電流Iinまたは出力電流Ioの電流値を示す信号を、端子T5を介してECU100に送信する。
【0050】
(2.2 ゲイン調整回路63の動作および作用)
図2〜
図9を参照して、ゲイン調整回路63の動作および作用を説明する。
図3は、エラーアンプ71が飽和状態ではない場合のゲイン調整回路63の等価回路を示している。なお、エラーアンプ71が飽和状態ではない場合、切り替えスイッチSW1はオン状態となる。
図4は、エラーアンプ71が飽和状態の場合のゲイン調整回路63の等価回路を示している。なお、エラーアンプ71が飽和状態の場合、切り替えスイッチSW1はオフ状態となる。
【0051】
以下、ゲイン調整回路63の動作および作用を、検出ゲインの調整を行わない場合に生ずる問題点と共に説明する。
図5は、検出ゲインの調整を行っていない場合における、検出対象の電流値と電流の検出値との関係を異なる入力電圧ごとに示している。
図5において、横軸は検出対象(入力電流Iinまたは出力電流Io)の電流値、縦軸はマイコン64のADC66に入力される検出信号(V(Iin)またはV(Io))の検出値を示している。
図5では、入力電圧Vinを低入力時とした場合と、中高入力時とした場合とのそれぞれの特性を示している。
図6は、電流検出値と実測値との誤差を異なる入力電圧ごとに示し、横軸は検出対象(入力電流Iinまたは出力電流Io)の電流値、縦軸は検出信号(V(Iin)またはV(Io))に基づいて求められた電流検出値と実測値との誤差の値を示している。
【0052】
カレントトランス61を用いて電流検出を行う回路では、第1の問題点として、入力電圧Vinが低い場合に、エラーアンプ71が飽和状態となった結果、
図5のAに示したように、検出値が急変する。これにより、
図6に示したように検出電流誤差が急変する。制御アンプであるエラーアンプ71には出力電圧Voutを分圧した出力電圧Vo1が入力されるが、入力電圧Vinが最低時には、出力電圧Voutを保つためにエラーアンプ71の出力が上昇する。能動(動作)領域以上になると、エラーアンプ71は飽和し、Vcc電圧に張り付く。このとき、エラーアンプ71の動作領域が最大値から飽和領域に急変するため、スイッチング回路10におけるスイッチングデューティ比も急変し検出信号も急変する。
【0053】
この第1の問題を解決するために、ゲイン切り替え回路67では、入力電流Iinまたは出力電流Ioと検出信号V(Iin),V(Io)との関係がリニアになるように、検出ゲインの切り替えを行う。この場合、ゲイン切り替え回路67において、切り替えスイッチSW1がオフ状態となり、
図4に示した等価回路となる。
【0054】
第2の問題点として、エラーアンプ71が飽和領域に達した後は、
図5のBに示したように、検出対象の電流値に対する検出値の傾きが変化してしまう。その結果、
図6に示したように検出誤差が発生する。DC/DCコンバータでは、出力負荷線のドロップ電圧を考慮し、負荷電流に応じて出力電圧Voutを増加補正させる機能を有しているものがある。この場合、負荷電流の検出誤差があると、正確な補正を行うことが困難となる。ゲイン調整回路63のゲイン補正回路68では、このような検出誤差を補正する。一般的に制御が効いている範囲(エラーアンプ71の能動領域)では、1次側で検出電流Ipのピーク値は下記式(1)で表される。
【0056】
ただし、
Ip:1次側電流[A]
Np:トランス20の1次側巻き数[Tn]
Ns:トランス20の2次側巻き数[Tn]
Io:出力電流[A]
ΔI:2次側出力チョーク電流変動分[A]
Vs:トランス20の2次側電圧[V]
Vf:ダイオード31,32の順方向電圧[V]
Vo:出力電圧[V]
K:電流によるドロップ電圧補正係数
ton:トランス20のオン時間
とする。
【0057】
エラーアンプ71の飽和領域では、既にスイッチング回路10におけるスイッチングデューティ比が最大となるため、出力電圧Voutを増加補正させることができない。よって上記式(1)でKIo=0となり、ΔIが大きくなり負荷電流増加による傾きは大きくなる。これを解決するために、ゲイン補正回路68によって負荷電流増加に伴う検出電圧の傾きをリニアにする。負荷電流が増える程に検出ゲインを下げ、マイコン64に出力される検出信号V(Iin),V(Io)をリニアに保つ。
【0058】
図7は、検出対象の電流値とゲイン調整回路63によって調整される検出ゲインとの関係を示している。エラーアンプ71が飽和状態ではない場合、ゲイン切り替え回路67内の切り替えスイッチSW1はオン状態となり、
図3に示した回路状態となる。この場合、演算増幅器OP2は、非反転増幅器として動作し、そのゲインは演算増幅器OP2の帰還部69を構成する抵抗器R61,R62の抵抗値によって決まる。このため、
図7に示したように、検出ゲインは抵抗器R61,R62の抵抗値に応じた一定の値となる。
【0059】
エラーアンプ71が飽和状態になった場合、ゲイン切り替え回路67内の切り替えスイッチSW1はオフ状態となり、
図4に示した回路状態となる。この場合、演算増幅器OP2における帰還部69の構成にトランジスタTr1が追加されることにより、そのゲインは検出電流に応じて変化する。このため、
図7に示したように、検出ゲインは急峻に切り替わった後、検出電流に応じて補正される。
【0060】
図8は、ゲイン調整の有無による電流の検出値の違いを示している。
図8において、横軸は検出対象(入力電流Iinまたは出力電流Io)の電流値、縦軸はマイコン64のADC66に入力される検出信号(V(Iin)またはV(Io))の検出値を示している。
図9は、ゲイン調整の有無による電流検出値と実測値との誤差の違いを示している。
図9において、横軸は検出対象(入力電流Iinまたは出力電流Io)の電流値、縦軸は検出信号(V(Iin)またはV(Io))に基づいて求められた電流検出値と実測値との誤差の値を示している。
図8および
図9では、入力電圧Vinを低入力時とした場合の実測値を示している。
図8および
図9に示したように、ゲイン調整を行うことによって検出対象の電流値と検出値との線形性が向上し、検出誤差が低減されている。
【0061】
[3.効果]
以上のように、本実施の形態によれば、制御アンプとしてのエラーアンプ71が飽和状態になった場合に、電流に関する検出信号を取得する際の検出ゲインを調整するようにしたので、電流の検出精度を向上させることができる。これにより、制御アンプの飽和状態に関わらず、電流検出時の読み取りばらつきを小さくして電流の検出精度を向上させ、精度の高い入力電流値または出力電流値を車両側に伝達させることができる。
【0062】
<4.その他の実施の形態>
本開示による技術は、上記実施の形態の説明に限定されず種々の変形実施が可能である。
【0063】
例えば、上記の実施形態では、入力電圧Vinを降圧して出力電圧Voutを生成するようにしたが、これに限定されるものではなく、これに代えて、入力電圧Vinを昇圧して出力電圧Voutを生成してもよい。
【0064】
本技術は、出力電圧Voutが直流電圧であり、その直流電圧レベルを変化させることができる、全ての電源装置に適用可能である。