特許 6183395 電源制御システムおよび電源制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6183395

(24)【登録日】2017年8月4日

(45)【発行日】2017年8月23日

(54)【発明の名称】電源制御システムおよび電源制御方法

(51)【国際特許分類】

   G06F 1/26 20060101AFI20170814BHJP

   H02J 1/00 20060101ALI20170814BHJP

   H02J 9/00 20060101ALI20170814BHJP

   H02J 9/06 20060101ALI20170814BHJP

【ＦＩ】

   G06F1/26 335A

   H02J1/00 304H

   H02J1/00 306L

   H02J1/00 306B

   H02J9/00 150

   H02J9/06 110

【請求項の数】5

【全頁数】10

(21)【出願番号】特願2015-64341(P2015-64341)

(22)【出願日】2015年3月26日

(65)【公開番号】特開2016-184302(P2016-184302A)

(43)【公開日】2016年10月20日

【審査請求日】2016年7月15日

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100124154

【弁理士】

【氏名又は名称】下坂 直樹

(72)【発明者】

【氏名】平木 慎一郎

【審査官】 田川 泰宏

(56)【参考文献】

【文献】 国際公開第９５／０２６５２０（ＷＯ，Ａ１）

【文献】 特開２０１０−１６１８４０（ＪＰ，Ａ）

【文献】 特開２０００−２５３５７２（ＪＰ，Ａ）

【文献】 特開平１１−３３２１１２（ＪＰ，Ａ）

【文献】 特開２００１−１９７６８６（ＪＰ，Ａ）

【文献】 特開２００４−２３６４９２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０１２７５２３（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １／２６

Ｈ０２Ｊ １／００

Ｈ０２Ｊ ９／００

Ｈ０２Ｊ ９／０６

(57)【特許請求の範囲】

【請求項1】

電源の出力電圧を制御する電源制御システムにおいて、
前記出力電圧を出力する複数のキャパシタと、
前記キャパシタを直列接続と並列接続との間で切り替えるスイッチ部と、
前記スイッチ部の接続を切り替えることにより前記出力電圧を制御する制御部と、
前記電源からの入力電圧の低下を検出した場合に前記制御部に割り込み信号を出力する電源断検出手段と、
前記制御部の作業状態を記憶する揮発性記憶手段と、
を有し、
前記制御部は、前記割り込み信号を受け取った際に前記作業状態を前記揮発性記憶手段に退避し、前記スイッチ部の接続を前記並列接続に切り替え、
前記並列接続に切り替えられた前記キャパシタがその出力電圧を前記電源断検出手段および前記揮発性記憶手段に供給する電源制御システム。

【請求項2】

前記制御部は、前記スイッチ部を切り替えることにより、前記キャパシタが直列接続の場合は電圧が高くなり、前記キャパシタが並列接続の場合は電圧が低くなるように制御する請求項１に記載の電源制御システム。

【請求項3】

前記電源は、前記キャパシタが直列接続から並列接続への切り替え動作を行った場合、ゆるやかに前記電源の電圧を下げるように低容量キャパシタを有する請求項１または２に記載の電源制御システム。

【請求項4】

電源の出力電圧を制御する電源制御システムにおいて、
入力電圧が変化しても一定の出力電圧を出力する定電圧出力部を有する請求項１から３のうち１項に記載の電源制御システム。

【請求項5】

電源の出力電圧を制御する電源制御方法において、
前記出力電圧を出力するステップと、
キャパシタを直列接続と並列接続との間で切り替えるステップと、
スイッチ部を切り替えることにより前記出力電圧を制御するステップと、
前記電源からの入力電圧の低下を検出した場合に電源断検出手段から割り込み信号が出力されるステップと、
作業状態を揮発性記憶手段に記憶する記憶ステップと、
前記割り込み信号を受け取った際に前記作業状態を前記揮発性記憶手段に退避し、前記スイッチ部の接続を前記並列接続に切り替え、
前記並列接続に切り替えられた前記キャパシタがその出力電圧を前記電源断検出手段および前記揮発性記憶手段に供給するステップと
を有する電源制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源制御システムおよび電源制御方法に関し、特に、電源断時にバックアップを行う、電源制御システムおよび電源制御方法に関する。

【背景技術】

【0002】

近年、コンピュータシステムにおいて不意の電源断に対するバックアップ機能にはリチウムイオン電池等の２次電池を用いるケースがある。リチウムイオン電池等の２次電池は、充放電回数は、３００〜数百回が限界とされ、これを過ぎると１回の充電で蓄えられる電荷容量が下がり電池の性能が維持できなくなる。また、満充電状態から少し放電して、また継ぎ足すといった使い方を続けた場合でも、ニッケルカドミウム等の電池材料の性質によってバッテリーの容量は劣化する場合もある。長い年月の利用の中で充電できる電荷量が減ったり、充電後の電圧値を維持できなくなり、設計時に想定したバックアップ動作を確実に作動させることは困難であり、定期的な取り替え作業等を必要とする。

【0003】

また、航空宇宙用途のコンピュータシステムにおいては、極低温の環境から超高温の環境（およそ−４０℃〜８５℃）までバックアップ機能が動作する必要があり、リチウムイオン電池等の２次電池では、これら広い温度環境では電池の特性が劣化することが考えられる。

【0004】

さらに、リチウムイオン電池等の２次電池では最大電流値が制限されており、例えばコンピュータシステムにおいて、高度な計算量が要求されるアプリケーションソフトウェアを実行していた際に、電源断が発生した場合の電源断直後は、ＣＰＵを含め外部不揮発性メモリへの電源供給も含め大きな電流が必要になる。瞬間的には、２次電池の最大許容電流値をオーバーしてしまうことが考えられる。この場合、最悪の場合は電池の発熱、発火といった事故に至る場合も考えられ、特に信頼性の要求される産業機器や航空宇宙分野では、大きな課題となる。

【0005】

上記に関連する技術として、特許文献１には、処理中のデータの保護あるいはシステムの正規の終末処理、或は小型化のために、電気二重層型キャパシタを利用し、かつ電源電圧異常を検出し、この検出信号で処理中のデータのセーブその他システムの終末処理を行わせる技術が開示されている。

【0006】

また、特許文献２には、短時間の充放電が可能で、負荷の平準化を行えるようにするため、充電電圧に応じてキャパシタの直並列切り換えを行うバンク切り換え回路を有するキャパシタ蓄電装置を用いた電源調整装置の技術が開示されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開平１１−８５３２８号公報

【特許文献2】特開２００１−１８６６９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、特許文献１は、コンピュータシステムの終末処理を行うため、短い時間(１０秒程度)の間、バックアップ電源を設けているが、長期間バックアップの電圧を維持することはできないという課題があった。

【0009】

また、特許文献２は、短時間の充放電が可能な電源調整装置のために、短い時間(１分程度)の間バックアップする電源を設けているが、長期間バックアップの電圧を維持することはできないという課題があった。

【0010】

本発明の目的は、この点を鑑みたものであり、コンピュータシステムにおいて、コンピュータシステムの作業状態を揮発性メモリ上に保存して長時間維持することができ、数多くの部品を用いることなく、電源復帰後ただちにシステムを起動させることにある。

【課題を解決するための手段】

【0011】

本発明では、上記課題を解決するために、電源の出力電圧を制御する電源制御システムにおいて、キャパシタの接続を直列接続と並列接続の間で切り替えるスイッチ部と、スイッチ部の接続を切り替えることにより出力電圧を制御する制御部とを有することを特徴としている。

【0012】

また、本発明では、電源の出力電圧を制御する電源制御方法において、出力電圧を出力するステップと、キャパシタの接続を直列接続と並列接続の間で切り替えるステップと、
スイッチ部を切り替えることにより出力電圧を制御するステップとを有することを特徴としている。

【発明の効果】

【0013】

本発明によれば、コンピュータシステムの作業状態を揮発性メモリ上に保存し、長時間維持することができ、数多くの部品を用いることなく、電源復帰後ただちにシステムを起動させることが可能となる。

【図面の簡単な説明】

【0014】

【図1】本発明の第１の実施の形態における電源制御システムのキャパシタ直列接続の構成を示すブロック図である。

【図2】本発明の第１の実施の形態における電源制御システムのキャパシタ並列接続の構成を示すブロック図である。

【図3】本発明の第１の実施の形態における電源制御システムのキャパシタの接続切替の様子を示す図である。

【図4】本発明の第１の実施の形態における電源制御システムの動作を示すフローチャートである。

【図5】本発明の第１の実施の形態における電源制御システムの各端子の電圧波形を示すタイミングチャートである。

【図6】本発明の第２の実施の形態における電源制御システムの構成を示すブロック図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１、図２、図３を用いて、本発明の第１の実施形態の構成を説明する。図１は、本実施形態における電源制御システムのキャパシタ直列接続の構成を示すブロック図である。図２は、本実施形態における電源制御システムのキャパシタ並列接続の構成を示すブロック図である。図３は、本実施形態における電源制御システムのキャパシタの接続切替の様子を示す図である。

【0016】

図１は、本実施形態において、コンピュータシステムがバックアップされている状態を示している。コンピュータシステム１に供給される主電源２は、直流電源であり、経路３を経由してコンピュータシステム１へ電力が供給され、モニタ用経路４を経由して電源断検出回路ブロック５へ電力が供給されている。

【0017】

電源断検出回路ブロック５は、主電源の電圧の状態を常時モニタしている。電源検出回路ブロック５にはキャパシタ６により電源が供給されており、コンピュータシステム１の主電源２が電源断となっても、電源断検出回路ブロック５内の各ＩＣの動作を持続することができる。電源検出回路ブロック５には、瞬断検出回路１１と検出する電圧のレベルを設定する検出レベル設定部１２を有している。電源断検出回路ブロック５の瞬断検出回路１１は、具体的にはボルテージ・デテクタＩＣで構成され、一定閾値以上の電源が投入されていれば“ＯＮ（１）”を、閾値以下であれば“ＯＦＦ（０）を出力する。電圧の閾値は検出レベル設定部１２によって可変設定可能とする。検出レベル設定部１２は、具体的には、キャパシタ６から得られる電圧を、分圧抵抗などで分圧して設定すればよい。通常動作中は、キャパシタ６は、主電源２により充電されている。ここで、キャパシタ６〜１０は、電気二重層キャパシタが用いられている。電気二重層キャパシタは、静電容量が大きいのでメモリのバックアップ等に利用される。

【0018】

ここで、５個のキャパシタ６〜１０（本実施形態では、５個としているが個数は限定されない）に供給される電源経路２１には、ショットキーダイオード１８、電流制限抵抗２２が、直列に配置されておりキャパシタ６〜１０への充電を適正な電流値で行う。またショットキーダイオード１８はアノード側を主電源の正電圧側に接続し、カソード側をキャパシタ側に接続しているので、キャパシタの放電時には主電源側に電流が逆流することを防いでいる。また、コンピュータシステム１に供給される経路３にもショットキーダイオード２３が直列に接続されているため、同様の理由で主電源側に逆流することを防いでいる。しかもキャパシタ６〜１０に電荷が保持されるので、電源断が発生してもある程度の時間（数〜１０数秒程度）は、コンピュータシステム１に電源の供給は保持される。

【0019】

さらに、コンピュータシステム１の電源入力部には補助的に小容量のキャパシタ２４（この場合通常の電解コンデンサ等で良い）を設け、キャパシタ６〜１０が直列から並列の切り替え動作を行った場合でも、ゆるやかに電源電圧が下がる形となり、コンピュータシステム１のシャットダウン処理を決められた手順通りに行う。

【0020】

コンピュータシステム１は、電源断検出回路ブロック５より電源断が発生したことを検出すると割り込みがかかり、ＣＰＵ１９は、ＣＰＵステータスおよび各種周辺ハードウェアのステータス、オペレーティングシステムやユーザプログラムのシステムデータを同パッケージ内に存在する揮発性メモリ２０に退避保存する。揮発性メモリ２０は、キャパシタ６（この図では５個直列接続されている内の一つ）によりバックアップされている。

【0021】

電源断検出回路ブロック５により主電源２の電圧がモニタされ、電圧が下降する状態より一定の閾値より上か、下かを判断する。閾値以下と判定された場合”ＯＦＦ（０）”が出力され、コンピュータシステム１は、ＣＰＵのステータスおよび各種周辺ハードウェアのステータス、オペレーティングシステムやユーザプログラムのシステムデータを揮発性メモリ２０に退避保存を行う。これにより、コンピュータシステム１の電源断前の作業状態を保存する。

【0022】

キャパシタを直列接続した場合の耐電圧Ｖは、式（１）で表わされ、図１においてキャパシタ６〜１０はスイッチ１３〜１７により直列に接続されており、例えば、キャパシタ一つあたりの耐電圧値Ｖ１〜Ｖ５が３Ｖとすれば、５個直列になっていることから１５Ｖまでの電圧に耐えることができる。

【0023】

Ｖ＝Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４＋Ｖ５ ・・・式（１）
スイッチ１３〜１７は、ＣＰＵ１９からの出力信号を受け取りキャパシタ６〜１０の直列接続と並列接続を切り替えられるものとする。図２は、スイッチ１３〜１７の切替えにより、キャパシタ６〜１０を並列に接続し、揮発性メモリ２０をバックアップ（主電源が絶たれた時の代替電源の供給）している状態を示す。ＣＰＵ１９は、作業データの揮発性メモリへの保存が完了した時点でスイッチ１３〜１７へ信号を発し、これによりスイッチ１３〜１７は切替動作を行い、キャパシタ６〜１０は、直列接続から並列接続へ変更される。並列接続された場合のキャパシタの静電容量値は、式（２）にて表わされる。

【0024】

Ｃ＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５ ・・・式（２）
並列接続された結果、キャパシタの容量は５倍に増え、揮発性メモリ２０のバックアップを長時間行うことができる。また、バックアップする電圧は、式（１）より全てのキャパシタが並列になった結果１／５となり、仮に１２Ｖで充電されていたとすると２．４Ｖにてバックアップが行われ、揮発性メモリの適正な入力電圧に合致する。

【0025】

図３（ａ）、（ｂ）は、キャパシタの直列並列切替えとスイッチの動作がどのように対応しているかを示す。キャパシタ７を例にすると、図３（ａ）に示す直列接続時には、スイッチ１３によりキャパシタ７の下側電極はキャパシタ６の上側の電極と接続、キャパシタ７の上側の電極はスイッチ１４によりキャパシタ８の下側の電極と接続される。図３（ｂ）に示すような並列接続される場合は、スイッチ１３により下側電極はＧＮＤに、スイッチ１４により上側電極は、揮発性メモリ２０の電源入力端子に接続される。その他のキャパシタも同様な操作により上側、下側の各電極の接続先が切り替わるが、キャパシタ６については、コンピュータシステム１全体の休止移行動作から揮発性メモリのバックアップまでのスイッチング期間も揮発性メモリをバックアップするため、常時揮発性メモリ２０の電源入力端子へ電源供給を行っている。また同様に、電源断検出回路ブロック５へも常時接続し電源供給を行っている。

【0026】

図１、図４、図５を用いて本発明の実施形態の動作について説明する。図４は、本実施形態の電源制御システムの動作を示すフローチャートである。図５は、本実施形態の電源制御システムの各端子の電圧波形を示すタイミングチャートである。

【0027】

図４において、主電源ＯＮ（Ｓ１２５）後、コンピュータシステム１は、通常動作状態にある前提とする。このタイミングでＣＰＵ１９からの信号によりキャパシタは、直列状態（Ｓ１２６）となり、主電源２の電圧（１２Ｖ等）にて充電が行われる。

【0028】

コンピュータシステム１が、通常の動作（Ｓ１２７）を行っている時に、なにかしらの原因で電源断（Ｓ１３４）が発生した場合、電源断の発生（Ｓ１２８）が検出されコンピュータの休止状態（リジューム）への移行（Ｓ１２９）が開始される。ＣＰＵ１９は、ＣＰＵステータスおよび各種周辺ハードウェアのステータス、オペレーティングシステムやユーザプログラムのシステムデータを同パッケージ内に存在する揮発性メモリ２０に退避保存を行う。

【0029】

コンピュータの休止状態への移行が完了（Ｓ１３０）した時点で、スイッチ１３〜１７は、ＣＰＵ１９からの出力信号を受け、キャパシタの直列接続から並列接続へ切り替えられる（Ｓ１３１）。コンピュータシステム１の電源入力部には補助的に小容量のキャパシタ２４が設けられている。そのため切り替え中はゆるやかに電源電圧が下がる形となり、シャットダウン処理を決められた手順通りに行う。キャパシタ６〜１０を並列に接続し、揮発性メモリ２０をバックアップしている状態（Ｓ１３２）に移行後は、メモリのデータが長期間保持される。再び主電源が復帰した後は（Ｓ１３５）、揮発性メモリ２０に保存されていた電源断前の作業データが呼び出され、高速に元の状態に復帰することができる（Ｓ１３３）。

【0030】

図５のタイミングチャートを用いて、本実施形態の動作の説明を行う。図５において、（ａ）から（ｆ）は、それぞれの電圧とタイミングを示す。図５（ａ）は、コンピュータ本体の電源電圧である（図１の主電源２）。図５（ｂ）は、キャパシタ６〜１０の接続を切り替えるスイッチのタイミングである（図１のスイッチ１３〜１７）。図５（ｃ）は、図１のコンピュータシステム１の入力電圧Ｖｉｎ、図５（ｄ）は、図１の揮発性メモリ２０への入力電圧、図５（ｅ）は、図１の信号経路３１、図５（ｆ）は、ＣＰＵ命令経路３０である。

【0031】

図５（ｃ）に記入したステップ番号Ｓ１３４、Ｓ１２９、Ｓ１３０は、図４の同じ番号のステップに対応する。図５において、（ｅ）電源断検出回路が電源断を検出すると（Ｓ１２８）、（ｃ）コンピュータシステムのバックアップ電圧が、電源断（Ｓ１３４）となり、バックアップ処理を開始する（Ｓ１２９）。バックアップ処理が完了すると（Ｓ１３０）、（ｆ）ＣＰＵからスイッチへキャパシタを並列接続に並び替える指令が出される（Ｓ１３１）。電源断からバックアップ処理が完了するまでには、約１０秒かかり、この間は、コンピュータシステムのバックアップ電圧は、高く保たれている（８〜１２Ｖ）。その後、キャパシタは、直列接続から並列接続に切り替わり、（ｄ）メモリのバックアップ電圧を供給する。

【0032】

以上、説明してきたように、本実施形態によれば、作業データの退避までに使用した電気二重層キャパシタをスイッチの入れ替えにより、各キャパシタを直列接続から並列接続に並び替えることでバックアップ電圧を下げ、揮発性メモリのバックアップを長時間行うことができる。
（第２の実施形態）
図６を用いて、本発明の第２の実施形態の構成を説明する。図６は、第２の実施形態における電源制御システムの構成を示すブロック図である。

【0033】

図６において、図１の構成要素と同じものは、同じ番号を付して説明を省略する。図６は、図１の構成に、ＤＣ／ＤＣコンバータ３６、３７を加えたものである。ＤＣ／ＤＣコンバータ３６、３７は、所定の入力電圧の範囲において、入力電圧が変化しても所定の出力電圧を出力する昇降圧型のＤＣ／ＤＣコンバータとする。

【0034】

電源断になると、コンピュータシステム１へ供給される電圧は、キャパシタ６〜１０により、バックアップされているが、そのバックアップされた電圧は、時間経過とともに、ほぼ直線的に低下していく。ここで、入力電圧が変化しても所定の出力電圧を出力するＤＣ／ＤＣコンバータ３６を用いると、入力電圧が下がっても所定の出力電圧を出力することができる。そうすることによって、コンピュータシステム１に供給される電圧を一定期間保持でき、コンピュータシステム１のバックアップの最適電圧を保持する時間を延ばすことができる。

【0035】

ＤＣ／ＤＣコンバータ３７も同じ動作をするので、揮発性メモリ２０に対してバックアップの最適電圧を保持する時間を延ばすことができる。

【0036】

上記のように、ＤＣ／ＤＣコンバータを用いることにより、２次電池と同様な電圧変化が得られるので、２次電池によるバッテリーバックアップを利用しなくとも十分に実用に耐える電源制御システムを構築できる。

【0037】

以上のように、本実施形態によれば、コンピュータシステム全体のバックアップのための高耐電圧のキャパシタと、揮発性メモリを長時間データ保持するための大容量のキャパシタを、スイッチの切替により直列接続から並列接続にすることで切り替えられる。また、コンピュータシステムの揮発性メモリに給電する経路が個別に設けられるので、数多くの部品を用いることなく、電源復帰後ただちにシステムを起動することができる。

【0038】

尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。例えば、直列接続するキャパシタの数は、本願発明の実施形態では５個使用しているが、この数に限らないし、出力の数も２系統出力しているが、この系統数にこだわらない。また、キャパシタを直列接続する場合、直列に接続したそれぞれのキャパシタに均等に電圧が配分されるように抵抗を付加するなどしても構わない。

【産業上の利用可能性】

【0039】

本発明は、コンピュータの作業状態を、電源断時にメモリ上に保存可能な、コンピュータシステムに利用可能である。

【符号の説明】

【0040】

１ コンピュータシステム
２ 主電源
３ 経路
４ モニタ用経路
５ 電源断検出回路ブロック
６〜１０ キャパシタ
１１ 瞬断検出回路
１２ 検出レベル設定部
１３〜１７ スイッチ
１８ ショットキーダイオード
１９ ＣＰＵ
２０ 揮発性メモリ
２１ 電源経路
２２ 抵抗
２３ ショットキーダイオード
２４ キャパシタ
３０ ＣＰＵ命令経路
３１ 信号経路
３６ ＤＣ／ＤＣコンバータ
３７ ＤＣ／ＤＣコンバータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】