知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6183462
(24)【登録日】2017年8月4日
(45)【発行日】2017年8月23日
(54)【発明の名称】高周波モジュール
(51)【国際特許分類】
H03H 9/64 20060101AFI20170814BHJP
H03H 9/25 20060101ALI20170814BHJP
H03H 9/72 20060101ALI20170814BHJP
H03H 7/38 20060101ALI20170814BHJP
H03H 7/46 20060101ALI20170814BHJP
【ＦＩ】
H03H9/64 Z
H03H9/25 A
H03H9/72
H03H7/38 C
H03H7/46 C
【請求項の数】16
【全頁数】25
(21)【出願番号】特願2015-530868(P2015-530868)
(86)(22)【出願日】2014年8月4日
(86)【国際出願番号】JP2014070435
(87)【国際公開番号】WO2015019980
(87)【国際公開日】20150212
【審査請求日】2016年1月22日
(31)【優先権主張番号】特願2013-163265(P2013-163265)
(32)【優先日】2013年8月6日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110000970
【氏名又は名称】特許業務法人 楓国際特許事務所
(72)【発明者】
【氏名】竹内 壮央
(72)【発明者】
【氏名】溝口 真也
【審査官】
角張 亜希子
(56)【参考文献】
【文献】
国際公開第２００７／１４５０４９（ＷＯ，Ａ１）
【文献】
国際公開第２０１１／０８９７４６（ＷＯ，Ａ１）
【文献】
国際公開第２０１３／００８４３５（ＷＯ，Ａ１）
【文献】
特開２００４−０８０２３３（ＪＰ，Ａ）
【文献】
特開２００６−１２９４４５（ＪＰ，Ａ）
【文献】
特開２００９−２９０６０６（ＪＰ，Ａ）
【文献】
特開２０１０−２３９６１２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ２３／１２−２３／１５
２５／００−２５／０７
２５／１０−２５／１１
２５／１６−２５／１８
Ｈ０３Ｈ３／０８−３／１０
７／３０−７／５４
９／１４５
９／２５
９／４２−９／４４
９／６４
９／６８
９／７２
９／７６
(57)【特許請求の範囲】
【請求項1】
第１外部接続端子と、
第２外部接続端子と、
前記第１外部接続端子と前記第２外部接続端子との間に接続されたフィルタ部と、
前記第１外部接続端子もしくは前記第２外部接続端子の少なくとも一方と前記フィルタ部との間に接続された整合回路と、
グランドと前記フィルタ部との間に接続されたインダクタと、
を備えた高周波モジュールであって、
前記フィルタ部は、
前記第１外部接続端子に接続する第１シリーズ接続端子と、
前記第２外部接続端子に接続する第２シリーズ接続端子と、
前記第１シリーズ接続端子と前記第２シリーズ接続端子との間に、複数の接続ラインにより直列接続された複数のシリーズ接続型のフィルタ素子と、
前記インダクタを介してグランドに接続するとともに、前記接続ラインの１つに接続するシャント接続端子と、
前記シャント接続端子が接続する前記接続ラインと、前記シャント接続端子との間に接続されるシャント接続型のフィルタ素子と、
を備え、
前記インダクタを構成する導体パターンと前記整合回路を構成する導体パターンとの間には、高周波モジュールを構成する他の回路素子が配置されておらず、
前記インダクタと前記整合回路とが誘導性結合もしくは容量性結合されている、高周波モジュール。
第２外部接続端子と、
前記第１外部接続端子と前記第２外部接続端子との間に接続されたフィルタ部と、
前記第１外部接続端子もしくは前記第２外部接続端子の少なくとも一方と前記フィルタ部との間に接続された整合回路と、
グランドと前記フィルタ部との間に接続されたインダクタと、
を備えた高周波モジュールであって、
前記フィルタ部は、
前記第１外部接続端子に接続する第１シリーズ接続端子と、
前記第２外部接続端子に接続する第２シリーズ接続端子と、
前記第１シリーズ接続端子と前記第２シリーズ接続端子との間に、複数の接続ラインにより直列接続された複数のシリーズ接続型のフィルタ素子と、
前記インダクタを介してグランドに接続するとともに、前記接続ラインの１つに接続するシャント接続端子と、
前記シャント接続端子が接続する前記接続ラインと、前記シャント接続端子との間に接続されるシャント接続型のフィルタ素子と、
を備え、
前記インダクタを構成する導体パターンと前記整合回路を構成する導体パターンとの間には、高周波モジュールを構成する他の回路素子が配置されておらず、
前記インダクタと前記整合回路とが誘導性結合もしくは容量性結合されている、高周波モジュール。
【請求項2】
互いに前記誘導性結合もしくは前記容量性結合する前記インダクタと前記整合回路とは、
前記フィルタ部の通過帯域外のインピーダンスが変化するように前記誘導性結合もしくは前記容量性結合されている、請求項１に記載の高周波モジュール。
前記フィルタ部の通過帯域外のインピーダンスが変化するように前記誘導性結合もしくは前記容量性結合されている、請求項１に記載の高周波モジュール。
【請求項3】
互いに前記誘導性結合もしくは前記容量性結合する前記インダクタと前記整合回路とは、
前記フィルタ部の通過帯域外の減衰極周波数が変化するように前記誘導性結合もしくは前記容量性結合されている、請求項２に記載の高周波モジュール。
前記フィルタ部の通過帯域外の減衰極周波数が変化するように前記誘導性結合もしくは前記容量性結合されている、請求項２に記載の高周波モジュール。
【請求項4】
前記整合回路は、前記第１外部接続端子と前記第１シリーズ接続端子との間に直列接続されるか、もしくは、前記第２外部接続端子と前記第２シリーズ接続端子との間に直列接続される、シリーズ接続型の整合回路である、
請求項１乃至請求項３のいずれかに記載の高周波モジュール。
請求項１乃至請求項３のいずれかに記載の高周波モジュール。
【請求項5】
前記整合回路は、前記第１外部接続端子と前記第１シリーズ接続端子とを接続する接続ラインとグランドとの間に接続されるか、もしくは、前記第２外部接続端子と前記第２シリーズ接続端子とを接続する接続ラインとグランドとの間に接続される、シャント接続型の整合回路である、
請求項１乃至請求項３のいずれかに記載の高周波モジュール。
請求項１乃至請求項３のいずれかに記載の高周波モジュール。
【請求項6】
前記フィルタ部は、第３端子と、第２のフィルタ部とを備え、
前記第２のフィルタ部は、前記第１シリーズ接続端子および該第１シリーズ接続端子に接続するフィルタ素子を接続する接続ラインと、前記第３端子との間に接続されている、
請求項１乃至請求項５のいずれかに記載の高周波モジュール。
前記第２のフィルタ部は、前記第１シリーズ接続端子および該第１シリーズ接続端子に接続するフィルタ素子を接続する接続ラインと、前記第３端子との間に接続されている、
請求項１乃至請求項５のいずれかに記載の高周波モジュール。
【請求項7】
前記フィルタ部を構成するＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、
該フィルタ基板の前記第１主面に対して間隔を空けて対向する平板状のカバー層と、
前記第１主面から突出し、前記カバー層を貫通する形状の接続電極と、
前記整合回路が実装または形成された積層基板と、を備え、
前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、
前記フィルタ基板は、前記接続電極を介して前記積層基板に接続されている、請求項１乃至請求項６のいずれかに記載の高周波モジュール。
該フィルタ基板の前記第１主面に対して間隔を空けて対向する平板状のカバー層と、
前記第１主面から突出し、前記カバー層を貫通する形状の接続電極と、
前記整合回路が実装または形成された積層基板と、を備え、
前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、
前記フィルタ基板は、前記接続電極を介して前記積層基板に接続されている、請求項１乃至請求項６のいずれかに記載の高周波モジュール。
【請求項8】
前記整合回路は、前記積層基板の実装面に実装される実装型回路素子を含んでおり、
前記インダクタは、前記積層基板の実装面または内部に、実装または形成され、
前記実装型回路素子と前記インダクタとは近接して配置されている、
請求項７に記載の高周波モジュール。
前記インダクタは、前記積層基板の実装面または内部に、実装または形成され、
前記実装型回路素子と前記インダクタとは近接して配置されている、
請求項７に記載の高周波モジュール。
【請求項9】
前記フィルタ基板上に形成された前記接続ラインと前記インダクタとが最も近接する部分の距離は、前記実装型回路素子と前記インダクタとが最も近接する部分の距離よりも遠い、請求項８に記載の高周波モジュール。
【請求項10】
前記フィルタ基板上に形成された前記接続ラインと前記実装型回路素子とが最も近接する部分の距離は、前記実装型回路素子と前記インダクタとが最も近接する部分の距離よりも遠い、請求項８または請求項９に記載の高周波モジュール。
【請求項11】
前記インダクタは前記フィルタ基板上に形成された前記接続ラインで発生する磁界に直交するような磁界が発生するような形状である、請求項８乃至請求項１０のいずれかに記載の高周波モジュール。
【請求項12】
前記インダクタは、前記フィルタ基板において前記接続ラインが最も近接する辺とは異なる前記フィルタ基板の所定の辺に近接して配置される、請求項８乃至請求項１１のいずれかに記載の高周波モジュール。
【請求項13】
前記整合回路は、前記積層基板の実装面に実装される実装型回路素子を含んでおり、
前記インダクタは前記カバー層の内部に形成され、
前記実装型回路素子と前記インダクタとは近接して配置されている、
請求項７に記載の高周波モジュール。
前記インダクタは前記カバー層の内部に形成され、
前記実装型回路素子と前記インダクタとは近接して配置されている、
請求項７に記載の高周波モジュール。
【請求項14】
前記インダクタは前記フィルタ基板上に形成された前記接続ラインで発生する磁界に直交するような磁界が発生するような形状である、請求項１３に記載の高周波モジュール。
【請求項15】
前記整合回路は、
直方体形状の筐体と、
該筐体内に形成され、平面視して略長方形の外周形からなるスパイラル導体と、
を備え、
前記整合回路は、前記筐体の長辺が前記インダクタに近接するように、配置されている、
請求項８乃至請求項１４のいずれかに記載の高周波モジュール。
直方体形状の筐体と、
該筐体内に形成され、平面視して略長方形の外周形からなるスパイラル導体と、
を備え、
前記整合回路は、前記筐体の長辺が前記インダクタに近接するように、配置されている、
請求項８乃至請求項１４のいずれかに記載の高周波モジュール。
【請求項16】
前記フィルタ部を構成するＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、
該フィルタ基板の前記第１主面側に配置され、該フィルタ基板の前記第１主面側が実装された平板状のフィルタ実装用基板と、を備え、
前記整合回路は、前記フィルタ実装用基板の実装面に実装または形成されている、請求項１乃至請求項６のいずれかに記載の高周波モジュール。
該フィルタ基板の前記第１主面側に配置され、該フィルタ基板の前記第１主面側が実装された平板状のフィルタ実装用基板と、を備え、
前記整合回路は、前記フィルタ実装用基板の実装面に実装または形成されている、請求項１乃至請求項６のいずれかに記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のフィルタ素子を備えた高周波モジュールに関するものである。【背景技術】
【0002】
無線通信機能を備える携帯機器等では、所望周波数の高周波信号のみを通過し、当該所望周波数以外の高周波信号を減衰させるために、フィルタ回路を備えている。【0003】
例えば、特許文献１には、ＳＡＷ（弾性表面波）フィルタを複数備えたフィルタ回路が記載されている。具体的に、特許文献１のフィルタ回路は、入力端子と出力端子との間に、複数のＳＡＷフィルタが直列接続されている。直列接続された各ＳＡＷフィルタを接続する接続ラインとグランドとの間にも、それぞれＳＡＷフィルタが接続されている。【0004】
特許文献１に記載のフィルタ回路は、通過帯域外の減衰特性を改善するために、インダクタもしくはインダクタとキャパシタの直列回路（補正回路と称する）を、ＳＡＷフィルタの直列回路に対して並列接続している。この際、ＳＡＷフィルタ群からなる回路部を伝搬する通過帯域外の高周波信号（抑圧対象信号）と、補正回路を伝搬する抑圧対象信号が、振幅が一致し位相が逆転するように、補正回路を調整する。これにより、抑圧対象信号は、ＳＡＷフィルタ群からなる回路部と補正回路との接続点で相殺され、出力端子からは出力されない。【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１２−１０９８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上述の構成では、主たるフィルタ機能を有するＳＡＷフィルタ群からなる回路部とは別に、減衰特性を改善するためだけに、インダクタもしくはインダクタとキャパシタの直列回路からなる補正回路を設けなければならない。【0007】
したがって、フィルタ回路の構成要素が多くなり、フィルタ回路が大型化してしまい、小型化が要求される現在の携帯端末等には不向きである。【0008】
本発明の目的は、通過帯域外の減衰特性が優れた小型のフィルタ回路を備える高周波モジュールを提供することにある。【課題を解決するための手段】
【0009】
この発明は、第１外部接続端子と、第２外部接続端子と、第１外部接続端子と第２外部接続端子との間に接続されたフィルタ部と、第１外部接続端子もしくは第２外部接続端子の少なくとも一方とフィルタ部との間に接続された整合回路と、グランドとフィルタ部との間に接続されたインダクタと、を備えた高周波モジュールに関するものであり、次の特徴を有する。【0010】
フィルタ部は、第１外部接続端子に接続する第１シリーズ接続端子と、第２外部接続端子に接続する第２シリーズ接続端子と、第１シリーズ接続端子と第２シリーズ接続端子との間に複数の接続ラインにより直列接続された複数のシリーズ接続型のフィルタ素子と、を備える。フィルタ部は、インダクタを介してグランドに接続するとともに、前記接続ラインの１つに接続するシャント接続端子を備える。フィルタ部は、シャント接続端子が接続する前記接続ラインと、シャント接続端子との間に接続されるシャント接続型のフィルタ素子を備える。インダクタを構成する導体パターンと整合回路を構成する導体パターンとの間には、高周波モジュールを構成する他の回路素子が配置されていない。インダクタと整合回路とが誘導性結合もしくは容量性結合されている。
【0011】
この構成では、高周波信号が複数のフィルタ素子を伝搬する主伝搬経路とは別に、グランドとフィルタ部との間に接続されたインダクタと、整合回路とによって生じる誘導性結合または容量性結合の経路を介する副伝搬経路が形成される。副伝搬経路は、誘導性結合または容量性結合の結合度によって主伝搬経路とは異なる振幅特性および位相特性となり、副伝搬経路の振幅特性および位相特性を調整することで、高周波モジュールとしての伝送特性を調整することができる。これにより、別途インダクタやキャパシタを設けなくても、高周波モジュールの伝送特性を調整し、例えば減衰特性を改善できる。【0012】
また、この発明の高周波モジュールは、次の構成であることが好ましい。互いに誘導性結合もしくは容量性結合するインダクタと整合回路とは、フィルタ部の通過帯域外のインピーダンスが変化するように誘導性結合もしくは容量性結合されている。【0013】
この構成に示すように、結合態様や結合度を適宜調整することで、通過帯域の特性を変化させることなく、通過帯以外の特性すなわち減衰特性を変化させることができる。【0014】
また、この発明の高周波モジュールは、次の構成であることが好ましい。互いに誘導性結合もしくは容量性結合するインダクタと整合回路とは、フィルタ部の通過帯域外の減衰極周波数が変化するように誘導性結合もしくは容量性結合されている。【0015】
この構成では、減衰特性の調整態様として、減衰極周波数が調整される。【0016】
また、この発明の高周波モジュールでは、整合回路は、第１外部接続端子と第１シリーズ接続端子との間に直列接続されるか、もしくは、第２外部接続端子と第２シリーズ接続端子との間に直列接続される、シリーズ接続型の整合回路であってもよい。【0017】
また、この発明の高周波モジュールでは、整合回路は、第１外部接続端子と第１シリーズ接続端子とを接続する接続ラインとグランドとの間に接続されるか、もしくは、第２外部接続端子と第２シリーズ接続端子とを接続する接続ラインとグランドとの間に接続される、シャント接続型の整合回路であってもよい。【0018】
これらの構成では、整合回路の具体的な接続態様を示している。これらの接続態様を適宜決定することで、フィルタ部と外部とのインピーダンス整合を適切に行いながら、上述の減衰特性の調整も適切に行える。【0019】
また、この発明の高周波モジュールでは、次の構成であってもよい。フィルタ部は、第３端子と、第２のフィルタ部とを備える。第２のフィルタ部は、第１シリーズ接続端子および第１シリーズ接続端子に接続するフィルタ素子を接続する接続ラインと、第３端子との間に接続されている。【0020】
この構成では、第１シリーズ接続端子を共通端子とし、第２シリーズ接続端子及び第３端子を個別端子とする合成分波器（デュプレクサ等）を実現できる。【0021】
また、この発明の高周波モジュールでは、次の構成であってもよい。高周波モジュールは、フィルタ部を構成するＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、フィルタ基板の第１主面に対して間隔を空けて対向する平板状のカバー層と、第１主面から突出し、カバー層を貫通する形状の接続電極と、整合回路が実装または形成された積層基板と、を備える。フィルタ基板は、第１主面側が積層基板の実装面に向くように配置されている。フィルタ基板は、接続電極を介して積層基板に接続されている。【0022】
この構成では、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）からなるフィルタ部と積層基板とで高周波モジュールを実現できる。これにより、高周波モジュールを小型化できる。【0023】
また、この発明の高周波モジュールでは、次の構成であってもよい。整合回路は、積層基板の実装面に実装される実装型回路素子を含んでいる。インダクタは積層基板の実装面または内部に実装または形成されている。実装型回路素子とインダクタとは近接して配置されている。【0024】
この構成では、整合回路が実装型回路素子の場合におけるＷＬＰを用いた高周波モジュールの具体的な構成例を示している。また、インダクタの具体的な構成例を示している。この構成により、整合回路とインダクタとの結合を確実に実現できる。【0025】
また、この発明の高周波モジュールでは、フィルタ基板上に形成された接続ラインとインダクタとが最も近接する部分の距離は、実装型回路素子とインダクタとが最も近接する部分の距離よりも遠いことが好ましい。【0026】
また、フィルタ基板上に形成された接続ラインと実装型回路素子とが最も近接する部分の距離は、実装型回路素子とインダクタとが最も近接する部分の距離よりも遠いことが好ましい。【0027】
これらの構成では、接続ラインとインダクタとの間の誘導性結合を小さくすることができ、所望の減衰特性を得ることができる。【0028】
また、この発明の高周波モジュールでは、インダクタはフィルタ基板上に形成された接続ラインで発生する磁界に直交するような磁界が発生するような形状でもよい。【0029】
この構成では、接続ラインとインダクタとの間の誘導性結合を抑制することができる。【0030】
また、この発明の高周波モジュールでは、インダクタは、フィルタ基板において接続ラインが最も近接する辺とは異なるフィルタ基板の所定の辺に近接して配置されてもよい。【0031】
この構成では、接続ラインとインダクタとを離間して配置できるので、所望の減衰特性が得られる。【0032】
また、この発明の高周波モジュールでは、次の構成であってもよい。整合回路は、積層基板の実装面に実装される実装型回路素子を含んでいる。インダクタはカバー層の内部に形成されている。実装型回路素子とインダクタとは近接して配置されている。【0033】
この構成では、整合回路が実装型回路素子の場合におけるＷＬＰを用いた高周波モジュールの具体的な構成例を示している。また、インダクタの具体的な構成例を示している。この構成により、整合回路とインダクタとの結合を確実に実現できる。【0034】
また、この発明の高周波モジュールでは、次の構成であることが好ましい。整合回路は、直方体形状の筐体と、筐体内に形成され、平面視して略長方形の外周形からなるスパイラル導体と、を備える。整合回路は、筐体の長辺がインダクタに近接するように、配置されている。【0035】
この構成では、整合回路とインダクタとの結合を得やすく、所望とする結合量への調整も容易になる。【0036】
また、この発明の高周波モジュールでは、次の構成であってもよい。高周波モジュールは、フィルタ部を構成するＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、フィルタ基板の第１主面側に配置され、フィルタ基板の第１主面側が実装された平板状のフィルタ実装用基板と、を備える。整合回路は、フィルタ実装用基板の実装面に実装または形成されている。【0037】
この構成では、高周波モジュールをＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）で実現する場合を示している。【発明の効果】
【0038】
この発明によれば、優れた通過帯域外の減衰特性を備えた小型のフィルタ回路を備える高周波モジュールを実現することができる。【図面の簡単な説明】
【0039】
【図1】本発明の実施形態に係る高周波モジュールの第１回路例を示す回路ブロック図である。
【図2】本発明の実施形態に係る高周波モジュールの第２回路例を示す回路ブロック図である。
【図3】本発明の実施形態に係る高周波モジュールの第３回路例を示す回路ブロック図である。
【図4】本発明の実施形態に係る高周波モジュールの第４回路例を示す回路ブロック図である。
【図6】整合回路とインダクタとの誘導性結合の結合度を変化させた時の高周波モジュールの通過特性の変化を示すグラフである。
【図7】デュプレクサ構成からなる高周波モジュールの等価回路図である。
【図8】整合回路とインダクタとの誘導性結合の結合度を変化させた時の高周波モジュールの第２外部接続端子と第３外部接続端子との間のアイソレーションの変化を示すグラフである。
【図9】高周波モジュールの第１の構造の主要構造を示す側面概念図である。
【図10】高周波モジュールの第１の構造における第１変形例の主要構造を示す平面概念図である。
【図11】高周波モジュールの第１の構造における第２変形例の主要構造を示す平面概念図である。
【図12】高周波モジュールの第１の構造における第３変形例の主要構造を示す側面概念図である。
【図13】高周波モジュールの第２の構造の主要構造を示す平面概念図である。
【図14】高周波モジュールの第３の構造の主要構造を示す側面概念図である。
【発明を実施するための形態】
【0040】
本発明の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は本発明の実施形態に係る高周波モジュールの第１回路例を示す回路ブロック図である。図２は本発明の実施形態に係る高周波モジュールの第２回路例を示す回路ブロック図である。図３は本発明の実施形態に係る高周波モジュールの第３回路例を示す回路ブロック図である。図４は本発明の実施形態に係る高周波モジュールの第４回路例を示す回路ブロック図である。なお、図１〜図４では、図を視認し易くするため、誘導性結合もしくは容量性結合の代表例を示している。図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図５（Ｄ）は第１外部接続端子側の整合回路の具体例を示す回路図である。図５（Ｅ）、図５（Ｆ）、図５（Ｇ）、図５（Ｈ）は第２外部接続端子側の整合回路の具体例を示す回路図である。【0042】
高周波モジュール１１，１２，１３，１４は、第１外部接続端子Ｐ１、第２外部接続端子Ｐ２、フィルタ部２０を備える。フィルタ部２０は、第１外部接続端子Ｐ１と第２外部接続端子Ｐ２との間に接続されている。【0043】
フィルタ部２０は、第１シリーズ接続端子Ｐ２１、第２シリーズ接続端子Ｐ２２、第１シャント接続端子Ｐ２３１，Ｐ２３２、第２シャント接続端子Ｐ２４を備える。第１シリーズ接続端子Ｐ２１は、後述するシリーズ接続型の整合回路もしくはシャント接続型の整合回路を介して第１外部接続端子Ｐ１に接続される。第２シリーズ接続端子Ｐ２２は、後述するシリーズ接続型の整合回路もしくはシャント接続型の整合回路を介して第２外部接続端子Ｐ２に接続される。【0044】
第１シャント接続端子Ｐ２３１は、インダクタ５０を介して、グランドに接続されている。第１シャント接続端子Ｐ２３２は、インダクタ５１を介して、グランドに接続されている。インダクタ５０，５１は本発明の「インダクタ」に相当する。第２シャント接続端子Ｐ２４は、インダクタ６０を介して、グランドに接続されている。【0045】
フィルタ部２０は、複数のＳＡＷ共振子２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８（以下、複数のＳＡＷ共振子をまとめて説明する場合には単純に複数のＳＡＷ共振子２０１−２０８と称する）を備える。これらＳＡＷ共振子が、本発明の「シリーズ接続型のフィルタ素子」に相当する。また、複数のＳＡＷ共振子２１１，２１２，２１３，２１４を備える。ＳＡＷ共振子２１１，２１４が、本発明の「シャント接続型のフィルタ素子」に相当する。【0046】
複数のＳＡＷ共振子２０１−２０８，２１１，２１２，２１３，２１４は、それぞれに共振周波数を有し、それぞれ個別に帯域通過特性を有する帯域通過フィルタ（ＢＰＦ）として機能する。複数のＳＡＷ共振子２０１−２０８は、第１シリーズ接続端子Ｐ２１と第２シリーズ接続端子Ｐ２２との間に、複数の接続ラインにより直列接続されている。【0047】
ＳＡＷ共振子２１１は、ＳＡＷ共振子２０２，２０３を接続する接続ラインと第１シャント接続端子Ｐ２３１との間に接続されている。ＳＡＷ共振子２１４は、ＳＡＷ共振子２０４，２０５を接続する接続ラインと第１シャント接続端子Ｐ２３２との間に接続されている。【0048】
ＳＡＷ共振子２１２は、ＳＡＷ共振子２０６，２０７を接続する接続ラインと第２シャント接続端子Ｐ２４との間に接続されている。ＳＡＷ共振子２１３は、ＳＡＷ共振子２０８と第２シリーズ接続端子Ｐ２２とを接続する接続ラインと、第２シャント接続端子Ｐ２４との間に接続されている。すなわち、第２シャント接続端子Ｐ２４は、ＳＡＷ共振子２１２，２１３に対する共通の端子であり、これらのＳＡＷ共振子２１２，２１３の一方端をまとめてグランドに接続する。【0049】
フィルタ部２０は、このような構成により所謂ラダー接続型フィルタを構成し、ＳＡＷ共振子２０１−２０８，２１１，２１２，２１３，２１４の帯域通過特性および減衰特性を組み合わせることで、フィルタ部２０としての所望の帯域通過特性および通過帯域外の減衰特性を実現している。なお、ＳＡＷ共振子の数や配置は、通過させたい信号の周波数帯域および通過帯域外における所望の減衰特性を得るために適宜変更しても構わない。【0050】
このような高周波モジュール１１，１２，１３，１４の共通回路構成に対して、各高周波モジュールは、具体的に次に示すような回路構成からなる。【0052】
整合回路４１は、フィルタ部２０の第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に接続されている。整合回路４１は、具体的には、図５（Ａ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に直列接続されたインダクタ４１Ｌであったり、図５（Ｂ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に直列接続されたキャパシタ４１Ｃである。整合回路４１の素子値（インダクタンスまたはキャパシタンス）は、第１外部接続端子Ｐ１側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0053】
整合回路４２は、フィルタ部２０の第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に接続されている。整合回路４２は、具体的には、図５（Ｅ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に直列接続されたインダクタ４２Ｌであったり、図５（Ｆ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に直列接続されたキャパシタ４２Ｃである。整合回路４２の素子値（インダクタンスまたはキャパシタンス）は、第２外部接続端子Ｐ２側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0054】
さらに、整合回路４１，４２の少なくとも一方は、インダクタ５０，５１の少なくとも一方に対して誘導性結合しているか、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がインダクタであれば、この整合回路は、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がキャパシタであれば、この整合回路は、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0055】
例えば、整合回路４１がインダクタ４１Ｌであれば、インダクタ４１Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４１がキャパシタ４１Ｃであれば、キャパシタ４１Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0056】
また、例えば、整合回路４２がインダクタ４２Ｌであれば、インダクタ４２Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４２がキャパシタ４２Ｃであれば、キャパシタ４２Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0057】
このような構成とすることで、結合するインダクタと整合回路とは、高周波的に接続される。例えば、整合回路４１がインダクタ４１Ｌであり、インダクタ４１Ｌとインダクタ５１とが誘導性結合した場合（図１参照）、インダクタ４１Ｌ（整合回路４１）とインダクタ５１との間に相互インダクタンスを有する誘導性結合回路が構成される。これにより、高周波信号は、第１外部接続端子Ｐ１と第２外部接続端子Ｐ２との間で、フィルタ部２０を伝搬経路とする主伝搬経路のみで伝搬されず、高周波信号の一部がインダクタ４１Ｌ（整合回路４１）、誘導性結合回路およびインダクタ５１を伝搬経路とする副伝搬経路にも伝搬される。【0058】
これにより、高周波モジュール１１としては、主伝搬経路の伝送特性と副伝搬経路の伝送特性とが合成された合成伝送特性となる。【0059】
ここで、結合する整合回路とインダクタとの結合態様および結合度を調整することで、副伝搬経路を伝搬する高周波信号の振幅および位相を調整することができる。言い換えれば、副伝搬経路の伝送特性を調整することができる。伝送特性とは、例えば減衰特性（振幅特性）や位相特性である。【0060】
さらに、この結合態様および結合度を調整することで、高周波モジュール１１として通過させたい高周波信号（所望の高周波信号）の周波数帯域の伝送特性に殆ど影響を与えることなく、通過帯域外の減衰特性にのみ副伝搬経路を設置したことによる影響を与えることができる。【0061】
そして、このように副伝搬経路の伝送特性を調整することで、高周波モジュール１１としての伝送特性を調整できる。例えば、後述するように、通過帯域外の減衰特性を調整することができる。【0062】
この際、従来構成のような高周波フィルタの伝送特性を調整するためのインダクタやキャパシタを別途必要としないので、所望の減衰特性を有する高周波フィルタを簡素な構成で実現できる。これにより、高周波フィルタを小型に形成することができる。【0063】
また、上述の結合による相互誘導分によって、インダクタ４１Ｌ（整合回路４１）およびインダクタ５１の実効的なインダクタンス値を大きくさせることができる。これにより、インダクタ４１Ｌおよびインダクタ５１の線路長をより短くすることも可能である。【0065】
整合回路４３は、フィルタ部２０の第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１とを接続する接続ライン４０１とグランドとの間に接続されている。整合回路４３は、具体的には、図５（Ｃ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１とを接続する接続ライン４０１とグランドとの間に接続されたインダクタ４３Ｌであったり、図５（Ｄ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１とを接続する接続ライン４０１とグランドとの間に接続されたキャパシタ４３Ｃである。整合回路４３の素子値（インダクタンスまたはキャパシタンス）は、第１外部接続端子Ｐ１側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0066】
整合回路４４は、フィルタ部２０の第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されている。整合回路４４は、具体的には、図５（Ｇ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されたインダクタ４４Ｌであったり、図５（Ｈ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されたキャパシタ４４Ｃである。整合回路４４の素子値（インダクタンスまたはキャパシタンス）は、第２外部接続端子Ｐ２側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0067】
さらに、整合回路４３，４４の少なくとも一方は、インダクタ５０，５１の少なくとも一方に対して誘導性結合しているか、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がインダクタであれば、この整合回路は、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がキャパシタであれば、この整合回路は、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0068】
例えば、整合回路４３がインダクタ４３Ｌであれば、インダクタ４３Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４３がキャパシタ４３Ｃであれば、キャパシタ４３Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0069】
また、例えば、整合回路４４がインダクタ４４Ｌであれば、インダクタ４４Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４４がキャパシタ４４Ｃであれば、キャパシタ４４Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0070】
このような構成とすることで、結合するインダクタと整合回路とは、高周波的に接続される。例えば、整合回路４４がキャパシタ４４Ｃであり、キャパシタ４４Ｃとインダクタ５０を構成する導体とが容量性結合した場合（図２参照）、キャパシタ４４Ｃ（整合回路４４）とインダクタ５０を構成する導体との間に結合容量を有する容量性結合回路が構成される。これにより、高周波信号は、第１外部接続端子Ｐ１と第２外部接続端子Ｐ２との間で、フィルタ部２０を伝搬経路とする主伝搬経路のみで伝搬されず、高周波信号の一部がインダクタ５０、容量性結合回路およびキャパシタ４４Ｃ（整合回路４４）を伝搬経路とする副伝搬経路にも伝搬される。【0071】
これにより、高周波モジュール１２としては、主伝搬経路の伝送特性と副伝搬経路の伝送特性とが合成された合成伝送特性となる。【0072】
このような構成の高周波モジュール１２であっても、上述の高周波モジュール１１と同様に、所望の減衰特性を、従来構成よりも簡素な構成で実現できる。【0074】
整合回路４１は、フィルタ部２０の第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に接続されている。整合回路４１は、具体的には、図５（Ａ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に直列接続されたインダクタ４１Ｌであったり、図５（Ｂ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１との間に直列接続されたキャパシタ４１Ｃである。整合回路４１の素子値（インダクタンスまたはキャパシタンス）は、第１外部接続端子Ｐ１側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0075】
整合回路４４は、フィルタ部２０の第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されている。整合回路４４は、具体的には、図５（Ｇ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されたインダクタ４４Ｌであったり、図５（Ｈ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２とを接続する接続ライン４０２とグランドとの間に接続されたキャパシタ４４Ｃである。整合回路４４の素子値（インダクタンスまたはキャパシタンス）は、第２外部接続端子Ｐ２側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0076】
さらに、整合回路４１，４４の少なくとも一方は、インダクタ５０，５１の少なくとも一方に対して誘導性結合しているか、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がインダクタであれば、この整合回路は、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がキャパシタであれば、この整合回路は、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0077】
例えば、整合回路４１がインダクタ４１Ｌであれば、インダクタ４１Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４１がキャパシタ４１Ｃであれば、キャパシタ４１Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0078】
また、例えば、整合回路４４がインダクタ４４Ｌであれば、インダクタ４４Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４４がキャパシタ４４Ｃであれば、キャパシタ４４Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0079】
これにより、高周波モジュール１３としては、フィルタ部２０を介する主伝搬経路の伝送特性と、結合部を介する副伝搬経路の伝送特性とが合成された合成伝送特性となる。このような構成の高周波モジュール１３であっても、上述の高周波モジュール１１，１２と同様に、所望の減衰特性を、従来構成よりも簡素な構成で実現できる。【0081】
整合回路４２は、フィルタ部２０の第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に接続されている。整合回路４２は、具体的には、図５（Ｅ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に直列接続されたインダクタ４２Ｌであったり、図５（Ｆ）に示す第２シリーズ接続端子Ｐ２２と第２外部接続端子Ｐ２との間に直列接続されたキャパシタ４２Ｃである。整合回路４２の素子値（インダクタンスまたはキャパシタンス）は、第２外部接続端子Ｐ２側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0082】
整合回路４３は、フィルタ部２０の第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１とを接続する接続ライン４０１とグランドとの間に接続されている。整合回路４３は、具体的には、図５（Ｃ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１と接続ライン４０１とグランドとの間に接続されたインダクタ４３Ｌであったり、図５（Ｄ）に示す第１シリーズ接続端子Ｐ２１と第１外部接続端子Ｐ１とを接続する接続ライン４０１とグランドとの間に接続されたキャパシタ４３Ｃである。整合回路４３の素子値（インダクタンスまたはキャパシタンス）は、第１外部接続端子Ｐ１側に接続される回路とフィルタ部２０とのインピーダンス整合を実現する素子値に設定されている。【0083】
さらに、整合回路４２，４３の少なくとも一方は、インダクタ５０，５１の少なくとも一方に対して誘導性結合しているか、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がインダクタであれば、この整合回路はインダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。結合している整合回路がキャパシタであれば、この整合回路は、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0084】
例えば、整合回路４２がインダクタ４２Ｌであれば、インダクタ４２Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４２がキャパシタ４２Ｃであれば、キャパシタ４２Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0085】
また、例えば、整合回路４３がインダクタ４３Ｌであれば、インダクタ４３Ｌは、インダクタ５０，５１の少なくとも一方と誘導性結合、または、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。整合回路４３がキャパシタ４３Ｃであれば、キャパシタ４３Ｃは、インダクタ５０，５１を構成する各導体の少なくとも一部と容量性結合している。【0086】
これにより、高周波モジュール１４としては、フィルタ部２０を介する主伝搬経路の伝送特性と、結合部を介する副伝搬経路の伝送特性とが合成された合成伝送特性となる。このような構成の高周波モジュール１４であっても、上述の高周波モジュール１１，１２，１３と同様に、所望の減衰特性を、従来構成よりも簡素な構成で実現できる。【0087】
図６は、整合回路とインダクタとの誘導性結合の結合度を変化させた時の高周波モジュールの通過特性の変化を示すグラフである。図６の横軸は周波数を示し、図６の縦軸は第１外部接続端子Ｐ１から第２外部接続端子Ｐ２へ伝搬する信号の減衰量を示す。図６に示す点線の特性は、整合回路とインダクタとの誘導性結合が弱い場合を示す。図６に示す実線の特性は、実線の特性よりも誘導性結合が強い場合を示す。図６に示す破線の特性は、実線の特性よりも誘導性結合が強い場合を示す。なお、本実施形態における高周波モジュールは、８００ＭＨｚ帯を通過帯域とする帯域通過フィルタである。【0088】
図６に示すように、誘導性結合が強くなるほど、通過帯域の高周波数側に現れる減衰極の周波数は高くなる。なお、図６における減衰極の周波数とは、周波数軸のほぼ中央にあるピーク周波数のことである。【0089】
また、誘導性結合を適宜設定することで、通過帯域の高周波数側の減衰特性を変化させることができる。例えば、誘導性結合が弱くなるほど、通過帯域付近での減衰量が小さいが、減衰極の周波数での減衰量を大きく取ることができる。また、誘導性結合が強くなるほど、通過帯域付近での減衰量を、より大きく取ることができる。【0090】
そして、図６に示すように、誘導性結合の強さに影響されることなく、通過帯域の周波数位置、周波数幅および挿入損失は殆ど変化しない。【0091】
したがって、本実施形態の構成を用いて、誘導性結合の結合度を適宜調整することで、通過帯域の特性を変化させることなく、高周波数側の減衰特性を所望の特性に調整することができる。言いかえれば、所望の通過帯域特性と減衰特性を有する高周波モジュールを実現することができる。【0092】
なお、図示していないが、整合回路とインダクタを構成する導体とを容量性結合させた場合、容量性結合が強くなるほど、通過帯域の高周波数側に現れる減衰極の周波数は低くなる。そして、容量性結合の強さに影響されることなく、通過帯域の周波数位置、周波数幅および挿入損失は殆ど変化しない。したがって、本実施形態の構成を用いて、容量性結合の結合度を適宜調整することで、通過帯域の特性を変化させることなく、高周波数側の減衰特性を所望の特性に調整することができる。【0094】
高周波モジュール１０１は、フィルタ部２１、第１外部接続端子Ｐ１、第２外部接続端子Ｐ２、および、フィルタ部２１の第３端子Ｐ３１，Ｐ３２を兼用する第３外部接続端子を備える。具体的な適用例として、第１外部接続端子Ｐ１は、アンテナに接続される。第２外部接続端子Ｐ２は送信回路に接続される。第３外部接続端子（第３端子Ｐ３１，Ｐ３２）は受信回路に接続される。【0095】
フィルタ部２１は、第１シリーズ接続端子Ｐ２１’、第２シリーズ接続端子Ｐ２２、第１シャント接続端子Ｐ２３、第２シャント接続端子Ｐ２４および第３端子Ｐ３１，Ｐ３２、を備える。【0096】
第１シリーズ接続端子Ｐ２１’は、接続ライン４０１を介して第１外部接続端子Ｐ１に接続されている。接続ライン４０１とグランドとの間には、上述の整合回路に対応するインダクタ４３Ｌが接続されている。第２シリーズ接続端子Ｐ２２は、接続ライン４０２を介して第２外部接続端子Ｐ２に接続されている。【0097】
第１シリーズ接続端子Ｐ２１’と第２シリーズ接続端子Ｐ２２との間には、複数のＳＡＷ共振子２０１，２０２，２０３，２０４，２０５，２０６が、複数の接続ラインにより直列接続されている。【0098】
ＳＡＷ共振子２０２とＳＡＷ共振子２０３とを接続する接続ラインは、ＳＡＷ共振子２１１を介して第１シャント接続端子Ｐ２３に接続されている。第１シャント接続端子Ｐ２３は、インダクタ５０を介してグランドに接続されている。【0099】
ＳＡＷ共振子２０４とＳＡＷ共振子２０５とを接続する接続ラインは、ＳＡＷ共振子２１２を介して第２シャント接続端子Ｐ２４に接続されている。ＳＡＷ共振子２０６と第２シリーズ接続端子Ｐ２２を接続する接続ラインは、ＳＡＷ共振子２１３を介して第２シャント接続端子Ｐ２４に接続されている。第２シャント接続端子Ｐ２４は、インダクタ６０を介してグランドに接続されている。【0100】
この構成により、フィルタ部２１は、第１シリーズ接続端子Ｐ２１’と第２シリーズ接続端子Ｐ２２との間に対して、これらＳＡＷ共振子２０１−２０８，２１１，２１２，２１３の帯域通過特性および減衰特性を組み合わせることで、フィルタ部２１の第１、第２シリーズ接続端子間としての所望の第１帯域通過特性および第１通過帯域外の第１減衰特性を実現している。【0101】
第１シリーズ接続端子Ｐ２１’と第３端子Ｐ３１，Ｐ３２との間には、ＳＡＷ共振子２２１と縦結合型ＳＡＷ共振子２３１，２３２が直列接続されている。ＳＡＷ共振子２２１および縦結合型ＳＡＷ共振子２３１，２３２は第２のフィルタ部２２を構成する。この構成により、フィルタ部２１は、第１シリーズ接続端子Ｐ２１’と第３端子Ｐ３１，Ｐ３２との間に対して、これらＳＡＷ共振子２２１，２３１，２３２の帯域通過特性および減衰特性を組み合わせることで、フィルタ部２１の第１シリーズ接続端子、第３端子間としての所望の第２帯域通過特性および第２通過帯域外の第２減衰特性を実現している。第２通過帯域は、第１通過帯域とは異なる周波数帯域であり、第２通過帯域は、第１通過帯域外の減衰帯域範囲内となるように設定されている。【0102】
これにより、フィルタ部２１は、第１シリーズ接続端子Ｐ２１’を共通端子とし、第２シリーズ接続端子Ｐ２２および第３端子Ｐ３１，Ｐ３２をそれぞれ個別端子とするデュプレクサとして機能する。【0103】
さらに、高周波モジュール１０１では、インダクタ５０とインダクタ４３Ｌとを誘導性結合させる。そして、この結合度を調整することで、第１減衰特性を調整することができる。【0104】
ここで、本実施形態の構成を用いれば、第２通過帯域に重ねるように、第１減衰特性における減衰量を大きく取る周波数帯域の帯域幅および減衰量を調整することができる。これは、インダクタ５０とインダクタ４３Ｌとの結合度を調整すれば可能である。【0105】
図８は、整合回路とインダクタとの誘導性結合の結合度を変化させた時の高周波モジュールの第２外部接続端子と第３外部接続端子との間のアイソレーションの変化を示すグラフである。図８の横軸は周波数を示し、図８の縦軸はアイソレーション量を示す。図８ではアイソレーション量が低いほど、第２シリーズ接続端子、第３端子間で強くアイソレーションされていることを示している。図８に示す点線の特性は、誘導性結合が弱い場合を示す。図８に示す実線の特性は、点線の特性よりも誘導性結合が強い場合を示す。図８に示す破線の特性は、実線の特性よりも誘導性結合が強い場合を示す。【0106】
図８に示すように、誘導性結合が強くなるほど、受信回路Ｒｘ（第３端子側）の通過帯域付近に現れる減衰極の周波数は高くなる。このため、誘導性結合を調整することにより、受信回路Ｒｘの通過帯域のアイソレーション量およびアイソレーション特性を調整することができる。また、図８に示すように、誘導性結合を調整しても、送信回路Ｔｘ（第２端子側）の通過帯域のアイソレーション量およびアイソレーション特性は殆ど変化しない。【0107】
このように、高周波モジュール１０１の構成を用いることで、第２シリーズ接続端子、第３端子間のアイソレーション特性を適切に調整することができる。すなわち、送信回路と受信回路との間のアイソレーション特性を最適化することができる。【0108】
なお、図示していないが、整合回路としてインダクタ４３Ｌの代わりにキャパシタ４３Ｃを用いて、その整合回路とインダクタを構成する導体とを容量性結合させた場合、容量性結合が強くなるほど、受信回路Ｒｘの通過帯域付近に現れる減衰極の周波数は低くなる。このため、容量性結合を調整することにより、受信回路Ｒｘ（第３端子側）の通過帯域のアイソレーション量およびアイソレーション特性を調整することができる。また、容量性結合を調整しても、送信回路Ｔｘの通過帯域のアイソレーション量およびアイソレーション特性は殆ど変化しない。このように、容量性結合を適宜調整することによっても、第２シリーズ接続端子、第３端子間のアイソレーション特性を適切に調整することができる。【0109】
以上のような構成からなる高周波モジュールは、次に示すような構造によって実現することができる。なお、以下では、上述のデュプレクサ構成からなる高周波モジュール１０１を構造的に実現する例を示す。【0110】
（第１の構造）図９は、高周波モジュールの主要構造を示す側面概念図である。高周波モジュール１０１は、積層基板１００、フィルタ基板２００、カバー層２９０、側面カバー層２９１、実装型回路素子４３０を備える。
【0111】
積層基板１００は、複数の誘電体層を積層してなる。積層基板１００の天面（実装面）１００Ｓおよび内層には、所定パターンの電極が形成されており、高周波モジュール１０１のフィルタ部２１を除く配線パターンやインダクタ５０が形成されている。【0112】
インダクタ５０は、一部が分断された管状の線状電極（線状導体）から構成されている。この線状電極の一方端は、ビア導体４３１Ｖを介して、フィルタ部２１の第１シャント接続端子Ｐ２３となる実装用電極２９４が実装されるランド電極に接続されている。ランド電極は、積層基板１００の天面１００Ｓに形成されている。インダクタ５０を構成する線状電極の他方端は、ビア導体４３２Ｖを介して、積層基板１００内に形成された内部グランドパターンに接続されている。【0113】
積層基板１００の底面１００Ｒには、外部接続用電極が形成されており、これら外部接続用電極により、上述の第１外部接続端子Ｐ１、第２外部接続端子Ｐ２、第３外部接続端子が実現される。【0114】
フィルタ部２１は、フィルタ基板２００、カバー層２９０、側面カバー層２９１、接続電極２９３、および実装用電極２９４によって形成されている。【0115】
フィルタ基板２００は、平板状の圧電基板からなる。フィルタ基板２００の第１主面には、フィルタ電極や配線パターンが形成されている。フィルタ電極は、例えば、所謂ＩＤＴ電極からなる。このように、圧電基板の主面にＩＤＴ電極を形成することで、上述の各ＳＡＷ共振子を実現することができる。フィルタ基板２００の第１主面側には、平板状のカバー層２９０が配置されている。カバー層２９０は、平板状の絶縁性材料からなり、平面視してフィルタ基板２００と同じ形状からなる。また、カバー層２９０は、平面視して、フィルタ基板２００と重なるように配置されており、フィルタ基板２００の第１主面から所定距離の間隔を空けて配置されている。【0116】
フィルタ基板２００の第１主面とカバー層２９０との間には、側面カバー層２９１が配置されている。側面カバー層２９１も絶縁性材料からなり、平面視して、フィルタ基板２００およびカバー層２９０の全周に亘って、外周端から内側へ所定幅の範囲にのみ形成されている。すなわち、側面カバー層２９１は、中央に開口を有する枠状の構造である。【0117】
このように、カバー層２９０と側面カバー層２９１が配置されることで、フィルタ基板２００の第１主面のフィルタ電極が形成される領域は、フィルタ基板２００、カバー層２９０、および側面カバー層２９１によって密閉空間２９２内に配置される。これにより、ＳＡＷ共振子の共振特性を向上させることができ、フィルタとしての所望の特性を精確に実現することができる。【0118】
接続電極２９３は、フィルタ基板２００の第１主面に一方端が接し、他方端がカバー層２９０におけるフィルタ基板２００側と反対側の面に露出する形状からなる。この際、接続電極２９３は、側面カバー層２９１およびカバー層２９０を貫通するように形成されている。接続電極２９３の一方端は、フィルタ基板２００の第１主面に形成された配線パターンに接続されている。【0119】
実装用電極２９４は、接続電極２９３の他方端に接続し、カバー層２９０におけるフィルタ基板２００側と反対側の面から突出する形状で形成されている。この接続電極２９３と実装用電極２９４の組を複数設けることにより、上述のフィルタ部２１の第１シリーズ接続端子Ｐ２１’、第２シリーズ接続端子Ｐ２２、第３端子Ｐ３１，Ｐ３２、第１シャント接続端子Ｐ２３および第２シャント接続端子Ｐ２４が実現される。なお、接続電極２９３の他方端に半田やＡｕ等を用いたバンプを形成し、そのバンプを介して実装用電極２９４と接続してもよい。【0120】
以上のような構成とすることで、フィルタ部２１は、所謂ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）の構造となり、フィルタ部２１を小型に形成することができる。【0121】
そして、このＷＬＰ構造のフィルタ部２１は、積層基板１００の天面１００Ｓに実装されている。これにより、フィルタ部２１は、第１外部接続端子Ｐ１、第２外部接続端子Ｐ２、第３外部接続端子に接続される。【0122】
インダクタ４３Ｌは、実装型回路素子４３０によって実現される。具体的には、実装型回路素子４３０は、絶縁性材料からなる直方体形状の筐体を備え、当該筐体の内部に、インダクタ４３Ｌとなるスパイラル電極が形成されている。スパイラル電極は、筐体の外周に沿って伸長し一部が分断された管状の線状電極と層間接続電極によって実現される。各層の線状電極は、層間接続電極によって一本の線状電極になるように接続されている。スパイラル電極の両端は、筐体の対向する両端面に形成された外部接続電極に接続されている。【0123】
このような構成からなる実装型回路素子４３０は、スパイラル電極の中心軸が天面１００Ｓに直交するように、積層基板１００の天面１００Ｓに実装されている。ここで、フィルタ部２１の第１シリーズ接続端子Ｐ２１’と第１外部接続端子Ｐ１との接続ラインが積層基板１００の天面１００Ｓおよび内部に形成され、グランド電極が積層基板１００の内部に形成されている。そして、この接続ラインおよびグランド電極は実装型回路素子４３０の実装用ランドに接続されている。これにより、インダクタ４３Ｌがフィルタ部２１の第１シリーズ接続端子Ｐ２１’と第１外部接続端子Ｐ１との接続ラインとグランドとの間に接続される構造を実現できる。【0124】
なお、積層基板１００の天面１００Ｓに形成された線状電極によりインダクタ４３Ｌを実現してもよい。【0125】
そして、インダクタ４３Ｌを実現する実装型回路素子４３０と、インダクタ５０を構成する線状電極とを近接して配置する。これにより、実装型回路素子４３０のスパイラル電極からなるインダクタ４３Ｌと、積層基板１００内の線状電極からなるインダクタ５０との間で、図９の太破線矢印に示すように、誘導性結合を生じさせることができる。このような構成とすることで、減衰特性調整用の素子を別途設けることなく、所望の減衰特性を有する高周波モジュール１０１を実現することができる。【0126】
この際、インダクタ５０を構成する線状電極と、インダクタ４３Ｌを構成するスパイラル電極との距離を変化させることで、インダクタ４３Ｌとインダクタ５０との結合度を調整できる。これにより、高周波モジュール１０１の減衰特性を調整することができ、所望とする減衰特性をより精確に実現することができる。【0127】
図１０は、高周波モジュールの第１の構造における第１変形例の主要構造を示す平面概念図である。フィルタ部２１には、フィルタ基板２００の第１主面にフィルタ電極が形成されることにより、ＳＡＷ共振子２０１−２０６，２１１−２１３が実現されている。フィルタ基板２００の第１主面には、ＳＡＷ共振子２０１−２０６の間、およびＳＡＷ共振子２０１と第１シリーズ接続端子Ｐ２１’との間を接続する接続ライン４０５が形成されている。なお、図１０では、接続ライン４０５の一部を図示している。【0128】
フィルタ部２１は平面視で矩形状になっている。フィルタ部２１には、平面視で長手方向に平行な辺に沿って、８つの実装用電極２９４が形成されている。実装用電極２９４のうち３つは、それぞれ、第２外部接続端子Ｐ２および第３外部接続端子Ｐ３１，Ｐ３２に接続されている。実装用電極２９４のうち２つはグランドに接続されている。実装用電極２９４のうち３つは、それぞれ、第１シリーズ接続端子Ｐ２１’、第１シャント接続端子Ｐ２３および第２シャント接続端子Ｐ２４に対応している。【0129】
積層基板１００の内層には、線状電極パターンによりインダクタ５０，６０が形成されている。インダクタ５０は、平面視でフィルタ部２１の短手方向に平行な辺の近傍に形成されている。インダクタ６０は、平面視でフィルタ部２１の長手方向に平行な辺の近傍に形成されている。実装型回路素子４３０は、インダクタ５０に対してフィルタ部２１側の反対側に、インダクタ５０に近接するように配置されている。フィルタ基板２００上に形成された接続ライン４０５とインダクタ５０とが最も近接する部分の距離は、実装型回路素子４３０とインダクタ５０とが最も近接する部分の距離よりも遠くなっている。フィルタ基板２００上に形成された接続ライン４０５と実装型回路素子４３０とが最も近接する部分の距離は、実装型回路素子４３０とインダクタ５０とが最も近接する部分の距離よりも遠くなっている。【0130】
フィルタ基板２００上のＴｘ側の直列接続されるフィルタ素子（ＳＡＷ共振子２０１−２０６）間あるいはそのフィルタ素子と整合回路（インダクタ４３Ｌ）間の接続ライン４０５と、インダクタ５０とが誘導性結合すると、高周波モジュール１０１の減衰特性を向上させるために必要なインダクタ５０と整合回路を構成するインダクタ４３Ｌとの間の誘導性結合に影響を与え、高周波モジュール１０１の減衰特性の改善効果が低下するおそれがある。そこで、インダクタ５０を積層基板１００内に配置したとき、そのインダクタ５０とフィルタ基板２００において直列腕を構成するフィルタ素子間あるいはそのフィルタ素子と整合回路間の接続ライン４０５との距離を遠くすることにより、発生する誘導性結合を小さくすることができ、所望の減衰特性を得ることができる。なお、減衰特性が悪化する原因として、接続ライン４０５と実装型回路素子４３０との誘導性結合も挙げられる。実装型回路素子４３０と接続ライン４０５との距離を遠くすることにより、その誘導性結合を小さくすることができる。【0131】
また、接続ライン４０５とインダクタ５０との間の誘導性結合を抑制するために、両者で発生する磁界が直交するようなインダクタ５０の配線形状にしても構わない。例えば、接続ライン４０５がフィルタ基板２００上に直線状に形成されている場合、その直線状配線の周囲にループ状に磁界が発生する。このループ状の磁界に直交するようにインダクタ５０の磁界を発生させるためには、ループ状磁界の中心軸に直交する中心軸を持つような磁界を発生させる配線形状にすればよい。【0132】
なお、本実施例において、実装型回路素子４３０とインダクタ５０とを入れ替えて配置してもよい。【0133】
図１１は、高周波モジュールの第１の構造における第２変形例の主要構造を示す平面概念図である。接続ライン４０５は、平面視でフィルタ部２１の短手方向に平行な辺に最も近接している。インダクタ５０は、平面視でフィルタ部２１の長手方向に平行な辺の近傍に形成されている。すなわち、インダクタ５０は、フィルタ基板２００において接続ライン４０５が最も近接する辺とは異なるフィルタ基板４０５の所定の辺に近接して配置されている。実装型回路素子４３０は、平面視でフィルタ部２１の長手方向に平行な辺の近傍において、インダクタ５０に近接して配置されている。実装型回路素子４３０の短手側面はフィルタ部２１の側面と対向している。【0134】
上述のように、フィルタ基板２００上の接続ライン４０５が最も近接するフィルタ基板２００の辺（図１１においてフィルタ基板２００の下側の辺）とは異なる辺に近接させてインダクタ５０の配線を配置する。接続ライン４０５とインダクタ５０とを離間して配置できるので、所望の減衰特性が得られる。【0135】
なお、図１０において記載したが、本実施例においてもインダクタ５０と実装型回路素子４３０の位置を入れ替えても構わない。また、実装型回路素子４３０をフィルタ基板２００の主面方向から平面視して９０°回転して配置しても構わない。【0136】
図１２は、高周波モジュールの第１の構造における第３変形例の主要構造を示す側面概念図である。インダクタ５０は、積層基板１００内ではなく、カバー層２９０に形成されている。インダクタ５０は、一部が分断された管状の線状電極から構成されている。そして、インダクタ４３Ｌを実現する実装型回路素子４３０と、インダクタ５０を構成する線状電極とは近接して配置されている。これにより、上述と同様に、インダクタ４３Ｌとインダクタ５０との間で、図１２の太破線矢印に示すように、誘導性結合を生じさせることができる。なお、インダクタ５０はフィルタ基板２００上に形成された接続ラインで発生する磁界に直交するような磁界が発生するような形状でも構わない。【0138】
積層基板１００は、複数の誘電体層を積層してなる。積層基板１００の天面（実装面）１００Ｓおよび内層には、所定パターンの電極が形成されている。積層基板１００の天面１００Ｓには、フィルタ部２１および実装型回路素子４３０，５００が実装されている。【0139】
フィルタ部２１は、第１の構造で示したＷＬＰ構造を有する。実装型回路素子４３０は第１の構造で示したものと同様に構成されている。すなわち、実装型回路素子４３０は、絶縁性材料からなる直方体形状の筐体を備え、当該筐体の内部に、インダクタ４３Ｌとなるスパイラル電極が形成されている。実装型回路素子５００は、絶縁性材料からなる直方体形状の筐体を備え、当該筐体の内部に、インダクタ５０となるスパイラル電極が形成されている。その他の構成は実装型回路素子４３０と同様に構成されている。【0140】
フィルタ部２１および実装型回路素子４３０，５００は、図７の回路構成を実現するように、積層基板１００の天面１００Ｓおよび内層に形成された配線パターンにより接続されている。【0141】
実装型回路素子４３０の長手側面と実装型回路素子５００の長手側面とが近接して対向するように、実装型回路素子４３０，５００を配置している。これにより、実装型回路素子４３０のスパイラル電極からなるインダクタ４３Ｌと、実装型回路素子５００のスパイラル電極からなるインダクタ５０との間で、図１３の太破線矢印に示すように、誘導性結合を生じさせることができる。この際、実装型回路素子４３０と実装型回路素子５００との間の距離、実装型回路素子４３０，５００の向き等を調整することにより、インダクタ４３Ｌとインダクタ５０との結合度を調整できる。これにより、高周波モジュール１０１Ａの減衰特性を調整することができ、所望とする減衰特性をより精確に実現することができる。【0142】
なお、図１３では、実装型回路素子４３０の長手側面と実装型回路素子５００の長手側面とが対向するように配置した例を示した。しかしながら、実装型回路素子４３０の短手側面（外部接続電極が形成される端面）と実装型回路素子５００の長手側面とが対向するように配置してもよい。ただし、実装型回路素子４３０の長手側面と実装型回路素子５００の長手側面とが対向するように配置することで、より強い誘導性結合を、より簡単に実現することができる。【0143】
また、図１３では、スパイラル電極の中心軸が積層基板１００の天面１００Ｓに直交するように、実装型回路素子４３０，５００を実装する例を示したが、スパイラル電極の中心軸が積層基板１００の天面１００Ｓに平行になるように、実装型回路素子４３０，５００を実装してもよい。【0144】
（第３の構造）図１４は、高周波モジュールの主要構造を示す側面概念図である。図１４に示す高周波モジュール１０１Ｂは、所謂ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造で実現されている。
【0145】
高周波モジュール１０１Ｂは、フィルタ基板２００を備える。フィルタ基板２００の第１主面には、上述のようにフィルタ部２１を実現するフィルタ電極や配線パターンが形成されている。【0146】
高周波モジュール１０１Ｂは、さらにフィルタ実装用基板２８０を備える。フィルタ実装用基板２８０は、例えばアルミナ基板からなり、平面視した面積がフィルタ基板２００よりも所定量大きい。フィルタ実装用基板２８０には、所定パターンの電極が形成されている。【0147】
フィルタ基板２００は、第１主面がフィルタ実装用基板２８０側になるように、バンプ導体２８１によってフィルタ実装用基板２８０の天面（実装面）２８０Ｓに実装されている。また、フィルタ実装用基板２８０の天面２８０Ｓには、インダクタ４３Ｌを構成する実装型回路素子４３０が実装されている。フィルタ実装用基板２８０の底面２８０Ｒには、インダクタ５０を構成する線状電極および外部接続用バンプ導体２８２が形成されている。【0148】
フィルタ実装用基板２８０の天面２８０Ｓには、樹脂層２８３が塗布されている。ただし、フィルタ電極には樹脂層２８３は塗布されておらず、フィルタ電極の部分は中空構造となっている。これにより、フィルタ電極および配線パターンが外部環境に曝されることを防止でき、ＳＡＷ共振子の共振特性を向上させることができ、フィルタとしての所望の特性を精確に実現することができる。【0149】
インダクタ４３Ｌを構成するスパイラル電極とインダクタ５０を構成する線状電極とが、平面視して少なくとも一部が重なるように配置する。これより、図１４に示すように、インダクタ４３Ｌとインダクタ５０の間に誘導性結合を生じさせることができる。特に、本実施形態の構成では、インダクタ４３Ｌを構成するスパイラル電極とインダクタ５０を構成する線状電極との間隔（距離）を短くすることができるので、より強い誘導性結合を容易に実現することができる。【0150】
また、高周波モジュール１０１Ｂ全体がＣＳＰ構造であるので、高周波モジュール１０１Ｂを小型且つ薄型で実現することができる。【0151】
なお、上述の各実現構造では、整合回路としてインダクタを用いる例を示したが、整合回路がキャパシタの場合についても、同様の構造で実現することができる。例えば、スパイラル電極を有する実装型回路素子４３０の代わりに、実装型の積層コンデンサ素子を用いればよい。【0152】
また、前記複数の実施例において、インダクタとして用いた実装型回路素子の内部の配線は、実装型回路素子を実装する積層基板１００の天面１００Ｓに垂直な方向に磁界が発生する構成となっているが、特にこの構成に限定するものではない。不要な誘導性結合を発生させないために、発生する磁界の方向が積層基板１００の天面１００Ｓに平行な方向になるような内部配線を備えた実装型回路素子を使用しても構わない。【0153】
また、整合回路とインダクタとの結合は、間に介するＳＡＷ共振子が多いほど、減衰特性に与える影響を大きくすることができる。例えば、第１の構造（図９参照）であれば、インダクタ５０を構成する線状電極と実装型回路素子４３０との位置関係が同じであれば、間に介するＳＡＷ共振子が多い整合回路とインダクタとを結合させるほど、減衰特性に与える影響を大きくすることができる。なお、整合回路４１−４４は、インダクタを複数、キャパシタを複数、あるいは、インダクタとキャパシタとを組み合わせた複合回路としても構わない。【0154】
また、上述のフィルタ部２０は、所謂ラダー接続型フィルタであったが、フィルタ部は、例えば、縦結合共振器フィルタであってもよい。この場合でも、上述の整合回路とインダクタとの間の誘導性結合また容量性結合を調整することにより、所望の減衰特性を有する高周波モジュールを実現することができる。【0155】
また、本発明は、所謂ベアチップ型のフィルタ部を用いた高周波モジュールに適用することもできる。【符号の説明】
【0156】
１１，１２，１３，１４，１０１，１０１Ａ，１０１Ｂ：高周波モジュール、２０，２１：フィルタ部、
２２：第２のフィルタ部
２０１−２０８，２１１−２１４，２２１：ＳＡＷ共振子、
２３１，２３２：縦結合型ＳＡＷ共振子、
４１，４２：（シリーズ接続型の）整合回路、
４３，４４：（シャント接続型の）整合回路、
４１Ｌ，４２Ｌ，４３Ｌ，４４Ｌ：インダクタ、
４１Ｃ，４２Ｃ，４３Ｃ，４４Ｃ：キャパシタ、
４０１，４０２，４０５：接続ライン、
５０，５１，６０：インダクタ、
Ｐ１：第１外部接続端子、
Ｐ２：第２外部接続端子、
Ｐ２１，Ｐ２１’：第１シリーズ接続端子、
Ｐ２２：第２シリーズ接続端子、
Ｐ３１，Ｐ３２：第３端子、
Ｐ２３，Ｐ２３１，Ｐ２３２：第１シャント接続端子、
Ｐ２４：第２シャント接続端子、
１００：積層基板、
１００Ｓ，２８０Ｓ：天面、
１００Ｒ，２８０Ｒ：底面、
２００：フィルタ基板、
２８０：フィルタ実装用基板、
２８１：バンプ導体、
２８２：外部接続用バンプ導体、
２８３：樹脂層、
２９０：カバー層、
２９１：側面カバー層、
２９２：密閉空間
２９３：接続電極、
２９４：実装用電極、
４３０，５００：実装型回路素子、
４３１Ｖ，４３２Ｖ：ビア導体