特許 6185969 シリアル制御された資源を使用して装置を検査するための方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6185969

(24)【登録日】2017年8月4日

(45)【発行日】2017年8月23日

(54)【発明の名称】シリアル制御された資源を使用して装置を検査するための方法及び装置

(51)【国際特許分類】

   G01R 31/28 20060101AFI20170814BHJP

   G01R 1/073 20060101ALI20170814BHJP

   H01L 21/66 20060101ALI20170814BHJP

【ＦＩ】

   G01R31/28 K

   G01R1/073 E

   H01L21/66 B

【請求項の数】6

【外国語出願】

【全頁数】13

(21)【出願番号】特願2015-187934(P2015-187934)

(22)【出願日】2015年9月25日

(62)【分割の表示】特願2010-526068(P2010-526068)の分割

【原出願日】2008年9月24日

(65)【公開番号】特開2015-232580(P2015-232580A)

(43)【公開日】2015年12月24日

【審査請求日】2015年10月20日

(31)【優先権主張番号】11/861,223

(32)【優先日】2007年9月25日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】505377474

【氏名又は名称】フォームファクター， インコーポレイテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ベリー，トミー エドワード

【審査官】 續山 浩二

(56)【参考文献】

【文献】 特開平０２−２３７０４７（ＪＰ，Ａ）

【文献】 特開２００７−０３４８８５（ＪＰ，Ａ）

【文献】 国際公開第２００５／１０３７４０（ＷＯ，Ａ２）

【文献】 特開平０６−３４２０３７（ＪＰ，Ａ）

【文献】 特開２００４−０９５８０２（ＪＰ，Ａ）

【文献】 特開昭６３−１１１４７９（ＪＰ，Ａ）

【文献】 特開２０００−３５７７１８（ＪＰ，Ａ）

【文献】 特開２００４−３１９５４２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ ３１／２８

Ｇ０１Ｒ １／０７３

Ｈ０１Ｌ ２１／６６

(57)【特許請求の範囲】

【請求項1】

それぞれ少なくとも１つの検査制御信号を提供する少なくとも１つのシリアル制御回線と、チェーンを形成するよう連続して接続された複数の集積回路（ＩＣ）と、を備えるプローブアセンブリであって、
前記チェーンが、前記少なくとも1つのシリアル制御回線に接続され、
前記複数のＩＣが、前記少なくとも１つの検査制御信号に応答して検査資源と検査プローブとの間の検査信号を選択的に通信し、
前記少なくとも１つのシリアル制御回線が、第１の検査制御信号を提供する第１のシリアル制御回線と、第２の検査制御信号を提供する第２のシリアル制御回線と、を有し、
前記複数のＩＣにおける前記検査資源が、前記第１の検査制御信号に応答する第１の検査資源チェーンと、前記第２の検査制御信号に応答する第２の検査資源チェーンと、を有し、
前記第１の検査資源チェーンが、デジタル資源を含み、前記第２の検査資源チェーンが、電力資源及びアナログ資源の少なくとも一方を含む、プローブカードアセンブリ。

【請求項2】

前記複数のＩＣのそれぞれが、少なくとも１つの制御グループを備え、それぞれが、
前記少なくとも１つの検査制御信号の検査制御信号のビットを格納するよう構成されたシフトレジスタと、
前記シフトレジスタに接続され、前記ビットに応答して複数の前記検査信号の少なくとも１つのソース又はシンクを提供するよう構成された複数の前記検査資源と、
を含む、請求項１に記載のプローブカードアセンブリ。

【請求項3】

少なくとも１つの前記複数の検査資源が、少なくとも１つの前記ビットに応答して、それぞれ少なくとも１つの前記複数の検査信号を生成するよう構成された、請求項２に記載のプローブカードアセンブリ。

【請求項4】

少なくとも１つの前記複数の検査資源が、少なくとも１つの前記ビットに応答して、それぞれ少なくとも１つの前記複数の検査信号を切り替えるよう構成された、請求項２に記載のプローブカードアセンブリ。

【請求項5】

検査システムコントローラへ接続するためのコネクタと前記検査システムコントローラからのそれぞれ少なくとも１つの検査制御信号を提供する少なくとも１つのシリアル制御回線とを含むプリント配線基板と、検査プローブと前記少なくとも１つのシリアル制御回線に接続された少なくとも１つの集積回路（ＩＣ）を支持するプローブヘッドと、を備える検査アセンブリであって、
前記少なくとも１つのＩＣが、前記少なくとも１つの検査制御信号に反応して、検査資源と検査プローブとの間の検査信号を選択的に通信し、
前記少なくとも１つのシリアル制御回線が、第１の検査制御信号を提供する第１のシリアル制御回線と、第２の検査制御信号を提供する第２のシリアル制御回線と、を有し、
前記少なくとも１つのＩＣにおける前記検査資源が、前記第１の検査制御信号に応答する第１の検査資源チェーンと、前記第２の検査信号に応答する第２の検査資源チェーンと、を有し、
前記第１の検査資源チェーンが、デジタル資源を含み、前記第２の検査資源チェーンが、電力資源及びアナログ資源の少なくとも一方を含む、検査アセンブリ。

【請求項6】

前記少なくとも１つのＩＣが、チェーンを形成するよう連続して接続された複数のＩＣを含み、前記チェーンが前記少なくとも１つのシリアル制御回線に接続される、請求項５に記載の検査アセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野
[0001] 本発明の実施形態は、一般に、半導体装置の検査のためのウェーハプローブカードに関し、より具体的には、ウェーハプローブカードの性能を高めることに関する。

【背景技術】

【0002】

関連技術の説明
[0002] 検査は、使用のための半導体装置の製造における重要な過程である。通常、部分的又は完全に完成された半導体装置は、被検査装置（ＤＵＴ）とも呼ばれる検査されるべき装置の上面に配置された端子を、例えば、プローブカードアセンブリに含まれる、検査システムの一部としての弾性接触要素に接触させることによって検査される。検査システムコントローラは、一連の検査チャンネル上でＤＵＴへの及びＤＵＴからの検査信号を送受信するようプローブカードアセンブリに接続されうる。検査システムコントローラは、チャネルの数を増やすこと、それゆえ、並行して検査されることができる装置の数（マルチサイト検査と呼ばれることもある。）を増やすよう発展してきた。残念なことに、ウェーハごとのＤＵＴの数は、一般的に、検査システムコントローラの発展を追い越してきた。従来、利用可能なチャネルは、通常、１つのウェーハ上の全てのＤＵＴを同時に検査するためには十分ではない。

【0003】

[0003] いくつかの検査システムは、マルチサイト検査構成において、サイトごとに共通する検査信号を有しうる。共通の検査信号（グローバル検査信号と呼ばれることもある。）は、単一のタッチダウンで検査されている複数のＤＵＴに適用できる検査信号である。ウェーハ上の構成要素の検査を限られた数の検査チャンネルで提供する１つの技術は、プローブカードアセンブリ内の検査システムコントローラからの信号を複数の伝送線へファンアウトすることである。つまり、通常なら単一のＤＵＴに提供される検査信号が、プローブカードアセンブリにおいて複数のＤＵＴにファンアウトされることができる。この技術は、固定数の検査システムチャンネルのための単一のタッチダウン中に、同時に多数のＤＵＴの検査を行うことを可能にする。

【0004】

[0004] 単一のタッチダウンで検査されるＤＵＴの数が増えるにつれ、検査システムコントローラからのグローバル信号のファンアウトは、実施が困難になるか、さもなければ実施不能になる。同時に検査されるＤＵＴが増えると、プローブカードアセンブリにおいて必要とされるファンアウト配線が増える。プローブカードアセンブリ上に数千の配線を含むことは、プローブカードアセンブリの構成要素の必要となる領域及び複雑さという点並びにコスト面で望ましくない。

【0005】

[0005] よって、上述の不備の少なくともいくつかの克服を試みる、半導体装置を検査する方法及び装置が当業界で必要とされている。

【発明の概要】

【課題を解決するための手段】

【0006】

[0006] 本発明の実施形態は、被検査装置（ＤＵＴ）の検査のための装置に関連することができる。いくつかの実施形態において、装置は、テスト回路に接続されたシリアル化された入力を有する集積回路（ＩＣ）を含むことができ、検査回路は、シリアル化された入力上の検査制御信号に応答し、ＤＵＴと検査信号を選択的に通信させる。

【0007】

[0007] 本発明の実施形態は、プローブカードアセンブリに関し得る。いくつかの実施形態では、プローブカードアセンブリは、それぞれ少なくとも１つの検査信号を提供する少なくとも１つのシリアル制御回線、及び、チェーン（chain）を形成するよう連続して接続された複数の集積回路（ＩＣ）を含むことができ、そのチェーンは、少なくとも１つのシリアル制御回路に接続され、複数のＩＣは、少なくも１つの検査制御信号に応答して検査資源及び検査プローブ間で選択的に検査信号を通信する。

【0008】

[0008] 本発明の実施形態は、検査アセンブリに関し得る。いくつかの実施形態において、検査アセンブリは、検査システムコントローラに接続するためのコネクタ及び検査システムコントローラからそれぞれ少なくとも１つの検査制御信号を提供する少なくとも１つのシリアル制御回線を含むプリント配線板、並びに、検査プローブ及び少なくとも１つのシリアル制御回線に接続した少なくとも１つの集積回路（ＩＣ）を支持するプローブヘッド、を含むことができ、少なくとも１つのＩＣは、少なくも１つの検査制御信号に応答して検査資源及び検査プローブ間で選択的に検査信号を通信する。

【0009】

[0009] 本発明の実施形態は、プローブカードアセンブリを使用しウェーハ上の構成要素を検査する方法に関し得る。いくつかの実施形態では、プローブカードアセンブリを使用しウェーハ上の構成要素を検査する方法は、複数の集積回路（ＩＣ）を備えるチェーンを介して検査制御信号をシリアルにシフトすること、検査制御信号に応答して検査資源から検査プローブへ検査信号を選択的に接続すること、検査資源において検査プローブから検査結果信号を取得すること、及び検査結果信号を取得するためにチェーンからシリアルにリードバックすること、を含むことができる。

【図面の簡単な説明】

【0010】

[0010] 本発明の多様な実施形態の特徴が詳細に理解されるように、上に簡潔に要約され以下に十分に記載される本発明のより具体的な記載は、そのいくつかが添付の図面に図示される実施形態を参照することで理解されるだろう。しかしながら、本発明が、他の同等の効果的な実施形態を認めることから、添付の図面は、本発明の典型的な実施形態を図示するのみであり、それゆえ、その要旨を限定すると考えられないということに留意されたい。

【図1】[0011] 図１は、本発明のいくつかの実施形態に従う検査システムを示すブロック図である。

【図2】[0012] 図２は、本発明のいくつかの実施形態に従うプローブカードアセンブリを示す。

【図3】[0013] 図３は、本発明のいくつかの実施形態に従う検査資源の制御グループを示す回路図である。

【図4】[0014] 図４は、本発明のいくつかの実施形態に従うプローブカードアセンブリ上の構成要素を示す回路図である。

【図5】[0015] 図５は、本発明の実施形態に従うプローブカードアセンブリを使用してウェーハ上の構成要素を検査する方法を示すフロー図である。

【0011】

[0016] 可能な場合、同一の参照符号は、本明細書中では図中で共通する同一の要素を指示するために使用されている。図面において使用される図画は、例示目的のために簡略化されており、実際の尺度に必ずしも基づかない。

【発明を実施するための形態】

【0012】

[0017] 本発明は、シリアル制御された資源を使用して装置を検査する方法及び装置を提供する。資源は、ＩＣの１つ以上のチェーンを形成するように接続されたＩＣに含まれうる。ＩＣ中の資源は異なる種類でありうる。資源のそれぞれは、各ＩＣへの１つ以上のシリアルインターフェースを使用して独立に制御される。例えば、単一のシリアル制御回路は、異なる種類でありうる複数の資源を制御するために使用されうる。シリアルとは、シリアル制御線にある信号が逐次ビットストリームとして伝送（すなわち、ビット単位で伝送）されうることを意味する。資源は、複数の装置の検査信号のソースとして、複数の装置からの検査信号のシンクとして、又は検査信号のソース及びシンクとして使用されうる。複数の資源を制御するために１つ以上のシリアル制御回線を使用することは、プローブカードアセンブリ上で必要となる導体の数を大幅に減らしうる。本発明のこれらの及び他の態様及び実施形態は、以下に詳細に記載される。

【0013】

[0018] 図１は、本発明のいくつかの実施形態に従う検査システム１００を示すブロック図である。検査システム１００は通常、検査システムコントローラ１０２、検査計器１０４及びプローバー１０６含むことができる。検査システムコントローラ１０２は、通信リンク１０８によって、検査計器１０４に接続されることができる。プローバー１０６は、検査される被検査装置（ＤＵＴ１１２）を搭載するステージ１１０、プローブカードアセンブリ１１４を含みうる。ＤＵＴ１１２は、検査すべきいずれの電子装置であってもよい。好適なＤＵＴの非限定的な例は、単体化されていない（unsingulated）半導体ウェーハの１つ以上のダイ、ウェーハから単体化された１つ以上の半導体ダイ（パッケージング済み又はパッケージングされていない）、キャリア又は他の保持装置に配置されたアレイ状の単体化された半導体ダイ、１つ以上のマルチダイ電子モジュール、１つ以上のプリント配線基板又はその他の電子装置を含む。本明細書において使用するＤＵＴという用語は、１つ又は複数のこのような電子装置を指すことができる。プローブカードアセンブリ１１４は、ＤＵＴ１１２に接触するプローブ１１６（検査プローブとも呼ばれる。）を含むことができる。ステージ１１０は、プローブ１１６でＤＵＴ１１２に接触するために移動可能である。

【0014】

[0019] プローブカードアセンブリ１１４は、ＤＵＴ１１２への検査信号のソース、ＤＵＴ１２からの検査信号のシンク、又はＤＵＴ１１２への検査信号及びＤＵＴ１１２からの検査信号のソース及びシンクの両方を提供するための電子装置１２０を含むことができる。検査信号のソース又はシンクは、本明細書において、検査資源又は資源と呼ばれうる。いくつかの実施形態において、電子装置１２０は、１つ以上の検査資源のチェーンを含みうる。検査資源のそれぞれのチェーンは、本明細書において検査制御信号と呼ばれるシリアル制御信号を使用してシリアル制御される。検査信号と検査制御信号の違いに留意されたい。検査信号は、検査目的でＤＵＴ１１２に最終的に適用される信号又は、検査に反応してＤＵＴ１１２から受信される信号である。検査制御信号は、検査信号のソース又はシンクを提供するために電子装置１２０におけるいくつかの検査資源を制御する信号である。検査資源チェーンは、１つ以上のＩＣの連鎖を使用して実装されうる。検査資源及びこれのＩＣ実装の態様は、以下に記載される。

【0015】

[0020] 検査システム１００において、検査信号は、電子装置１２０によってＤＵＴ１１２にプローブ１１６を介して伝送されることができる。検査信号は、電子装置によってＤＵＴ１１２からプローブ１１６を介して受信されることができる。電子装置１２０による検査信号の伝送及び／又は受信は、検査計器１０４によって制御されうる。電子装置１２０におけるいくつかの検査資源は、検査計器１０４によって提供された１つ以上の検査制御信号（例えば、デジタル又はアナログデータ信号）に応答して検査信号を生成することができる。検査計器１０４は次に、電子装置１２０に連結された検査信号（例えば、供給電圧信号）もまた生成することができる。他の検査資源は、検査計器１０４によって提供される１つ以上の検査制御信号に反応して検査計器１０４によって生成されるこれらの検査信号の制御可能なソースを提供することができる。検査計器１０４はまた、次にプローブ１１６のいくつかに直接連結される検査信号も生成する（例えば、電子装置１２０をバイパスする）ことができる。

【0016】

[0021] 検査計器１０４は、検査システムコントローラ１０２（例えば、汎用コンピュータ）によって制御されうる。ＤＵＴ１１２から電子装置１２０によって受信された検査信号は、検査結果と呼ばれうる。検査結果は、電子装置１２０から検査計器１０４へ提供されることができる。検査計器１０４は、検査システムコントローラ１０２へ検査結果を分析のために伝送しうる。

【0017】

[0022] 検査計器１０４は、コネクタ１１８によってプローブカードアセンブリ１１４へリンクされうる。コネクタ１１８によって提供されたリンクは、個別の検査チャネルに分離することができる。検査チャネルは、検査制御信号又は検査信号（検査結果を含む）を搬送するために使用されうる。コネクタ１１８は、可撓性ケーブルコネクタ、ポゴピン、ゼロ挿入力（ＺＩＦ）コネクタなどの好適なコネクタでありうる。プローブカードアセンブリ１１４は、１つ以上の検査チャネルをファンアウトさせ、それによりチャネルに搬送された信号が複数の構成要素に接続されることができる。

【0018】

[0023] 図２は、本発明のいくつかの実施形態に従うプローブカードアセンブリ１１４を示す。プローブカードアセンブリ１１４は、一般に、検査計器１０４とＤＵＴ１１２間のインターフェースとして機能する。プローブカードアセンブリ１１４は、検査計器１０４から複数の検査チャネル（図示せず）との電気的接続をつくるよう構成された電気コネクタ２０４を含むことができる。プローブカードアセンブリ１１４は、検査プローブとして１つ以上の弾性接触要素２２６も含むこともできる。弾性接触要素２２６は、ＤＵＴ１１２の１つ以上の入力及び／又は出力端子２２０に押し付けられるように構成され得て、それによってＤＵＴ１１２の１つ以上の入力及び／又は出力端子２２０と一時的な電子接続が起こる。弾性接触要素２２６は、通常、ＤＵＴ１１２の所望の端子２２０に対応するよう構成され、所望の形状を有する１つ以上のアレイ状に配置されうる。

【0019】

[0024] プローブカードアセンブリ１１４は、コネクタ２０４及び弾性接触要素２２６を支持するよう、かつこれらの間の電気接続を提供するように構成された１つ以上の基板を含みうる。図２に示されるプローブカードアセンブリ１１４の例は、このような基板を３つ有するが、他の実施形態においては、プローブカードアセンブリ１１４はより多い又は少ない基板を有することができる。図２に示される実施形態では、プローブカードアセンブリ１１４は、配線基板２０２（プリント配線基板とも呼ぶ）、コンプライアントインターポーザ基板２０８及びプローブ基板２２４（プローブヘッドとも呼ぶ。）などの相互接続を含む。配線基板２０２、インターポーザ基板２０８及びプローブ基板２２４は、一般的にプリント基板、セラミック、有機又は無機素材などやこれらの組み合わせなどであるが、これらに限定されない、いかなる種類の好適な素材から作られることができる。

【0020】

[0025] さらに、プローブカードアセンブリ１１４は、１つ以上の能動又は受動電子部品（キャパシタ、レジスタなど）を含みうる。いくつかの実施形態では、配線基板２０２上に、検査資源を有する１つ以上のＩＣ２３０が配置されうる。他の実施形態では、ＩＣ２３０は、インターポーザ４０８上に配置されうる。さらに他の実施形態では、ＩＣ２３０は、弾性接触要素２２６と共にプローブ基板２２４に配置されうる。他の実施形態においては、ＩＣ２３０は、配線基板２０２、インターポーザ基板２０８及びプローブ基板２２４の１つ以上の組み合わせに配置されることができる。

【0021】

[0026] いくつかの導電経路（図示せず）は、コネクタ２０４からいくつかの基板を介してＩＣ２３０へ提供されることができる。他の導電経路（図示せず）は、コネクタ２０４からいくつかの基板を介して弾性接触要素２２６へ提供されることができる。さらに他の導電経路（図示せず）は、ＩＣ２３０から弾性接触要素２２６へ提供されることができる。

【0022】

[0027] 例えば、図２に示される実施形態において、導電経路（図示せず）は、コネクタ２０４から配線基板２０２を介して複数の導電性ばね相互接続構造体２０６へ提供されうる。他の導電経路（図示せず）は、ばね相互接続構造体２０６からインターポーザ基板２０８を介して複数の導電スプリングインターコネクト構造体２１９へ提供されうる。さらに他の導電経路（図示せず）は、ばね相互接続構造体２１９からプローブ基板２２４を介してＩＣ２３０、弾性接触要素２０８又はその両方へさらに提供されうる。さらに他の導電経路（図示せず）は、ＩＣ２３０から弾性接触要素２２６へさらに提供される。配線基板２０２、インターポーザ基板２０８及びプローブ基板２２４を介する導電経路は、配線基板２０２、インターポーザ基板２０８及びプローブ基板２２４上、これらの内部、及び／又はこれらを介して配置されうる導電ビア、トレースなどを備えることができる。

【0023】

[0028] 配線基板２０２、インターポーザ基板２０８及びプローブ基板２２４は、１つ以上のブラケット２２２及び／又は他の好適な手段（ボルト、ネジ又は他の好適な締結具など）により共に保持されうる。図２に示されるプローブカードアセンブリ１１４の構成は、例示のみであり、説明及び議論のし易さのために簡略化してあり、また多様な変更、変形及び追加が意図される。例えば、プローブカードアセンブリは、図２に示されるプローブカードアセンブリ１１４よりも少ない又は多い基板（例えば、２０２、２０８、２２４）を有してもよい。別の例として、プローブカードアセンブリは、１つより多くのプローブ基板（例えば、２２４）を有することがあり、そのようなプローブカードアセンブリのそれぞれは、単独で調整可能でありうる。複数のプローブ基板を備えるプローブカードアセンブリの非限定的な例は、２００５年６月２４日出願の米国特許出願第１１／１６５，８３３号に開示されている。プローブカードアセンブリのさらなる非限定的な例は、１９９９年１１月２日発行の米国特許第５，９７４，６６２号及び２００３年１月２１日発行の米国特許第６，５０９，７５１号並びに上述の米国特許出願第１１／１６５，８３３号に示されている。これらの特許及び出願に記載されるプローブカードアセンブリの多様な特徴が、図２に示されるプローブカードアセンブリ１１４において実装されうること及び前述の特許及び出願に記載されるプローブカードアセンブリが本明細書に記載される発明的なインテリジェントスイッチ及びその構成の使用による利益を享受することが予期される。

【0024】

[0029] 図３は、本発明のいくつかの実施形態に従う検査資源の制御グループ３００を示す回路図である。制御グループ３００は、検査資源のチェーンの一部でありうる。つまり、検査資源のチェーンは、制御グループ３００の複数のシリアル接続されたインスタンスを含みうる。制御グループ３００は、複数の検査資源３０２（検査資源３０２−１から３０２−４が示されている。）及び制御論理３０３を含むことができる。制御論理３０３は、シフトレジスタ３０４及び複数のシャドーレジスタ３０６（シャドーレジスタ３０６−１から３０６−５が示されている。）を含みうる。シフトレジスタ３０４は、クロック入力、検査制御入力、クロック出力及び検査制御出力を含むことができる。シャドーレジスタ３０６は、レジスタ制御入力及びレジスタ制御出力を含むことができる。

【0025】

[0030] シフトレジスタ３０４は、シリアル入／出回路、パラレル出／入回路でありうる。つまり、検査制御信号のビットが、検査制御入力でシリアルにシフトされうる。シフトレジスタ３０４に格納された一連のビットは、本明細書においてフレームと呼ばれる。検査制御入力は、制御グループのチェーンを介してシリアルにシフトされることができる複数の連続したフレームを含みうる。よって、検査制御信号のビットは、シフトレジスタ３０４の検査制御出力から別の制御グループへシリアルにシフトアウトされることができる。シフトレジスタ３０４は、シャドーレジスタ３０６のそれぞれに接続されるパラレル端子を含むことができる。シフトレジスタ３０４に格納されるフレームは、パラレルにシャドーレジスタ３０６にシフトアウトされうる。それにより、フレームの全てのビットを格納するために十分な数のシャドーレジスタ３０６が提供される。反対に、シャドーレジスタ３０６の内容は、パラレルにシフトレジスタ３０４にシフトされうる。

【0026】

[0031] シャドーレジスタ３０６のそれぞれは、双方向のデータポートを２つ含みうる。各シャドーレジスタ３０６の１つのデータポートは、上述のとおり、シフトレジスタ３０４のパラレル端子の１つと接続されることができる。シャドーレジスタ３０６のもう１つのデータポートは、検査資源３０２の制御ポートに接続されることができる。１つ以上のシャドーレジスタ３０６は、所与の検査資源の１つ以上の制御ポートにそれぞれ接続されうる。例えば、シャドーレジスタ３０６−１は、検査資源３０２−１に接続されることができる。シャドーレジスタ３０６−２及び３０６−３は、検査資源３０２−２に接続されることができる。シャドーレジスタ３０６−４は、検査資源３０２−３に接続されることができる。シャドーレジスタ３０６−５は、検査資源３０２−４に接続されることができる。図３に示される実施形態は、シャドーレジスタと検査資源との間の接続の可能な多数の実施形態の１つである。

【0027】

[0032] 検査資源３０２は、検査信号の少なくともソーシング、シンキング又はその両方を提供するよう、トランジスタ、論理ゲート、フリップフロップ、比較器、演算増幅器などの様々な種類の回路及び論理構成要素を含みうる。検査資源３０２は、シャドーレジスタ３０６に格納されたそれぞれの制御ビットに応答して検査信号のソーシング、シンキング又はその両方を実行することができる。検査資源３０２は、異なる種類を含むことができる。１つ以上の検査資源３０２は、デジタル検査資源でありうる。デジタル検査資源は、デジタル制御信号に応答してデジタル検査信号のソース、シンク又はその両方を提供することができる。例えば、検査資源３０２−１及び３０２−２はそれぞれ、シャドーレジスタ３０６−１並びにシャドーレジスタ３０６−２及び３０６−３のからのデジタル制御信号を受信するように構成されたデジタル検査資源でありうる。検査資源３０２−１及び３０２−２は、デジタル検査信号（ＴＳ−１及びＴＳ−２）を供給し（source）、受信し（sink）又はその両方をすることができる。

【0028】

[0033] １つ以上の検査資源３０２は、アナログ検査資源でありうる。アナログ検査資源は、デジタル制御資源に応答してアナログ検査信号を供給し、受信し又はその両方を提供することができる。例えば、検査資源３０２−３は、アナログ検査資源でありうる。検査資源３０２−３は、シャドーレジスタ３０６−４からのデジタル制御信号に応答してアナログ検査信号を供給し、受信し又はその両方を行うための混合信号電子装置を含みうる。このような混合信号電子装置は、デジタル・アナログ変換機（ＤＡＣ）３０８、アナログ・デジタル変換機（ＡＤＣ）３１０又は両方を含むことができる。検査資源３０２−３は、アナログ検査信号（ＴＳ−３）を供給し、受信し又はその両方を行うことができる。

【0029】

[0034] １つ以上の検査資源３０２は、電力検査資源でありうる。電力検査資源は、デジタル制御信号に応答する電圧源を提供することができる。電圧源は、電力源（例えば、検査計器）から受信されることができ、デジタル制御信号に応答して選択的にＤＵＴに提供されることができる。例えば、検査資源３０２−４は、検査計器信号からの供給電圧及びシャドーレジスタ３０６−５からのデジタル制御信号を受信するように構成された電力検査資源でありうる。検査資源３０２−４は、シャドーレジスタ３０６−５からのデジタル制御信号に応答して、検査信号（ＴＳ−４）として、検査計器信号の供給電圧を供給することができる。例えば、検査資源３０２−４は、供給電圧を切り替えられるリレー、スリーステートバッファなどといったスイッチを含みうる。検査資源３０２−４は検査計器信号からの供給電圧を受信する電力検査資源として記載されているが、検査計器信号が、デジタル又はアナログ資源などの他の種類の資源を提供することができることが理解されよう。そのような場合は、検査資源３０２−４は、供給電圧信号と同様の方法で、デジタル又はアナログの信号を選択的に切り替えることができる。デジタル、アナログ及び電力検査資源の可能な構成は多数あるので、図３に示される検査資源の種類は、一例にすぎない。

【0030】

[0035] 作動中、検査資源３０２は、検査制御信号をシフトレジスタ３０４にシリアルにシフトすることによって制御されることができる。検査制御信号は、クロック入力のクロック信号に従いシフトレジスタ３０４にシフトされうる。検査制御信号は、シフトレジスタ３０４を介してシフトされることができ、検査制御出力からチェーンにおける次の制御グループへシフトアウトされる。クロック入力におけるクロック信号は、チェーンにおける次の制御グループに提供されうる。検査制御信号は、チェーンにおけるシフトレジスタのそれぞれにフレームが記憶されるようにシフトされることができる。検査制御信号がシフトレジスタ３０４を介してシフトされている間、シャドーレジスタ３０６は無効にされることができる。シフトが完了すると、レジスタ制御信号は、シフトレジスタ３０４からの読み取るため、シャドーレジスタ３０６を有効にするよう使用されることができ、シフトレジスタ３０４に格納されたフレームをシャドーレジスタ３０６にパラレルにシフトさせる。転送後、レジスタ制御信号は、シャドーレジスタ３０６を再び無効にするために使用されることができる。レジスタ制御信号は、チェーンにおける次の制御グループへ提供されることができる。

【0031】

[0036] レジスタ制御信号は、１つ以上の検査資源３０２からの読み取るため、シャドーレジスタ３０６を有効にするために使用されることもできる。転送後に、レジスタ制御信号は、シャドーレジスタ３０６を再び無効にするために使用されることができる。次いで、シフトレジスタ３０４は、シャドーレジスタ３０６からパラレルで読み取ることができる。次いでシフトレジスタ３０４の内容は、シリアルに読み取られることができる。このような動作は、リードバックと呼ばれ、ＤＵＴからの検査結果信号を獲得することを可能にする。

【0032】

[0037] 図４は、本発明のいくかの実施形態に従うプローブカードアセンブリ１１４上の構成要素を示す回路図である。検査計器１０４は、少なくとも１つのコントローラ４０２を含むことができる。示された例では、ＤＵＴ１１２は、装置４０４−１から、Ｍが１より大きい整数である４０４−４Ｍまでの組（一般に、装置４０４と呼ばれる。）を含むことができる。つまり、ＤＵＴ１１２は、複数の検査サイト（検査される装置）を含むことができる。

【0033】

［0038］ コントローラ４０２は、１つ以上のＩＣ４０６への１つ以上の検査制御信号を提供するため、１つ以上のＩＣ４０６に接続されうる。本例においては、ＩＣ４０６−１からＫが０より大きい整数である４０６−Ｋが示されている。ＩＣ４０６のそれぞれは、図３に示される制御グループ３００と同様の１つ以上の検査資源の制御グループを含みうる。ＩＣ４０６は、いくつかの構成を有することができる検査回路を含む。いくつかの実施形態においては、ＩＣ４０６は、ＩＣのチェーンを形成するように連続して接続された複数のＩＣを含むことができる。チェーンにおける各ＩＣ４０６は、検査資源の制御グループ３００を含みうる。ＩＣのチェーンは、検査資源制御グループが、制御グループのチェーンを形成するよう連続して接続されるように構成される。いくつかの実施形態において、ＩＣ４０６のそれぞれは、複数の制御グループ３００を含む。所与のＩＣ４０６における複数の制御グループ３００は、さらに大きなチェーンの一部をなしうるチェーンを形成するように連続して接続されうる。所与のＩＣ４０６の複数の制御グループ３００は、パラレルであってもよく、又は、連続して接続された複数の連鎖を並行して形成してもよい。それゆえ、ＩＣのチェーンは、検査資源制御グループの複数のチェーンをパラレルに含みうる。いくつかの実施形態では、１つ以上の制御グループ３００を有する単一のＩＣ４０６が備えられている。単一のＩＣ４０６において、複数の制御グループは、チェーンを形成するように連続して接続されてもよく、又は、制御グループの複数の連続して接続されたチェーンが存在してもよい。

【0034】

［0039］ いくつかの実施形態では、ＩＣ４０６における検査資源は、第１のチェーン及び第２のチェーンを含みうる。検査資源の第１のチェーンは、第１の制御信号に応答し得、かつ、検査資源の第２のチェーンは、第２の制御信号に応答しうる。検査資源の第１のチェーンは、デジタル資源を含みうる。検査資源の第２のチェーンは、電力資源、アナログ資源、又は、電力資源とアナログ資源の両方を含みうる。デジタル及び電力／アナログ資源に対する個別の検査資源のチェーンを有することは、デジタル資源のためのより高いデータバンド幅を可能にする。

【0035】

［0040］ ＩＣ４０６は、一時的な圧力接続４０５を介して装置４０４と通信することができる。一時的な圧力接続は、上述のとおり、検査プローブを使用することで生じうる。いくつかの実施形態では、装置４０４のそれぞれに対してＩＣ４０６が存在しうる。いくつかの実施形態では、ＩＣ４０６は、１つ以上の装置４０４と通信しうる。ＩＣ４０６にある少なくとも１つの制御グループ３００における少なくとも１つの検査資源は、検査プローブを介して装置４０４に対して検査信号を供給しうる。ＩＣ４０６にある少なくとも１つの制御グループ３００における少なくとも１つの検査資源は、検査プローブを介して装置４０４からの検査信号を受信しうる。ＩＣ４０６にある少なくとも１つの制御グループ３００における少なくとも１つの検査資源は、検査プローブを介して装置４０４へ検査信号の受信及び装置４０４から検査信号の受信の両方を行いうる。

【0036】

［0041］ いくつかの実施形態では、ＩＣ４０６にある少なくとも１つの制御グループ３００における少なくとも１つの検査資源は、検査計器１０４における資源４０３からの検査信号を受信するように接続される。検査計器１０４は、一般に、複数の資源４０３を含むことができる。検査計器における資源は、電力資源、デジタル資源及び／又はアナログ資源のいかなる組み合わせを含んでよい。制御グループ３００における検査資源は、検査計器１０４における資源４０３からの検査信号を選択的に切り替えるよう構成されうる。それゆえ、ＩＣ４０６におけるいくつかの検査資源（例えば、デジタル又はアナログ検査資源）は、コントローラ４０２からの検査制御信号のみに基づき、検査信号を供給することができる。ＩＣ４０６の他の検査資源（例えば、デジタル、アナログ又は電力資源）は、資源４０３からの検査信号及びコントローラ４０２からの検査制御信号の両方に基づき、検査信号を供給することができる。

【0037】

［0042］ コントローラ４０２は、少なくとも１つのシリアルインターフェース４１０を介して、ＩＣ４０６−１のシリアル入力に接続されることができる。複数のＩＣ４０６が存在する場合、ＩＣ４０６−１のシリアル出力がＩＣ４０６−２のシリアル入力に接続され、ＩＣ４０６−２のシリアル出力がＩＣ４０６−３のシリアル入力に接続され、以下同様に、シリアルインターフェース４１０を伝搬するシリアルチェーンを形成する。シリアルインターフェース４１０は、ＩＣ４０６によって実装される制御グループ３００の各チェーンのためにシリアルインターフェースを含むことができる。コントローラ４０２は、少なくとも１つのインターフェース４１２を介して、クロック及び／又は他の制御信号（例えば、図３のレジスタ制御信号）を制御グループ３００に提供するため、ＩＣ４０６−１にも接続されることができる。それゆえ、１つ以上のシリアル制御回線が、検査資源とＤＵＴ１１２における装置５０４との間の検査信号の通信を制御するために使用されることができる。シリアル制御回線の数は、検査資源及び関連する検査信号の数よりかなり少なくてもよい。単一の制御回線を使用すると、かかる検査信号の通信を制御するために必要なプローブカードアセンブリにおけるルーティング資源の数を実質的に減らすことができる。これは、プローブカードアセンブリの製造にかかる費用を減らすことになる。

【0038】

［0043］ 本例では、ＩＣ４０６の単一のチェーンが示されている。いくつかの実施形態では、ＩＣの複数の連鎖が設けられうる。そのような実施形態では、コントローラ４０８は、複数のＩＣ連鎖４０６をシリアル制御するため複数のシリアルインターフェース４１０を含みうる。

【0039】

［0044］ 図５は、本発明のいくつかの実施形態に従うプローブカードアセンブリを使用してウェーハ上の構成要素を検査するプロセス５００を示すフロー図である。プロセス５００において、検査制御信号は、ＩＣのチェーンを介してシリアルにシフトされることができる（ブロック５０２）。いくつかの実施形態においては、検査制御信号のフレームは、ＩＣのそれぞれにおけるシフトレジスタにシリアルにシフトされることができる。フレームのビットは、複数の検査資源に接続されたシャドーレジスタにパラレルにシフトされることができる。

【0040】

［0045］ 検査信号は、検査制御信号に反応して、検査資源から検査プローブへ接続されうる（ブロック５０４）。いくつかの実施形態では、検査信号は、少なくとも１つのデジタル検査資源によりソースされる少なくとも１つのデジタル検査信号を含む。いくつかの実施形態では、少なくとも１つのアナログ検査資源により供給されるアナログ検査信号を含む。いくつかの実施形態では、検査信号は、少なくとも１つの電力検査資源によりソースされる少なくとも１つの電力資源を含む。いくつかの実施形態では、少なくとも１つのＩＣにおける少なくとも１つの検査資源によって生成される少なくとも１つの検査信号を含む。いくつかの実施形態では、少なくとも１つのＩＣにおける少なくとも１つの検査資源によって切り替えられる少なくとも１つの検査信号を含む。いくつかの実施形態では、複数の検査信号は、ＩＣのそれぞれにおけるシャドーレジスタのビットに反応して複数の検査資源において生成されるか又は切り替えられる。

【0041】

［0046］ いくつかの実施形態では、検査結果信号は、検査プローブから検査資源において受信されうる（ブロック５０６）。検査結果は、デジタル又はアナログ検査資源のそれぞれにより受信されるデジタル又はアナログ結果でありうる。いくつかの実施形態では、獲得された検査結果信号は、ＩＣの連鎖を介してシリアルにシフトされかつ出力として（例えば、検査計器に対して）提供される（ブロック５０８）。

【0042】

［0047］ このように、シリアル制御された検査資源を使用して装置を検査するための方法及び装置が説明された。検査資源は、ＩＣの連鎖を形成するよう接続されたＩＣに含まれうる。各検査資源は、ＩＣのチェーンへのシリアルインターフェースを使用して単独で制御されうる。よって、１つ以上のシリアル制御回線が、複数の検査資源を制御するために使用されうる。検査資源は、デジタル資源、アナログ資源、電力資源又はデジタル、アナログ及び／若しくは電力資源の組み合わせを含みうる。ＤＵＴにより作成された検査結果データは、ＩＣのチェーンによって獲得され、かつ、シリアルインターフェース上でリードバックされうる。この資源毎のリードバック能力は、被検査体間の障害分離のプロセスをアシストすることができる。

【0043】

［0048］ 上述は本発明の実施形態に向けられているが、本発明の他の及びさらなる実施形態は、本発明の基本範囲を逸脱することなく考案されることができ、本発明の範囲は、以下の請求の範囲によって画定される。

【図1】

【図2】

【図3】

【図4】

【図5】