特許 6189246 単相インバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6189246

(24)【登録日】2017年8月10日

(45)【発行日】2017年8月30日

(54)【発明の名称】単相インバータ

(51)【国際特許分類】

   H02M 7/487 20070101AFI20170821BHJP

【ＦＩ】

   H02M7/487

【請求項の数】1

【全頁数】10

(21)【出願番号】特願2014-81479(P2014-81479)

(22)【出願日】2014年4月10日

(65)【公開番号】特開2015-204644(P2015-204644A)

(43)【公開日】2015年11月16日

【審査請求日】2016年6月2日

(73)【特許権者】

【識別番号】000108557

【氏名又は名称】タイム技研株式会社

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】牧野瀬 公一

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 米国特許第０４４４３８４１（ＵＳ，Ａ）

【文献】 特開２０１４−２０４６６１（ＪＰ，Ａ）

【文献】 特開２０１３−０９８９８７（ＪＰ，Ａ）

【文献】 米国特許第４８９４６２１（ＵＳ，Ａ）

【文献】 欧州特許出願公開第２２２６９２６（ＥＰ，Ａ１）

【文献】 特表昭６２−５００８３８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８７

(57)【特許請求の範囲】

【請求項1】

直流電力を交流電力に変換する単相インバータにおいて、
第１接続線によって互いに直列に接続された第１スイッチング素子及び第２スイッチング素子と、
第２接続線によって互いに直列に接続された第３スイッチング素子及び第４スイッチング素子と、を備え、
前記第１スイッチング素子及び前記第３スイッチング素子は正電源に接続されており、
前記第２スイッチング素子及び前記第４スイッチング素子は負電源に接続されており、
前記単相インバータの出力電圧は、前記第１接続線の電位と前記第２接続線の電位との電位差であり、
前記第１接続線と前記第２接続線とを接続する第３接続線上に設けられた短絡用スイッチング素子と、
前記第３接続線とグランドとを接続する第４接続線上に設けられた接地用スイッチング素子と、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子のスイッチングパターンを設定し、かつ、前記短絡用スイッチング素子及び前記接地用スイッチング素子を制御する制御部と、を備え、
前記スイッチングパターンは、
前記第１スイッチング素子及び前記第４スイッチング素子がＯＮ状態であり、かつ、前記第２スイッチング素子及び前記第３スイッチング素子がＯＦＦ状態である第１パターンと、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子がＯＦＦ状態である第２パターンと、
前記第１スイッチング素子及び前記第４スイッチング素子がＯＦＦ状態であり、かつ、前記第２スイッチング素子及び前記第３スイッチング素子がＯＮ状態である第３パターンと、を含み、
前記第３接続線と前記第１接続線との接続点を第１接続点とし、前記第３接続線と前記第２接続線との接続点を第２接続点とし、前記第３接続線と前記第４接続線との接続点を第３接続点とすると、
前記単相インバータは、前記短絡用スイッチング素子として、
前記第３接続線における前記第１接続点から前記第３接続点までの部分に設けられ、ＯＮ状態である場合には前記第１接続点から前記第３接続点に向けて電流が流れ得る第１短絡用スイッチング素子と、
前記第３接続線における前記第２接続点から前記第３接続点までの部分に設けられ、ＯＮ状態である場合には前記第２接続点から前記第３接続点に向けて電流が流れ得る第２短絡用スイッチング素子と、を備え、
前記制御部は、前記スイッチングパターンが前記第１パターン又は前記第３パターンである場合には前記第１短絡用スイッチング素子、前記第２短絡用スイッチング素子及び前記接地用スイッチング素子をＯＦＦ状態にする一方、前記スイッチングパターンが前記第２パターンである場合には前記第１短絡用スイッチング素子、前記第２短絡用スイッチング素子及び前記接地用スイッチング素子をＯＮ状態にすることを特徴とする単相インバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、単相インバータに関する。

【背景技術】

【0002】

従来から、４つのスイッチング素子を有する単相インバータが知られている（例えば特許文献１参照）。例えば、図３に示すように、単相インバータ１００は、第１接続線ＬＮ１によって互いに直列に接続された第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２と、第２接続線ＬＮ２によって互いに直列に接続された第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４とを備えている。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の直接接続体、並びに、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の直列接続体はそれぞれ、例えばＥ（Ｖ）を出力する正電源１０１とグランドとに接続されている。単相インバータ１００の出力電圧Ｖｏｕｔは、第１接続線ＬＮ１の電位と第２接続線ＬＮ２の電位との電位差である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００１−２３１２６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

図４に示すように、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンとしては、例えば４つのパターンが考えられる。
第１パターンは、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４がＯＮ状態であり、かつ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がＯＦＦ状態となっているスイッチングパターンである。第１パターンにおいて、出力電圧ＶｏｕｔはＥ（Ｖ）であり、コモンモード電圧ＶｃはＥ／２（Ｖ）である。なお、図３に示すように、基準電位に対する第１接続線ＬＮ１の電位を第１電圧Ｖａとし、基準電位に対する第２接続線ＬＮ２の電位を第２電圧Ｖｂとすると、コモンモード電圧Ｖｃは、第１電圧Ｖａと第２電圧Ｖｂとの平均値である（Ｖｃ＝（Ｖａ＋Ｖｂ）／２）。

【0005】

第２パターンは、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３がＯＮ状態であり、かつ、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４がＯＦＦ状態となっているスイッチングパターンである。第２パターンにおいて、出力電圧Ｖｏｕｔは０（Ｖ）であり、コモンモード電圧ＶｃはＥ（Ｖ）である。

【0006】

第３パターンは、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３がＯＦＦ状態であり、かつ、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４がＯＮ状態となっているスイッチングパターンである。第３パターンにおいて、出力電圧Ｖｏｕｔは０（Ｖ）であり、コモンモード電圧Ｖｃは０（Ｖ）である。

【0007】

第４パターンは、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４がＯＦＦ状態であり、かつ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がＯＮ状態となっているスイッチングパターンである。第４パターンでは、出力電圧Ｖｏｕｔは−Ｅ（Ｖ）であり、コモンモード電圧ＶｃはＥ／２（Ｖ）である。

【0008】

ここで、例えばスイッチングパターンが、第１パターン→第３パターン→第４パターン→第３パターン→第１パターン→…といったように順次切り替わる場合、コモンモード電圧Ｖｃが変動する。この場合、コモンモードノイズが発生するため、当該コモンモードノイズを除去するために大型のフィルタ回路を設ける必要が生じ得る。

【0009】

本発明は、上述した事情を鑑みてなされたものであり、その目的はコモンモードノイズを好適に抑制できる単相インバータを提供することである。

【課題を解決するための手段】

【0010】

上記目的を達成する単相インバータは、直流電力を交流電力に変換するものであって、第１接続線によって互いに直列に接続された第１スイッチング素子及び第２スイッチング素子と、第２接続線によって互いに直列に接続された第３スイッチング素子及び第４スイッチング素子と、を備え、前記第１スイッチング素子及び前記第３スイッチング素子は正電源に接続されており、前記第２スイッチング素子及び前記第４スイッチング素子は負電源に接続されており、前記単相インバータの出力電圧は、前記第１接続線の電位と前記第２接続線の電位との電位差であり、前記第１接続線と前記第２接続線とを接続する第３接続線上に設けられた短絡用スイッチング素子と、前記第３接続線とグランドとを接続する第４接続線上に設けられた接地用スイッチング素子と、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子のスイッチングパターンを設定し、かつ、前記短絡用スイッチング素子及び前記接地用スイッチング素子を制御する制御部と、を備え、前記スイッチングパターンは、前記第１スイッチング素子及び前記第４スイッチング素子がＯＮ状態であり、かつ、前記第２スイッチング素子及び前記第３スイッチング素子がＯＦＦ状態である第１パターンと、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子がＯＦＦ状態である第２パターンと、前記第１スイッチング素子及び前記第４スイッチング素子がＯＦＦ状態であり、かつ、前記第２スイッチング素子及び前記第３スイッチング素子がＯＮ状態である第３パターンと、を含み、前記第３接続線と前記第１接続線との接続点を第１接続点とし、前記第３接続線と前記第２接続線との接続点を第２接続点とし、前記第３接続線と前記第４接続線との接続点を第３接続点とすると、前記単相インバータは、前記短絡用スイッチング素子として、前記第３接続線における前記第１接続点から前記第３接続点までの部分に設けられ、ＯＮ状態である場合には前記第１接続点から前記第３接続点に向けて電流が流れ得る第１短絡用スイッチング素子と、前記第３接続線における前記第２接続点から前記第３接続点までの部分に設けられ、ＯＮ状態である場合には前記第２接続点から前記第３接続点に向けて電流が流れ得る第２短絡用スイッチング素子と、を備え、前記制御部は、前記スイッチングパターンが前記第１パターン又は前記第３パターンである場合には前記第１短絡用スイッチング素子、前記第２短絡用スイッチング素子及び前記接地用スイッチング素子をＯＦＦ状態にする一方、前記スイッチングパターンが前記第２パターンである場合には前記第１短絡用スイッチング素子、前記第２短絡用スイッチング素子及び前記接地用スイッチング素子をＯＮ状態にすることを特徴とする。

【0011】

かかる構成によれば、短絡用スイッチング素子がＯＮ状態である場合には、第１接続線と第２接続線とが短絡する一方、短絡用スイッチング素子がＯＦＦ状態である場合には、第１接続線と第２接続線とが短絡しない。これにより、各スイッチング素子のスイッチングパターンに応じて、短絡用スイッチング素子のＯＮ／ＯＦＦを制御することにより、コモンモード電圧の変動を抑制しつつ、直流電力を交流電力に変換することができる。よって、コモンモードノイズを好適に抑制することができる。なお、正電源とは、正の電圧を出力する電源であり、負電源とは、負の電圧を出力する電源である。

【0012】

また、上記構成によれば、例えばスイッチングパターンを、第２パターンを介して第１パターンと第３パターンとに交互に切り替えることにより、出力電圧が０（Ｖ）の期間を経由しつつ、直流電力を交流電力に変換することができる。これにより、電力損失の抑制を図ることができる。また、コモンモード電圧はスイッチングパターンに関わらず一定値となるため、コモンモードノイズを抑制できる。よって、電力変換に伴う電力損失の軽減と、コモンモードノイズの抑制との両立を図ることができる。

【0013】

更に、本構成によれば、スイッチングパターンが第２パターンである場合には、接地用スイッチング素子がＯＮ状態となるため、各接続線がグランドに接続されることとなる。これにより、スイッチングパターンが第２パターンである場合に、コモンモード電圧が不安定になることを抑制できる。

【0014】

また、本構成によれば、第１接続線及び第２接続線の短絡と、第１接続線及び第２接続線のグランドへの接続とを、比較的簡素な構成で行うことができる。

【発明の効果】

【0015】

この発明によれば、コモンモードノイズを好適に抑制できる。

【図面の簡単な説明】

【0016】

【図1】単相インバータの回路図。

【図2】各スイッチング素子のスイッチングパターンと、各短絡用スイッチング素子の状態、接地用スイッチング素子の状態、出力電圧及びコモンモード電圧との関係を説明するための説明図。

【図3】従来技術の単相インバータの回路図。

【図4】各スイッチング素子のスイッチングパターンと、出力電圧及びコモンモード電圧との関係を説明するための説明図。

【発明を実施するための形態】

【0017】

以下、単相インバータの一実施形態について説明する。なお、本実施形態の単相インバータは、例えばコージェネレーションシステムに用いられるものであって、蓄電装置等によって蓄電された直流電力を交流電力に変換するものである。

【0018】

図１に示すように、単相インバータ１０は、第１接続線ＬＮ１によって互いに直列に接続された第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２と、第２接続線ＬＮ２によって互いに直列に接続された第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４とを備えている。各スイッチング素子Ｑ１〜Ｑ４は、例えばＩＧＢＴで構成されている。第１スイッチング素子Ｑ１のエミッタ端子と第２スイッチング素子Ｑ２のコレクタ端子とが、第１接続線ＬＮ１によって接続されている。同様に第３スイッチング素子Ｑ３のエミッタ端子と第４スイッチング素子Ｑ４のコレクタ端子とが、第２接続線ＬＮ２によって接続されている。

【0019】

第１スイッチング素子Ｑ１のコレクタ端子、及び、第３スイッチング素子Ｑ３のコレクタ端子は、正の電圧（グランドよりも高い電圧）としてＥ（Ｖ）を出力する正電源１１に接続されている。第２スイッチング素子Ｑ２のエミッタ端子、及び、第４スイッチング素子Ｑ４のエミッタ端子は、負の電圧（グランドよりも低い電圧）として−Ｅ（Ｖ）を出力する負電源１２に接続されている。正電源１１の正の電圧の絶対値と負電源１２の負の電圧の絶対値とは同一に設定されている。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の直列接続体、並びに、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の直列接続体にはそれぞれ２Ｅ（Ｖ）の電圧が印加されている。

【0020】

なお、各電源１１，１２は、それぞれ専用の電源として独立して設けられていてもよいし、コンデンサ等を用いて１つの電源から仮想的に生成されていてもよい。
図１に示すように、単相インバータ１０は、第１接続線ＬＮ１の電位と第２接続線ＬＮ２の電位との電位差を出力電圧Ｖｏｕｔとして出力する。単相インバータ１０の出力端は、フィルタ回路２０を介して系統電源（商用電源）に接続されており、当該単相インバータ１０によって変換された交流電力は、系統電力（商用電力）として用いられる。

【0021】

単相インバータ１０は、第１接続線ＬＮ１と第２接続線ＬＮ２とを接続する第３接続線ＬＮ３と、当該第３接続線ＬＮ３とグランドとを接続する第４接続線ＬＮ４とを備えている。なお、説明の便宜上、以降の説明において、第３接続線ＬＮ３と第１接続線ＬＮ１との接続点を第１接続点Ｐ１とし、第３接続線ＬＮ３と第２接続線ＬＮ２との接続点を第２接続点Ｐ２とし、第３接続線ＬＮ３と第４接続線ＬＮ４との接続点を第３接続点Ｐ３とする。

【0022】

単相インバータ１０は、第３接続線ＬＮ３上に設けられた２つの短絡用スイッチング素子Ｑｃ１，Ｑｃ２を備えている。各短絡用スイッチング素子Ｑｃ１，Ｑｃ２は、例えばＩＧＢＴで構成されている。第１短絡用スイッチング素子Ｑｃ１は、第３接続線ＬＮ３における第１接続点Ｐ１から第３接続点Ｐ３までの部分に設けられており、第２短絡用スイッチング素子Ｑｃ２は、第３接続線ＬＮ３における第２接続点Ｐ２から第３接続点Ｐ３までの部分に設けられている。

【0023】

各短絡用スイッチング素子Ｑｃ１，Ｑｃ２は、第３接続点Ｐ３を介して互いに逆向きに接続されている。詳細には、第１短絡用スイッチング素子Ｑｃ１のコレクタ端子は第１接続点Ｐ１に接続されており、第１短絡用スイッチング素子Ｑｃ１のエミッタ端子は第３接続点Ｐ３に接続されている。この場合、第１短絡用スイッチング素子Ｑｃ１がＯＮ状態となった場合には、第１接続点Ｐ１から第３接続点Ｐ３に向けてコレクタ電流が流れ得る。

【0024】

第２短絡用スイッチング素子Ｑｃ２のコレクタ端子は第２接続点Ｐ２に接続されており、第２短絡用スイッチング素子Ｑｃ２のエミッタ端子は第３接続点Ｐ３に接続されている。この場合、第２短絡用スイッチング素子Ｑｃ２がＯＮ状態となった場合には、第２接続点Ｐ２から第３接続点Ｐ３に向けてコレクタ電流が流れ得る。

【0025】

また、スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１，Ｑｃ２は、当該スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１，Ｑｃ２のエミッタ−コレクタ間に接続されたボディダイオードＤ１〜Ｄ４，Ｄｃ１，Ｄｃ２を有している。

【0026】

かかる構成によれば、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２がＯＮ状態である場合には、第１接続線ＬＮ１と第２接続線ＬＮ２とが短絡する一方、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２がＯＦＦ状態である場合には、第１接続線ＬＮ１と第２接続線ＬＮ２とは短絡しない。

【0027】

図１に示すように、単相インバータ１０は、第４接続線ＬＮ４上に設けられた接地用スイッチング素子Ｑｃ３を備えている。接地用スイッチング素子Ｑｃ３は、例えばｎ型のＭＯＳＦＥＴで構成されており、そのドレイン端子はグランドに接続されており、ソース端子は第３接続点Ｐ３に接続されている。接地用スイッチング素子Ｑｃ３は、ソース−ドレイン間に接続されたボディダイオードＤｃ３を有している。

【0028】

なお、本実施形態において、各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３はノーマリオフのスイッチング素子である。また、各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３において、ＯＮ状態とは導通状態であり、ＯＦＦ状態とは非導通状態とも言える。

【0029】

単相インバータ１０は、各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３のＯＮ／ＯＦＦ制御を行う制御部１３を備えている。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３のゲート端子に接続されている。

【0030】

制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンを設定するものである。そして、制御部１３は、当該スイッチングパターンを周期的に変更するとともに、各スイッチングパターンに応じて、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２及び接地用スイッチング素子Ｑｃ３のＯＮ／ＯＦＦ制御を行うことにより、出力電圧Ｖｏｕｔを周期的に変更させつつ、コモンモード電圧Ｖｃの変動を抑制する。なお、既に説明した通り、コモンモード電圧Ｖｃとは、グランドに対する第１接続線ＬＮ１の電位である第１電圧Ｖａと、グランドに対する第２接続線ＬＮ２の電位である第２電圧Ｖｂとの平均値である（Ｖｃ＝（Ｖａ＋Ｖｂ）／２）。

【0031】

図２に示すように、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンには、第１パターン、第２パターン及び第３パターンという３つのパターンが存在する。制御部１３は、例えば第１パターン→第２パターン→第３パターン→第２パターン→第１パターン→…といった順序で順次スイッチングパターンを変更することにより、振幅が２Ｅの交流電圧を出力させる。

【0032】

第１パターンは、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４がＯＮ状態であり、かつ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がＯＦＦ状態となっているスイッチングパターンである。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第１パターンである場合には、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２及び接地用スイッチング素子Ｑｃ３をＯＦＦ状態に設定する。この場合、出力電圧Ｖｏｕｔは２Ｅ（Ｖ）であり、コモンモード電圧Ｖｃは０（Ｖ）である。

【0033】

第２パターンは、各スイッチング素子Ｑ１〜Ｑ４が全てＯＦＦ状態となっているスイッチングパターンである。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第２パターンである場合には、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２及び接地用スイッチング素子Ｑｃ３をＯＮ状態に設定する。この場合、出力電圧Ｖｏｕｔは０（Ｖ）であり、コモンモード電圧Ｖｃは０（Ｖ）である。

【0034】

第３パターンは、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４がＯＦＦ状態であり、かつ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がＯＮ状態となっているスイッチングパターンである。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第３パターンである場合には、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２及び接地用スイッチング素子Ｑｃ３をＯＦＦ状態に設定する。この場合、出力電圧Ｖｏｕｔは−２Ｅ（Ｖ）であり、コモンモード電圧Ｖｃは０（Ｖ）である。

【0035】

次に本実施形態の作用について説明する。
図２に示すように、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが変更された場合であっても、コモンモード電圧Ｖｃは一定値（詳細には０（Ｖ））となっている。

【0036】

以上詳述した本実施形態によれば以下の効果を奏する。
（１）単相インバータ１０は、第１接続線ＬＮ１によって互いに直列に接続された第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２と、第２接続線ＬＮ２によって互いに直列に接続された第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４とを備えている。第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３は、正の電圧としてＥ（Ｖ）を出力する正電源１１に接続されており、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４は、負の電圧として−Ｅ（Ｖ）を出力する負電源１２に接続されている。そして、単相インバータ１０の出力電圧Ｖｏｕｔは、各接続線ＬＮ１，ＬＮ２の電位差である。

【0037】

かかる構成において、単相インバータ１０は、各接続線ＬＮ１，ＬＮ２を接続する第３接続線ＬＮ３上に設けられた短絡用スイッチング素子Ｑｃ１，Ｑｃ２を備えている。これにより、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２がＯＮ状態である場合には、各接続線ＬＮ１，ＬＮ２が短絡する一方、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２がＯＦＦ状態である場合には、各接続線ＬＮ１，ＬＮ２は短絡しない。したがって、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンに応じて、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２のＯＮ／ＯＦＦ制御を行うことにより、コモンモード電圧Ｖｃの変動を抑制しつつ、直流電力を交流電力に変換できる。よって、コモンモードノイズを好適に抑制でき、これを通じてフィルタ回路２０の小型化等を図ることができる。

【0038】

（２）単相インバータ１０は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンとして第１パターン、第２パターン又は第３パターンを設定する制御部１３を備えている。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第１パターン又は第３パターンである場合には、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２をＯＦＦ状態にする一方、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第２パターンである場合には、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２をＯＮ状態にする。かかる構成によれば、第２パターンを介して、第１パターンから第３パターンへの切替及び第３パターンから第１パターンへの切替を交互に行うことにより、出力電圧Ｖｏｕｔが０（Ｖ）の期間を経由しつつ、振幅が２Ｅの交流電圧を出力することができ、これを通じて電力損失の抑制を図ることができる。また、コモンモード電圧Ｖｃは、スイッチングパターンに関わらず一定値となっているため、コモンモードノイズを抑制できる。

【0039】

ここで、仮に図３に示した単相インバータ１００において、コモンモード電圧Ｖｃの変動を回避するべく、第１パターン→第４パターン→第１パターン→…といったように、スイッチングパターンを、第２パターン又は第３パターンを介することなく第１パターンと第４パターンとに交互に切り替えることも考えられる。しかしながら、この場合、単相インバータ１００における電力損失が大きくなり易い。また、単相インバータ１００の出力側にフィルタ回路が設けられている場合には、当該フィルタ回路での電力損失が大きくなり易い。

【0040】

これに対して、本実施形態によれば、スイッチングパターンが、第２パターンを介して第１パターンと第３パターンとに交互に切り替わった場合であっても、コモンモード電圧Ｖｃは変動しにくい。これにより、電力損失の軽減と、コモンモードノイズの抑制との両立を図ることができる。

【0041】

（３）単相インバータ１０は、第３接続線ＬＮ３とグランドとを接続する第４接続線ＬＮ４を備え、当該第４接続線ＬＮ４上には接地用スイッチング素子Ｑｃ３が設けられている。制御部１３は、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第２パターンである場合には、接地用スイッチング素子Ｑｃ３をＯＮ状態にする。これにより、各スイッチング素子Ｑ１〜Ｑ４が全てＯＦＦ状態となっている場合には、各接続線ＬＮ１，ＬＮ２はグランドに接続されるため、出力電圧Ｖｏｕｔ及びコモンモード電圧Ｖｃが安定して０（Ｖ）となる。よって、各スイッチング素子Ｑ１〜Ｑ４のスイッチングパターンが第２パターンである場合に出力電圧Ｖｏｕｔ及びコモンモード電圧Ｖｃが不安定になることを抑制できる。

【0042】

（４）第１短絡用スイッチング素子Ｑｃ１は、第３接続線ＬＮ３における第１接続点Ｐ１から第３接続点Ｐ３までの部分に設けられ、ＯＮ状態である場合には第１接続点Ｐ１から第３接続点Ｐ３に向けて電流が流れ得るように構成されている。第２短絡用スイッチング素子Ｑｃ２は、第２接続点Ｐ２から第３接続点Ｐ３までの部分に設けられ、ＯＮ状態である場合には第２接続点Ｐ２から第３接続点Ｐ３に向けて電流が流れ得るように構成されている。これにより、ＯＮ状態となることによって双方向に電流が流れ得る双方向性のスイッチング素子を用いることなく、各接続線ＬＮ１，ＬＮ２の短絡、及び、各接続線ＬＮ１，ＬＮ２のグランドへの接続を行うことができる。

【0043】

特に、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２は、各スイッチング素子Ｑ１〜Ｑ４と同様にＩＧＢＴで構成されている。これにより、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２と各スイッチング素子Ｑ１〜Ｑ４との間で、立ち上がり時間等のばらつきが生じにくい。よって、各短絡用スイッチング素子Ｑｃ１，Ｑｃ２と各スイッチング素子Ｑ１〜Ｑ４とを好適に同期させることができる。

【0044】

なお、上記実施形態は以下のように変更してもよい。
○ 接地用スイッチング素子Ｑｃ３に代えて、抵抗等を設けてもよい。
○ 接地用スイッチング素子Ｑｃ３及び第４接続線ＬＮ４を省略してもよい。

【0045】

○ 各短絡用スイッチング素子Ｑｃ１，Ｑｃ２に代えて、双方向に電流が流れ得る双方向性のスイッチング素子を１つ設けてもよい。
○ 単相インバータ１０の適用対象は、コージェネレーションシステムに限られず任意である。

【0046】

○ 単相インバータ１０の出力側に設けられたフィルタ回路２０を省略してもよい。
○ 制御部１３は、スイッチングパターンを、第１パターンと第２パターンとに交互に切り替えてもよいし、第３パターンと第２パターンとに交互に切り替えてもよい。

【0047】

○ 第３接続線ＬＮ３が２本存在してもよい。この場合、一方の第３接続線ＬＮ３上には、ＯＮ状態となった場合に第１接続点Ｐ１から第２接続点Ｐ２に向かう方向のみに電流が流れ得るスイッチング素子が設けられており、他方の第３接続線ＬＮ３上には、ＯＮ状態となった場合に第２接続点Ｐ２から第１接続点Ｐ１に向かう方向のみに電流が流れ得るスイッチング素子が設けられているとよい。

【0048】

○ 各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３の具体的な構成は任意である。例えば、各スイッチング素子Ｑ１〜Ｑ４及び各短絡用スイッチング素子Ｑｃ１，Ｑｃ２がパワー型のＭＯＳＦＥＴで構成されていてもよいし、接地用スイッチング素子Ｑｃ３がＩＧＢＴで構成されていてもよい。また、各スイッチング素子Ｑ１〜Ｑ４，Ｑｃ１〜Ｑｃ３として、ノーマリーオンのスイッチング素子を採用してもよい。

【0049】

次に、上記実施形態及び別例から把握できる好適な一例について以下に記載する。
（イ）制御部は、スイッチングパターンを、第２パターンを介して第１パターンと第３パターンとに交互に切り替えるものであるとよい。

【符号の説明】

【0050】

１０…単相インバータ、１１…正電源、１２…負電源、１３…制御部、Ｑ１〜Ｑ４…スイッチング素子、Ｑｃ１，Ｑｃ２…短絡用スイッチング素子、Ｑｃ３…接地用スイッチング素子、ＬＮ１〜ＬＮ４…接続線、Ｐ１〜Ｐ３…接続点。

【図1】

【図2】

【図3】

【図4】