特許6192179IP Force 特許公報全文掲載

ホーム > 特許ランキング > 沖電気工業株式会社 > 特許6192179

技術分野

トランスインピーダンス増幅回路、及びその半導体装置に関し、特に、フォトダイオードの出力電流を電流−電圧変換するトランスインピーダンス増幅回路、及びその半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

特許文献１〜４に記載の技術は、差動増幅回路の入力端子にキャパシタを配設している。半導体プロセスで形成することができるキャパシタは、単位面積あたりの容量が２［ｆＦ／μｍ２］程度であり、小型化や低コスト化の観点から現実的な容量の上限は、１０ｐＦ程度である。また、トランジスタ素子が多数並ぶコア回路部は、キャパシタを形成できる領域が無く、約１００ｆＦが限度である。 特に、特許文献３の技術は、遮断周波数１００ｋＨｚで１００ｎＦ程度のキャパシタを必要としている。このようなキャパシタをチップ上に形成することは現実的でない。特許文献３の技術は、キャパシタの容量が足りないと、ＤＣレベルが安定せず、正しい信号増幅が行われず、出力信号波形が歪んでしまう。また、特許文献４の技術は、数百ｎＦオーダーの容量がなければ、信号の低周波成分が遮断されてしまう。この信号の遮断により、特許文献４の技術は、論理レベルで０レベルや、１レベルが連続したときに、信号が正しく伝達できなくなってしまう。 そこで、本発明は、キャパシタを配設することなく差動出力を得ることができるトランスインピーダンス増幅回路、及びその半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

前記課題を解決するため、第１発明は、入力端子（Ｉｉｎ）に流れる入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、一端が前記入力端子に接続される抵抗器（１０）と、前記入力端子の電圧を反転させるインバータと、所定電圧が印加された第１負荷と前記インバータの出力電圧をゲート電圧とする第１トランジスタと第２負荷との直列回路とを備え、前記抵抗器の他端は、前記第１・・・　続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明は、キャパシタを配設することなく差動出力を得ることができる。このため、占有面積の少ない半導体装置を形成することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の第１実施形態であるトランスインピーダンス増幅回路を使用した光受信機の構成図である。

【図2】本発明の第１実施形態であるトランスインピーダンス増幅回路の回路図である。

【図3】本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（１）である。

【図4】本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（２）である。

【図5】本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（１）である。

【図6】本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（２）である。

【図7】本発明の第１実施形態であるトランスインピーダンス増幅回路の周波数特性図である。

【図8】本発明の第１実施形態であるトランスインピーダンス増幅回路が使用されるＰＯＮシステムの全体構成図である。

【図9】本発明の第２実施形態であるトランスインピーダンス増幅回路の回路図である。

【図10】本発明の第３実施形態であるトランスインピーダンス増幅回路の回路図である。

【図11】本発明の第１比較例である光受信機の回路図である。

【図12】本発明の第２比較例である光受信機の回路図である。

【図13】本発明の第３比較例である光受信機の回路図である。

選択図 図1出願人が指定した本件の代表的な図

１０ 抵抗器　　 １１ 抵抗器（抵抗負荷）　　 １２，１３，１４，１５，１６，１７ 抵抗器　　 ２０，２１，２２ キャパシタ　　 １００，１０１，１０２，１０３，２００，２０１，２０２，２０３ トランスインピーダンス増幅回路（半導体装置）　　 １１０，１１１ 差動増幅回路　　 ３００ フォトダイオード（ＰＤ）　　 ５００，５０１，５０２，５０３ 光受信機　　 ６００ 局　　 ７００，７０１，７０２ 加入者宅　　 ７５０ スプリッタ　　 ８００ ＰＯＮシステム　　 Ｔ１ トランジスタ（第３トランジスタ、Ｎチャネルトランジスタ）　　 Ｔ２ トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ）　　 Ｔ３ トランジスタ（第２負荷、第２トランジスタ、Ｎチャネルトランジスタ）　　 Ｔ４ トランジスタ（第１トランジスタ、Ｎチャネルトランジスタ）　　 Ｔ５，Ｔ６ トランジスタ（第２ソースフォロア回路、Ｎチャネルトランジスタ）　　 Ｔ７，Ｔ８ トランジスタ（第１ソースフォロア回路、Ｐチャネルトランジスタ）　　 Ｔ９ （第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）　　 Ｔ１０ トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）　　 ＶＤＤ 電源端子　　 ＶＳＳ 電源端子　　 ＶＣ１，ＶＣ２ 制御電圧端子　　 Ｉｉｎ 電流入力端子　　 Ｖｏｕｔ，ＶｏｕｔＢ 出力電圧端子　　 ｖ１（ｔ）、ｖ２（ｔ），ｖ３（ｔ），ｖ４（ｔ），ｖ５（ｔ） 電圧　　 ｉｉｎ 入力電流

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.